KR100729100B1 - 유기 발광표시장치 - Google Patents

유기 발광표시장치 Download PDF

Info

Publication number
KR100729100B1
KR100729100B1 KR1020050090743A KR20050090743A KR100729100B1 KR 100729100 B1 KR100729100 B1 KR 100729100B1 KR 1020050090743 A KR1020050090743 A KR 1020050090743A KR 20050090743 A KR20050090743 A KR 20050090743A KR 100729100 B1 KR100729100 B1 KR 100729100B1
Authority
KR
South Korea
Prior art keywords
light emitting
transistor
organic light
emitting diode
node
Prior art date
Application number
KR1020050090743A
Other languages
English (en)
Other versions
KR20070035860A (ko
Inventor
정선이
김태규
곽원규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050090743A priority Critical patent/KR100729100B1/ko
Publication of KR20070035860A publication Critical patent/KR20070035860A/ko
Application granted granted Critical
Publication of KR100729100B1 publication Critical patent/KR100729100B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements

Abstract

본 발명은 기생 커패시터를 이용하여 데이터신호의 전압범위를 조절할 수 있도록 한 유기 발광표시장치에 관한 것이다.
본 발명의 유기 발광표시장치는 유기 발광 다이오드 및 상기 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 화소회로를 포함하는 다수의 부화소가 구비되어 화소를 구성하며, 상기 각 부화소의 화소회로마다 용량이 서로 다른 기생 커패시터가 적어도 하나 포함됨을 특징으로 한다.
이러한 구성에 의하여, 적색, 녹색 및 청색 부화소들의 데이터신호의 전압범위를 서로 유사하게 하여 구동부 회로의 설계가 용이해진다. 또한, 구동부 회로를 더 효율적으로 구동시킬 수 있고, 결과적으로 화상표시가 원활해져 화질이 개선될 수 있다.

Description

유기 발광표시장치{Organic Light Emitting Display}
도 1은 종래의 유기 발광표시장치의 화소를 나타내는 회로도이다.
도 2는 본 발명의 실시예에 의한 유기 발광표시장치를 나타내는 도면이다.
도 3은 도 2에 도시된 화소의 제1 실시예를 나타내는 회로도이다.
도 4는 도 3에 도시된 화소회로를 제어하기 위한 제어신호를 나타내는 파형도이다.
도 5는 도 3에 도시된 화소를 전면 발광구조로 형성하는 경우 기생 커패시터가 생성되는 것을 나타내는 회로도이다.
도 6a 내지 도 6b는 도 5에 도시된 기생 커패시터를 이용하여 화소의 데이터 신호의 전압범위를 조절하는 방법을 나타내는 도면이다.
도 7은 도 2에 도시된 화소의 제2 실시예를 나타내는 회로도이다.
도 8은 도 7에 도시된 화소회로를 제어하기 위한 제어신호를 나타내는 파형도이다.
도 9는 도 7에 도시된 화소를 전면 발광구조로 형성하는 경우 기생 커패시터가 생성되는 것을 나타내는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
110, 210: 화소 150, 350, 750: 화소회로
200: 화소부 220: 주사구동부
230: 데이터 구동부
본 발명은 유기 발광표시장치에 관한 것으로, 특히 기생 커패시터를 이용하여 데이터신호의 전압범위를 조절할 수 있도록 한 유기 발광표시장치에 관한 것이다.
최근, 음극선관과 비교하여 무게가 가볍고 부피가 작은 각종 평판 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나고 응답속도가 빠른 발광 표시장치가 주목받고 있다.
이러한 발광 표시장치로는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용한 유기 발광 표시장치(Organic Light Emitting Display)와 무기 발광 다이오드를 이용한 무기 발광 표시장치가 있다. 유기 발광 다이오드는 애노드 전극, 캐소드 전극 및 이들 사이에 위치하여 전자와 정공의 결합에 의하여 발광하는 유기 발광층을 포함한다. 무기 발광 다이오드(Light Emitting Diode, LED)는 유기 발광 다이오드와 달리 무기물인 발광층, 일례로 PN 접합된 반도체로 이루어진 발광층을 포함한다.
도 1은 일반적인 유기 발광표시장치의 화소를 나타내는 회로도이다. 편의상, 도 1에서는 제n 주사선 및 제m 데이터선에 접속된 화소를 도시하기로 한다.
도 1을 참조하면, 일반적인 유기 발광표시장치의 화소(110)는 유기 발광다이오드(OLED)와 제n 주사선(Sn), 제m 데이터선(Dm), 제1 전원(ELVDD) 및 유기 발광다이오드(OLED)에 접속되는 화소회로(150)를 구비한다.
유기 발광다이오드(OLED)의 제1 전극은 화소회로(150)에 접속되고, 제2 전극은 제2 전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 애노드 전극, 캐소드 전극 및 이들 사이에 위치하여 전자와 정공의 결합에 의하여 발광하는 유기 발광층을 포함한다.
화소회로(150)는 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 저장용 커패시터(Cst)를 구비한다.
제1 트랜지스터(M1)의 제1 전극은 제m 데이터선(Dm)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 제1 전극과 제2 전극은 서로 다른 전극이다. 예를 들어, 제1 전극이 소스전극이면 제2 전극은 드레인 전극이다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 제n 주사선(Sn)에 접속된다. 이와 같은 제1 트랜지스터(M1)는 제n 주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 제m 데이터선(Dm)으로 공급되는 데이터신호를 제1 노드(N1)로 공급한다.
제2 트랜지스터(M2)의 제1 전극은 제1 전원(ELVDD)에 접속되고, 제2 전극은 유기 발광다이오드(OLED)의 제1 전극에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압에 대응하여 제1 전원(ELVDD)으로부터 유기 발광다이오드(OLED)의 제1 전극으로 흐르는 전류를 제어한다.
저장용 커패시터(Cst)의 일측단자는 제1 노드(N1)에 접속되고, 다른측단자는 제1 전원(ELVDD) 및 제2 트랜지스터(M2)의 제1 전극에 접속된다. 이와 같은 저장용 커패시터(Cst)는 제n 주사선(Sn)에 주사신호가 공급될 때 제1 노드(N1)로 공급되는 데이터신호에 대응되는 전압을 저장하고, 저장된 전압을 한 프레임 동안 유지한다.
이와 같이 구성된 화소의 동작과정을 상세히 설명하면, 우선 제n 주사선(Sn)에 주사신호가 공급되면 제1 트랜지스터(M1)가 턴-온된다. 제1 트랜지스터(M1)가 턴-온되면 제m 데이터선(Dm)으로 공급되는 데이터신호가 제1 트랜지스터(M1)를 경유하여 제1 노드(N1)로 공급된다. 제1 노드(N1)에 데이터신호가 공급되면 저장용 커패시터(Cst)에는 데이터 신호에 대응되는 전압이 충전된다. 그러면, 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압(즉, 데이터신호에 대응되는 전압)에 대응하여 제1 전원(ELVDD)으로부터 유기 발광다이오드(OLED)로 흐르는 전류를 제어한다. 이에 따라, 유기 발광다이오드(OLED)는 데이터신호에 대응되는 빛을 생성한다.
이때, 유기 발광다이오드(OLED)에 흐르는 전류는 제2 트랜지스터(M2)의 문턱전압(Vth)에 의해 영향을 받는다. 즉, 유기 발광다이오드(OLED)에는 제1 노드(N1)에 공급되는 전압과 제2 트랜지스터(M2)의 문턱전압의 차에 대응되는 전류가 흐른 다. 여기서, 각각의 화소에서 유기 발광다이오드(OLED)에 흐르는 전류를 제어하는 제2 트랜지스터(M2)들은 공정편차 등에 의하여 서로 다른 문턱전압을 가질 수 있다. 이 경우, 각각의 화소 내에 구비된 유기 발광 다이오드(OLED)들은 동일한 계조의 데이터 신호가 공급될 때에도 서로 다른 밝기의 빛을 생성할 수 있다. 즉, 일반적인 유기 발광표시장치에서는 이와 같은 화소간 불균일 현상에 따른 화질저하가 발생할 수 있다.
한편, 종래의 화소(110)들에 포함된 유기 발광 다이오드(OLED)들은 제2 트랜지스터(M2)로부터 전류가 공급될 때 적색, 녹색 및 청색 중 어느 하나의 색에 대응하는 빛을 생성한다. 실제로, 종래의 유기 발광 표시장치에서는 적색 빛을 생성하는 적색 부화소, 녹색 빛을 생성하는 녹색 부화소 및 청색 빛을 생성하는 청색 부화소를 서로 인접하도록 배치함으로써 컬러 화상을 표시하게 된다.
여기서, 적색 유기 발광 다이오드(OLED), 녹색 유기 발광 다이오드(OLED) 및 청색 유기 발광 다이오드(OLED)는 서로 다른 재료로 형성되는 발광층을 구비하게 된다. 이와 같이 유기 발광 다이오드(OLED)들이 서로 다른 재료로 형성되기 때문에 적색 부화소, 녹색 부화소 및 청색 부화소 각각으로 공급되는 데이터 신호의 전압 범위는 서로 다르게 설정된다. 이에 따라 데이터 구동부도 적색 부화소, 녹색 부화소 및 청색 부화소로 공급되는 서로 다른 전압범위를 가지는 데이터 신호를 공급한다. 하지만, 데이터 구동부에서 서로 다른 전압범위를 가지는 데이터 신호를 공급하게 되면 회로가 복잡해짐과 아울러 설계의 복잡성이 증대되는 문제점이 있다.
따라서, 본 발명의 목적은 기생 커패시터를 이용하여 데이터신호의 전압범위를 조절할 수 있도록 한 유기 발광표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 유기 발광 다이오드 및 상기 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 화소회로를 포함하는 다수의 부화소가 구비되어 화소를 구성하며, 상기 각 부화소의 화소회로마다 용량이 서로 다른 기생 커패시터가 적어도 하나 포함됨을 특징으로 하는 유기 발광표시장치를 제공한다.
바람직하게, 상기 화소를 구성하는 다수의 부화소는, 녹색 유기 발광 다이오드 및 상기 녹색 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 제1 화소회로를 포함하는 제1 부화소와, 적색 유기 발광 다이오드 및 상기 적색 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 제2 화소회로를 포함하는 제2 부화소 및 청색 유기 발광 다이오드 및 상기 청색 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 제3 화소회로를 포함하는 제3 부화소를 포함하는 것을 특징으로 한다. 상기 녹색 유기 발광 다이오드가 구비된 제1 부화소의 제1 화소회로에 구비된 기생 커패시터의 용량이 가장 크게 설정됨을 특징으로 한다. 상기 청색 유기 발광 다이오드가 구비된 제3 부화소의 제3 화소회로에 구비된 기생 커패시터의 용량이 가장 적게 설정됨을 특징으로 한다. 상기 제1, 제2 및 제3 화소회로 각각은 데 이터선과 주사선에 접속되는 제1 트랜지스터와, 상기 제1 트랜지스터와 제1 전원 사이에 접속되는 저장용 커패시터 및 제3 트랜지스터와, 상기 저장용 커패시터와 상기 유기 발광 다이오드 사이에 접속되는 보상용 커패시터, 제4 트랜지스터 및 제5 트랜지스터 및 상기 보상용 커패시터와 상기 제4 트랜지스터의 공통단자인 제1 노드에 접속되며, 상기 제1 전원으로부터 상기 제5 트랜지스터로 흐르는 전류량을 제어하기 위한 제2 트랜지스터를 구비한다. 상기 제1 노드와 상기 유기 발광 다이오드 사이에 형성되는 제1 기생 커패시터 및 상기 제3 트랜지스터, 저장용 커패시터 및 보상용 커패시터의 공통단자인 제2 노드와 상기 유기 발광 다이오드 사이에 형성되는 제2 기생 커패시터를 포함한다. 상기 제1, 제2 및 제3 화소회로 각각은 데이터선과 주사선에 접속되는 제2 트랜지스터와, 상기 제2 트랜지스터 및 제1 전원 사이에 접속되는 제1 및 제5 트랜지스터와, 상기 제1 트랜지스터와 상기 제5 트랜지스터 사이에 접속되는 제3 트랜지스터와, 상기 제1 트랜지스터와 상기 제1 전원 사이에 접속되는 저장용 커패시터와, 상기 저장용 커패시터와 초기화 전원 사이에 접속되는 제4 트랜지스터 및 상기 제1 트랜지스터와 상기 유기 발광 다이오드 사이에 접속되는 제6 트랜지스터를 구비한다. 상기 저장용 커패시터, 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 공통단자인 제1 노드와 상기 유기 발광 다이오드 사이에 형성되는 기생 커패시터를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 2 내지 도 9를 참조하여 자세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 의한 유기 발광표시장치를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 의한 유기 발광표시장치는 화소부(200), 주사 구동부(220) 및 데이터 구동부(230)를 구비한다.
화소부(200)는 유기 발광다이오드(OLED)(미도시)를 구비한 복수의 화소(210)로 이루어져 있으며, 각각의 화소(210)들은 주사선들(S1 내지 Sn), 발광 제어선들(EM1 내지 EMn) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성된다. 이와 같은 화소부(200)는 외부로부터 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 공급받는다. 화소(210) 각각은 주사신호, 발광 제어신호, 데이터 신호, 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 공급받아 영상을 표시한다.
주사 구동부(220)는 주사신호 및 발광 제어신호를 생성한다. 주사 구동부(220)에서 생성된 주사신호는 주사선들(S1 내지 Sn)로 순차적으로 공급되고, 발광 제어신호는 발광 제어선들(EM1 내지 EMn)로 순차적으로 공급된다.
데이터 구동부(230)는 데이터 신호를 생성한다. 데이터 구동부(230)에서 생성된 데이터 신호는 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급되어 각 화소(210)로 전달된다.
도 3은 도 2에 도시된 화소의 제1 실시예를 나타내는 회로도이다. 편의상, 도 3에서는 제n 주사선, 제n 발광제어선 및 제m 데이터선에 접속된 화소를 도시하 기로 한다.
도 3을 참조하면, 본 발명의 제1 실시예에 의한 화소(210)는 유기 발광다이오드(OLED)와, 제n 주사선(Sn), 제n 발광제어선(EMn), 제m 데이터선(Dm), 제1 전원(ELVDD) 및 유기 발광다이오드(OLED)에 접속되어 유기 발광 다이오드(OLED)를 발광시키기 위한 화소회로(350)를 구비한다.
유기 발광다이오드(OLED)의 애노드 전극은 화소회로(350)에 접속되고, 캐소드 전극은 제2 전원(ELVSS)에 접속된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(350)로부터 공급되는 전류에 대응하여 적색, 녹색 및 청색 중 어느 하나의 빛을 생성한다. 이를 위하여, 유기 발광 다이오드(OLED)는 형광성 및/또는 인광성을 포함하는 유기물질 등으로 형성된다.
화소회로(350)는 제1 내지 제5 트랜지스터(M1 내지 M5), 저장용 커패시터(Cst) 및 보상용 커패시터(Cvth)를 구비한다. 도 3에서 트랜지스터들(M1 내지 M5)이 모두 P타입으로 도시되었지만 본 발명이 이에 한정되는 것은 아니다.
제1 트랜지스터(M1)의 제1 전극은 제m 데이터선(Dm)과 접속되고, 제2 전극은 제2 노드(N2)에 접속된다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 제n 주사선(Sn)과 접속된다. 이와 같은 제1 트랜지스터(M1)는 제n 주사선(Sn)에 주사신호가 공급될 때 턴-온되어 제m 데이터선(Dm)으로 공급되는 데이터신호를 제2 노드(N2)로 공급한다.
제3 트랜지스터(M3)의 제1 전극은 제1 전원(ELVDD) 및 저장용 커패시터(Cst)의 일측단자에 접속되고, 제2 전극은 제2 노드(N2)에 접속된다. 그리고, 제3 트랜 지스터(M3)의 게이트 전극은 제n-1 주사선(Sn-1)에 접속된다. 이와 같은 제3 트랜지스터(M3)는 제n-1 주사선(Sn-1)에 주사신호가 공급될 때 턴-온되어 제1 전원(ELVDD)으로부터 공급되는 전압을 제2 노드(N2)로 공급한다.
제4 트랜지스터(M4)의 제1 전극은 제3 노드(N3)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 그리고, 제4 트랜지스터(M4)의 게이트 전극은 제n-1 주사선(Sn-1)에 접속된다. 이와 같은 제4 트랜지스터(M4)는 제n-1 주사선(Sn-1)에 주사신호가 공급될 때 턴-온되어 제2 트랜지스터의 게이트 전극을 제3 노드(N3)에 접속시킨다.
저장용 커패시터(Cst)의 일측 단자는 제1 전원(ELVDD)에 접속되고, 다른측 단자는 제2 노드(N2)에 접속된다. 이와 같은 저장용 커패시터(Cst)는 제n 주사선(Sn)에 주사신호가 공급될 때 제2 노드(N2)로 공급되는 데이터신호에 대응되는 전압을 저장하고, 저장된 전압을 한 프레임 동안 유지한다.
보상용 커패시터(Cvth)의 일측 단자는 제2 노드(N2)에 접속되고, 다른측 단자는 제1 노드(N1)에 접속된다. 이와 같은 보상용 커패시터(Cvth)는 제n-1 주사선(Sn-1)에 주사신호가 공급될 때 제2 트랜지스터(M2)의 문턱전압(Vth)에 상응하는 전압을 저장한다. 여기서, 보상용 커패시터(Cvth)에 저장된 전압은 구동 트랜지스터(즉, 제2 트랜지스터(M2))의 문턱전압(Vth)을 보상하기 위한 보상전압으로 이용된다.
제2 트랜지스터(M2)의 제1 전극은 제1 전원(ELVDD)에 접속되고, 제2 전극은 제3 노드(N3)에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드 (N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압에 대응하여 제1 전원(ELVDD)으로부터 제3 노드(N3)로 흐르는 전류를 제어한다.
제5 트랜지스터(M5)의 제1 전극은 제3 노드(N3)에 접속되고, 제2 전극은 유기 발광다이오드(OLED)의 애노드 전극에 접속된다. 그리고, 제5 트랜지스터(M5)의 게이트 전극은 제n 발광제어선(EMn)에 접속된다. 이와 같은 제5 트랜지스터(M5)는 제n 발광제어선(EMn)으로 공급되는 발광 제어신호에 대응하여 제2 트랜지스터(M2)로부터 유기 발광다이오드(OLED)로 공급되는 전류의 공급시점을 제어한다.
도 4는 도 3에 도시된 화소회로를 제어하기 위한 제어신호를 나타내는 파형도이다. 도 3 및 도 4를 결부하여, 도 3에 도시된 화소의 동작과정을 상세히 설명하기로 한다.
도 4를 참조하면, 우선 T1기간 동안 제n-1 주사선(Sn-1)에 주사신호(SS)가 공급되고, 제n 발광 제어선(EMn)에 발광 제어신호(EMI)가 공급된다. 제n 발광 제어선(EMn)에 발광 제어신호(EMI)가 공급되면 제5 트랜지스터(M5)가 턴-오프된다. 그리고, 제n-1 주사선(Sn-1)에 주사신호가 공급되면 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 턴-온된다. 제3 트랜지스터(M3)가 턴-온되면 제2 노드(N2)에 제1 전원(ELVDD)이 공급된다. 그리고, 제4 트랜지스터(M4)가 턴-온되면 제2 트랜지스터(M2)가 다이오드 형태로 접속되고, 이에 따라 보상용 커패시터(Cvth)에는 제2 트랜지스터(M2)의 문턱전압(Vth)에 상응하는 보상전압이 저장된다.
이후, T2기간 동안 제n 주사선(Sn)에 주사신호(SS)가 공급된다. 제n 주사선(Sn)에 주사신호(SS)가 공급되면 제1 트랜지스터(M1)가 턴-온된다. 제1 트랜지스터(M1)가 턴-온되면 제m 데이터선(Dm)으로 공급되는 데이터신호가 제1 트랜지스터(M1)를 경유하여 제2 노드(N2)로 공급된다. 제2 노드(N2)에 데이터신호가 공급되면 저장용 커패시터(Cst)에는 데이터신호에 대응되는 전압이 충전된다. 이때, 제1 노드(N1)에는 저장용 커패시터(Cst)에 충전된 전압 및 보상용 커패시터(Cvth)에 충전된 전압이 합해져 공급된다. 그러면, 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압(즉, 제1 노드(N1)의 전압)에 대응하여 제1 전원(ELVDD)으로부터 제5 트랜지스터(M5)로 흐르는 전류를 제어한다.
이후, 제n 발광 제어선(EMn)으로 발광 제어신호(EMI)가 공급되지 않는다. 그러면, 제5 트랜지스터(M5)가 턴-온되어 제2 트랜지스터(M2)로부터 공급되는 전류를 유기 발광다이오드(OLED)로 공급한다. 이에 따라, 유기 발광다이오드(OLED)에서 데이터 신호에 대응되는 빛이 생성된다.
이와 같이 본 발명의 제1 실시예에 의한 화소(210)는 보상용 커패시터(Cvth)에 제2 트랜지스터(M2)의 문턱전압(Vth)에 대응되는 전압을 충전하여 제2 트랜지스터(M2)의 문턱전압(Vth)을 보상한다. 이에 의하여, 본 실시예의 화소(210)는 균일한 휘도의 영상을 표시할 수 있다.
한편, 도 3에 도시된 화소(210)를 전면 발광구조로 형성하는 경우, 유기 발광다이오드(OLED)의 애노드 전극은 화소회로(350)의 전면에 형성되게 된다. 이 경 우, 유기 발광다이오드(OLED)의 애노드 전극과 화소회로(210) 사이에는 기생 커패시터들이 생성되어 화소회로(350)의 동작에 영향을 미친다. 실제로, 도 5에 도시된 바와 같이 화소(210)에는 제1 노드(N1)와 유기 발광 다이오드(OLED)의 애노드 전극 사이에 형성되는 제1 기생 커패시터(Cp1)와, 제2 노드(N2)와 유기 발광 다이오드(OLED)의 애노드 전극 사이에 형성되는 제2 기생 커패시터(Cp2)가 포함된다.
이와 같은 제1 기생 커패시터(Cp1) 및 제2 기생 커패시터(Cp2)의 용량에 따라서 제1 노드(N1)의 전압이 변화되게 된다. 실제로, 제1 노드(N1)의 전압은 제1 기생 커패시터(Cp1) 및 제2 기생 커패시터(Cp2)의 용량에 따라서 수학식 1과 같이 변화된다.
Figure 112005054806710-pat00001
Figure 112005054806710-pat00002
Figure 112005054806710-pat00003
수학식 1에서 ΔVN1은 제1 노드(N1)의 전압 변화량을 의미하고, ΔVanode는 애노드 전극의 전압 변화량을 의미한다.
수학식 1을 참조하면, 제1 노드 전압(VN1)은 제1 및 제2 기생 커패시터(Cp1, Cp2)의 용량 및 유기 발광다이오드(OLED)의 애노드 전극의 전압 변화량에 따라서 변화된다.
즉, 제1 노드 전압(VN1)은 제1 기생 커패시터(Cp1) 또는 제2 기생 커패시터(Cp2)의 용량에 의해 조절 가능하다. 다시 말하여, 제1 기생 커패시터(Cp1) 또는 제2 기생 커패시터(Cp2)의 용량을 변화시켜 제1 노드 전압(VN1)의 변화값을 조절할 수 있다. 예를 들어, 제1 기생 커패시터(Cp1) 및/또는 제2 기생 커패시터(Cp2)의 용량을 증가시켜 제1 노드 전압(VN1)의 전압을 증가시키고, 제1 기생 커패시터(Cp1) 및/또는 제2 기생 커패시터(Cp2)의 용량을 감소시켜 제1 노드 전압(VN1)의 전압을 감소시킬 수 있다.
여기서, 제1 노드 전압(VN1)의 변화값은 수학식 1에서 알 수 있는 바와 같이 유기 발광 다이오드(OLED)의 애노드 전압의 변화값에도 비례한다. 일반적으로, 유기 발광 다이오드(OLED)의 애노드 전압의 변화값은 가장 휘도가 낮은 영역에서 최소값을 가지고 가장 휘도가 높은 영역에서 최대값을 가진다. 따라서, 제1 및 제2 기생 커패시터(Cp1, Cp2)에 의한 제1 노드 전압(VN1)의 변화값은 가장 휘도가 낮은 영역에서 최소가 되고, 가장 휘도가 높은 영역에서 최대가 된다. 따라서, 제1 및 제2 기생 커패시터(Cp1, Cp2)의 용량을 조절하여 적색 부화소, 녹색 부화소 및 청색 부화소 간의 데이터 신호의 전압범위를 유사하게 제어할 수 있다.
도 6a 내지 도 6b는 도 5에 도시된 기생 커패시터를 활용하여 화소의 데이터 신호의 전압범위를 조절하는 방법을 나타내는 도면이다. 편의상, 도 6a 내지 도 6b 에서는 제1 기생 커패시터(Cp1)의 크기를 변화시켜 화소의 데이터신호의 전압범위를 조절하는 방법에 대하여 상술하기로 한다.
이하, 설명의 편의를 위하여 가장 높은 휘도의 영상을 표시할 때 제1 노드(N1)로 공급되는 전압을 제1 전압(V1)이라 하고, 가장 낮은 휘도의 영상을 표시할 때 제1 노드(N1)로 공급되는 전압을 제2 전압(V2)이라 가정하기로 한다. 그리고, 가장 높은 휘도의 영상을 표시할 때 데이터 구동부에서 출력되는 데이터 신호의 전압을 제1 데이터 전압(Vdata1)이라 하고, 가장 낮은 휘도의 영상을 표시할 때 데이터 구동부에서 출력되는 데이터 신호의 전압을 제2 데이터 전압(Vdata2)이라 가정하기로 한다.
우선, 적색, 녹색 및 청색 부화소 중 데이터신호의 전압범위(DR)가 가장 넓은 부화소의 경우, 제1 기생 커패시터(Cp1)의 용량을 일정하게 유지한다. 예를 들어, 데이터신호의 전압범위(DR)가 가장 넓은 부화소의 제1 기생 커패시터(Cp1)의 용량은 종래와 동일하게 설정될 수 있다. 그러면, 데이터신호의 전압범위(DR)가 가장 넓은 부화소의 제1 노드(N1)에 공급되는 전압(V1, V2) 및 데이터 신호의 전압범위(DR)는 도 6a에 도시된 바와 같이 일정하게 유지된다. 즉, 데이터 신호의 전압범위(DR2)는 종래의 데이터 신호의 전압범위(DR1)와 동일하게 설정된다.
여기서, 적색, 녹색 및 청색 부화소 중 청색 부화소의 발광 효율이 가장 낮기 때문에 청색 부화소의 데이터 범위가 가장 넓다. 따라서, 전술한 바와 같이 제1 기생 커패시터(Cp1)의 용량을 변화시키지 않는 것은 청색 부화소에 적용하는 것이 바람직하다.
그리고, 적색, 녹색 및 청색 부화소 중 데이터신호의 전압범위(DR)가 가장 좁은 부화소의 경우 제1 기생 커패시터(Cp1)의 용량은 데이터신호의 전압범위(DR)가 가장 넓은 부화소에 포함된 제1 기생 커패시터(Cp1)의 용량보다 크게 설정된다. 이와 같이 데이터신호의 전압범위(DR)가 가장 낮은 부화소에 포함된 제1 기생 커패시터(Cp1)의 용량이 증가되면 제1 노드(N1)에 공급되는 전압값이 증가하게 된다. 실제로, 도 6b에 도시된 바와 같이 제1 기생 커패시터(Cp1)의 용량이 증가되면 제2 전압(V2)은 종래와 거의 유사하게 유지되고, 제1 전압(V1)의 전압값은 증가된다. 이와 같이 제1 전압(V1)의 전압값이 증가되면 가장 높은 휘도의 영역(즉, 화이트 영역)에서 원하는 영상이 표시되지 않을 수 있다. 이를 방지하기 위하여, 데이터 구동부에서는 데이터 신호의 전압범위(DR)를 증가시켜 데이터 신호의 전압범위(DR)가 가장 낮은 부화소로 공급한다. 다시 말하여, 종래의 데이터 신호의 전압범위(DR1)보다 넓은 전압범위(DR2)를 가지는 데이터 신호를 공급하여 제1 노드(N1)의 전압이 ΔV1만큼 하강되도록 함으로써, 가장 높은 휘도 영역에서 원하는 영상이 표시되도록 한다.
여기서, 적색, 녹색 및 청색 부화소 중 녹색 부화소의 발광 효율이 가장 높기 때문에 녹색 부화소의 데이터 범위가 가장 좁다. 따라서, 전술한 바와 같이 제1 기생 커패시터(Cp1)의 크기를 증가시키는 것은 녹색 부화소에 적용하는 것이 바람직하다.
한편, 적색 부화소에 포함되는 제1 기생 커패시터(Cp1)의 용량은 녹색 부화소에 포함된 제1 기생 커패시터(Cp1)의 용량보다는 작고, 청색 부화소에 포함된 제 1 기생 커패시터(Cp1)의 용량보다는 크게 설정된다. 이와 같이 적색 부화소에 포함된 제1 기생 커패시터(Cp1)의 용량을 설정하면 적색 부화소로 공급되는 데이터 신호의 전압범위(DR)를 청색 부화소 및 녹색 부화소로 공급되는 데이터 신호의 전압범위(DR)에 대략 유사하게 유지할 수 있다.
한편, 전술한 설명에서는 제1 기생 커패시터(Cp1)를 이용하여 데이터 신호의 전압범위(DR)를 제어하는 경우에 대하여 설명하였지만, 제2 기생 커패시터(Cp2)를 이용하여도 동일하게 데이터신호의 전압범위(DR)를 제어할 수 있다. 실제로, 본 발명에서는 제1 기생 커패시터(Cp1) 및 제2 기생 커패시터(Cp2) 중 적어도 하나를 이용하여 데이터 신호의 전압범위(DR)를 제어하게 된다.
그리고, 본 발명에서 제1 기생 커패시터(Cp1) 및 제2 기생 커패시터(Cp2)의 용량을 조절하는 방법은 당업자에게 널리 알려진 다양한 방식이 적용될 수 있다. 예를 들어, 제1 기생 커패시터(Cp1)의 용량은 제1 기생 커패시터(Cp1)가 생성되는 제1 노드(N1)와 유기 발광 다이오드(OLED)의 중첩면적을 조절함으로써 제어할 수 있다. 그리고, 제2 기생 커패시터(Cp2)는 제2 노드(N2)와 유기 발광 다이오드(OLED)의 중첩면적을 조절함으로써 제어할 수 있다.
실제로, 제1 노드(N1)와 유기 발광 다이오드(OLED)의 중첩면적이 증가되면 제1 기생 커패시터(Cp1)의 용량이 증가되고, 중첩면적이 감소되면 제1 기생 커패시터(Cp1)의 용량이 감소된다. 마찬가지로, 제2 노드(N2)와 유기 발광 다이오드(OLED)의 중첩면적이 증가되면 제2 기생 커패시터(Cp2)의 용량이 증가되고, 중첩면적이 감소되면 제2 기생 커패시터(Cp2)의 용량이 감소된다.
여기서, 제1 및 제2 기생 커패시터(Cp1, Cp2)가 생성되는 부분의 화소회로(210)와 유기 발광 다이오드(OLED)의 애노드 전극과의 중첩면적을 조절할 수 있는 공간이 확보되는 범위 내에서 제1 및 제2 기생 커패시터(Cp1, Cp2) 중 적어도 하나의 크기를 선택적으로 조절하는 것이 바람직하다.
도 6a 내지 도 6b에서 전술한 바와 같이 적색, 녹색 및 청색 부화소들의 데이터신호의 전압범위(DR)를 서로 유사하게 하면, 데이터 구동부 회로의 설계가 용이해짐은 물론, 데이터 구동부 회로를 더 효율적으로 구동시킬 수 있고, 결과적으로 화상표시가 원활해져 화질이 개선될 수 있다. 또한, 기생 커패시터의 크기를 증가시키게 되면, 화소(210)의 전체 커패시터의 용량이 커지므로 화소가 안정된다. 이로 인하여, 문턱전압(Vth) 보상 효과가 더 커지며, 크로스 토크(Cross Talk) 특성도 개선된다.
도 7은 도 2에 도시된 화소의 제2 실시예를 나타내는 회로도이다. 편의상, 도 7에서는 제n 주사선, 제n 발광 제어선 및 제m 데이터선에 접속된 화소를 도시하기로 한다.
도 7을 참조하면, 본 발명의 화소(210)는 유기 발광 다이오드(OLED)와, 제n 주사선(Sn), 제n 발광 제어선(EMn), 제m 데이터선(Dm), 제1 전원(ELVDD) 및 유기 발광 다이오드(OLED)에 접속되어 유기 발광 다이오드(OLED)를 발광시키기 위한 화소회로(750)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(750)에 접속되고, 캐소 드전극은 제2 전원(ELVSS)에 접속된다.
화소회로(750)는 제1 내지 제6 트랜지스터(M1 내지 M6)와 저장용 커패시터(Cst)를 구비한다. 도 7에서 제1 내지 제6 트랜지스터(M1 내지 M6)들이 P타입 트랜지스터로 도시되었지만, 본 발명이 이에 한정되는 것은 아니다.
제1 트랜지스터(M1)의 제1 전극은 제2 노드(N2)에 접속되고, 제2 전극은 제3 노드(N3)에 접속된다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제1 트랜지스터(M1)는 저장용 커패시터(Cst)에 저장된 전압(즉, 제1 노드(N1)의 전압)에 대응하는 전류를 제3 노드(N3)로 공급한다.
제2 트랜지스터(M2)의 제1 전극은 제m 데이터선(Dm)에 접속되고, 제2 전극은 제3 노드(N3)에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제n 주사선(Sn)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제n 주사선(Sn)에 주사신호가 공급될 때 턴-온되어 제m 데이터선(Dm)으로 공급되는 데이터 신호를 제3 노드(N3)로 공급한다.
제3 트랜지스터(M3)의 제1 전극은 제2 노드(N2)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 그리고, 제3 트랜지스터(M3)의 게이트 전극은 제n 주사선(Sn)에 접속된다. 이와 같은 제3 트랜지스터(M3)는 제n 주사선(Sn)에 주사신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)를 다이오드 형태로 접속시킨다.
제4 트랜지스터(M4)의 제1 전극은 초기화 전원(Vinit)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 그리고, 제4 트랜지스터(M4)의 게이트 전극은 제n-1 주사선(Sn-1)에 접속된다. 이와 같은 제4 트랜지스터(M4)는 제n-1 주사선(Sn-1)에 주사신호가 공급될 때 턴-온되어 저장용 커패시터(Cst) 및 제1 트랜지스터(M1)의 게이트 단자를 초기화한다. 이를 위해, 초기화전원(Vint)의 전압값은 데이터신호의 전압값보다 낮게 설정된다.
제5 트랜지스터(M5)의 제1 전극은 제1 전원(ELVDD)에 접속되고, 제2 전극은 제2 노드(N2)에 접속된다. 그리고 제5 트랜지스터(M5)의 게이트 전극은 제n 발광 제어선(EMn)에 접속된다. 이와 같은 제5 트랜지스터(M5)는 제n 발광 제어선(EMn)에 발광 제어신호가 공급되지 않을 때 턴-온되어 제1 전원(ELVDD)의 전압을 제2 노드(N2)로 전달한다.
제6 트랜지스터(M6)의 제1 전극은 제3 노드(N3)에 접속되고, 제2 전극은 유기 발광 다이오드(OLED)의 애노드 전극에 접속된다. 그리고, 제6 트랜지스터(M6)의 게이트 전극은 제n 발광 제어선(EMn)에 접속된다. 이와 같은 제6 트랜지스터(M6)는 제n 발광 제어선(EMn)에 발광 제어신호가 공급되지 않을 때 턴-온되어 제3 노드(N3)와 유기 발광다이오드(OLED)를 전기적으로 접속시킨다.
저장용 커패시터(Cst)의 일측단자는 제1 전원(ELVDD) 및 제5 트랜지스터(M5)의 제1 전극에 접속되고, 다른측단자는 제1 노드(N1)에 접속된다. 이와 같은 저장용 커패시터(Cst)는 제n 주사선(Sn)으로 주사신호가 공급될 때 데이터신호와 제1 트랜지스터(T1)의 문턱전압(Vth)에 대응되는 전압을 충전하고, 충전된 전압을 한 프레임 동안 유지한다.
도 8은 도 7에 도시된 화소회로를 제어하기 위한 제어신호를 나타내는 파형 도이다. 도 7 및 도 8을 결부하여, 도 7에 도시된 화소의 동작과정을 상세히 설명하기로 한다.
도 8을 참조하면, 우선 T1기간 동안 제n-1 주사선(Sn-1)에 주사신호(SS)가 공급되고, 제n 발광 제어선(EMn)에 발광 제어신호(EMI)가 공급된다. 제n 발광 제어선(EMn)에 발광 제어신호(EMI)가 공급되면 제5 및 제6 트랜지스터(M5, M6)가 턴-오프된다. 그리고, 제n-1 주사선(Sn-1)에 주사신호(SS)가 공급되면 제4 트랜지스터(M4)가 턴-온된다. 제4 트랜지스터(M4)가 턴-온되면 저장용 커패시터(Cst) 및 제1 트랜지스터(M1)의 게이트 단자가 초기화전원(Vinit)과 접속된다. 저장용 커패시터(Cst) 및 제1 트랜지스터(M1)의 게이트 단자가 초기화전원(Vinit)과 접속되면, 저장용 커패시터(Cst) 및 제1 트랜지스터(M1)의 게이트 단자로 초기화 전원(Vinit)이 공급되어 초기화된다.
이후, T2 기간 동안 제n 주사선(Sn)으로 주사신호가 공급된다. 제n 주사선(Sn)으로 주사신호가 공급되면 제2 및 제3 트랜지스터(M2, M3)가 턴-온된다. 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)가 다이오드 형태로 접속된다. 그리고, 제2 (M2)가 턴-온되면, 제m 데이터선(Dm)으로 공급되는 데이터 신호가 제3 노드(N3)로 전달된다. 이때, 제1 트랜지스터(M1)의 게이트 단자는 초기화 전원(Vinit)에 의해 데이터 신호보다 더 낮은 전압값으로 초기화되었으므로, 제3 노드(N3)로 공급된 전압은 제1 및 제3 트랜지스터(M1, M3)를 경유하여 제1 노드(N1)로 공급된다. 그러면, 저장용 커패시터(Cst)에는 제1 트랜지스터(M1)의 문턱전압(Vth)과 데이터 신호에 대응되는 전압이 저장된다.
이후, 제n 발광 제어선(EMn)으로 발광 제어신호가 공급되지 않으면 제5 및 제6 트랜지스터(M5, M6)가 턴-온된다. 제5 및 제6 트랜지스터(M5, M6)가 턴-온되면, 데이터 신호에 대응되는 전류가 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)로 흐르게 되어 유기 발광 다이오드(OLED)에서 데이터 신호에 대응되는 빛이 생성된다.
한편, 도 7에 도시된 화소(210)를 전면 발광구조로 형성하는 경우, 유기 발광다이오드(OLED)의 애노드 전극은 화소회로(750)의 전면에 형성되게 된다. 이 경우, 유기 발광다이오드(OLED)의 애노드 전극과 화소회로(210) 사이에는 기생 커패시터가 생성되어 화소회로(750)의 동작에 영향을 미친다. 실제로, 화소(210)에는 도 9에 도시된 바와 같이 제1 노드(N1)와 유기 발광 다이오드(OLED)의 애노드 전극 사이에 생성되는 기생 커패시터(Cp)가 포함된다.
이와 같은 기생 커패시터(Cp)의 용량에 따라서 제1 노드(N1)의 전압이 변화되게 된다. 실제로, 제1 노드(N1)의 전압은 기생 커패시터(Cp)의 용량에 따라서 수학식 2와 같이 변화된다.
Figure 112005054806710-pat00004
수학식 2에서 ΔVN1은 제1 노드(N1)의 전압 변화량을 의미하고, ΔVanode는 애노드 전극의 전압 변화량을 의미한다.
수학식 2를 참조하면, 제1 노드 전압(VN1)은 기생 커패시터(Cp)의 용량 및 유기 발광다이오드(OLED)의 애노드 전극의 전압 변화량에 따라서 변화된다.
즉, 제1 노드 전압(VN1)은 기생 커패시터(Cp)의 용량에 의해 조절 가능하다. 다시 말하여, 기생 커패시터(Cp)의 용량을 변화시켜 제1 노드 전압(VN1)의 변화값을 조절할 수 있다. 예를 들어, 기생 커패시터(Cp)의 용량을 증가시켜 제1 노드 전압(VN1)의 전압을 증가시킬 수 있다. 또한, 기생 커패시터(Cp)의 용량을 감소시켜 제1 노드 전압(VN1)의 전압을 감소시킬 수도 있다.
여기서, 제1 노드 전압(VN1)의 변화값은 수학식 2에서 알 수 있는 바와 같이 유기 발광 다이오드(OLED)의 애노드 전압의 변화값에도 비례한다. 일반적으로, 유기 발광 다이오드(OLED)의 애노드 전압의 변화값은 가장 휘도가 낮은 영역에서 최소값을 가지고 가장 휘도가 높은 영역에서 최대값을 가진다. 따라서, 기생 커패시터(Cp)에 의한 제1 노드 전압(VN1)의 변화값은 가장 휘도가 낮은 영역에서 최소가 되고, 가장 휘도가 높은 영역에서 최대가 된다. 따라서, 기생 커패시터(Cp)의 용량을 조절하여 적색 부화소, 녹색 부화소 및 청색 부화소 간의 데이터 신호의 전압범위를 유사하게 제어할 수 있다.
여기서, 기생 커패시터(Cp)의 크기를 변화시켜 제1 노드 전압(VN1)의 변화값을 조절함으로써 데이터신호의 전압범위를 조절하는 방법은 도 6a 내지 도 6b에서 전술한 방법과 동일하므로 이에 대한 자세한 설명은 생략하기로 한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 유기 발광표시장치에 의하면, 적색, 녹색 및 청색 부화소들의 데이터신호의 전압범위를 서로 유사하게 하여 구동부 회로의 설계가 용이해진다. 또한, 구동부 회로를 더 효율적으로 구동시킬 수 있고, 결과적으로 화상표시가 원활해져 화질이 개선될 수 있다. 또한, 기생 커패시터의 크기를 증가시키는 경우, 화소의 전체 커패시터의 크기가 커지므로 화소가 안정화된다. 이로 인하여, 문턱전압 보상 효과가 더 커지며, 크로스 토크 특성도 개선된다.

Claims (8)

  1. 유기 발광 다이오드 및 상기 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 화소회로를 포함하는 다수의 부화소가 구비되어 화소를 구성하며,
    상기 각 부화소의 화소회로마다 용량이 서로 다른 기생 커패시터가 적어도 하나 포함되고,
    상기 부화소 중 발광 효율이 가장 높은 부화소의 상기 기생 커패시터의 용량이 가장 크게 형성됨을 특징으로 하는 유기 발광표시장치.
  2. 제1 항에 있어서,
    상기 화소를 구성하는 다수의 부화소는,
    녹색 유기 발광 다이오드 및 상기 녹색 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 제1 화소회로를 포함하는 제1 부화소;
    적색 유기 발광 다이오드 및 상기 적색 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 제2 화소회로를 포함하는 제2 부화소; 및
    청색 유기 발광 다이오드 및 상기 청색 유기 발광 다이오드에 공급되는 소정의 전류를 제어하는 제3 화소회로를 포함하는 제3 부화소를 포함하는 것을 특징으로 하는 유기 발광표시장치.
  3. 제2 항에 있어서,
    상기 녹색 유기 발광 다이오드가 구비된 제1 부화소의 제1 화소회로에 구비된 기생 커패시터의 용량이 가장 크게 설정됨을 특징으로 하는 유기 발광표시장치.
  4. 제2 항에 있어서,
    상기 청색 유기 발광 다이오드가 구비된 제3 부화소의 제3 화소회로에 구비된 기생 커패시터의 용량이 가장 적게 설정됨을 특징으로 하는 유기 발광표시장치.
  5. 제2 항에 있어서,
    상기 제1, 제2 및 제3 화소회로 각각은
    데이터선과 주사선에 접속되는 제1 트랜지스터;
    상기 제1 트랜지스터와 제1 전원 사이에 접속되는 저장용 커패시터 및 제3 트랜지스터;
    상기 저장용 커패시터와 상기 유기 발광 다이오드 사이에 접속되는 보상용 커패시터, 제4 트랜지스터 및 제5 트랜지스터; 및
    상기 보상용 커패시터와 상기 제4 트랜지스터의 공통단자인 제1 노드에 접속되며, 상기 제1 전원으로부터 상기 제5 트랜지스터로 흐르는 전류량을 제어하기 위한 제2 트랜지스터를 구비하는 유기 발광표시장치.
  6. 제5 항에 있어서,
    상기 제1 노드와 상기 유기 발광 다이오드 사이에 형성되는 제1 기생 커패시터; 및
    상기 제3 트랜지스터, 저장용 커패시터 및 보상용 커패시터의 공통단자인 제 2 노드와 상기 유기 발광 다이오드 사이에 형성되는 제2 기생 커패시터를 포함하는 유기 발광표시장치.
  7. 제2 항에 있어서,
    상기 제1, 제2 및 제3 화소회로 각각은
    데이터선과 주사선에 접속되는 제2 트랜지스터;
    상기 제2 트랜지스터 및 제1 전원 사이에 접속되는 제1 및 제5 트랜지스터;
    상기 제1 트랜지스터와 상기 제5 트랜지스터 사이에 접속되는 제3 트랜지스터;
    상기 제1 트랜지스터와 상기 제1 전원 사이에 접속되는 저장용 커패시터;
    상기 저장용 커패시터와 초기화 전원 사이에 접속되는 제4 트랜지스터; 및
    상기 제1 트랜지스터와 상기 유기 발광 다이오드 사이에 접속되는 제6 트랜지스터를 구비하는 유기 발광표시장치.
  8. 제7 항에 있어서,
    상기 저장용 커패시터, 상기 제1 트랜지스터, 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 공통단자인 제1 노드와 상기 유기 발광 다이오드 사이에 형성되는 기생 커패시터를 포함하는 유기 발광표시장치.
KR1020050090743A 2005-09-28 2005-09-28 유기 발광표시장치 KR100729100B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050090743A KR100729100B1 (ko) 2005-09-28 2005-09-28 유기 발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090743A KR100729100B1 (ko) 2005-09-28 2005-09-28 유기 발광표시장치

Publications (2)

Publication Number Publication Date
KR20070035860A KR20070035860A (ko) 2007-04-02
KR100729100B1 true KR100729100B1 (ko) 2007-06-14

Family

ID=38158312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090743A KR100729100B1 (ko) 2005-09-28 2005-09-28 유기 발광표시장치

Country Status (1)

Country Link
KR (1) KR100729100B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043451B2 (en) 2015-04-29 2018-08-07 Samsung Display Co., Ltd. Organic light-emitting diode display
WO2024064509A1 (en) * 2022-09-19 2024-03-28 Apple Inc. High resolution display circuitry with global initialization

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060085A (ko) * 2001-01-09 2002-07-16 구사마 사부로 표시 장치 및 그 구동 방법, 전기 광학 장치 및 그 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060085A (ko) * 2001-01-09 2002-07-16 구사마 사부로 표시 장치 및 그 구동 방법, 전기 광학 장치 및 그 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043451B2 (en) 2015-04-29 2018-08-07 Samsung Display Co., Ltd. Organic light-emitting diode display
WO2024064509A1 (en) * 2022-09-19 2024-03-28 Apple Inc. High resolution display circuitry with global initialization

Also Published As

Publication number Publication date
KR20070035860A (ko) 2007-04-02

Similar Documents

Publication Publication Date Title
JP5135519B2 (ja) 有機電界発光表示装置
KR100840116B1 (ko) 발광 표시장치
US8049684B2 (en) Organic electroluminescent display device
KR102141238B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100602361B1 (ko) 디멀티플렉서 및 이를 이용한 발광 표시장치와 그의구동방법
KR101082234B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR101064425B1 (ko) 유기전계발광 표시장치
TWI550576B (zh) 具有像素之有機發光顯示器及其驅動方法
KR100739334B1 (ko) 화소와 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR101040893B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US9215777B2 (en) Pixel and organic light emitting display device using the same
KR100805596B1 (ko) 유기전계발광 표시장치
US7936322B2 (en) Pixel and organic light emitting display device using the same
KR20120044504A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20120044503A (ko) 유기전계발광 표시장치
KR20090128683A (ko) 유기전계발광 표시장치
KR20140123219A (ko) 유기전계발광 표시장치 및 그의 구동방법
TWI570703B (zh) 有機發光顯示裝置及其驅動方法
KR20160008705A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101322171B1 (ko) 유기 발광다이오드 표시장치와 그 구동방법
KR100729100B1 (ko) 유기 발광표시장치
KR20130126005A (ko) 유기전계발광 표시장치 및 그의 구동방법
CN115909936A (zh) 显示装置
KR100836430B1 (ko) 유기전계발광 표시장치
KR20080048831A (ko) 유기발광다이오드 표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee