KR100726987B1 - RECEIVER CHIP OF mini-LVDSLOW VOLTAGE DIFFERENTIAL SIGNALING - Google Patents

RECEIVER CHIP OF mini-LVDSLOW VOLTAGE DIFFERENTIAL SIGNALING Download PDF

Info

Publication number
KR100726987B1
KR100726987B1 KR1020050078457A KR20050078457A KR100726987B1 KR 100726987 B1 KR100726987 B1 KR 100726987B1 KR 1020050078457 A KR1020050078457 A KR 1020050078457A KR 20050078457 A KR20050078457 A KR 20050078457A KR 100726987 B1 KR100726987 B1 KR 100726987B1
Authority
KR
South Korea
Prior art keywords
signal
output
controller
voltage differential
low voltage
Prior art date
Application number
KR1020050078457A
Other languages
Korean (ko)
Other versions
KR20070024011A (en
Inventor
심정석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050078457A priority Critical patent/KR100726987B1/en
Publication of KR20070024011A publication Critical patent/KR20070024011A/en
Application granted granted Critical
Publication of KR100726987B1 publication Critical patent/KR100726987B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2239/00—Miscellaneous
    • H01H2239/05—Mode selector switch, e.g. shift, or indicator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 반도체 칩에 관한 것으로, 더욱 상세하게는 평면 디스플레이 장치(Flat Panel Display)를 구동하기 위한 소형-저전압 차동 신호(mini-Low Voltage Differential Signaling) 수신칩에서 외부 노이즈에 영향을 받지 않는 저전압 차동 신호 수신칩에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip, and more particularly, to a low voltage differential that is not affected by external noise in a mini-low voltage differential signaling receiver chip for driving a flat panel display. It relates to a signal receiving chip.

본 발명에 따른 저전압 차동 신호 수신칩은 소형-저전압 차동 신호 수신칩에 있어서, 2개의 입력 신호를 입력으로 받는 제1 연산회로와, 제1 연산회로의 연산결과에 따라 출력신호가 변경되는 제1 신호변환회로를 포함하며, 제1 신호변환회로의 출력에 따라 전원을 온/오프하는 전압 제어기, 2개의 입력 신호를 입력으로 받는 제2 연산회로와, 제2 연산회로의 연산결과에 따라 출력신호가 변경되는 제2 신호변환회로를 포함하며, 제2 신호변환회로의 출력에 따라 제어신호 입력모드와 데이터 입력모드를 결정하는 모드 제어기와 2개의 입력 신호를 입력으로 받는 제3 연산회로와, 제3 연산회로의 연산결과에 따라 출력신호가 변경되는 제3 신호변환회로를 포함하며, 제3 신호변환회로의 출력에 따라 출력 레지스터를 초기화하는 I/O 제어기, 및 노이즈에 영향을 받지 않도록 메인 구동신호(TP1)를 제어하는 구동신호(TP) 제어기를 포함하는 것을 특징으로 이루어진다.The low voltage differential signal receiving chip according to the present invention is a small-low voltage differential signal receiving chip, comprising: a first arithmetic circuit receiving two input signals as an input, and a first amplifying output signal in accordance with arithmetic result of the first arithmetic circuit A signal controller, comprising: a voltage controller for turning the power on and off according to the output of the first signal converter; a second calculation circuit receiving two input signals; and an output signal according to the calculation result of the second calculation circuit. A second signal conversion circuit comprising a second signal conversion circuit, the mode controller determining a control signal input mode and a data input mode according to the output of the second signal conversion circuit, and a third operation circuit receiving two input signals as inputs; 3 includes a third signal conversion circuit for changing the output signal in accordance with the operation result of the calculation circuit, the I / O controller for initializing the output register in accordance with the output of the third signal conversion circuit, and the effect on noise For controlling the main drive signal (TP1) it is made not to receive characterized in that it comprises a drive signal (TP) controller.

mini-LVDS, chip, driver, PDP, LCD, IC, logic, interface  mini-LVDS, chip, driver, PDP, LCD, IC, logic, interface

Description

소형-저전압 차동 신호 수신칩{RECEIVER CHIP OF mini-LVDS(LOW VOLTAGE DIFFERENTIAL SIGNALING)}LOW VOLTAGE DIFFERENTIAL SIGNALING (RECEIVER CHIP OF mini-LVDS)

도 1은 종래의 소형-저전압 차동 신호 수신칩(mini-LVDS Rx)을 이용한 평면 디스플레이 장치를 간단히 설명하기 위하여 도시한 블록도이다.FIG. 1 is a block diagram for briefly explaining a flat panel display apparatus using a conventional small-low voltage differential signal receiving chip (mini-LVDS Rx).

도 2는 종래의 소형-저전압 차동 신호 수신칩의 입출력를 설명하기 위하여 도시한 것이다.2 is a diagram illustrating an input and output of a conventional small-low voltage differential signal receiving chip.

도 3은 종래의 소형-저전압 차동 신호 수신칩에서 제어신호와 데이터를 처리하기 위한 타이밍 다이어그램이다.3 is a timing diagram for processing control signals and data in a conventional small-low voltage differential signal receiving chip.

도 4는 본 발명에 따른 왜란으로부터 강인한 특성을 갖는 소형-저전압 차동 신호 수신칩을 도시한 것이다.4 shows a small-low voltage differential signal receiving chip having robustness against disturbances according to the present invention.

도 5는 본 발명에 따른 소형-저전압 차동 신호 수신칩이 왜란으로부터 오동작을 방지하기 위하여 부가되는 스위치 회로의 진리 테이블을 도시한 것이다.Fig. 5 shows a truth table of a switch circuit in which a small-low voltage differential signal receiving chip according to the present invention is added to prevent malfunction from disturbance.

도 6은 본 발명에 따른 소형-저전압 차동 신호 수신칩이 왜란으로부터 오동작을 방지하기 위하여 부가되는 스위치 회로를 도시한 것이다.Figure 6 shows a switch circuit in which a small-low voltage differential signal receiving chip according to the present invention is added to prevent malfunction from disturbance.

도 7은 본 발명에 따른 소형-저전압 차동 신호 수신칩의 구동신호 제어기에서 메인 구동신호(TP1)를 노이즈에 강인한 신호가 되도록 부가되는 메인 구동신호(TP1)를 분기하는 방법을 도시한 것이다.FIG. 7 illustrates a method of branching the main drive signal TP1 added to the main drive signal TP1 to be a signal resistant to noise in the drive signal controller of the small-low voltage differential signal receiving chip according to the present invention.

본 발명은 반도체 칩에 관한 것으로, 더욱 상세하게는 평면 디스플레이 장치(Flat Panel Display; FPD)를 구동하기 위한 소형-저전압 차동 신호 수신칩(mini-Low Voltage Differential Signaling Receiver; mini-LVDS Rx)에서 외부 노이즈에 영향을 받지 않는 저전압 차동 신호 수신칩에 관한 것이다.The present invention relates to a semiconductor chip, and more particularly, to an external device in a mini-low voltage differential signaling receiver (mini-LVDS Rx) for driving a flat panel display (FPD). The present invention relates to a low voltage differential signal receiving chip which is not affected by noise.

최근 디지털 텔레비전 시장이 급격히 성장하면서 고해상도의 화질을 구현할 수 있는 평면 디스플레이 장치가 빠른 속도로 보급되고 있다.Recently, with the rapid growth of the digital television market, flat-panel display devices capable of realizing high-definition picture quality are rapidly spreading.

평면 디스플레이 장치에서 고해상도의 화질을 구현하기 여러 가지 향상된 인터페이스가 사용되고 있는데, 이러한 인터페이스는 낮은 EMI(Electro-Magnetic Interference)로 빠른 전송속도를 구현할 수 있다는 장점이 있다. A number of advanced interfaces are used to realize high resolution image quality in flat panel display devices, which have the advantage of being able to realize high data rates with low electro-magnetic interference (EMI).

여러 가지 인터페이스 방법 중 소형-저전압 차동 신호 또한 이러한 장점을 가지고 널리 보급되는데 특히 대형 화면을 가진 LCD(Liquid Crystal Display) TV나 PDP(Plasma Display Panel) TV에 사용된다. Small-to-low voltage differential signals, among other interface methods, also have this advantage, especially for liquid crystal display (LCD) TVs or plasma display panel (PDP) TVs with large screens.

이와 같은 이유에서 소형-저전압 차동 신호의 인터페이스를 구현하는 칩이 많이 개발되고 더욱 좋은 특성을 나타낼 수 있도록 빠르게 발전하고 있는 현실이다.For this reason, many chips that implement the interface of small-low voltage differential signals have been developed and developed rapidly to show better characteristics.

도 1은 종래의 소형-저전압 차동 신호 수신칩을 이용한 평면 디스플레이 장치를 간단히 설명하기 위하여 도시한 블록도이다.FIG. 1 is a block diagram illustrating a flat display device using a conventional small-low voltage differential signal receiving chip.

도시된 바와 같이, 디스플레이 장치는 타이밍 제어기(110), 컬럼(Column) 구동기(120), 로우(Row) 구동기(130), 및 디스플레이 패널(140)로 구성된다.As shown, the display device includes a timing controller 110, a column driver 120, a row driver 130, and a display panel 140.

비디오 신호가 타이밍 제어기(110)에 인가되면, 타이밍 제어기(110)에서는 컬럼 신호와 로우 신호로 분리하여 각각 컬럼 구동기(120) 및 로우 구동기(130)에 신호가 전달된다.When the video signal is applied to the timing controller 110, the timing controller 110 divides the column signal and the low signal into a column driver 120 and a row driver 130, respectively.

즉, 디스플레이 장치는 디스플레이 패널(140)에 형성되어 있는 하나의 픽셀을 구동하기 위하여 컬럼 구동기(120) 및 로우 구동기(130)에서 각각의 (m, n)에 존재하는 픽셀을 구동시킨다.That is, the display device drives the pixels present in the respective (m, n) in the column driver 120 and the row driver 130 to drive one pixel formed in the display panel 140.

여기서, 각각의 픽셀에는 RGB(Red, Green, Blue)색의 하부픽셀이 존재하며, 컬럼 구동기(120)에서 각 하부픽셀에 대한 구동을 담당한다.Here, each pixel includes a lower pixel of RGB (Red, Green, Blue) color, and the column driver 120 is responsible for driving each lower pixel.

즉, 타이밍 제어기(110)와 컬럼 구동기(120)사이에 신호가 전달되기 위해서는 소비전력이 작아야 하고, 낮은 EMI와 전송속도가 빨라야 하기에 타이밍 제어기(110)와 컬럼 구동기(120)사이에 전달되는 신호 규격이 소형-저전압 차동 신호 규격이다.That is, in order for a signal to be transmitted between the timing controller 110 and the column driver 120, power consumption must be small, and a low EMI and transmission speed must be fast, so that the signal is transmitted between the timing controller 110 and the column driver 120. The signal specification is a small-low voltage differential signal specification.

도 2는 종래의 소형-저전압 차동 신호 수신칩(200)의 입출력(I/O)를 설명하기 위하여 도시한 것이다.2 illustrates an input / output (I / O) of the conventional small-low voltage differential signal receiving chip 200. As shown in FIG.

도시된 바와 같이, 소형-저전압 차동 신호 수신칩(200)는 6쌍의 데이터 (LV0A, LV0B, LV1A, LV1B, LV2A, LV2B, LV3A, LV3B, LV4A, LV4B, LV5A, LV5B)와, 한 쌍의 클록 신호(CLKA, CLKB)가 mini-LVDS 신호 형태로 입력되며, 4분주 클록(CLK_DIV4)이 TTL(Transistor Transistor Logic) 신호로 입력된다.As shown, the small-low voltage differential signal receiving chip 200 includes six pairs of data (LV0A, LV0B, LV1A, LV1B, LV2A, LV2B, LV3A, LV3B, LV4A, LV4B, LV5A, LV5B) The clock signals CLKA and CLKB are input in the form of mini-LVDS signals, and the four-division clock CLK_DIV4 is input as a TTL (Transistor Transistor Logic) signal.

이 6쌍의 데이터(LV0A, LV0B, LV1A, LV1B, LV2A, LV2B, LV3A, LV3B, LV4A, LV4B, LV5A, LV5B)와, 한 쌍의 클록 신호(CLKA, CLKB)는 mini-LVDS 버퍼를 통하여 TTL 신호로 변환되고 최종적으로 4분주 클록(CLK_DIV4)에 맞추어 6개의 8bit TTL 신호(Dn0, Dn1, Dn2, Dn3, Dn4, Dn5)가 병렬로 출력되는 구조로 되어 있다.These six pairs of data (LV0A, LV0B, LV1A, LV1B, LV2A, LV2B, LV3A, LV3B, LV4A, LV4B, LV5A, LV5B) and a pair of clock signals (CLKA, CLKB) are TTL through the mini-LVDS buffer. The signal is converted into a signal and finally, six 8-bit TTL signals Dn0, Dn1, Dn2, Dn3, Dn4, and Dn5 are output in parallel with the four-division clock CLK_DIV4.

여기서, 소형-저전압 차동 신호 수신칩(200)의 I/O를 처리하기 위한 타이밍 다이어그램은 도 3에서 자세히 설명한다.Here, a timing diagram for processing the I / O of the small-low voltage differential signal receiving chip 200 will be described in detail with reference to FIG. 3.

도 3은 종래의 소형-저전압 차동 신호 수신칩에서 제어신호와 데이터를 처리하기 위한 타이밍 다이어그램이다.3 is a timing diagram for processing control signals and data in a conventional small-low voltage differential signal receiving chip.

도시된 바와 같이, 클록(CLK31)에서 T31에서 'HIGH'의 메인 구동신호(TP1)가 소형-저전압 차동 신호 수신칩에 인가되어 소형-저전압 차동 신호 수신칩의 동작을 수행한다.As shown, the main driving signal TP1 of 'HIGH' is applied to the small-low voltage differential signal receiving chip at T31 in the clock CLK31 to perform the operation of the small-low voltage differential signal receiving chip.

이와 동시에 'HIGH'의 메인 구동신호(TP1)에 의하여 소형-저전압 차동 신호 수신칩에서는 제어신호 입력모드(control signal input mode)가 된다.At the same time, the main driving signal TP1 of 'HIGH' becomes a control signal input mode in the small-low voltage differential signal receiving chip.

'HIGH'의 LV0 신호(RST; 리셋)가 소형-저전압 차동 신호 수신칩에 인가되고, 클록(CLK311)에서 RST 신호를 검출하고, 일정시간 이후에 LV0 신호는 'LOW'가 된다.The LV0 signal (RESET) of 'HIGH' is applied to the small-low voltage differential signal receiving chip, the RST signal is detected from the clock CLK31 1 , and the LV0 signal becomes 'LOW' after a certain time.

클록(CLK313)에서 앞서 'LOW'의 LV0 신호를 검출한다.The clock CLK31 3 detects the LV0 signal of 'LOW' earlier.

여기서, LV0의 신호에서 RST 신호 이후에 데이터 신호를 감지하여 소형-저전압 차동 신호 수신칩에서 제어신호 입력모드를 데이터 입력모드(data input mode)로 변경하게 된다.Here, the data signal is sensed after the RST signal in the signal of LV0 and the control signal input mode is changed to the data input mode in the small-low voltage differential signal receiving chip.

여기서, 메인 구동신호(TP1)로 소형-저전압 차동 신호 수신칩의 동작 시점을 정하고, 제어신호 입력모드와 데이터 입력모드를 선택하는데 어려움이 있다.Here, it is difficult to determine the operation time of the small-low voltage differential signal receiving chip with the main driving signal TP1 and to select the control signal input mode and the data input mode.

즉, 소형-저전압 차동 신호 수신칩에서 동작 시작을 알리는 신호는 메인 구동신호(TP1) 상승 에지 타임이며, 어느 한 시점에서 시작을 알린 이후 그 시점이 지난 이후에도 계속해서 그 신호가 유지되어야 한다.That is, the signal indicating the start of operation in the small-low voltage differential signal receiving chip is the rising edge time of the main driving signal TP1, and the signal must be maintained even after the time has passed since the start was announced at any one time.

만약 메인 구동신호(TP1)의 상승 에지가 발생하는 시점에 제어신호(RST)만 발생시킬 경우 상승 에지가 지난 후에는 소형-저전압 차동 신호 수신칩동작이 멈춰 버리는 현상이 발생한다.If only the control signal RST is generated when the rising edge of the main driving signal TP1 occurs, the operation of the small-low voltage differential signal receiving chip is stopped after the rising edge.

또한, ‘LV0A, LV0B’의 입력라인을 통하여 제어신호(RST)가 전달되고, 회로는 항상 이 입력라인으로부터 입력되는 정보를 가지고 제어신호(RST)인지 데이터 신호인지를 감지해서 동작해야 한다.In addition, the control signal RST is transmitted through the input lines of 'LV0A, LV0B', and the circuit should always operate by detecting whether the control signal RST or the data signal has information input from the input line.

즉, 제어신호 입력모드인지 데이터 입력모드인지를 감지해야 한다.That is, it should be detected whether the control signal input mode or the data input mode.

이때 스위칭 회로를 사용할 경우 초기값을 정해주지 않을 경우, 임의로 발생하는 초기값으로부터 두 모드 간의 순서가 뒤바뀌는 현상이 발생한다.In this case, if the initial value is not determined when the switching circuit is used, the order between the two modes may be reversed from the randomly generated initial value.

즉, 메인 구동신호(TP1)의 상승 에지가 발생하여 소형-저전압 차동 신호 수 신칩을 동작시키는 시점에서 출력레지스터 값을 정의해 주지 않을 경우, 잘못된 데이터 값이 출력단으로 출력된다.That is, when the rising edge of the main driving signal TP1 occurs and the output register value is not defined at the time of operating the small-low voltage differential signal receiving chip, an incorrect data value is output to the output terminal.

또한, 메인 구동신호(TP1)의 상승 에지가 소형-저전압 차동 신호 수신칩의 동작 시점을 알리게 되는데, 한 번의 메인 구동신호(TP1)의 상승 에지는 노이즈에 의해서도 동일한 상승 에지가 발생할 수 있으므로 노이즈에 강인한 논리 구현이 요구된다.In addition, the rising edge of the main driving signal TP1 indicates the operation time of the small-low voltage differential signal receiving chip. The rising edge of one main driving signal TP1 may generate the same rising edge even by the noise. Robust logic implementation is required.

즉, 상술한 두 모드간 바뀌는 시점을 기준으로 출력레지스터 값을 초기화시켜주는 논리가 필요하다.That is, logic for initializing the output register value based on the time point at which the two modes are changed is required.

상술한 문제점을 해결하기 위한 본 발명의 목적은, 소비전력이 적은 소형-저전압 차동 신호 수신칩(mini-LVDS Rx)을 제공하는데 그 목적이 있다.An object of the present invention for solving the above-mentioned problems is to provide a small-low voltage differential signal receiving chip (mini-LVDS Rx) with low power consumption.

본 발명의 다른 목적은, 노이즈에 강인한 특성을 확보하여 동작의 신뢰성이 있는 소형-저전압 차동 신호 수신칩을 제공하는데 그 목적이 있다.Another object of the present invention is to provide a small-low voltage differential signal receiving chip which is reliable in operation by securing characteristics that are robust against noise.

상술한 과제를 해결하기 위한 본 발명에 따른 소형-저전압 차동 신호 수신칩(mini-LVDS)은 소형-저전압 차동 신호 수신칩에 있어서, 2개의 입력 신호를 입력으로 받는 제1 연산회로와, 상기 제1 연산회로의 연산결과에 따라 출력신호가 변경되는 제1 신호변환회로를 포함하며, 상기 제1 신호변환회로의 출력에 따라 전원을 온 /오프하는 전압 제어기; 2개의 입력 신호를 입력으로 받는 제2 연산회로와, 상기 제2 연산회로의 연산결과에 따라 출력신호가 변경되는 제2 신호변환회로를 포함하며, 상기 제2 신호변환회로의 출력에 따라 제어신호 입력모드와 데이터 입력모드를 결정하는 모드 제어기; 2개의 입력 신호를 입력으로 받는 제3 연산회로와, 상기 제3 연산회로의 연산결과에 따라 출력신호가 변경되는 제3 신호변환회로를 포함하며, 상기 제3 신호변환회로의 출력에 따라 출력 레지스터를 초기화하는 I/O 제어기; 및 노이즈에 영향을 받지 않도록 메인 구동신호(TP1)를 제어하는 구동신호(TP) 제어기;를 포함하는 것을 특징으로 한다.In order to solve the above problems, a small-low voltage differential signal receiving chip (mini-LVDS) according to the present invention is a small-low voltage differential signal receiving chip, comprising: a first arithmetic circuit receiving two input signals as inputs; A voltage controller including a first signal conversion circuit for changing an output signal according to a calculation result of the first calculation circuit, the voltage controller turning on / off a power source according to the output of the first signal conversion circuit; A second operation circuit receiving two input signals as an input, and a second signal conversion circuit whose output signal is changed in accordance with a calculation result of the second operation circuit, and a control signal according to the output of the second signal conversion circuit. A mode controller for determining an input mode and a data input mode; And a third signal conversion circuit for receiving two input signals as inputs, and a third signal conversion circuit for changing an output signal in accordance with the calculation result of the third calculation circuit. An output register according to the output of the third signal conversion circuit. I / O controller to initialize the; And a drive signal TP controller for controlling the main drive signal TP1 so as not to be influenced by noise.

여기서, 상술한 제1 연산회로, 제2 연산회로 및 제3 연산회로는 OR 연산회로인 것이 바람직하다.Here, it is preferable that the above-mentioned first calculation circuit, second calculation circuit and third calculation circuit are OR calculation circuits.

여기서, 상술한 제1 신호변환회로, 제2 신호변환회로 및 제3 신호변환회로는 T-플립플롭(Flip Flop)인 것이 바람직하다.Here, the above-described first signal conversion circuit, second signal conversion circuit and third signal conversion circuit are preferably T-flip flops.

여기서, 상술한 메인 구동신호(TP1)는 (+)상승 에지에서 서브 구동신호(TP2)가 분기 되는 것이 바람직하다.In the above-described main drive signal TP1, it is preferable that the sub drive signal TP2 is branched at a positive rising edge.

여기서, 상술한 메인 구동신호(TP1) 및 서브 구동신호(TP2)가 모두 논리 '1'이며, (-)에지에서 소형-저전압 차동 신호 수신칩이 동작되는 신호가 발생되는 것이 바람직하다.Here, the above-described main driving signal TP1 and the sub driving signal TP2 are both logic '1', and it is preferable that a signal for operating the small-low voltage differential signal receiving chip is generated at the negative edge.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, and only the embodiments make the disclosure of the present invention complete, and the general knowledge in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 왜란으로부터 강인한 특성을 갖는 소형-저전압 차동 신호 수신칩(mini-LVDS Rx)을 도시한 것이다.4 shows a small-low voltage differential signal receiving chip (mini-LVDS Rx) having robustness from disturbance according to the present invention.

도시된 바와 같이, 소형-저전압 차동 신호 수신칩(400)는 전원 제어기(410), 모드 제어기(420), 입출력 제어기(430) 및 구동신호 제어기(440)를 포함한다.As shown, the small-low voltage differential signal receiving chip 400 includes a power controller 410, a mode controller 420, an input / output controller 430, and a drive signal controller 440.

여기서, 소형-저전압 차동 신호 수신칩(400)의 일반적인 회로의 설명은 당업자라면 인지할 것이므로 생략하고, 본 발명에서 중심이 되는 전원에 관한 특성, 제어신호 입력모드 또는 데이터 입력모드를 구분하기 위한 특성, 출력신호의 오동작을 방지하기 위한 특성 및 메인 구동신호(TP1) 자체의 특성을 개선하기 위한 방법만을 설명한다.Here, the description of the general circuit of the small-low voltage differential signal receiving chip 400 will be omitted since those skilled in the art will recognize, and the characteristics of the power supply, the control signal input mode or the data input mode which are the center of the present invention will be omitted. Only the method for preventing the malfunction of the output signal and the method for improving the characteristic of the main driving signal TP1 itself will be described.

전압 제어기(410)는 소형-저전압 차동 신호 수신칩(400)에 인가되는 메인 구동신호(TP1)의 신호에 따라 동작여부를 결정한다.The voltage controller 410 determines whether to operate according to the signal of the main driving signal TP1 applied to the small-low voltage differential signal receiving chip 400.

모드 제어기(420)는 LV0 신호에 제어신호 입력모드와 데이터 입력모드를 구분하기 위한 신호가 입력되지 않기에 메인 구동신호(TP1)와 LV0의 신호를 기준으로 모드를 결정한다.The mode controller 420 determines a mode based on the main driving signal TP1 and the signal LV0 since no signal for distinguishing the control signal input mode and the data input mode is input to the LV0 signal.

입출력 제어기(430)는 메인 구동신호(TP1)에 따라 소형-저전압 차동 신호 수신칩(400)의 출려단으로 잘못된 출력 신호가 출력되지 않도록 출력신호를 초기화한다.The input / output controller 430 initializes the output signal to prevent the wrong output signal from being output to the exit end of the small-low voltage differential signal receiving chip 400 according to the main driving signal TP1.

구동신호 제어기(440)는 소형-저전압 차동 신호 수신칩(400)에서 메인 구동신호(TP1)에 따라 동작 여부가 결정되는데 만약, 메인 구동신호(TP1)에 노이즈에 의하여 동작신호가 인가되는 것을 방지한다.The driving signal controller 440 determines whether to operate the small-low voltage differential signal receiving chip 400 according to the main driving signal TP1. If the driving signal controller 440 prevents the operation signal from being applied to the main driving signal TP1 by noise. do.

도 5는 본 발명에 따른 소형-저전압 차동 신호 수신칩이 왜란으로부터 오동작을 방지하기 위하여 부가되는 스위치 회로의 진리 테이블을 도시한 것이다.Fig. 5 shows a truth table of a switch circuit in which a small-low voltage differential signal receiving chip according to the present invention is added to prevent malfunction from disturbance.

도시된 바와 같이, 진리 테이블은 입력값으로 Start 및 Stop를 포함하며, 상술한 Start 값의 변화는 Start row에 및 Stop 값의 변화는 Stop row에 나타내고, 상술한 Start 및 Stop의 OR 진리값은 T row에 도시하고, T값의 변화에 따른 T-FF(Flip Flop)의 출력은 Q row에 도시한다.As shown, the truth table includes Start and Stop as input values, wherein the change in the Start value described above is shown in the Start row and the change in the Stop value is shown in the Stop row, and the OR truth values of the Start and Stop described above are T The output of T-FF (Flip Flop) according to the change of the T value is shown in the Q row.

즉, T-FF에 입력되는 T값에 따라 출력 Q값이 변하게 되며, T값은 Start 값과 Stop 값이 모두 '0'인 경우를 제외하고는 T값은 '1'인 값을 갖기에 설정되지 않은 어떠한 값도 출력될 수 없는 구조이다.That is, the output Q value changes according to the T value input to the T-FF, and the T value is set to have a value of '1' except when both the Start value and the Stop value are '0'. It is a structure that cannot output any value that is not specified.

도 6은 본 발명에 따른 소형-저전압 차동 신호 수신칩이 왜란으로부터 오동작을 방지하기 위하여 부가되는 스위치 회로를 도시한 것이다.Figure 6 shows a switch circuit in which a small-low voltage differential signal receiving chip according to the present invention is added to prevent malfunction from disturbance.

도시된 바와 같이, 전원 제어기(600)는 OR 연산기(610) 및 T-FF(620)를 포함한다.As shown, the power controller 600 includes an OR operator 610 and a T-FF 620.

1. 전원 제어기1. Power controller

Start 신호에 항상 '0'을 인가하고, 소형-저전압 차동 신호 수신칩의 메인 구동신호(TP1)에서 상승 에지가 발생한 직후에는 Stop 신호는 '0'이 되어, Start 신호와 Stop 신호를 입력으로 받는 OR 연산기(610)의 출력은 Stop 신호에 종속된다.'0' is always applied to the start signal, and the stop signal becomes '0' immediately after the rising edge occurs in the main drive signal TP1 of the small-low voltage differential signal receiving chip, and receives the start signal and the stop signal as inputs. The output of the OR operator 610 is dependent on the Stop signal.

결국, Stop의 신호가 T-FF(620)의 입력단(T)에 인가되어, Stop 신호가 '0'이면 Q는 '0'이고, Q가 '0'이 되면, Stop 신호가 '1'이 될 때까지 소형-저전압 차동 신호 수신칩의 동작을 멈추도록 한다.As a result, when the Stop signal is applied to the input terminal T of the T-FF 620, if the Stop signal is '0', Q is '0', and if Q is '0', the Stop signal is '1'. Until the low-voltage differential signal receiver chip stops operating.

즉, Stop 신호 또는 Q신호가 '0'이면 소형-저전압 차동 신호 수신칩의 전원 제어기(600)에서 소형-저전압 차동 신호 수신칩이 소비하는 전력이 최소화되도록 소형-저전압 차동 신호 수신칩의 동작을 멈추도록 하여 소형-저전압 차동 신호 수신칩의 소비전력을 감소하게 된다.That is, when the stop signal or the Q signal is '0', the power controller 600 of the small-low voltage differential signal receiver chip operates the small-low voltage differential signal receiver chip to minimize the power consumed by the small-low voltage differential signal receiver chip. Stopping reduces the power consumption of the small-low voltage differential signal receiving chip.

이렇게 구성하는 것으로 종래의 메인 구동신호(TP1)의 상승 에지가 발생하는 시점에 제어신호(RST)만 발생시킬 경우, 메인 구동신호(TP1)의 상승 에지가 지난 후에 소형-저전압 차동 신호 수신칩 동작이 멈춰 버리는 현상을 방지한다.In this configuration, when only the control signal RST is generated when the rising edge of the conventional main driving signal TP1 occurs, the small-low voltage differential signal receiving chip operates after the rising edge of the main driving signal TP1 passes. This prevents the phenomenon of stopping.

2. 모드 제어기2. Mode controller

Start 신호와 Stop 신호가 동시에 '0'인 경우에는 OR 연산기(610)의 출력은 '0'가 되고, Start 신호 또는 Stop 신호 중 어느 하나라도 '1'가 된 경우에는 OR 연산기(610)의 출력은 '1'가 된다.If the start signal and the stop signal are '0' at the same time, the output of the OR operator 610 is '0', and if either the Start signal or the Stop signal is '1', the output of the OR operator 610 Becomes '1'.

결국, OR 연산기(610)의 출력은 T-FF(620)의 입력단(T)에 인가되며, T-FF(620)은 클록신호에 동기 되어 입력단(T) 신호가 '1'에서 '0'로 변하거나 또는 '0'에서 '1'로 변하게 되는 경우에만 T-FF(620)의 출력단(Q)은 '1' 또는 '0' 신호를 순차적으로 변경하게 된다.As a result, the output of the OR operator 610 is applied to the input terminal T of the T-FF 620, and the T-FF 620 is synchronized with the clock signal so that the input terminal T signal is '1' to '0'. Only when the signal is changed from '0' to '1' or the output terminal Q of the T-FF 620 changes the '1' or '0' signal sequentially.

즉, 메인 구동신호(TP1)가 상승 에지에서 Q의 초기값이 '0'으로 설정되고 Q가 '0'일 때 소형-저전압 차동 신호 수신칩은 제어신호 입력모드로 동작한다.That is, the small-low voltage differential signal receiving chip operates in the control signal input mode when the initial value of Q is set to '0' and Q is '0' at the rising edge of the main driving signal TP1.

제어신호(리셋신호; RST)를 검출하는 시점에 Start 신호는 '1'로 변하게 되어 Q를 '0'에서 '1'로 변화시킨다.At the time of detecting the control signal (reset signal RST), the Start signal changes to '1' to change Q from '0' to '1'.

Q가 '1'로 되었을 때는 데이터 입력모드로 전환되며 이때부터 소형-저전압 차동 신호 수신칩의 레지스터(미도시)에 데이터가 쌓이게 된다.When Q is set to '1', data is switched to the data input mode, and data is accumulated in the register (not shown) of the small-low voltage differential signal receiving chip.

내부 카운터(미도시)를 통해 일정량의 데이터를 받아들였을 경우 Stop 신호가 '1'이 되고, 이 Stop 신호는 Q를 다시 '1'에서 '0'으로 변화시켜, 소형-저전압 차동 신호 수신칩은 제어신호 입력모드로 변환되어 제어신호(리셋신호; RST)가 인가되기 전까지 모드를 유지하게 된다.When a certain amount of data is received through the internal counter (not shown), the stop signal becomes '1', and this stop signal changes Q from '1' to '0', so that the small-low voltage differential signal receiver chip The mode is maintained until the control signal (reset signal; RST) is applied to the control signal input mode.

결국, 이러한 방식이 번갈아 가며 이루어지면서 출력되어야 할 데이터와 제어에 사용되는 신호가 구분되어 동작하게 되어 제어신호 입력모드와 데이터 입력모 드의 순서가 변경되는 것을 방지한다.As a result, these methods alternately operate to distinguish the data to be output and the signals used for control, thereby preventing the order of the control signal input mode and the data input mode from being changed.

3. I/O 제어기3. I / O Controller

Start 신호와 Stop 신호가 동시에 '0'인 경우에는 OR 연산기(610)의 출력은 '0'가 되고, Start 신호 또는 Stop 신호 중 어느 하나라도 '1'가 된 경우에는 OR 연산기(610)의 출력은 '1'가 된다.If the start signal and the stop signal are '0' at the same time, the output of the OR operator 610 is '0', and if either the Start signal or the Stop signal is '1', the output of the OR operator 610 Becomes '1'.

결국, OR 연산기(610)의 출력은 T-FF(620)의 입력단(T)에 인가되며, T-FF(620)은 클록신호에 동기 되어 입력단(T) 신호가 '1'에서 '0'로 변하거나 또는 '0'에서 '1'로 변하게 되는 경우에만 T-FF(620)의 출력단(Q)은 '1' 또는 '0' 신호를 순차적으로 변경하게 된다.As a result, the output of the OR operator 610 is applied to the input terminal T of the T-FF 620, and the T-FF 620 is synchronized with the clock signal so that the input terminal T signal is '1' to '0'. Only when the signal is changed from '0' to '1' or the output terminal Q of the T-FF 620 changes the '1' or '0' signal sequentially.

즉, 메인 구동신호(TP1)의 상승 에지가 인가되면 T-FF(620)에서는 '0' 또는 '1'만 설정되므로 본 발명에서는 최초 Q는 '0'으로 설정되어 출력 레지스터(미도시)의 값들이 '0'으로 설정하도록 한다.That is, when the rising edge of the main driving signal TP1 is applied, only '0' or '1' is set in the T-FF 620. In the present invention, the first Q is set to '0' so that the output register (not shown) Make sure the values are set to '0'.

결국, 출력 레지스터(미도시)의 값들은 '0'으로 설정되기에 소형-저전압 차동 신호 수신칩의 I/O에서 출력 신호가 잘못된 값들이 출력되는 것을 막을 수 있다.As a result, the values of the output registers (not shown) are set to '0', thereby preventing the output signals from being incorrectly output from the I / O of the small-low voltage differential signal receiving chip.

Start 신호가 '1'이 되면 소형-저전압 차동 신호 수신칩은 데이터 입력모드로 전환되고, Q는 '1'이 되어 이때 입력되는 데이터는 출력 레지스터(미도시)를 통하여 출력된다.When the start signal is '1', the small-low voltage differential signal receiving chip is switched to the data input mode, and Q is '1' so that the input data is output through an output register (not shown).

모든 데이터가 출력된 후에 Stop 신호가 '1'이 되고 Start 신호가 '0'이 되 면, 출력 레지스터(미도시)는 다시 '0'으로 설정되어 잘못된 출력 값이 나가는 것을 방지한다.If the Stop signal becomes '1' and the Start signal becomes '0' after all data is output, the output register (not shown) is set back to '0' to prevent the wrong output value from going out.

도 7은 본 발명에 따른 소형-저전압 차동 신호 수신칩의 구동신호 제어기에서 메인 구동신호(TP1)를 노이즈에 강인한 신호가 되도록 부가되는 메인 구동신호(TP1)를 분기하는 방법을 도시한 것이다.FIG. 7 illustrates a method of branching the main drive signal TP1 added to the main drive signal TP1 to be a signal resistant to noise in the drive signal controller of the small-low voltage differential signal receiving chip according to the present invention.

도시된 바와 같이, 구동신호 제어기는 메인 구동신호(TP1)를 (+)클록 상승 에지(T71)에서 분기하여 서브 구동신호(TP2)의 신호를 다음 클록(T72)에서 만들어낸다.As shown, the drive signal controller branches the main drive signal TP1 at the positive clock rising edge T71 to produce a signal of the sub drive signal TP2 at the next clock T72.

(-)에지에서 메인 구동신호(TP1) 및 서브 구동신호(TP2)가 (1, 1)이 되는 시점에 소형-저전압 차동 신호 수신칩 동작의 시작을 알리는 신호를 만들어 낼 수 있다.When the main driving signal TP1 and the sub driving signal TP2 become (1, 1) at the negative edge, a signal indicating the start of the operation of the small-low voltage differential signal receiving chip can be generated.

노이즈로 인하여 메인 구동신호(TP1)가 일순간 상승하였을 경우에 소형-저전압 차동 신호 수신칩의 동작이 시작되는 신호가 발생하는 것을 막을 수 있어, 노이즈에 강인한 소형-저전압 차동 신호 수신칩을 구현할 수 있다.When the main driving signal TP1 rises for a moment due to noise, a signal for starting the operation of the small-low voltage differential signal receiver chip can be prevented from being generated, thereby realizing a small-low voltage differential signal receiver chip robust to noise. .

즉, 소형-저전압 차동 신호 수신칩이 동작하기 위한 신호를 메인 구동신호(TP1)에 의하여 발생하기에 메인 구동신호(TP1)가 노이즈에 강인한 특성이 없다면, 소형-저전압 차동 신호 수신칩가 오동작을 일으킬 수 있다.That is, if the main driving signal TP1 is not robust to noise because a signal for operating the small-low voltage differential signal receiving chip is generated by the main driving signal TP1, the small-low voltage differential signal receiving chip may malfunction. Can be.

이러한 오동작을 방지하기 위하여, 소형-저전압 차동 신호 수신칩의 메인 구동신호(TP1)가 1클록 이상 지속적으로 유지하고, 메인 구동신호(TP1)에 분기 된 서 브 구동신호(TP2)가 인가되어야 실질적으로 메인 구동신호(TP1)가 인가된 것으로 처리하는 것이다.In order to prevent such a malfunction, the main driving signal TP1 of the small-low voltage differential signal receiving chip must be continuously maintained for at least one clock, and the sub driving signal TP2 branched to the main driving signal TP1 is applied substantially. In other words, the main driving signal TP1 is applied.

다시 말해, 메인 구동신호(TP1)가 노이즈로 인하여 순간 '1'이 되었다 하여도 노이즈에 인한 상승은 순간적으로 소모되기에 메인 구동신호(TP1)에서 분기 되기 위한 충분한 시간이 확보되지 않는다.In other words, even if the main driving signal TP1 becomes '1' at the moment due to the noise, the rise due to the noise is consumed momentarily, so that sufficient time for branching from the main driving signal TP1 is not secured.

이러한 특성을 이용하여 메인 구동신호(TP1)를 노이즈에 강인한 특성을 확보하는 것이다.By using these characteristics, the main drive signal TP1 is secured against noise.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the technical configuration of the present invention described above may be modified in other specific forms by those skilled in the art to which the present invention pertains without changing its technical spirit or essential features. It will be appreciated that it may be practiced. Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

상술한 본 발명의 구성에 따르면, 소형-저전압 차동 신호 수신칩(mini-LVDS Rx)에서 소비전력을 감소하는 데 그 효과가 있다.According to the configuration of the present invention described above, there is an effect in reducing the power consumption in the small-low voltage differential signal receiving chip (mini-LVDS Rx).

또한, 소형-저전압 차동 신호 수신칩에서 노이즈에 강인한 특성을 확보하여 동작의 신뢰성을 확보하는데 그 효과가 있다.In addition, the small-low voltage differential signal receiving chip has the effect of securing the robustness against noise to ensure the operation reliability.

Claims (5)

제1 스위치 회로를 포함하며, 상기 제1 스위치 회로의 출력에 따라 출력 레지스터를 초기화하는 I/O 제어기; An I / O controller including a first switch circuit and initializing an output register according to the output of the first switch circuit; 제2 스위치 회로를 포함하며, 상기 제2 스위치 회로의 출력에 따라 제어신호 입력모드와 데이터 입력모드를 결정하여 상기 출력 레지스터에 데이터가 쌓이도록 하는 모드 제어기; A mode controller including a second switch circuit and determining a control signal input mode and a data input mode according to the output of the second switch circuit so that data is accumulated in the output register; 제3 스위치 회로를 포함하며, 상기 제3 스위치 회로의 출력에 따라 상기 I/O 제어기, 상기 모드 제어기 및 상기 구동 신호 제어기에 공급되는 전원의 온/오프를 제어하는 전압 제어기; 및A voltage controller including a third switch circuit, the voltage controller controlling on / off of power supplied to the I / O controller, the mode controller, and the driving signal controller according to an output of the third switch circuit; And 메인 구동신호(TP1)에 따라 상기 I/O 제어기, 상기 모드 제어기 및 상기 전압 제어기의 동작 여부를 제어하는 구동신호 제어기를 포함하며, A driving signal controller for controlling whether the I / O controller, the mode controller, and the voltage controller are operated according to a main driving signal TP1; 상기 제1 스위치 회로, 상기 제2 스위치 회로 및 상기 제3 스위치 회로 각각은 입력되는 복수의 신호 레벨이 0일 때, 0 레벨의 신호를 출력하는 것을 특징으로 하는 차동 신호 수신칩.And each of the first switch circuit, the second switch circuit, and the third switch circuit outputs a zero level signal when a plurality of input signal levels are zero. 제1항에 있어서,The method of claim 1, 상기 제1 스위치 회로, 상기 제2 스위치 회로 및 상기 제3 스위치 회로 각각은 OR 연산회로와 상기 OR 연산회로의 출력 신호를 입력받는 T-플립플롭을 포함하는 것을 특징으로 하는 차동 신호 수신칩.And each of the first switch circuit, the second switch circuit, and the third switch circuit includes a T-flip flop for receiving an output signal of the OR operation circuit and the OR operation circuit. 삭제delete 제1항에 있어서,The method of claim 1, 상기 메인 구동신호(TP1)는 (+)상승 에지에서 서브 구동신호(TP2)가 분기되는 차동 신호 수신칩.The main driving signal TP1 is a differential signal receiving chip in which the sub driving signal TP2 is branched at a positive rising edge. 제4항에 있어서,The method of claim 4, wherein 상기 메인 구동신호(TP1) 및 서브 구동신호(TP2)가 모두 논리 '1'이며, (-)에지에서 차동 신호 수신칩이 동작되는 신호가 발생되는 차동 신호 수신칩.The main driving signal TP1 and the sub driving signal TP2 are both logic '1', and the differential signal receiving chip generates a signal for operating the differential signal receiving chip at the negative edge.
KR1020050078457A 2005-08-25 2005-08-25 RECEIVER CHIP OF mini-LVDSLOW VOLTAGE DIFFERENTIAL SIGNALING KR100726987B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050078457A KR100726987B1 (en) 2005-08-25 2005-08-25 RECEIVER CHIP OF mini-LVDSLOW VOLTAGE DIFFERENTIAL SIGNALING

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078457A KR100726987B1 (en) 2005-08-25 2005-08-25 RECEIVER CHIP OF mini-LVDSLOW VOLTAGE DIFFERENTIAL SIGNALING

Publications (2)

Publication Number Publication Date
KR20070024011A KR20070024011A (en) 2007-03-02
KR100726987B1 true KR100726987B1 (en) 2007-06-14

Family

ID=38098795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078457A KR100726987B1 (en) 2005-08-25 2005-08-25 RECEIVER CHIP OF mini-LVDSLOW VOLTAGE DIFFERENTIAL SIGNALING

Country Status (1)

Country Link
KR (1) KR100726987B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870028A (en) 1997-03-28 1999-02-09 Tektronix, Inc. Input expansion for crosspoint switch module
JP2001298612A (en) 2000-04-14 2001-10-26 Ricoh Co Ltd Image reader and image processor provided with it
JP2003333109A (en) 2002-04-12 2003-11-21 Stmicroelectronics Inc Versatile rsds-lvds-minilvds-blvds differential signal interface circuit
KR20040056170A (en) * 2002-12-23 2004-06-30 엘지.필립스 엘시디 주식회사 Circuit for timing-Controller reset
KR20050073215A (en) * 2004-01-09 2005-07-13 엘지전자 주식회사 Input selector of digital video interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5870028A (en) 1997-03-28 1999-02-09 Tektronix, Inc. Input expansion for crosspoint switch module
JP2001298612A (en) 2000-04-14 2001-10-26 Ricoh Co Ltd Image reader and image processor provided with it
JP2003333109A (en) 2002-04-12 2003-11-21 Stmicroelectronics Inc Versatile rsds-lvds-minilvds-blvds differential signal interface circuit
KR20040056170A (en) * 2002-12-23 2004-06-30 엘지.필립스 엘시디 주식회사 Circuit for timing-Controller reset
KR20050073215A (en) * 2004-01-09 2005-07-13 엘지전자 주식회사 Input selector of digital video interface

Also Published As

Publication number Publication date
KR20070024011A (en) 2007-03-02

Similar Documents

Publication Publication Date Title
US8149204B2 (en) Gate driver with error blocking mechanism, method of operating the same, and display device having the same
US8780144B2 (en) Image processing apparatus, display system, electronic apparatus, and method of processing image
US8368624B2 (en) Display method with interlacing reversal scan and device thereof
JP5117517B2 (en) Color sequential display and power saving method thereof
US10249258B2 (en) Display interface device and data transmission method thereof
US20110128259A1 (en) Display device and driving method
US20220335873A1 (en) Driving method of gate driving circuit, gate driving circuit and display device
TW201928928A (en) Display interface device
KR20130012381A (en) Display device and driving method thereof
US9214120B2 (en) Display device
US20210201729A1 (en) Driving method and driving system for display apparatuses
US20120249493A1 (en) Gate driver of dual-gate display and frame control method thereof
KR20060045678A (en) Display device, display driver, and data transfer method
US9508321B2 (en) Source driver less sensitive to electrical noises for display
TWI410934B (en) Method for transmitting control signals and pixel data signals to source drives of anlcd
JP4195429B2 (en) Serial protocol panel display system, source driver, and gate driver
KR100726987B1 (en) RECEIVER CHIP OF mini-LVDSLOW VOLTAGE DIFFERENTIAL SIGNALING
US8610656B2 (en) Method for generating frame-start pulse signals inside source driver chip of LCD device
US7821483B2 (en) Interface circuit for data transmission and method thereof
US7570256B2 (en) Apparatus and method for transmitting data of image display device
JP3466832B2 (en) Color image display
CN101587696B (en) Response time compensation device of color sequential display
TWI678687B (en) Method for realizing sub-pixel rendering effect by displaying data jitter and display device using same
JP6312101B2 (en) Semiconductor device and display device
US20080018580A1 (en) Apparatus for driving a display device and method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110328

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee