KR100723770B1 - Nonvolatile memory device - Google Patents
Nonvolatile memory device Download PDFInfo
- Publication number
- KR100723770B1 KR100723770B1 KR1020040114139A KR20040114139A KR100723770B1 KR 100723770 B1 KR100723770 B1 KR 100723770B1 KR 1020040114139 A KR1020040114139 A KR 1020040114139A KR 20040114139 A KR20040114139 A KR 20040114139A KR 100723770 B1 KR100723770 B1 KR 100723770B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- decoder
- gate line
- gate
- memory device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 비휘발성 메모리 소자에 관한 것으로, 테크놀로지 진보에 따라서 축소가 가능한 고전압 소자의 폭(width)이 X-디코더 레이아웃 축소에 반영될 수 있도록, X-디코더를 구성하는 고전압 소자의 게이트 라인을 플래시 셀의 게이트 라인 방향과 수직한 방향으로 배치함으로써 소자 사이즈가 축소되더라도 1 블록(block)내에 형성할 수 있는 고전압 소자의 개수를 일정하게 유지할 수 있다. 따라서, 소자의 집적도를 향상시킬 수 있는 효과가 있다.
The present invention relates to a non-volatile memory device, and flashes the gate line of the high voltage device constituting the X-decoder so that the width of the high-voltage device that can be reduced according to technology advancement is reflected in the X-decoder layout reduction. By arranging in a direction perpendicular to the gate line direction of the cell, even if the device size is reduced, the number of high voltage devices that can be formed in one block can be kept constant. Therefore, there is an effect that can improve the degree of integration of the device.
플래시 메모리, X-디코더, 고집적화Flash memory, X-decoder, high integration
Description
도 1은 종래 기술에 따른 비휘발성 메모리 소자의 X-디코더 구조를 나타낸 도면1 illustrates an X-decoder structure of a nonvolatile memory device according to the prior art.
도 2는 테크놀로지 진보에 따른 블록 피치(block pitch) 감소 현상과 X-디코더 고전압 소자 배열을 위해 필요한 기본 공간을 나타낸 그래프2 is a graph showing the block pitch reduction phenomenon and the basic space required for the X-decoder high voltage device arrangement according to the technology advancement.
도 3은 테크놀로지(technology) 진보에 따른 워드라인 로딩(World loading) 변화를 나타낸 그래프3 is a graph showing changes in word line loading according to technological progress
도 4는 테크놀로지(technology) 진보에 따른 X-디코더를 구성하는 고전압 소자의 폭(Width) 변화를 도시한 그래프FIG. 4 is a graph showing the variation of the width of high voltage devices constituting the X-decoder according to the progress of technology.
도 5는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 X-디코더 구조를 나타낸 도면5 illustrates an X-decoder structure of a nonvolatile memory device according to an embodiment of the present invention.
도 6은 본 발명을 적용하였을 경우 1 블록 내에 형성 가능한 고전압 소자 개수를 셀 사이즈별로 나타낸 그래프6 is a graph showing the number of high voltage devices that can be formed in one block according to cell size when the present invention is applied.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 고전압 소자의 게이트 라인 100: gate line of the high voltage device
200 : 플래시 셀의 게이트 라인 200: gate line of the flash cell
101a, 101b : 고전압 소자의 소오스, 드레인101a and 101b: source and drain of a high voltage device
102 : 콘택102: contact
103 : 금속배선
103: metal wiring
본 발명은 비휘발성 메모리 소자에 관한 것으로, 특히 소자의 집적도를 향상시키기에 적합한 비휘발성 메모리 소자에 관한 것이다.The present invention relates to a nonvolatile memory device, and more particularly to a nonvolatile memory device suitable for improving the degree of integration of the device.
최근, 데이터를 전기적으로 쓰고 지울 수 있을 뿐만 아니라, 리프레쉬(refresh) 기능이 필요 없는 반도체 메모리 소자에 대한 수요가 증가하고 있다. 그리고, 대용량의 데이터를 치환 및 저장할 수 있는 대용량 메모리 소자 개발을 위해 메모리 셀의 고집적화 기술 개발이 진행되고 있다. In recent years, there is an increasing demand for a semiconductor memory device capable of electrically writing and erasing data and not requiring a refresh function. In order to develop a large-capacity memory device capable of replacing and storing a large amount of data, a high integration technology of a memory cell is being developed.
상기 목적을 달성하기 위해, 다수 개의 셀(cell)들이 직렬로 연결되어 하나의 스트링(string)을 구성하고 2개의 스트링이 하나의 콘택(contact)을 공유하는 낸드 플래시 메모리 소자(NAND flash memory device)가 제안되었다.In order to achieve the above object, a NAND flash memory device in which a plurality of cells are connected in series to form one string and two strings share one contact. Was proposed.
낸드 플래시 메모리 소자는 로우 방향으로 배열되는 셀들은 하나로 연결하는 워드라인이 다수 개 구비되어 있으며, 상기 워드라인들 중 어느 하나를 선택하기 위해서 X-디코더(decoder)가 사용된다.A NAND flash memory device includes a plurality of word lines that connect cells arranged in a row direction to one, and an X-decoder is used to select any one of the word lines.
상기 X-디코더는 다수개의 고전압 소자로 구성되어, 선택된 하나의 워드라인 에는 0[V], 선택되지 않은 나머지 워드라인들에 대해서는 4.5[V]의 고전압을 인가하여 플래시 셀을 동작시킨다.The X-decoder is composed of a plurality of high voltage devices, and operates a flash cell by applying a high voltage of 0 [V] to one selected word line and 4.5 [V] for the remaining unselected word lines.
이러한 X-디코더(decoder)는 주변회로의 30% 정도를 차지하며, 제품이 고집적화를 추구할 때 패키지(package)의 가능성 여부를 결정짓는 중요한 부분이다.This X-decoder occupies about 30% of the peripheral circuitry and is an important part of determining the possibility of a package when the product seeks high integration.
따라서, 소자가 고집적화됨에 따라서 X-디코더(decoder)를 구성하는 고전압 소자에 대한 축소가 지속적으로 요구되고 있으나, 플래시 셀(flash cell)의 동작 전압을 감소시킬 수 없으므로 상기 고전압 소자의 브레이크다운 전압(Breakdown voltage)을 줄일 수 없으며, 이는 곧 고전압 소자의 게이트 산화막 두께(gate oxide thickness), 채널 길이(channel length), 콘택-게이트간 거리(Contact to Gate Spacing), 콘택-액티브간 거리(Contact to Active Spacing) 등을 줄일 수 없음을 의미한다.Therefore, as the device is highly integrated, the reduction of the high-voltage device constituting the X-decoder is continuously demanded, but since the operating voltage of the flash cell cannot be reduced, the breakdown voltage of the high-voltage device ( Breakdown voltage cannot be reduced, which means gate oxide thickness, channel length, contact to gate spacing and contact to active distance of high voltage devices. Spacing) cannot be reduced.
도 1은 종래 기술에 따른 비휘발성 메모리 소자의 X-디코더 구조를 나타낸 도면으로, X-디코더를 구성하는 고전압 소자의 게이트 라인(11)을 플래시 셀의 게이트 라인(21)과 나란한 방향으로 배열하고 있다.1 is a view illustrating an X-decoder structure of a nonvolatile memory device according to the prior art, in which
미설명된 도면부호 12a 는 고전압 소자의 소오스, 12b는 고전압 소자의 드레인, 13은 콘택을 나타낸다.
이 같은 레이아웃을 갖는 고전압 소자에서는 채널 길이(L), 콘택-게이트간 거리, 콘택-액티브간 거리 등, X-디코더를 구성하는 고전압 소자에서 축소(shrink)가 불가능한 펙터(factor)들이 블록 내의 결정적인 디멘젼(Dimension)을 결정하게 되므로, 테크놀로지가 진보됨에 따라서 집적도가 높아지면 X-디코더의 구성이 불가 능하게 된다.In a high voltage device having such a layout, factors that cannot be shrunk in the high voltage device constituting the X-decoder, such as the channel length L, the contact-gate distance, and the contact-active distance, are critical in the block. As the dimension is determined, as the technology is advanced, the higher the degree of integration, the more impossible the construction of the X-decoder is.
도 2는 테크놀로지 진보에 따른 블록 피치(block pitch) 감소 현상과 X-디코더 고전압 소자 배열을 위해 필요한 기본 공간을 나타낸 그래프이다.FIG. 2 is a graph showing a block pitch reduction phenomenon and a basic space required for arranging an X-decoder high voltage device according to technological progress.
도 2를 보면, 고전압 소자 배열을 위해 필요한 기본 공간은 5.6㎛으로, X-디코더의 블록 피치가 5.6㎛ 이하가 되면 즉, 테크놀로지가 약 0.86nm 이하가 되면 X-디코더의 구성이 불가능하게 됨을 확인 할 수 있다.
Referring to FIG. 2, the basic space required for the arrangement of the high voltage device is 5.6 μm, and when the block pitch of the X-decoder is 5.6 μm or less, that is, when the technology is about 0.86 nm or less, it becomes impossible to configure the X-decoder. can do.
도 3은 테크놀로지(technology) 진보에 따른 워드라인 로딩(World loading) 변화를 나타낸 그래프로, 테크놀로지 진보하여 집적화가 진행됨에 따라서 X-디코더가 구동해야 하는 워드라인 로딩은 지수적으로 감소되고 있다.FIG. 3 is a graph showing changes in word line loading according to technology advancement. As the integration of technology progresses, the word line loading that the X-decoder needs to drive is exponentially reduced.
워드라인 로딩(Wordlike loading)이란, X-디코더 고전압 소자의 게이트가 갖는 커패시턴스(Capacitance)와 저항(Resistance)의 곱(C×R)으로, 워드라인 로딩이 크면 고전압 트랜지스터가 출력 전압까지 올리는데 시간이 많이 소요되고 워드라인 로딩이 작으면 출력 전압까지 올리는데 시간이 적게 소요된다.Wordline loading is the product of the capacitance of a gate of an X-decoder high voltage device and the resistance (C × R). When word line loading is large, it takes time for the high voltage transistor to rise to the output voltage. High consumption and small word line loading require less time to ramp up to the output voltage.
도 4는 테크놀로지(technology) 진보에 따른 X-디코더를 구성하는 고전압 소자의 폭(Width) 변화를 도시한 그래프로, 테크놀로지 진보에 따른 워드라인 로딩의 감소는 같은 성능을 유지하면서 고전압 소자의 폭(Width)을 줄일 수 있게 한다.FIG. 4 is a graph showing the variation of the width of the high voltage device constituting the X-decoder according to the technology progress, and the reduction of the word line loading according to the technology progress is the width of the high voltage device while maintaining the same performance. Width can be reduced.
따라서, 본 발명은 테크놀로지 진보에 따라서 축소가 가능한 고전압 소자의 폭(width)이 X-디코더 레이아웃 축소에 반영될 수 있도록 X-디코더를 구성하는 고 전압 소자의 레이아웃을 개선하여 1 블록(block)내에 형성할 수 있는 고전압 소자의 개수를 늘릴 수 있는 비휘발성 메모리 소자를 제공하는데 그 목적이 있다.Accordingly, the present invention improves the layout of the high-voltage device constituting the X-decoder so that the width of the high-voltage device, which can be reduced according to technology advancement, is reflected in the X-decoder layout reduction. It is an object of the present invention to provide a nonvolatile memory device capable of increasing the number of high voltage devices that can be formed.
또한, 본 발명의 다른 목적은 1 블록 내에 형성할 수 있는 고전압 소자의 개수를 늘리어 X-디코더로 인한 직접화 제한 요인을 제거함으로써, 집적도를 향상시킬 수 있는 비휘발성 메모리 소자를 제공하는데 있다.
In addition, another object of the present invention is to provide a nonvolatile memory device capable of improving the degree of integration by increasing the number of high voltage devices that can be formed in one block, thereby eliminating the direct limitation factor caused by the X-decoder.
본 발명에 따른 비휘발성 메모리 소자는 데이터가 저장되는 메모리 셀들; 및
상기 메모리 셀들의 게이트에 상기 메모리 셀들의 구동을 위한 고전압을 공급하는 고전압 소자들로 구성되는 X-디코더를 포함하며, 상기 메모리 셀들의 게이트 라인 방향과 상기 고전압 소자들의 게이트 라인 방향은 서로 수직한 방향으로 배열된다.A nonvolatile memory device according to the present invention includes memory cells in which data is stored; And
And a high voltage device configured to supply a high voltage for driving the memory cells to a gate of the memory cells, wherein the gate line direction of the memory cells and the gate line direction of the high voltage devices are perpendicular to each other. Is arranged.
바람직하게, 상기 고전압 소자의 드레인 전압을 상기 메모리 셀의 게이트 라인에 인가하기 위한 배선을 포함하는 것을 특징으로 한다.Preferably, a wiring for applying the drain voltage of the high voltage device to the gate line of the memory cell.
바람직하게, 상기 고전압 소자들은 각각 독립된 게이트 라인을 갖도록 구성하는 것을 특징으로 한다.Preferably, the high voltage devices are configured to have independent gate lines.
바람직하게, 상기 고전압 소자의 게이트 라인을 게이트 라인 방향으로 배열되는 2 이상의 고전압 소자들에 의해 공유되도록 구성하는 것을 특징으로 한다.Preferably, the gate line of the high voltage device is configured to be shared by two or more high voltage devices arranged in the gate line direction.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.
도 5는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 X-디코더 구조를 나타낸 도면으로, 100은 X-디코더를 구성하는 고전압 소자의 게이트 라인, 101a는 고전압 소자의 소오스, 101b는 고전압 소자의 드레인, 102는 콘택, 200은 플래시 셀의 게이트 라인, 103은 고전압 소자의 드레인 전압을 플래시 셀의 게이트 라인에 인가하기 위한 금속 배선을 각각 나타낸다.5 is a diagram illustrating an X-decoder structure of a nonvolatile memory device according to an embodiment of the present invention, where 100 is a gate line of a high voltage device constituting an X-decoder, 101a is a source of a high voltage device, and 101b is a high voltage device. A drain, 102 denotes a contact, 200 denotes a gate line of a flash cell, and 103 denotes a metal wiring for applying a drain voltage of a high voltage element to the gate line of the flash cell.
도 5를 보면, X-디코더를 구성하는 고전압 소자의 폭(Width)을 플래시 셀의 게이트 라인(200) 방향과 수직한 방향을 갖도록 배치하였다.Referring to FIG. 5, the width of the high voltage device constituting the X-decoder is disposed to have a direction perpendicular to the direction of the
바꾸어 말하면, 고전압 소자의 폭(W)과 평행한 게이트 라인(200)을 플래시 셀의 게이트 라인(200) 방향과 수직한 방향으로 배치하였다. In other words, the
이는 블록 내에서 디멘젼을 결정하는 펙터를 게이트 길이, 콘택 게이트간 거리와 같은 축소 불가능한 것들에서 축소 가능한 펙터인 고집적 소자의 폭(Width)으로 변환한 것으로, 소자 사이즈가 축소됨에 따라서 고전압 소자의 폭(W)의 축소도 가능해 진다.It converts the factor that determines dimensions in a block from the non-shrinkable ones such as gate length and contact gate distance to the width of the highly integrated device, which is a shrinkable factor. W) can also be reduced.
따라서, 동일한 블록 피치 내에서 게이트 라인 방향으로 배열되는 고전압 소자의 개수를 늘릴 수 있다. Therefore, the number of high voltage devices arranged in the gate line direction within the same block pitch can be increased.
위의 도면을 이용하여 제시한 실시예에서는 게이트 라인 방향으로 배열되는 고전압 소자들이 하나의 게이트 라인을 공유하도록 구성하였다. In the embodiment presented using the above drawings, the high voltage devices arranged in the gate line direction are configured to share one gate line.
이 경우, 공유 게이트 라인을 통해 고전압 소자들이 한꺼번에 제어되므로 블록 단위의 소거 동작이 이루어진다.In this case, since the high voltage devices are controlled at once through the shared gate line, an erase operation in a block unit is performed.
또한, 도면에는 도시하지 않았지만, 게이트 라인 방향으로 배열되는 고전압 소자들이 각각 독립된 게이트 라인을 갖도록 구성하여 고전압 소자의 자유도를 증가시키는 방법도 있다.In addition, although not shown in the drawing, there is also a method of increasing the degrees of freedom of the high voltage device by configuring the high voltage devices arranged in the gate line direction to have independent gate lines.
이 경우, 고전압 소자는 각각의 게이트 라인을 통해 따로 제어되므로 페이지(page) 단위의 소거 동작이 이루어진다.In this case, since the high voltage device is controlled separately through each gate line, an erase operation in a page unit is performed.
도 6은 본 발명을 적용하였을 경우 셀 사이즈 축소에 따른 1 블록 내에 형성 가능한 고전압 소자 개수를 나타낸 그래프로, 셀 사이즈가 축소되더라도 하나의 블록 내에 약 2.2 내지 2.4개 정도의 일정한 개수의 고전압 소자를 배열할 수 있음을 나타내고 있다.FIG. 6 is a graph showing the number of high voltage devices that can be formed in one block according to the reduction of the cell size according to the present invention. Even though the cell size is reduced, about 2.2 to 2.4 constant number of high voltage devices are arranged in one block It can be done.
이는 X-디코더로 인하여 셀 사이즈 축소가 제한되지 않음을 의미하는 것으로, 본 발명을 적용하게 되면 소자 집적화를 용이하게 달성할 수 있게 된다.
This means that the cell size reduction is not limited due to the X-decoder. When the present invention is applied, device integration can be easily achieved.
상술한 바와 같이, 본 발명은 테크놀로지 진보에 따라서 축소가 가능한 고전압 소자의 폭(width)이 X-디코더 레이아웃 축소에 반영될 수 있도록 X-디코더를 구성하는 고전압 소자의 게이트 라인을 플래시 셀의 게이트 라인 방향과 수직한 방향으로 배치함으로써, 소자 사이즈가 축소되더라도 1 블록(block)내에 형성할 수 있는 고전압 소자의 개수를 일정하게 유지할 수 있다. As described above, the present invention provides the gate line of the flash cell gate line of the high voltage device constituting the X-decoder so that the width of the high-voltage device that can be reduced according to the progress of technology is reflected in the reduction of the X-decoder layout. By arranging in a direction perpendicular to the direction, the number of high voltage elements that can be formed in one block can be kept constant even if the element size is reduced.
따라서, 고집적 소자 제조가 가능해 지는 효과가 있다.Therefore, there is an effect that it becomes possible to manufacture a highly integrated device.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040114139A KR100723770B1 (en) | 2004-12-28 | 2004-12-28 | Nonvolatile memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040114139A KR100723770B1 (en) | 2004-12-28 | 2004-12-28 | Nonvolatile memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060075362A KR20060075362A (en) | 2006-07-04 |
KR100723770B1 true KR100723770B1 (en) | 2007-05-30 |
Family
ID=37167911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040114139A KR100723770B1 (en) | 2004-12-28 | 2004-12-28 | Nonvolatile memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100723770B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9576612B2 (en) | 2014-04-07 | 2017-02-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200166386Y1 (en) * | 1999-08-02 | 2000-02-15 | 유소양 | Dressing set for home |
-
2004
- 2004-12-28 KR KR1020040114139A patent/KR100723770B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200166386Y1 (en) * | 1999-08-02 | 2000-02-15 | 유소양 | Dressing set for home |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9576612B2 (en) | 2014-04-07 | 2017-02-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
Also Published As
Publication number | Publication date |
---|---|
KR20060075362A (en) | 2006-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0170707B1 (en) | Non-volatile memory device and its driving method | |
US9773555B2 (en) | Semiconductor memory device | |
US7940563B2 (en) | Nonvolatile storage device and bias control method thereof | |
JP2007200533A (en) | Nor flash memory and erasing method thereof | |
US11282852B2 (en) | Vertical memory device | |
JP2008227171A (en) | Nonvolatile semiconductor memory | |
JP2015216179A (en) | Semiconductor storage device | |
US10360985B2 (en) | Method and apparatus for staggered start-up of a predefined, random, or dynamic number of flash memory devices | |
JP2016167331A (en) | Semiconductor storage device | |
KR100851546B1 (en) | Non-volatile memory device and method of operating the same | |
JP2006228275A (en) | Semiconductor storage device and its writing method | |
JP2008103643A (en) | Nonvolatile semiconductor memory | |
US20070206398A1 (en) | Semiconductor memory | |
KR100723770B1 (en) | Nonvolatile memory device | |
KR100801394B1 (en) | Electrically rewritable non-volatile semiconductor mem0ry device | |
US20130088918A1 (en) | Non-volatile semiconductor memory device | |
JP5261003B2 (en) | Semiconductor memory device | |
JP2010086628A (en) | Nonvolatile semiconductor memory device | |
US11152037B2 (en) | Semiconductor memory device | |
JP2007012931A (en) | Nonvolatile semiconductor memory device | |
KR20010111007A (en) | Semiconductor memory device having segment type word line structure | |
JP5023177B2 (en) | Semiconductor memory device | |
US8300469B2 (en) | Cost saving electrically-erasable-programmable read-only memory (EEPROM) array | |
KR20160023183A (en) | Flash memory device | |
KR100905868B1 (en) | Method of operating a flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |