KR100721899B1 - Pumped voltage generating circuit and method thereof - Google Patents

Pumped voltage generating circuit and method thereof Download PDF

Info

Publication number
KR100721899B1
KR100721899B1 KR1020060003223A KR20060003223A KR100721899B1 KR 100721899 B1 KR100721899 B1 KR 100721899B1 KR 1020060003223 A KR1020060003223 A KR 1020060003223A KR 20060003223 A KR20060003223 A KR 20060003223A KR 100721899 B1 KR100721899 B1 KR 100721899B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
response
pump circuit
pulse signal
Prior art date
Application number
KR1020060003223A
Other languages
Korean (ko)
Inventor
김용준
서은성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060003223A priority Critical patent/KR100721899B1/en
Application granted granted Critical
Publication of KR100721899B1 publication Critical patent/KR100721899B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

승압 전압 발생회로는 펄스 신호들에 응답하여 출력 노드를 구동하는 제 1 차지 펌프 및 제 2 차지 펌프, 그리고 출력 노드의 전압과 기준전압(전원전압의 두 배) 비교하여 상기 제 1 차지 펌프와 상기 제 2 차지 펌프를 선택적으로 인에이블시키는 제어부를 포함한다. 제어부는 출력 노드의 전압이 기준전압보다 큰 경우에는 제 2 차지 펌프를 인에이블시키고, 출력 노드의 전압이 기준전압보다 작은 경우에 제 1 차지 펌프를 인에이블시킨다.  The boosted voltage generation circuit is configured to compare the first charge pump and the second charge pump to drive an output node in response to pulse signals, and compare the voltage of the output node with a reference voltage (double the power supply voltage). And a control for selectively enabling the second charge pump. The controller enables the second charge pump when the voltage of the output node is greater than the reference voltage, and enables the first charge pump when the voltage of the output node is less than the reference voltage.

Description

승압 전압 발생회로 및 승압 전압 발생방법{Pumped Voltage generating circuit and Method thereof}Boosted voltage generating circuit and boosted voltage generation method

도 1은 일반적인 승압 전압 발생회로를 나타내는 블럭도;1 is a block diagram showing a general boosted voltage generation circuit;

도 2는 본 발명에 따른 승압 전압 발생회로를 나타내는 블럭도;2 is a block diagram showing a boosted voltage generating circuit according to the present invention;

도 3은 본 발명의 일 실시예에 따라 도 2에 도시된 차지펌프 회로를 나타는 회로도; 3 is a circuit diagram showing the charge pump circuit shown in FIG. 2 in accordance with an embodiment of the present invention;

도 4(a) 및 도 4(b)는 각각 본 발명의 일 실시예에 따라 도 2에 도시된 검출기 회로를 나타내는 회로도들; 그리고4 (a) and 4 (b) are circuit diagrams illustrating the detector circuit shown in FIG. 2, respectively, according to one embodiment of the present invention; And

도 5는 본 발명에 따라 도 3에 도시된 차지펌프 회로의 동작 특성을 나타내는 타이밍 도이다.5 is a timing diagram showing an operating characteristic of the charge pump circuit shown in FIG. 3 in accordance with the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 승압 전압 발생회로 130: 차지 펌프 회로100: boosted voltage generation circuit 130: charge pump circuit

170: 제어부 171: 감지부170: control unit 171: detection unit

172: 앤드 게이트 P1~P4: 펄스 신호들172: AND gates P1 to P4: pulse signals

SW1~SW4: 스위치들 C1~C4: 커퍼시터들SW1 ~ SW4: Switches C1 ~ C4: Capacitors

NO1: 출력노드NO1: output node

본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 승압 조건에 따라 펌프 회로를 선택할 수 있는 승압 전압 발생회로를 포함하는 반도체 메모리 장치에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a semiconductor memory device including a boosted voltage generation circuit capable of selecting a pump circuit according to a boosting condition.

반도체 메모리 장치에서 워드라인 구동 전압 등 일부 회로를 구동하는 데 사용되는 전압은 반도체 장치 외부에서 공급되는 외부 전원 전압보다 높은 전압을 사용한다. 따라서, 반도체 메모리 장치에서는 이러한 고전압을 발생시키기 위해서 외부 전원 전압을 이용한 승압 전압 발생회로를 구비한다. The voltage used to drive some circuits such as a word line driving voltage in the semiconductor memory device uses a voltage higher than an external power supply voltage supplied from the outside of the semiconductor device. Therefore, the semiconductor memory device includes a boosted voltage generation circuit using an external power supply voltage to generate such a high voltage.

특히, 디램(DRAM) 등과 같은 반도체 메모리 장치의 셀은 하나의 액세스 트랜지스터와 하나의 스토리지 커패시터로 대개 구성되는데, 상기 액세스 트랜지스터의 게이트에 연결되는 워드라인에는 문턱전압의 손실을 보상하기 위해 전원전압보다 높은 고전압 즉, 승압 전압(VPP)이 인가된다. 이러한 고전압을 생성하기 위해서 반도체 소자의 내부에는 차지 펌핑 동작을 하는 고전압 발생회로가 통상적으로 구비된다. In particular, a cell of a semiconductor memory device such as a DRAM (DRAM) is usually composed of one access transistor and one storage capacitor, the word line connected to the gate of the access transistor in order to compensate for the loss of the threshold voltage than the power supply voltage A high high voltage, that is, a boosted voltage VPP is applied. In order to generate such a high voltage, a high voltage generation circuit for performing charge pumping is typically provided inside the semiconductor device.

도 1 은 일반적인 반도체 메모리 장치의 승압 전압 발생회로를 나타내는 블록도이다. 도 1 을 참조하면, 승압 전압 발생회로(10)는 펄스 신호(P)를 발생하는 오실레이터(1)와, 펄스 신호(P)에 응답하여 외부 전원 전압(VCC)을 승압하는 차지 펌프(3), 그리고 레벨 감지기(5)를 포함한다. 레벨 감지기(5)는 차지 펌프(3)의 출 단에 연결되어 고전압(VPP)과 기준 전압을 비교한다.1 is a block diagram illustrating a boosted voltage generation circuit of a general semiconductor memory device. Referring to FIG. 1, the boosted voltage generation circuit 10 includes an oscillator 1 for generating a pulse signal P, and a charge pump 3 for boosting an external power supply voltage VCC in response to the pulse signal P. FIG. And a level detector (5). The level detector 5 is connected to the output of the charge pump 3 to compare the high voltage (VPP) and the reference voltage.

오실레이터(1)는 레벨 감지기(5)의 비교 결과에 따라, 펄스 신호(P)의 레벨을 변경한다. 예를 들어, 차지 펌프(3)에 출력되는 고전압(VPP)이 기준 전압보다 높은 경우에 오실레이터(1)는 로우 레벨의 펄스 신호(P)를 출력한다. 차지 펌프(3)는 로우 레벨의 펄스 신호(P)에 응답하여 펌핑 동작을 중단한다. 또한, 고전압(VPP)이 기준 전압보다 낮은 경우에 오실레이터(1)는 하이 레벨의 펄스 신호(P)를 출력한다. 차지 펌프(3)는 하이 레벨의 펄스 신호(P)에 응답하여 승압 동작을 수행한다. The oscillator 1 changes the level of the pulse signal P in accordance with the comparison result of the level detector 5. For example, when the high voltage VPP output to the charge pump 3 is higher than the reference voltage, the oscillator 1 outputs a pulse signal P having a low level. The charge pump 3 stops the pumping operation in response to the pulse signal P of the low level. In addition, when the high voltage VPP is lower than the reference voltage, the oscillator 1 outputs a pulse signal P of high level. The charge pump 3 performs a boosting operation in response to the pulse signal P of the high level.

최근 반도체 메모리 장치를 사용하는 시스템의 전원 전압의 레벨은 계속 낮아지는 추세이며, 이에 따라 반도체 메모리 장치로 인가되는 외부 전원 전압의 레벨도 낮아진다. 따라서, 반도체 메모리 장치는 낮아지는 외부 전원 전압에 비하여 상대적으로 점점 더 높은 내부 전압을 발생하여 사용하여야 하며, 낮은 외부 전원 전압을 이용하여 고전압을 발생하기 위해서는 효율적인 펌핑 동작을 수행하는 승압 전압 발생회로가 요구된다. Recently, the level of the power supply voltage of a system using a semiconductor memory device is continuously decreasing, and thus, the level of an external power supply voltage applied to the semiconductor memory device is also lowered. Therefore, the semiconductor memory device must generate and use a relatively higher internal voltage than a lower external power supply voltage. In order to generate a high voltage using the low external power supply voltage, a boosted voltage generation circuit performing an efficient pumping operation is required. Required.

본 발명의 목적은 승압 조건에 따라 펌프 회로를 선택함으로써 효율적인 펌핑 동작을 수행할 수 있는 승압 전압 발생회로 및 승압 전압 발생 방법을 제공하는 것이다. It is an object of the present invention to provide a boosted voltage generation circuit and a boosted voltage generation method capable of performing an efficient pumping operation by selecting a pump circuit according to a boosted condition.

(구성)(Configuration)

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 승압 전압 발생회로는 펄스 신호들에 응답하여 출력 노드를 구동하는 제 1 차지 펌프와; 상기 펄스 신호들에 응답하여 상기 출력 노드를 구동하는 제 2 차지 펌프; 그리고 상기 출력 노드의 전압과 기준전압을 비교하여 상기 제 1 차지 펌프와 상기 제 2 차지 펌프를 선택적으로 인에이블시키는 제어부를 포함한다.According to a feature of the present invention for achieving the object of the present invention as described above, the boosted voltage generation circuit includes a first charge pump for driving the output node in response to the pulse signals; A second charge pump driving the output node in response to the pulse signals; And a controller configured to selectively enable the first charge pump and the second charge pump by comparing the voltage of the output node with a reference voltage.

본 발명의 일 실시예에 있어서, 상기 제 1 및 제 2 차지 펌프에 상기 펄스 신호들을 제공하고 상기 제어부에 프리차지 제어신호를 제공하는 발진기; 그리고 상기 출력 노드의 전압과 목표 전압을 비교하여 비교 결과를 상기 발진기에 출력하는 레벨감지기를 더 포함한다.In one embodiment of the present invention, an oscillator for providing the pulse signals to the first and second charge pump and a precharge control signal to the control unit; And a level sensor for comparing a voltage of the output node with a target voltage and outputting a comparison result to the oscillator.

본 발명의 일 실시예에 있어서, 상기 제어부는 상기 출력 노드의 전압이 상기 기준전압보다 큰 경우에, 상기 제 2 차지 펌프를 인에이블시킨다. In one embodiment of the present invention, the controller enables the second charge pump when the voltage of the output node is greater than the reference voltage.

본 발명의 일 실시예에 있어서, 상기 제어부는 상기 출력 노드의 전압이 상기 기준전압보다 작은 경우에 상기 제 1 차지 펌프를 인에이블시킨다.In one embodiment of the present invention, the controller enables the first charge pump when the voltage of the output node is less than the reference voltage.

본 발명의 일 실시예에 있어서, 상기 기준전압은 상기 전원전압의 두 배이다.In one embodiment of the present invention, the reference voltage is twice the power supply voltage.

본 발명의 일 실시예에 있어서, 상기 제 1 차지 펌프는 트리플 프리차지 펌프이고, 상기 제 2 차지 펌프는 히든 프리차지 펌프이다.In one embodiment of the invention, the first charge pump is a triple precharge pump, and the second charge pump is a hidden precharge pump.

본 발명의 일 실시예에 있어서, 상기 제어부는 상기 출력 노드의 전압과 상기 기준전압을 비교하는 감지부와, 상기 감지부의 출력 신호와 상기 프리차지 제어신호를 논리곱 하는 앤드 게이트를 포함한다.In one embodiment of the present invention, the control unit includes a sensing unit for comparing the voltage of the output node and the reference voltage, and AND gate for performing an AND of the output signal of the sensing unit and the precharge control signal.

상기 목적을 달성하기 위한 본 발명의 특징에 의하면, 승압 전압 발생방법은 승압 전압이 외부 전원 전압의 두 배 이상인지 여부를 판단하는 단계, 그리고 상기 판단 결과에 따라 복수의 차지 펌프들 중 하나를 선택하는 단계를 포함한다.According to a feature of the present invention for achieving the above object, the step-up voltage generation method determines whether the step-up voltage is more than twice the external power supply voltage, and selects one of the plurality of charge pumps in accordance with the determination result It includes a step.

본 발명의 일 실시예에 있어서, 상기 선택하는 단계는 상기 승압 전압이 상기 외부 전원 전압의 두 배 이상인 경우에 히든 프리차지 펌프를 선택하는 단계를 포함한다.In one embodiment of the present invention, the selecting step includes selecting a hidden precharge pump when the boosted voltage is more than twice the external power supply voltage.

본 발명의 일 실시예에 있어서, 상기 선택하는 단계는 상기 승압 전압이 상기 외부 전원 전압의 두 배보다 작은 경우에 트리플 프리차지 펌프를 선택하는 단계를 포함한다.In one embodiment of the present invention, the selecting step includes selecting a triple precharge pump when the boosted voltage is less than twice the external power supply voltage.

(실시예)(Example)

이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 승압 전압 발생회로를 나타내는 블럭도이다. 도 2를 참조하면, 승압 전원 발생회로(100)는 오실레이터(110)와, 레벨 감지기(130)와 펌프 회로부(130)를 포함한다. 오실레이터는 펌프 회로부(130)에 펄스 신호들(Pn)을 공급하고, 펌프 회로부(130)는 펄스 신호들(Pn)에 응답하여 승압전압(VPP)을 발생한다. 레벨 감지기(150)는 출력노드(NO1)에 연결되어 승압전압(VPP)와 목표전압을 비교하여 그 결과를 오실레이터(110)에 출력한다. 2 is a block diagram showing a boosted voltage generation circuit according to the present invention. 2, the boosted power generation circuit 100 includes an oscillator 110, a level detector 130, and a pump circuit unit 130. The oscillator supplies the pulse signals Pn to the pump circuit unit 130, and the pump circuit unit 130 generates the boosted voltage VPP in response to the pulse signals Pn. The level detector 150 is connected to the output node NO1 to compare the boosted voltage VPP and the target voltage and output the result to the oscillator 110.

본 발명의 일 실시예에 따른 승압 전압 발생회로(100)는 제어부(170)를 더 포함한다. 제어부(170)는 출력 노드(NO1)에 연결되는 검출기(171)와 논리 게이트 (172)로 구성된다. 논리 게이트(172)의 일 입력단은 검출기(171)의 출력단에 연결되고, 타 입력단에는 프리차지 제어신호(PP2)가 입력된다. 프리차지 제어신호(PP2)는 오실레이터(110)로부터 발생된다. 논리 게이트(172)는 검출기(171)의 출력신호와 프리차지 제어신호(PP2)를 논리곱하여 출력하는 앤드 게이트이다. 검출기(171)는 펌프 회로부(130)의 출력단에 연결된 노드(NO1)의 승압전압(VPP)과 기준전압(Vref)을 비교하여 비교 결과를 출력한다. 예를 들어, 승압전압(VPP)이 기준전압(Vref)보다 높으면 로우 레벨의 신호(CON1)를 출력하고, 승압전압(VPP)이 기준전압(Vref)보다 낮으면 하이 레벨의 신호(CON1)를 출력한다. 도 4(a) 및 4(b)에는 검출기(171) 회로의 실시예들을 나타낸다. 이외에도 다양한 검출기 회로들이 사용될 수 있다. The boosted voltage generation circuit 100 according to an embodiment of the present invention further includes a controller 170. The controller 170 includes a detector 171 and a logic gate 172 connected to the output node NO1. One input terminal of the logic gate 172 is connected to the output terminal of the detector 171, and the precharge control signal PP2 is input to the other input terminal. The precharge control signal PP2 is generated from the oscillator 110. The logic gate 172 is an AND gate that logically multiplies the output signal of the detector 171 by the precharge control signal PP2. The detector 171 compares the boosted voltage VPP and the reference voltage Vref of the node NO1 connected to the output terminal of the pump circuit unit 130 and outputs a comparison result. For example, when the boosted voltage VPP is higher than the reference voltage Vref, the low level signal CON1 is output. If the boosted voltage VPP is lower than the reference voltage Vref, the high level signal CON1 is output. Output 4A and 4B show embodiments of the detector 171 circuit. In addition, various detector circuits may be used.

본 발명의 일 실시예에 따른 펌프 회로부(130)는 복수의 차지 펌프들(131, 132)로 구성된다. 도 2에는 두 개의 차지 펌프들(131, 132)이 도시되어 있으나 경우에 따라서 두 개 이상의 차지 펌프들이 이용될 수 있음은 자명하다. 도 3은 본 발명의 일 실시예에 따라 도 2에 도시된 차지펌프 회로를 나타내는 회로도이다. 도 3을 참조하면, 펌프 회로부(130)는 커패시터들(C1~C4)과 캐퍼시터들(C1~C4) 각각을 외부전원전압(VCC)에 연결하여 프리차지되도록 하는 스위치들(SW1~SW4), 그리고 캐퍼시터들(C1~C4) 각각을 출력 노드(NO1)에 연결하는 스위치들(SW5~SW8)을 포함한다. 복수의 스위치들(SW1~SW8)은 도 3에 도시된 바와 같이 오실레이터(110)로부터의 펄스신호들(P1~P4) 및 제어부(170)로부터의 제어신호(CON2)에 의해 제어된다. 특히, 스위치(SW4)는 검출기의 출력신호(CON1)와 프리차지 제어신호(PP2)의 논리곱 신호(CON2)에 의해 그 개/폐 여부가 제어된다. 프리차지 제어신호(PP2)는 커패시터(C4)의 충전 여부를 결정한다. 즉, 프리차지 제어신호(PP2)가 하이 레벨일 때 커패시터(C4)가 외부 전원전압으로 충전된다. Pump circuit unit 130 according to an embodiment of the present invention is composed of a plurality of charge pumps (131, 132). Although two charge pumps 131 and 132 are shown in FIG. 2, it is obvious that two or more charge pumps may be used in some cases. 3 is a circuit diagram illustrating the charge pump circuit shown in FIG. 2 in accordance with an embodiment of the present invention. Referring to FIG. 3, the pump circuit unit 130 switches SW1 to SW4 to connect the capacitors C1 to C4 and the capacitors C1 to C4 to the external power supply voltage VCC to be precharged. And switches SW5 to SW8 that connect each of the capacitors C1 to C4 to the output node NO1. As shown in FIG. 3, the switches SW1 to SW8 are controlled by the pulse signals P1 to P4 from the oscillator 110 and the control signal CON2 from the controller 170. In particular, the switch SW4 is controlled to be opened / closed by the logical product signal CON2 of the detector output signal CON1 and the precharge control signal PP2. The precharge control signal PP2 determines whether the capacitor C4 is charged. That is, when the precharge control signal PP2 is at the high level, the capacitor C4 is charged to the external power supply voltage.

이하, 도 5를 참조하여 승압 전압 발생회로의 동작을 설명한다. 도 5는 본 발명에 따라 도 3에 도시된 펌프 회로부의 동작 특성을 나타내는 타이밍 도이다. 펄스신호(P1)는 프리차지 제어 신호로써, 펌프 회로부(130)는 펄스신호(P1)가 하이 레벨인 동안에 커패시터들(C1~C4)을 외부 전원전압(VCC)으로 충전한다. 펄스신호들(P1~P3) 및 제어신호(CON2)는 스위치들(SW5~SW8)이 순차적으로 닫히도록 제어하여 출력 노드(NO1)의 전압을 상승시킨다. Hereinafter, the operation of the boosted voltage generation circuit will be described with reference to FIG. 5. 5 is a timing diagram showing the operating characteristics of the pump circuit portion shown in FIG. 3 in accordance with the present invention. The pulse signal P1 is a precharge control signal, and the pump circuit unit 130 charges the capacitors C1 to C4 to the external power supply voltage VCC while the pulse signal P1 is at a high level. The pulse signals P1 to P3 and the control signal CON2 control the switches SW5 to SW8 to be sequentially closed to increase the voltage of the output node NO1.

본 발명에 따르면, 출력 노드(NO1)가 프리차지 구간에서 외부 전원전압(VCC)으로 프리차지되는지 여부에 따라서 펌프 회로(130)은 트리플 펌프 또는 히든 프리차지 펌프로 동작한다. 즉, 출력 노드(NO1)가 커패시터(C4)에 의해 외부 전원전압(VCC)로 충전되면 트리플 펌프로 동작하고, 출력 노드(NO1)가 충전되지 않으면 히든 프리차지 펌프로 동작한다. According to the present invention, the pump circuit 130 operates as a triple pump or a hidden precharge pump depending on whether the output node NO1 is precharged to the external power supply voltage VCC in the precharge period. That is, when the output node NO1 is charged to the external power supply voltage VCC by the capacitor C4, the output node NO1 operates as a triple pump, and when the output node NO1 is not charged, it operates as a hidden precharge pump.

구체적으로, 제어부(170)의 검출기(171)가 출력 노드(NO1)의 승압전압(VPP)을 기준전압(Vref=2*VCC)과 비교하여 승압전압(VPP)이 기준전압(Vref)보다 큰 경우에는 로우 레벨의 신호(CON1)를 발생한다. 앤드 게이트(172)는 프리차지 제어 신호(PP2)에 관계없이 로우 레벨의 신호(CON2)를 발생하고, 펌프 회로부(130)의 스위치(SW4)는 로우 레벨의 앤드 게이트 신호(CON2)에 응답하여 개방된다. 따라서, 캐퍼시터(C4)는 프리차지 구간에서도 외부 전원전압(VCC)로 충전되지 않고, 노드(NO1) 의 전압은 "승압전압(VPP)-외부 전원전압(VCC)"을 유지한다. 즉, 펌프 회로(130)는 히든 프리차지 펌프(Hidden Precharge Pump)로 동작한다. Specifically, the detector 171 of the controller 170 compares the boosted voltage VPP of the output node NO1 with the reference voltage Vref = 2 * VCC, so that the boosted voltage VPP is greater than the reference voltage Vref. In this case, a low level signal CON1 is generated. The AND gate 172 generates the low level signal CON2 regardless of the precharge control signal PP2, and the switch SW4 of the pump circuit unit 130 responds to the low level AND gate signal CON2. Open. Therefore, the capacitor C4 is not charged to the external power supply voltage VCC even in the precharge period, and the voltage of the node NO1 maintains "step-up voltage VPP-external power supply voltage VCC." That is, the pump circuit 130 operates as a hidden precharge pump.

출력 노드(NO1)의 승압전압(VPP)이 기준전압(Vref)보다 작은 경우에, 검출기(171)는 하이 레벨의 신호(CON1)를 발생하고, 앤드 게이트(172)는 프리차지 제어 신호(PP2)에 따라 로우 레벨 또는 하이 레벨의 신호를 출력한다. 프리차지 제어 신호(PP2)가 하이 레벨로 천이하는 프리차지 구간에서는, 하이 레벨의 앤드 게이트(172) 신호(CON2)에 응답하여 스위치(SW4)가 닫히면서 커패시터(C4)가 외부 전원전압(VCC)으로 충전된다. 따라서, 노드(NO1)의 전압은 외부 전원전압(VCC)과 동일하게 된다. 즉, 펌프 회로(130)는 트리플 펌프 회로(Triple Pump circuit)로 동작한다. 이후, 프리차지 제어 신호(PP2, P1)가 로우 레벨로 천이하면(승압구간) 펌프 회로(130)는 순차적으로 발생되는 펄스 신호들(P2, P3, P4)에 응답하여 펌프 동작을 수행한다. When the boosted voltage VPP of the output node NO1 is smaller than the reference voltage Vref, the detector 171 generates the signal CON1 of the high level, and the AND gate 172 is the precharge control signal PP2. Outputs a low or high level signal. In the precharge section in which the precharge control signal PP2 transitions to the high level, the switch SW4 is closed in response to the AND gate 172 signal CON2 at the high level, and the capacitor C4 is connected to the external power supply voltage VCC. ) Is charged. Therefore, the voltage of the node NO1 is equal to the external power supply voltage VCC. That is, the pump circuit 130 operates as a triple pump circuit. Thereafter, when the precharge control signals PP2 and P1 transition to a low level (step-up section), the pump circuit 130 performs a pump operation in response to the sequentially generated pulse signals P2, P3 and P4.

결과적으로 본 발명에 따르면, 제어부(170)이 출력 노드(NO1)의 전압을 기준전압(Vref=2*VCC)과 비교하여 출력 노드(NO1)의 전압(즉, 승압전압(VPP)가 기준전압(Vref)보다 낮으면 트리플 펌프가 동작하도록 하고, 출력 노드(NO1)의 전압이 기준전압(Vref)보다 높으면 히든 프리차지 펌프가 동작하도록 한다. 초기상태에서, 펌프 회로(130)가 트리플 펌프로 동작하도록 설정된 경우에, 첫 번째 펌핑(승압) 구간을 거치면서 캐퍼시터(C4)의 양단 전압(VC4)은 "VPP-VCC"가 된다. 이 때, 승압전압(VPP)가 외부 전원전압(VCC)보다 두 배 이상 크다면(즉, VPP>2*VCC), 전압(VC4) 는 외부 전원전압(VCC)보다 크다(즉, VC4>VCC). 이후 프리차지 구간에서 프리차지 동작이 이루어지면 커패시터(C4)의 양단 전압(VC4)은 "VCC"가 되어 프리차지 이전보다 낮아지게 된다. 즉, 펌프 회로의 효율이 저하된다. 따라서, 승압 동작 이후에 승압 전압(VPP)이 기준전압(Vref)보다 크면 펌프 회로(130)를 히든 프리차지 펌프로 동작하도록 하여, 커패시터(C4)가 프리차지 되지 않도록 함으로써 펌프 회로의 효율을 높일 수 있다. As a result, according to the present invention, the control unit 170 compares the voltage of the output node NO1 with the reference voltage Vref = 2 * VCC, so that the voltage of the output node NO1 (ie, the boosted voltage VPP) becomes the reference voltage. If it is lower than Vref, the triple pump is operated, and if the voltage of the output node NO1 is higher than the reference voltage Vref, the hidden precharge pump is operated.In the initial state, the pump circuit 130 switches to the triple pump. When set to operate, the voltage V C4 at both ends of the capacitor C4 becomes “VPP-VCC” during the first pumping (step-up) period, where the boost voltage VPP is the external power supply voltage VCC. More than twice (i.e., VPP> 2 * VCC), the voltage (V C4 ) is greater than the external power supply voltage (VCC) (i.e., V C4 > VCC). The voltage V C4 across the ground capacitor C4 becomes " VCC ", which is lower than before the precharge, that is, the efficiency of the pump circuit is lowered. Therefore, if the boost voltage VPP is greater than the reference voltage Vref after the boost operation, the pump circuit 130 operates as a hidden precharge pump, thereby preventing the capacitor C4 from being precharged, thereby increasing the efficiency of the pump circuit. Can be.

본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 상술된 실시예로 인해 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 과장될 수 있으며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. Embodiments of the invention may be modified in many different forms and should not be construed as limited to the scope of the invention by the embodiments described above. Embodiments of the present invention may be exaggerated to more fully describe the present invention to those skilled in the art, elements denoted by the same reference numerals in the drawings means the same element.

본 발명에 따르면, 펌프 회로의 승압 동작에 의한 승압전압과 기준 전압을 비교하여 트리플 펌프 회로 또는 히든 차지펌프를 선택적으로 동작하도록 함으로써 높은 효율을 갖는 승압 전압 발생회로를 제공할 수 있다.  According to the present invention, it is possible to provide a boosted voltage generation circuit having a high efficiency by selectively operating the triple pump circuit or the hidden charge pump by comparing the boosted voltage by the boosted operation of the pump circuit and the reference voltage.

또한, 본 발명에 따르면 승압 전압 발생회로의 전력 소모를 줄일 수 있다.In addition, according to the present invention can reduce the power consumption of the boost voltage generation circuit.

Claims (11)

제 1 내지 제 4 펄스신호 및 제어신호를 생성하는 제어부; 및A controller configured to generate first to fourth pulse signals and a control signal; And 외부 전원 전압을 승압하여 승압 전압을 출력하는 차지 펌프를 포함하되,Including a charge pump for boosting the external power supply voltage to output a boosted voltage, 상기 차지 펌프는The charge pump is 상기 제 1 펄스신호에 응답하여 제 1 커패시터를 충전하는 제 1 펌프 회로;A first pump circuit for charging a first capacitor in response to the first pulse signal; 상기 제 1 펄스신호에 응답하여 제 2 커패시터를 충전하는 제 2 펌프 회로;A second pump circuit for charging a second capacitor in response to the first pulse signal; 상기 제 1 펄스신호에 응답하여 제 3 커패시터를 충전하는 제 3 펌프 회로; 및A third pump circuit for charging a third capacitor in response to the first pulse signal; And 상기 제어신호에 응답하여 제 4 커패시터를 충전하는 제 4 펌프 회로를 포함하되,A fourth pump circuit for charging a fourth capacitor in response to the control signal, 상기 제 1 펌프 회로는 상기 제 2 펄스신호에 응답하여 상기 제 1 커패시터에 충전된 전하를 상기 제 4 펌프 회로로 제공하고,The first pump circuit provides charge charged in the first capacitor to the fourth pump circuit in response to the second pulse signal, 상기 제 2 펌프 회로는 상기 제 2 펄스신호에 응답하여 상기 제 2 커패시터에 충전된 전하를 상기 제 3 펌프 회로로 제공하고,The second pump circuit provides charge charged to the second capacitor to the third pump circuit in response to the second pulse signal, 상기 제 3 펌프 회로는 상기 제 3 펄스신호에 응답하여 상기 제 3 커패시터에 충전된 전하를 상기 제 4 펌프 회로로 제공하며,The third pump circuit provides the charge charged in the third capacitor to the fourth pump circuit in response to the third pulse signal, 상기 제 4 펌프 회로는 상기 제 4 펄스신호에 응답하여 상기 제 4 커패시터에 충전된 전하를 상기 승압 전압으로서 출력하는 승압 전압 발생회로.And the fourth pump circuit outputs the charge charged in the fourth capacitor as the boosted voltage in response to the fourth pulse signal. 제 1 항에 있어서,The method of claim 1, 상기 제어부는 The control unit 상기 제 1 내지 제 4 펄스신호를 순차적으로 생성하는 승압 전압 발생회로.Step-up voltage generation circuit for sequentially generating the first to fourth pulse signal. 제 1 항에 있어서,The method of claim 1, 상기 제어부는 The control unit 상기 승압 전압과 목표 전압을 비교하고 비교결과를 출력하는 레벨감지기;A level sensor for comparing the boosted voltage with a target voltage and outputting a comparison result; 상기 레벨감지기의 출력에 응답하여 상기 펄스신호들과 프리차지 제어신호를 출력하는 발진기;An oscillator for outputting the pulse signals and the precharge control signal in response to the output of the level sensor; 상기 승압 전압과 기준 전압을 비교하고 비교결과를 출력하는 감지부; 및A detector for comparing the boosted voltage with a reference voltage and outputting a comparison result; And 상기 프리차지 제어신호와 상기 감지부의 출력을 논리곱하여 상기 제어신호를 출력하는 앤드 게이트를 포함하는 승압 전압 발생회로. And an AND gate outputting the control signal by ANDing the output of the precharge control signal and the sensing unit. 제 3 항에 있어서,The method of claim 3, wherein 상기 제어부는 상기 승압 전압이 상기 기준 전압보다 낮으면 상기 제 4 커패시터가 충전되도록 상기 제어신호를 활성화시키는 승압 전압 발생회로. And the control unit activates the control signal to charge the fourth capacitor when the boost voltage is lower than the reference voltage. 제 3 항에 있어서,The method of claim 3, wherein 상기 제어부는 상기 승압 전압이 상기 기준 전압보다 높으면 상기 제 4 커패시터가 충전되지 않도록 상기 제어신호를 비활성화시키는 승압 전압 발생회로. And the control unit deactivates the control signal so that the fourth capacitor is not charged when the boost voltage is higher than the reference voltage. 제 3 항에 있어서,The method of claim 3, wherein 상기 기준 전압은 상기 외부 전원 전압의 두 배인 것을 특징으로 하는 승압 전압 발생회로.And the reference voltage is twice the external power supply voltage. 제 1 펄스신호에 응답하여 제 1 내지 제 3 커패시터를 충전하는 단계;Charging the first to third capacitors in response to the first pulse signal; 제어신호에 응답하여 제 4 커패시터를 충전하는 단계;Charging the fourth capacitor in response to the control signal; 제 2 펄스신호에 응답하여 상기 제 1 커패시터에 충전된 전하를 상기 제 4 커패시터로 제공하는 단계;Providing charge charged in the first capacitor to the fourth capacitor in response to a second pulse signal; 상기 제 2 펄스신호에 응답하여 상기 제 2 커패시터에 충전된 전하를 상기 제 3 커패시터로 제공하는 단계;Providing charge charged to the second capacitor to the third capacitor in response to the second pulse signal; 제 3 펄스신호에 응답하여 상기 제 3 커패시터에 충전된 전하를 상기 제 4 커패시터로 제공하는 단계; 및Providing charge charged to the third capacitor to the fourth capacitor in response to a third pulse signal; And 제 4 펄스신호에 응답하여 상기 제 4 커패시터에 충전된 전하를 상기 승압 전압으로서 출력하는 단계를 포함하는 승압 전압 발생방법.And outputting the charge charged in the fourth capacitor as the boosted voltage in response to a fourth pulse signal. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 1 내지 제 4 펄스신호는 순차적으로 생성되는 승압 전압 발생방법.And the first to fourth pulse signals are sequentially generated. 제 7 항에 있어서,The method of claim 7, wherein 상기 승압 전압이 기준 전압보다 낮으면 상기 제 4 커패시터가 충전되도록 상기 제어신호를 활성화시키는 단계를 더 포함하는 승압 전압 발생방법. And activating the control signal to charge the fourth capacitor when the boosted voltage is lower than the reference voltage. 제 7 항에 있어서,The method of claim 7, wherein 상기 승압 전압이 기준 전압보다 높으면 상기 제 4 커패시터가 충전되지 않도록 상기 제어신호를 비활성화시키는 단계를 더 포함하는 승압 전압 발생방법. And deactivating the control signal so that the fourth capacitor is not charged when the boosted voltage is higher than a reference voltage. 제 9 또는 제 10 항에 있어서,The method of claim 9 or 10, 상기 기준전압은 외부 전원 전압의 두 배인 것을 특징으로 하는 승압 전압 발생방법.The reference voltage is a boosted voltage generation method, characterized in that twice the external power supply voltage.
KR1020060003223A 2006-01-11 2006-01-11 Pumped voltage generating circuit and method thereof KR100721899B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060003223A KR100721899B1 (en) 2006-01-11 2006-01-11 Pumped voltage generating circuit and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003223A KR100721899B1 (en) 2006-01-11 2006-01-11 Pumped voltage generating circuit and method thereof

Publications (1)

Publication Number Publication Date
KR100721899B1 true KR100721899B1 (en) 2007-05-28

Family

ID=38278236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003223A KR100721899B1 (en) 2006-01-11 2006-01-11 Pumped voltage generating circuit and method thereof

Country Status (1)

Country Link
KR (1) KR100721899B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842484B2 (en) 2010-09-10 2014-09-23 Samsung Electronics Co., Ltd. Voltage generator, nonvolatile memory device comprising voltage generator, and method of operating voltage generator
US9525338B2 (en) 2015-03-16 2016-12-20 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US10839864B2 (en) 2018-10-22 2020-11-17 Samsung Electronics Co., Ltd. Dynamic power control system for memory device and memory device using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000012373U (en) * 1998-12-17 2000-07-05 김영환 Internal voltage generation circuit
US6154411A (en) 1998-12-07 2000-11-28 Mitsubishi Denki Kabushiki Kaisha Boosting circuit compensating for voltage fluctuation due to operation of load
KR20020057052A (en) * 2000-12-30 2002-07-11 박종섭 Charge pump circuit for semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154411A (en) 1998-12-07 2000-11-28 Mitsubishi Denki Kabushiki Kaisha Boosting circuit compensating for voltage fluctuation due to operation of load
KR20000012373U (en) * 1998-12-17 2000-07-05 김영환 Internal voltage generation circuit
KR20020057052A (en) * 2000-12-30 2002-07-11 박종섭 Charge pump circuit for semiconductor memory device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8842484B2 (en) 2010-09-10 2014-09-23 Samsung Electronics Co., Ltd. Voltage generator, nonvolatile memory device comprising voltage generator, and method of operating voltage generator
US9525338B2 (en) 2015-03-16 2016-12-20 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US9929645B2 (en) 2015-03-16 2018-03-27 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US9935540B2 (en) 2015-03-16 2018-04-03 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US10320288B2 (en) 2015-03-16 2019-06-11 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US10320289B2 (en) 2015-03-16 2019-06-11 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US10581324B2 (en) 2015-03-16 2020-03-03 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US10581323B2 (en) 2015-03-16 2020-03-03 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US10784779B2 (en) 2015-03-16 2020-09-22 International Business Machines Corporation Voltage charge pump with segmented boost capacitors
US10839864B2 (en) 2018-10-22 2020-11-17 Samsung Electronics Co., Ltd. Dynamic power control system for memory device and memory device using the same

Similar Documents

Publication Publication Date Title
US5396114A (en) Circuit for generating substrate voltage and pumped-up voltage with a single oscillator
US7408817B2 (en) Voltage generating circuit, semiconductor memory device comprising the same, and voltage generating method
KR100562654B1 (en) Bleq driving circuit and semiconductor memory device using it
US5394320A (en) Low voltage charge pump circuit and method for pumping a node to an electrical potential
US6198340B1 (en) High efficiency CMOS pump circuit
JP5566568B2 (en) Power supply voltage generation circuit
JP4843376B2 (en) Power circuit
US9423814B2 (en) Apparatus of supplying power while maintaining its output power signal and method therefor
JP2010124618A (en) Power supply circuit
US6275425B1 (en) Ferroelectric voltage boost circuits
US20140307499A1 (en) Booster circuit
US7623394B2 (en) High voltage generating device of semiconductor device
KR100721899B1 (en) Pumped voltage generating circuit and method thereof
KR100536603B1 (en) Charge pump circuit having select mode
US7518433B2 (en) Voltage pumping device
US7511562B2 (en) High voltage generating circuit preserving charge pumping efficiency
KR100870428B1 (en) High voltage generator in semiconductor memory device
KR100803364B1 (en) Circuit for generating vpp of semiconductor memory apparatus
KR102454863B1 (en) Charge pump circuit and internal voltage generation circuit including the same
US7102423B2 (en) Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress
US20070081366A1 (en) Capacitive coupling assisted voltage switching
KR20060135366A (en) High voltage generating circuit and semiconductor memory device comprising the same
US8374007B2 (en) Supplying power with maintaining its output power signal with the assistance of another power apply and method therefor
KR20080079496A (en) Semiconductor memory device
US6791395B2 (en) Boost circuit for providing constant pump voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee