KR100715490B1 - 주장치와 보조장치간의 디지털 신호 전송 시스템 및 그 방법 - Google Patents
주장치와 보조장치간의 디지털 신호 전송 시스템 및 그 방법 Download PDFInfo
- Publication number
- KR100715490B1 KR100715490B1 KR1020040113651A KR20040113651A KR100715490B1 KR 100715490 B1 KR100715490 B1 KR 100715490B1 KR 1020040113651 A KR1020040113651 A KR 1020040113651A KR 20040113651 A KR20040113651 A KR 20040113651A KR 100715490 B1 KR100715490 B1 KR 100715490B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital signal
- digital
- analog
- auxiliary device
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 디지털 송수신 시스템에 관한 것으로, 더욱 상세하게는 주장치와 보조장치간의 디지털 신호 전송 시스템 및 방법에 관한 것이다.
본 발명은 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환부와 변환된 디지털 신호를 주장치로 전송하는 송신부를 포함하는 보조장치와, 송신부로부터 전송된 디지털 신호를 수신하는 수신부와, 수신기로 입력된 디지털 신호를 합산하는 디지털 합산부와, 합산된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환부와, 변환된 각각의 아날로그 신호를 합산하는 아날로그 합산부를 포함하는 주장치 및 주장치와 보조장치 사이의 신호 전송을 위한 통신선로를 포함한다.
본 발명을 통해 기존의 보조장치의 증가에 따른 유효비트의 버림이나 감소없이 유효비트를 안정적으로 주장치에 전송하는 효과를 제공한다.
주장치, 보조장치, 유효비트, 디지털 합산기, 아날로그 합산기, 통신선로
Description
도 1은 종래 기술에 따른 디지털 신호 전송 시스템의 구성도,
도 2는 본 발명의 일 실시예에 따른 디지털 신호 전송 시스템의 구성도,
도 3은 본 발명의 또 다른 일 실시예에 따른 디지털 신호 전송 시스템의 구성도,
도 4는 본 발명에 따른 디지털 신호 전송 방법의 흐름도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 보조장치 101 : 아날로그/디지털 변환기
102 : 송신기 200 : 통신선로
300 : 주장치 301 : 수신기
302 : 디지털 합산기 303 : 디지털/아날로그 변환기
304 : 아날로그 합산기
본 발명은 디지털 송수신 시스템에 관한 것으로, 더욱 상세하게는 주장치와 보조장치간의 디지털 신호 전송 시스템 및 그 방법에 관한 것이다.
일반적으로 디지털 송수신 장치에서 주장치와 보조장치가 1개 연결된 상태에서 통신선로를 통해 디지털 신호가 전송될 때는 1:1 전송이 수행된다.
또한 주장치 1개에 대응하는 보조장치가 2k개일 때 통신선로를 이용하여 전송되는 디지털 신호는 각각의 2k개의 보조장치로 전송된다.
그러나 반대로 2k 개의 보조장치에서 주장치로 디지털 신호가 전송될 때는 각 보조장치로부터 n 비트의 디지털 신호를 받아 각각 더한 후 상위로 올려주게 된다.
이때, 상위로 올려주게 되는 디지털 신호는 최초 2k 개의 보조장치로부터 전송된 n 비트의 디지털 신호에 대비하여 k 비트만큼 초과하게 되므로 출력되는 디지털 신호는 최상위 비트가 사라지게 된다.
따라서 최상위 비트가 사라짐을 방지하기 위하여 2k 개의 보조장치로부터 입력된 n 비트의 디지털 신호는 k 비트를 제거하여 n-k 비트로 데이터 신호를 합산한 후 최대 n 비트로 만들거나, 보조장치로부터 주장치로 전송되어온 n 비트를 모두 합산하여 n+k 비트로 만든 후 하위 k 비트를 제거하여 최대 n 비트를 만들었다.
도 1은 종래 기술에 따른 디지털 신호 전송 시스템의 구성도이다.
도 1을 참조하면, 보조장치는 아날로그 신호를 디지털 신호로 변환하는 아날 로그/디지털 변환기와, 변환된 디지털 신호를 주장치로 전송하기 위한 송신기를 포함한다.
주장치는 보조장치에서 전송되는 디지털 신호를 수신하기 위한 수신기와, 수신된 디지털 신호를 합산하기 위한 디지털 합산기와, 합산된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기를 포함한다.
도 1의 시스템에 따른 동작 설명은 다음과 같다.
보조장치의 입력단으로 입력되는 아날로그 신호는 보조장치의 아날로그/디지털 변환기를 통과하면서 n 비트의 디지털 신호로 바뀐다.
n 비트의 디지털 신호는 보조장치의 송신기로 입력되며 연결된 통신선로를 통해 주장치로 전송된다.
보조장치로부터 전송된 n 비트의 디지털 신호는 주장치의 수신기로 입력되며, 입력된 n 비트는 디지털 합산기를 통해 덧셈이 수행된다.
즉, 보조장치에서 n값이 8 이라면, 주장치의 디지털 합산기에서 합산된 값은 11 비트가 되어 최하 3비트를 버려야 한다.
이때 유효비트 즉, 디지털 신호 복원을 위한 최소 비트가 5 비트인 경우에는 큰 문제가 발생하지 않겠지만 그 이상의 유효비트를 사용하게 될 때는 통신선로사이에 더 많은 비트의 디지털 신호를 보내거나 보조장치의 수를 줄일 수밖에 없다.
따라서 종래 기술은 보조장치가 증가될수록 유효비트가 줄어들게 되고 그에 따라 전송되는 디지털 신호의 품질이 비례적으로 떨어지는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 보조장치가 확장되면서 보조장치로부터 아날로그 합산기가 구비된 주장치에 전송되는 디지털 신호가 품질 저하 없이 안정적인 유효비트로 전송되는 시스템 및 그 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기에 설명될 것이며, 본 발명의 실시예에 의해 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 조합에 의해 실현될 수 있다.
상기의 목적을 달성하기 위한 본 발명은, 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환부와 변환된 디지털 신호를 주장치로 전송하는 송신부를 포함하는 보조장치, 송신부로부터 전송된 디지털 신호를 수신하는 수신부와, 수신부로 입력된 디지털 신호를 합산하는 디지털 합산부와 합산된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환부와 변환된 각각의 아날로그 신호를 합산하는 아날로그 합산부를 포함하는 주장치 및 주장치와 보조장치 사이의 디지털 신호 전송을 위한 통신선로를 포함한다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
이에 앞서, 본 명세서 및 특허청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원 칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2는 본 발명의 일 실시예에 따른 디지털 신호 전송 시스템의 구성도이다.
도 2에 따르면, 보조장치(100)는 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기(101)와, 변환된 디지털 신호를 주장치로 전송하기 위한 송신기(102)를 포함한다.
주장치(300)는 송신기로부터 전송된 디지털 신호를 수신하는 수신기(301)와, 수신기(301)로 입력된 디지털 신호를 합산하는 디지털 합산기(302)와, 합산된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기(303)와, 변환된 각각의 아날로그 신호를 합산하는 아날로그 합산기(304)를 포함한다.
본 발명에서는 주장치로는 도너 유닛(Donor Unit), 마스터 유닛(Master Unit), 주허브 유닛(Main Hub Unit) 및 기지국이 포함될 수 있으며, 보조장치로는 리모트 유닛(Remote Unit), 슬래이브 유닛(Slave Unit) 및 중계기가 포함될 수 있다.
또한 보조장치간의 디지털 신호 전송일 때는 일측의 보조장치는 주장치 역할을 할 수 있으며, 타측의 보조장치는 주장치에 대응하는 보조장치 역할을 수행할 수 있다.
통신선로는 보조장치(100)와 주장치(200) 사이의 신호 전송을 위해 구비된다.
도 2의 시스템에 따른 동작 설명은 다음과 같다.
보조장치(100)의 입력단으로 아날로그 신호가 입력됨에 따라 아날로그/디지털 변환기(101)는 입력된 아날로그 신호를 n 비트의 디지털 신호로 변환한다.
변환된 n 비트의 디지털 신호는 보조장치(100)의 송신기(102)에 입력되며 통신선로(200)를 통해 주장치(300)로 전송된다.
보조장치(100)의 송신기(102)로부터 전송된 n 비트의 디지털 신호는 주장치(300)의 수신기(301)를 통해 디지털 합산기(302)로 전송된다.
디지털 합산기(302)로 전송된 n 비트의 디지털 신호는 n-2의 유효비트를 갖는 n 비트로 합산되어 디지털/아날로그 변환기(303)로 입력된다.
디지털/아날로그 변환기(303)로 입력된 n 비트의 디지털 신호는 아날로그 신호로 변환되며, 아날로그 합산기(304)를 통해 합산된 아날로그 신호로 출력된다.
여기에서 입력되는 n 값을 8이라고 하면, 보조장치(100)에서 8 비트의 디지털 신호를 주장치(300)로 송신하며, 수신된 8 비트의 디지털 신호는 디지털 합산기(302)를 통해 6 유효비트를 갖는 8 비트의 디지털 신호로 합산된다.
도 3은 본 발명의 또 다른 일 실시예에 따른 디지털 신호 전송 시스템의 구성도이다.
도 3을 참조하면, 보조장치(100)는 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기(101)와, 변환된 디지털 신호를 주장치로 전송하기 위한 송신기(102)를 포함한다.
주장치(300)는 송신기로부터 전송된 디지털 신호를 수신하는 수신기(301)와, 수신기(301)로 입력된 디지털 신호를 합산하는 디지털 합산기(302)와, 합산된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기(303)와, 변환된 각각의 아날로그 신호를 합산하는 아날로그 합산기(304)를 포함한다.
통신선로는 보조장치(100)와 주장치(200) 사이의 신호 전송을 위해 구비된다.
도 4는 본 발명에 따른 디지털 신호 전송 방법의 흐름도이다.
보조장치(100)의 입력단으로 아날로그 신호가 입력되고 아날로그/디지털 변환기(101)는 입력된 아날로그 신호를 n 비트의 디지털 신호로 변환한다.(S100)
변환된 n 비트의 디지털 신호는 보조장치(100)의 송신기(102)에 입력되며 통신선로(200)를 통해 주장치(300)로 전송된다.(S200)
보조장치(100)의 송신기(102)로부터 전송된 n 비트의 디지털 신호는 주장치(300)의 수신기(301)를 통해 디지털 합산기(302)로 전송된다.(S300)
디지털 합산기(302)로 전송된 n 비트의 디지털 신호는 n-1 비트 즉 n 비트보다 작 유효비트의 디지털 신호로 합산되어 디지털/아날로그 변환기(303)로 입력된다.(S400)
디지털/아날로그 변환기(303)로 입력된 n 비트의 디지털 신호는 아날로그 신호로 변환되며, 아날로그 합산기(304)를 통해 합산된 아날로그 신호로 출력된다 .(S500)
여기에서 입력되는 n 값을 8이라고 하면, 보조장치(100)에서 8 비트의 디지털 신호가 주장치(300)로 전송되며, 주장치(300)에서 수신된 8 비트의 디지털 신호는 디지털 합산기(302)를 통해 7 유효비트를 갖는 8 비트의 디지털 신호로 합산된다.
따라서 도 2 내지 도 3에서 보는 바와 같이 기존의 종래 기술에 비하여 주장치(300)에 대응하는 보조장치(100)를 확대하더라도 품질 저하 없는 안정적인 유효비트를 갖는 디지털 신호가 출력될 수 있다.
상술한 바와 같이 본 발명은 다음과 같은 효과를 제공한다.
첫째, 동일한 수량의 보조장치가 사용하였을 때 종래 기술에 비해 주장치에서 유효비트가 증가되어 전송되는 디지털 신호의 품질이 왜곡되는 것을 방지하는 효과가 있다.
둘째, 주장치에서 동일한 유효비트의 디지털 신호가 출력되었을 때 종래 기술은 보조장치를 확장시켰을 때 유효비트가 감소되었으나 본 발명에서는 유효비트의 감소없이 보조장치를 크게 확장시킬 수 있는 효과가 있다.
셋째, 유효비트의 감소없이 주장치에 연결된 보조장치를 확장함으로서 종래 기술에서 고가의 주장치를 다수 개 사용하여 디지털 신호의 전송을 수행함으로 인해 발생되는 고비용 문제를 해소하고, 또한 주장치를 여러 개 관리해야 하는 관리상의 번거로움 및 복잡함도 해소하는 효과가 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
Claims (4)
- 아날로그 신호를 n비트의 디지털 신호로 변환하는 아날로그/디지털 변환부와, 상기 변환된 디지털 신호를 주장치로 전송하는 송신부를 포함하는 보조장치;상기 송신부로부터 전송된 n비트의 디지털 신호를 n비트보다 작은 유효비트를 갖는 디지털 신호로 합산하는 디지털 합산부와, 상기 합산된 디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환부와, 변환된 아날로그 신호를 합산하는 아날로그 합산부를 포함하는 주장치; 및상기 주장치와 상기 보조장치 사이의 디지털 신호 전송을 위한 통신선로를 포함하는 주장치와 보조장치간의 디지털 신호 전송 시스템.
- 제1항에 있어서, 상기 주장치는 마스터 유닛, 도너 유닛, 주허브 유닛, 기지국 중 어느 하나를 포함하는 주장치와 보조장치간의 디지털 신호 전송 시스템.
- 제1항에 있어서, 상기 보조장치는 슬래이브 유닛, 리모트 유닛, 중계기 중 어느 하나를 포함하는 주장치와 보조장치간의 디지털 신호 전송 시스템.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113651A KR100715490B1 (ko) | 2004-12-28 | 2004-12-28 | 주장치와 보조장치간의 디지털 신호 전송 시스템 및 그 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113651A KR100715490B1 (ko) | 2004-12-28 | 2004-12-28 | 주장치와 보조장치간의 디지털 신호 전송 시스템 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075092A KR20060075092A (ko) | 2006-07-04 |
| KR100715490B1 true KR100715490B1 (ko) | 2007-05-07 |
Family
ID=37167680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040113651A KR100715490B1 (ko) | 2004-12-28 | 2004-12-28 | 주장치와 보조장치간의 디지털 신호 전송 시스템 및 그 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100715490B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020008871A (ko) * | 2000-07-20 | 2002-02-01 | 구자홍 | 디지털 오디오 부호화 방법 |
-
2004
- 2004-12-28 KR KR1020040113651A patent/KR100715490B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020008871A (ko) * | 2000-07-20 | 2002-02-01 | 구자홍 | 디지털 오디오 부호화 방법 |
Non-Patent Citations (2)
| Title |
|---|
| 1019970701460 * |
| 1020020008871 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060075092A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0929958B1 (en) | Rob bit compensation system and method associated with a receiver or codec | |
| KR100459412B1 (ko) | 디지털 신호 전송장치를 이용한 ｃｄｍａ 광 중계기 수신장치 | |
| JPH08279792A (ja) | 量子化雑音抑制方法 | |
| WO2014171710A1 (en) | Method and apparatus for transmitting/receiving signal in wireless communication system | |
| KR20140078308A (ko) | 고속데이터 직렬접속 정합장치, 그 ｃｐｒｉ 송신방법 및 수신방법 | |
| US20070087776A1 (en) | Analog front-end circuit | |
| KR100715490B1 (ko) | 주장치와 보조장치간의 디지털 신호 전송 시스템 및 그 방법 | |
| US7133936B2 (en) | Ring network and data transmitter | |
| KR20050048423A (ko) | 수신측의 전송 특성에 따라 적응화된 등화 및프리엠퍼시스를 수행하는 데이터 송수신 장치 및 방법 | |
| CN115001913B (zh) | 一种基于数字辅助的全双工频域自干扰消除方法 | |
| US7164372B2 (en) | Serial transmission system, its transmission-side circuit, and its reception-side circuit | |
| CN109328434B (zh) | 均衡电路、接收电路以及集成电路装置 | |
| CN113572534B (zh) | 一种信号处理方法和装置 | |
| CN113891393A (zh) | 链路自适应传输方法、装置、设备及存储介质 | |
| CA2511014A1 (en) | System and method for communicating digital information using time-and-frequency-bounded base functions | |
| KR100993484B1 (ko) | 디지털 광중계기의 데이터 전송 장치 및 방법 | |
| KR20230101447A (ko) | 유연 전이중 통신을 위한 모드 변환 방법 및 장치 | |
| US20230412354A1 (en) | 100base-tx transceiver with transmit clock in sync with receive clock for noise reduction and associated method | |
| US10153840B2 (en) | Wireless communication network apparatus and method of transmitting communications traffic in simple format | |
| JP2001069181A (ja) | ディジタルデータ伝送方法およびこの方法を実施する装置 | |
| KR102177925B1 (ko) | 세기 변조/직접 검출 광 통신 시스템에서 전자 비선형 등화를 위한 방법 및 장치 | |
| US9787513B2 (en) | Sequence based data transmission with receivers having only sign information | |
| KR100950341B1 (ko) | 신호압축을 이용한 기지국 시스템 및 무선신호 송수신기 | |
| CN107210986B (zh) | 处理信号的方法和装置 | |
| CN118054860A (zh) | 一种数据处理方法、装置、设备及可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130502 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |