KR100714931B1 - Ａｓｉｃ 클록 플로어 설계 방법 및 구조 - Google Patents

Abstract

집적 회로에 있어서 클록 트리를 설계하는 방법은 전체 클록 싱크의 리스트를 형성하는 단계(110)와, 임시 기준 삽입점(TIP)을 배치하는 단계(120)와, 일련의 레벨에서 구조형 클록 버퍼(SCB)와 함께 싱크들을 그룹화하는 단계(140)와, 그 SCB를 이동시켜 트리의 대칭성을 개선하는 단계(150)를 결합한다. SCB는 다양한 사이즈일 수 있고 프로그램이 전체 트리를 계산할 수 있어야 한다는 제약 하에서 수평(42)으로 또는 수직(45)으로 배치 및 이동될 수 있다.

집적 회로, 클록 트리, 싱크, 구조형 클록 버퍼

Description

ＡＳＩＣ 클록 플로어 설계 방법 및 구조{ASIC CLOCK FLOOR PLANNING METHOD AND STRUCTURE}

본 발명은 집적 회로의 클록 트리 설계 및 구성에 관한 것이다.

집적 회로 분야에서는, 클록 신호 배분에 관한 요구가 항상 계속된다. 클록 속도가 증가함에 따라, 클록 스큐에 대한 허용 오차도 점점 엄격해지고 있다.

설계 공정에 도움을 주는 많은 상업적 제품들이 출시되어 있다. Cadence는 트리(그 트리가 수용할 수 있는 복잡성 및/또는 버퍼 사이즈에 관하여 제한이 있는 트리)를 생성하는 Clock Tree Synthesis(TM)라는 프로그램을 공급한다. 전반적으로 비슷한 Clock Tree Compiler(TM)라는 프로그램을 Synopsis가 공급한다.

IBM은, 대규모 버퍼를 핸들링할 수 있고, 보다 적은 수의 레벨을 갖는 트리를 허용하는 미국 특허 제6204713호에 개시된 방법을 이용하는 프로그램을 가지고 있다.

클록 트리 생성에 있어서의 문제점은 일반적으로 지연, 소비 전력, 그리고 그 설계를 고정시킨 회로 블록들을 수용할 수 있는 능력 간에 균형을 끌어내는 것이라고 말할 수 있다. 클록 체인에서 지연이 짧으면 스큐의 제어에 도움이 된다. 저전력은 항상 바람직하고, 클록을 수용하기 위하여 레이아웃을 변경할 필요없이 미리 설계된 회로 블록(내장형 프로세서, RAM, I/O 등)을 재사용할 수 있는 능력은 ASIC 개발에 있어서 비용을 크게 절감시킨다.

본 발명은 평면도에 부합하도록 클록 버퍼 사이즈 및 배향(orientation)을 선택하면서 기존의 레이아웃을 수용하는 클록 트리의 설계 방법에 관한 것이다.

따라서, 집적 회로에 있어서 클록 트리를 설계하기 위한 방법 및 대응하는 제조 아티클이 제공되며, 상기 방법은

마스터 리스트에 있는 한 세트의 싱크 위치(sink location)(3)와 한 세트의 차단 영역(blocked area)(47)을 수집하는 단계와,

(a) 임시 삽입점(temporary insertion point : TIP)(4,5)을 선택하는 단계와,

(b) 그 TIP로부터 가장 멀리 떨어진 제1 레벨의 싱크(41)를, 제1 싱크 서브세트(43)를 포함하는 빈(40) 내에 봉입(enclosing)하고 마스터 리스트로부터 그 제1 서브세트를 제거하는 단계와,

(c) 그 빈에 제1 레벨 구조형 클록 버퍼(structured clock buffer:SCB)(42)를 할당하는 단계와,

루트 레벨에 도달하기까지 제1 레벨 버퍼 및 후속 레벨들에 있어서 나머지 싱크들에 대하여 상기 (a), (b) 및 (c) 과정을 반복하는 단계와,

행들과 열들로 SCB들을 끌어 모으려는 제약(46) 안에서 SCB(45) 위치를 이동시킴으로써 트리의 대칭성을 개선하는 단계와,

루트 레벨 TIP(610)를 하위 레벨들로 연결하는 단계와,

클록 신호의 소스(S)를 루트 레벨 TIP로 연결하는 단계를 포함한다.

도 1은 본 발명의 바람직한 실시예에서의 단계들을 열거한 도면,

도 2는 한 세트의 싱크 위치 샘플을 도시한 도면,

도 3은 하나의 버퍼에 의하여 지원되는 각 빈들 내에서의 싱크 그룹화를 예시적으로 도시한 도면,

도 4 및 도 5는 일련의 버퍼에 대한 초기 및 최종 위치를 도시한 도면,

도 6은 완성된 트리를 도시한 도면.

본 발명은 집적 회로, 특히 ASIC 설계에 이용하기 위한 것으로서, 짧은 설계 공정이 비용을 절감하는 중요한 부분을 이룬다. 대규모(30,000,000+게이트들) ASIC를 설계하는 과정에 있어서, 그 ASIC의 대부분을 형성하는 미리 설계된 모듈들 전체에 대해 클록 트리를 라우팅(routing)하는 공정은 상당한 양의 시간과 비용을 소모한다.

본 발명을 적용함으로써 얻을 수 있는 여러 이점들 가운데에는 다음과 같은 것들이 포함된다.

- 브랜칭 공정을 시작하는 기준점(또는 임시 삽입점(TIP))의 자동 또는 수동 선택

- 버퍼의 범위와 종횡비에 있어서의 유연성

- 상향식 또는 하향식 방법 중 하나 또는 양자 모두에 대한 선택권

- 각기 다른 사이즈의 버퍼들을 갖는 트리의 제공

- 사용자가 설계에 개입할 수 있다는 점

본 발명의 바람직한 실시예에 따른 일련의 단계들은

클록 싱크 위치 및 차단 디멘젼(blockage dimension)을 수집하는 단계와,

최하위(리프) 레벨에 있어서 TIP를 선택하는 단계와,

그 TIP로부터 가장 멀리 떨어진 것으로부터 시작하여, 빈 내에 싱크들을 그룹화하고, 각 빈 내에 제1-레벨 버퍼를 배치하는 단계와,

제1 레벨에 대한 TIP를 선택하는 단계와,

그 TIP로부터 가장 멀리 떨어진 것으로부터 시작하여, 빈 내에 그 제1-레벨 버퍼들을 그룹화하고, 각 빈 내에 제2-레벨 버퍼를 배치하는 단계와,

루트 레벨에 도달하기까지 TIP 선택과 빈 구성(binning) 단계를 반복하는 단계와,

행들과 열들에 있어서 버퍼들을 끌어 모으려는 제약 안에서 버퍼를 이동시킴으로써 대칭성을 개선하는 단계와,

소스로부터 TIP로의 버퍼를 추가하는 단계와,

넷리스트(netlist)에 트리를 삽입하는 단계

이다.

도 2는 본 발명에 따라 처리되는 집적 회로에 관한 간략화된 실시예를 도시하고 있다. 도면의 중심부에, 색깔이 칠해진 사각형(1)은 TIP를 나타낸다. 속이 빈 사각형(3)은 클록 싱크를 나타내는데, 이는 트리와 논리간 인터페이스를 위한 일반 사항이다. 명료한 제시를 위하여 인터페이스 지점을 둘러싼 논리는 생략된다. 좌측의 다이아몬드는 클록 신호의 소스를 나타낸다. 대문자 C(4)는 모든 싱크들 중 양끝 좌표간 평균 - 예컨대, x = (xmax+xmin)/2 및 y = (ymax+ymin)/2을 취함으로써 계산된 지점을 나타낸다. 대문자 C'(5)은 모든 싱크 좌표들의 평균을 취함으로써 계산된 도심(centroid)을 나타낸다. 이들 싱크는 그룹화될 것이고 클록 신호를 배분하는 버퍼에 할당될 것이다.

구조형 클록 버퍼(SCB)라 불리는 본 발명에 따른 버퍼는 축을 따라 N개의 병렬 커널들로 이루어진 회로이며, 여기서 N은 1이상이다. 이들 버퍼는 반전(inverting) 버퍼일 수도 있고 비반전(non-inverting) 버퍼일 수도 있다. 커널의 출력들은 함께 묶인다(tied). 구조형 클록 버퍼의 회로들을 와이어링하기 위하여 밸런스 와이어링(balanced wiring)이 이용된다. 참조로써 포함되는 미국 특허 6204713이 이와 같은 버퍼의 설계 및 구조를 개시하고 있다.

버퍼가 단일 축(수평축이나 수직축)을 따르는 레이아웃으로 제한되지는 않지만 버퍼를 제한된 공간에 맞추어 넣을 수 있도록 두 개의 축 모두를 따르는 레이아웃이 제공될 수 있다는 점은 본 발명의 바람직한 특징이다. 당업자라면, 회로 레이아웃이 통상적으로 좌표 방향 중 한쪽을 따라 정렬된 트랜지스터들을 축으로 하여 구성된다는 점을 알 것이다.

수직 버퍼를 수평 방향으로 의도된 레이아웃 내에 맞도록 설계하는 것은 쉬운 일이 아니고 수직 SCB 내의 트랜지스터들이 수평 SCB들과 동일한 방향이 되어야 할 것을 요구한다. 또한, 밸런스 와이어링이 양 방향 모두에 있어서 필요로 된다. 전력 링은 수직 또는 수평 SCB 중 어느 한쪽이 수직 또는 수평 전력 분배에 있어서의 차이를 밝히도록 요구된다. 이는, 수직 또는 수평 SCB가 추가적 와이어에 맞도록 추가적 와이어링 레벨을 요구할 수 있다. 레이아웃은 각 수평 SCB가 대응하는 수직 SCB에 부합하는 출력 드라이브 능력 및 지연을 갖도록 변형된다.

TIP는 싱크의 중심(center)(C), 싱크의 도심(centroid)(C') 그리고 C와 C' 사이 일련의 중간점들에서의 지연, 전력 및 배치 가능성(placability)을 계산함으로써 자동으로 계산될 수 있다. 선택 규칙은 다음과 같이 요약할 수 있다. 싱크의 중심이 그 도심보다 소스에 더 가까이 있는 경우, TIP는 중심에 배치된다. 중심에 블록(재배치(re-drawn)될 수 없는 모듈)이 존재하는 경우, TIP는 다양한 위치, 즉 그 중심과 그 도심 사이의 중간점들 중 하나 또는 그 도심 중 어느 한쪽에 배치된다.

배치 가능성 알고리즘은 그 위치가 차단된 경우 결과 0을 가져온다. 최상의 스코어는 SCB를 위하여 충분히 큰 차단되지 않은 위치로서 바람직한 배치 지점에 가장 가까운 위치에서 생성된다. 바람직한 지점으로부터의 거리가 멀어질수록 스코어는 감소하며, 이는 거리가 멀어질수록 바람직하지 않다는 것을 보여준다.

TIP 지점은 합산 S1W1+S2W2+S3W3의 스코어를 계산함으로써 결정되는데, 여기서 S1, S2 및 S3은 설계자가 강조하기 원하는 특징에 따라 0 또는 1의 값을 갖고, W1=K1*지연, W2=K2*전력 그리고 W3=K3*배치 가능성(Ki는 경험적으로 판정된 값)이다.

TIP가 일단 배치되고 나면, 클록 트리의 최하위 레벨에서 싱크들이 그룹화된다. 직사각형(빈)이 배치되고, 그 TIP로부터 가장 멀리 떨어진 싱크까지를 에워싼다. 빈의 초기 크기는 싱크의 밀도에 대한 경험에 기초하여 경험에 따라 설정된다. 빈은 바람직한 사이즈에 근접하도록 위나 아래로 조정될 수 있다. 예시적으로, 빈은 약 20개를 보유하고 있다. 실제 수는 SCB의 구동 능력과 싱크에 도달하기까지의 와이어링 지연에 의해서 결정된다.

마찬가지로, 트리에서의 레벨 수도 경험적으로 설정(예컨대, 3)될 것이다. 다시 말하지만 실제 수는 SCB의 구동 능력과 싱크에 도달하기까지의 와이어링 지연에 의하여 결정된다. 트리가 더 클수록 더 많은 레벨이 추가될 수 있다.

버퍼는 직사각형의 중심에 위치하는데, 이는 최대 수의 싱크를 수용하기 위하여 x 및 y 방향으로 약간 이동될 수 있다. 버퍼의 사이즈는 빈 내의 싱크들을 구동할 수 있도록 설정된다. 버퍼를 수용할 빈의 사이즈를 줄이지 않고서, 빈 안에 존재하는 싱크의 수를 구동하기 위하여 미리 설계된 일련의 버퍼들 중에서 버퍼의 사이즈가 선택될 수 있다는 것은 본 발명의 유리한 특징이다. 그 빈에 포함된 싱크들이 싱크의 마스터리스트에서 삭제되고 그 다음 빈이 배치된다.

도 3은 수평 버퍼가 적합하지 않도록 한 쌍의 모듈(45,47)이 놓여진 상황을 예시적으로 도시한 도면이다. 본 발명에 따르면, 그 버퍼를 TIP쪽으로 이동시켜 그 버퍼에 적합하면서 아울러 그 버퍼가 계속해서 싱크를 구동할 수 있도록 하는 위치를 찾고자 시도한다. 그와 같은 위치가 발견되지 않으면, 수직 버퍼가 배치된다. 수직 버퍼가 적합하지 않을 경우, (수평 버퍼가 중첩하는 고정 블록들이라도) 프로그램은 원래의 위치에 수평 버퍼를 배치하며, 사용자로 하여금 이를 수동으로 수정하게 하는 경고 메시지를 인쇄한다. 그와 같은 상황이 버퍼(42)로 도시되어 있다. 순서대로 프로그램은 수평 방향의 가능성을 다 밝힌 후, 그 다음 수직 방향의 가능성을 다 밝히고, 그 다음 어떠한 배치도 가능하지 않을 경우 사용자에게 경고한다.

도 3을 참조하면, 싱크 서브세트(23,33,43)를 보유한 박스(20,30,40)에 의하여 표시되고 SCB(22,32,42)를 둘러싸도록 위치가 정해진 3개의 SCB 영역 세트가 도시되어 있다. 박스의 디멘젼이란, 회로 설계자에 의하여 설정된 스큐 등에 대한 제약 안에서 박스 중심의 SCB에 의하여 클록 신호가 송신될 수 있는 거리를 나타낸다. 예시적으로, 박스들은 맨끝의 싱크 바로 옆에 경계선을 갖도록 옮겨졌으며, 따라서 박스(20)는 TIP로부터 가장 멀리 떨어진 싱크(21)가 그 에지에 존재하도록 배치되었고 마찬가지로 박스(30) 및 싱크(31)와 박스(40) 및 싱크(41)의 경우도 그러하다.

본 발명에 따르면, SCB의 사이즈는 그 범위 내의 싱크를 구동할 수 있도록 설정될 것이다. 버퍼의 사이즈가 유연하다는 것은 본 발명의 유리한 특징이다.

제1 빈이 설정되고 나면, TIP로부터 가장 멀리 떨어진 마스터 리스트에 남아있는 싱크의 위치를 찾고 또 하나의 빈이 이를 에워싸도록 배치된다. 모든 싱크가 빈 내에 배치되기까지 상기 절차들이 반복될 것이다. 이는 클록 트리의 리프 레벨에까지 이른다.

트리의 루트 레벨에 이르기까지, 리프-레벨 싱크 대신에 제1 및 제2 레벨 버 퍼를 이용하여 빈 구성 절차가 반복된다.

SCB에 싱크들이 할당되고 나면, 트리의 대칭성을 개선하기 위한 공정이 수행될 수 있다. 도 4는 세 개의 SCB(142)가 하나의 이유나 또 다른 이유로 인하여 고정되어 이 단계에서는 더 이상 이동되지 않을 레이아웃의 예를 간략하게 도시한 도면이다. SCB가 고정된 예로는 고객이 하나의 SCB를 소정의 고속 임계 회로(즉, 고속 인터페이스)로 할당하고 미리 배치(pre-placing)한 경우일 수 있다. 또 다른 예로는 칩의 어느 부품이 타이밍 요청을 충족시키고 고객이 그 결과를 얻기 위해서 만들어진 중간물(compromises)을 다시 방문하기 원하지 않는 경우일 수 있다.

블록(47)은 이동되지 않을 레이아웃 모듈을 나타낸다. 클록 트리는 이를 둘러싸고 라우팅되어야 한다. 또 다른 SCB(참조번호(45)로 레이블링됨)는 이동될 수 있다. 본 실시예에서, 10×10 격자가 존재하고 SCB는 오직 한 단계씩만 수직이나 수평으로 이동될 수 있다는 규칙이 존재한다. 가능한 이동이 화살표로 표시되어 있다.

이러한 이동 원리는 SCB를 동일한 행이나 열로 끌어 모으고, 이로써 더 압축적인 분배 망을 제공하며 스큐와 대기 시간(latency)을 줄이게 된다.

이어지는 절차는, 각 행과 열 마다. 그 행이나 열에 속한 SCB의 수와, 그 규칙 범위에서 포함될 수 있는 수를 계산하는 것이다. 측면과 바닥면에서의 수는 그 행이나 열에서의 SCB 실제 수 및 잠재 수를 나타낸다.

도 5는 허용되는 이동들이 이루어진 다음 SCB의 최종 구성을 도시하고 있다. 그 이동의 효과로서 4개의 행으로 수평 분배를 끌어 모으고, 수직 분배는 더 넓게 확산된다.

도 6은 도 5에서의 SCB를 연결한 결과물을 도시하고 있다. 리프-레벨 버퍼가 참조번호(630)로 표시되어 있다. 제2-레벨 버퍼는 참조번호(620)(바닥부터 약 1/3 지점 그리고 위에서부터 약 1/3 지점으로서, 중간 부분에 배치됨)로 표시된다. 루트 레벨 버퍼는 참조번호(610)로 표시되고, 중심에 배치되어 있다. 중심에나 그 근처에 루트의 위치를 두는 것은, 대칭성과 압축적 레이아웃에 대해 공여하는 바 있더라고, 그와 같이 요구되지는 않는다. 이 도면에서는 소스의 위치가 도시되지는 않았다. 이는 고정된 위치에 배치될 것이고 그 소스 위치로부터 SCB(610)까지 루트가 구성될 것이다.

클록 트리의 각 레벨에 이용된 임시 삽입점은 그 싱크 회로들(트리의 바닥)과 그 싱크들에 대한 소스 회로(트리의 최상부) 양자 모두를 고찰한 것이다.

본 발명이 하나의 바람직한 실시예의 관점에서 개시되었으나, 당업자라면 본 발명이 다음 청구범위의 사상과 영역을 벗어나지 않는 범위 내에서 다양한 버전으로 실시될 수 있음을 알 것이다.

본 발명은 집적 전자 회로의 설계 및 제조 분야에 적용 가능하다.

Claims (10)

1. 집적 회로에 있어서 클록 트리를 설계하는 방법으로서,

   마스터 리스트(master list)에 있는 한 세트의 싱크 위치(sink location)(3)와, 한 세트의 차단 영역(blocked area)(47)을 수집하는 단계와,

   (a) 임시 삽입점(temporary insertion point : TIP)(4,5)을 선택하는 단계와,

   (b) 상기 TIP로부터 가장 멀리 떨어진 제1 레벨의 싱크(41)를, 제1 싱크 서브세트(43)를 포함하는 빈(40) 내에 봉입(enclosing)하고 상기 마스터 리스트로부터 상기 제1 서브세트를 제거하는 단계와,

   (c) 상기 빈에 제1 레벨 구조형 클록 버퍼(structured clock buffer:SCB)(42)를 할당하는 단계와,

   루트 레벨에 도달하기까지 상기 제1 레벨 버퍼 및 후속 레벨들에 있어서 나머지 싱크들에 대하여 상기 (a), (b) 및 (c) 단계를 반복하는 단계와,

   행들 및 열들로 SCB들을 끌어 모으려는 제약(46) 안에서 SCB(45) 위치를 이동시킴으로써 상기 트리의 대칭성(symmetry)을 개선하는 단계와,

   상기 루트 레벨 SCB(610)를 하위 레벨들로 연결하는 단계와,

   클록 신호들의 소스(S)를 상기 루트 레벨 SCB로 연결하는 단계

   를 포함하는 클록 트리 설계 방법.
2. 제1항에 있어서,

   TIP(4,5)를 선택하는 상기 (a) 단계는 싱크들의 중심(center)(4) 및 싱크들의 도심(centroid)(5)을 계산하고 이용 가능한 공간의 위치를 알아내는 알고리즘에 따라 상기 중심, 상기 도심 또는 상기 중심과 상기 도심 사이의 중간점(intermediate point)에 상기 TIP를 자동으로 배치하는 단계를 포함하는 클록 트리 설계 방법.
3. 제2항에 있어서,

   TIP(4,5)를 선택하는 상기 (a) 단계는 싱크들의 중심(center)(4) 및 싱크들의 도심(centroid)(5)을 계산하고, 위치를 알아내며 지연(delay), 소비 전력(power consumed) 및 배치 가능성(placability) 중 하나 이상을 선택적으로 가중화하는 알고리즘에 따라 상기 중심(4), 상기 도심(5) 또는 상기 중심과 상기 도심 사이의 중간점에 상기 TIP를 자동으로 배치하는 단계를 포함하는 클록 트리 설계 방법.
4. 제1항에 있어서,

   상기 빈에 제1 레벨 SCB(42)를 할당하는 상기 (c) 단계는 수평 SCB(42) 배치를 시도한 다음, 상기 수평 SCB가 중심 위치에 맞지 않을 경우 상기 중심 위치에 수직 SCB(42) 배치를 시도하는 단계를 포함하는 클록 트리 설계 방법.
5. 제4항에 있어서,

   상기 수직 SCB는 수평 레이아웃에 대응하는 SCB와 실제적으로 동일한 지연을 갖도록 설계된 일련의 회로 요소들을 포함하는 클록 트리 설계 방법.
6. 제1항에 있어서,

   상기 대칭성 개선 단계는 한 세트의 열들 및 행들 각각에 대해 상기 트리의 n번째 레벨에서 상기 SCB(45)의 대칭성에 있어서의 잠재적 개선을 계산하고 상기 SCB(45)를 이동시켜 대칭성을 개선하는 단계를 포함하는 클록 트리 설계 방법.
7. 제6항에 있어서,

   일부 지정된 SCB(142)가 상기 대칭성 개선 단계의 상기 계산에서 배제되어, 이로써 SCB 서브세트(45)만이 상기 계산에 포함되는 클록 트리 설계 방법.
8. 제6항에 있어서,

   상기 대칭성 개선을 위하여 허용되는 상기 이동의 양이 미리 설정된 양으로 제한되는 클록 트리 설계 방법.
9. 제1항에 있어서,

   싱크 서브세트에 할당된 상기 SCB(42)가 용량이 다른 한 세트의 미리 설계된 SCB들 중에서 선택되는 클록 트리 설계 방법.
10. 제1항 내지 제9항 중 어느 한 항에 따른 방법을 수행하기 위한 명령어 세트를 포함하는 컴퓨터 판독 가능 매체.

Images