KR100710229B1 - 이동형 방송 수신기 및 자동이득 제어 방법 - Google Patents

Abstract

본 발명은 이동형 방송 수신기 및 AGC 방법에 관한 것이다. 특히 본 발명은 튜너에서 출력되는 아날로그 신호를 디지털화하는 A/D 변환부의 출력 신호에 대해 디지털 AGC를 수행함으로써, A/D 변환부의 뒷단에 구비되는 서처의 APC, 트래커와 같은 PLL 구조를 갖는 블록의 입력 신호 레벨을 일정하게 맞출 수 있다. 따라서 본 발명은 상기 PLL 구조의 입력 신호의 크기에 의한 영향을 감소시킬 수 있으므로, 보다 정확한 타이밍 및 위상 에러를 추출할 수 있게 되어 PLL 구조를 갖는 블록의 동작을 안정화시키고 신뢰도를 높일 수 있게 된다.

디지털 AGC, 셀프 AGC, DMB

Description

이동형 방송 수신기 및 자동이득 제어 방법{Mobile-type broadcasting receiver and AGC method}

도 1은 일반적인 위성 이동형 방송 수신기의 구성 블록도

도 2는 종래의 아날로그 AGC를 수행하는 위성 이동형 방송 수신기의 개략도

도 3은 본 발명의 일 실시예에 따른 디지털 AGC를 수행하는 위성 이동형 방송 수신기의 개념도

도 4는 도 3의 디지털 AGC부의 일 실시예를 보인 상세 블록도

도 5는 본 발명의 다른 실시예에 따른 디지털 AGC와 아날로그 AGC를 수행하는 위성 이동형 방송 수신기의 개념도

도면의 주요부분에 대한 부호의 설명

31 : 튜너 32 : A/D 변환부

33 : 디지털 AGC부 41 : 전력 추정부

42 : 비교기 43 : 기준 전력값 발생기

44 : 누산기 45 : 연산부

46 : 가산기 47,48 : 곱셈기

51 : 디먹스 53 : D/A 변환부

본 발명은 이동형 방송 수신기에 관한 것으로, 보다 상세하게는 위성 디지털 멀티미디어 방송(DMB) 방송 수신기에서의 자동 이득 제어(AGC) 장치 및 방법에 관한 것이다.

일반적으로 디지털 멀티미디어 방송(Digital Multimedia Broadcasting : DMB)는 크게 지상파 DMB와 위성 DMB로 나눌 수 있다. 지상파 DMB는 OFDM(Orthogonal Frequency Division Modulation)을 기반으로 하여 이동 중에 오디오 및 비디오 서비스를 제공한다. 이에 반해 위성 DMB는 CDM(Code Division Multiplexing)을 기반으로 하여 위성체와 이를 보완하는 지상의 갭필러(Gap Filler)를 이용하여 이동 중에 오디오 및 비디오 서비스를 제공한다. 즉, 지상 대부분의 지역은 위성에서 직접 수신하고, 직접 수신이 불가능한 도심 지역의 고층건물에 의한 음영 지역 및 지하 공간 등의 보조 수단으로서 갭필러를 이용하여 어디서나 오디오 및 비디오를 수신할 수 있는 환경을 제공한다.

현재 한국 및 일본에서 채택된 위성 DMB의 기술표준은 ITU에서 규정한 시스템 E방식으로 기본적으로 CDM 전송방식을 취하며, CD급 음질과 다양한 채널을 이용한 날씨, 교통, 비디오 정보 등을 방송하는 대표적인 통신, 방송 융합의 신개념 서비스이다.

이러한 위성 DMB는 상향 13.824~13.883 GHz대역과 하향 2.630~2.655GHz 및 12.21~12.23GHz 대역의 주파수를 사용하며, 최대 64채널(한국, 일본 각 32채널)을 지원하며, 전국 방송으로서 커버리지가 넓은 특징이 있다. 또한 위성 DMB의 전송채널은 무선 이동수신 채널로서, 수신 신호의 크기(Amplitude)가 시변(Time-Varying)할 뿐만 아니라, 이동 수신의 영향으로 수신신호 스펙트럼의 도플러 천이(Doppler shift)가 발생한다. 이러한 채널환경 하에서의 송수신을 고려하여, 위성 DMB 송신 방식은 CDM 방식을 채택하였으며, 시간 영역 신호에 대한 인터리빙(Interleaving)을 수행하여, 전송 채널에서 발생하는 에러를 정정할 수 있도록 하였다. CDM 방식은 전송하려는 데이터에 데이터보다 훨씬 빠른 전송율을 갖는 의사잡음(Pseudo Noise ; PN) 신호를 곱함으로써 주파수를 확산시켜 전송하는 방식으로 넓은 대역에 걸쳐 신호가 존재하므로 협대역 신호 간섭(Narrow-band interference)에 강한 특성을 가지며, RAKE 구조의 수신기를 통해 다중 경로에 의한 수신성능 열화를 줄일 수 있다. 즉 CDM 변조는 입력 데이터를 실수 성분(I)과 허수 성분(Q)으로 나누어 직교코드인 64비트의 WALSH 코드와 2048비트 길이의 PN 코드로 확산하여 다중화한다.

한편 상기된 CDM 전송 방식으로 전송된 신호를 수신하는 위성 DMB 수신기에서는, 복조를 위해서는 신호의 확산에 사용된 PN 신호의 포착이 우선되어야 하는데, 이 과정은 신호의 포착(Acquisition)과 추적(Tracking)의 두 단계로 이루어진다. 즉, PN 신호의 구분 단위를 칩(chip)이라 하는데, 신호 포착이란 위성 DMB 수신기에서 신호 동기를 1/2칩 이내로 확보하는 과정이다. 그리고 신호 추적은 이렇게 찾은 신호의 동기를 미세하게 맞추는 것을 말한다.

이어 상기와 같이 동기를 맞춘 신호에 수신기에서 생성한 PN 신호를 곱함으로써 역확산시키고, CDM 채널을 구분하는데 사용된 WALSH 코드를 곱함으로써 원하 는 CDM 채널의 심볼을 추출해낸다. 이 과정은 신호 포착 과정에서 찾은 모든 다중 경로에서 수행되며, 각각을 핑거(Finger)라 부른다.

그리고 각각의 핑거에서 추출한 CDM 채널의 심볼은 RAKE 합성된다. 즉 상기 RAKE 합성은 복조를 원하는 모든 CDM 채널에 대해서 수행된다. 이때, 제어 채널인 파일롯 채널은 인터리버 사이즈 및 길쌈 부호화율에 대한 정보를 담고 있으므로 반드시 복조되어야 한다. 즉 상기 파일롯 채널은 프레임 및 슈퍼프레임의 타이밍을 추출해내는데 이용된다. 또한 파일롯 채널로부터 인터리버 사이즈 및 길쌈 부호화율에 대한 정보를 얻어내어 파일럿 채널 외의 데이터 채널의 디코딩에 이용한다.

한편 송신부에서 송신되는 신호의 이득(gain)의 크기는 항상 일정하지만 수신기까지의 거리와 수신기에 도달할 때까지 여러 종류의 채널을 거치면서 신호의 이득의 크기가 변하게 된다. 이렇게 이득의 크기가 변한 신호가 수신기에 입력되는데, 수신기 중 대부분의 디지털 부분은 항상 일정한 이득의 크기를 가지고 신호가 입력된다고 가정하고 설계를 하게 된다. 따라서, 수신기로 입력되는 아날로그 신호의 이득을 조절하여 항상 일정한 크기의 이득을 가지도록 한 다음 디지털 신호로 변환시켜야 할 필요가 있다. 이때, 송신 파워, 수신 파워에 따라 송신단의 레벨은 수신단의 레벨보다 클 수도 작을 수도 있으므로 이득 조절이 필요하다.

이 역할을 수행하는 것이 자동 이득 조절(Auto gain control) 장치이다.

상기 AGC 장치는 입력되는 신호의 평균 전력 또는 순시 전력(Power)을 보고 현재 입력 신호의 이득(gain)을 판단한다. 그리고, 이때 판단된 이득에 따라 튜너 내 RF(고 주파수)와 IF(중간 주파수)단에 있는 증폭기 등을 제어하여 신호가 원하 는 크기를 가지도록 한다.

도 1은 이러한 AGC 장치가 구비된 일반적인 위성 DMB 수신기의 개념적인 블록도를 나타내고 있다. 즉 튜너(10)는 안테나로 수신된 RF 신호들 중 특정 주파수의 RF 신호만을 튜닝하여 기저대역(Baseband)으로 변환하고, 자동 이득 제어(Auto Gain Control ; AGC)부(11)에 의해 이득을 조절한 후 A/D 변환부(12)로 출력한다.

상기 AGC부(11)는 상기 튜너(10)에서 출력되는 신호의 크기를 일정하게 유지시키기 위한 이득 제어 신호를 생성하여 상기 튜너(10)로 피드백한다. 이를 위해 상기 AGC부(11)는 수신된 신호의 파워를 측정하여 계산된 이득 값을 수신 신호에 곱해준다.

상기 A/D 변환부(12)는 AGC부(11)에 의해 크기가 비교적 일정해진 신호를 샘플링(Sampling)하여 아날로그 신호를 디지털 신호로 변환시켜준다. 상기 디지털화된 신호는 복조를 위해 서처(Searcher)(13)와 각 핑거(141~14n)의 트래커(Tracker)로 출력된다. 상기 각 핑거(141~14n)는 트래커와 역확산부로 구성된다.

즉, CDM 전송 방식에서 신호를 복조하기 위해서는 신호의 확산에 사용된 의사잡음(Pseudo Noise ; PN) 신호의 포착이 우선되어야 하는데, 이 과정은 신호의 포착(Acquisition)과 추적(Tracking)의 두 단계로 이루어진다.

상기 PN 신호의 구분 단위를 칩(chip)이라 하는데, 신호 포착이란 수신기에서 신호 동기를 1/2 칩 이내로 확보하는 과정이며, 서처(13)에서 수행된다. 그리고 신호 추적은 이렇게 찾은 신호의 동기를 미세하게 맞추는 것을 말하며, 각 핑거(141~14n)의 트래커(Tracker)에서 수행된다. 그리고 각 핑거(141~14n)의 역확산부 는 상기 신호 포착과 추적에 의해 동기를 맞춘 신호와 수신기에서 생성한 PN 신호를 곱함으로써 역확산시키고, CDM 채널을 구분하는데 사용된 해당 WALSH 코드를 곱함으로써, 원하는 CDM 채널의 심볼을 추출해 낸다.

즉, 상기된 신호 추적 및 역확산 과정들은 서처(13)가 찾아준 모든 다중 경로에서 수행되는데, 이때 각각을 핑거(Finger)라 부른다. 다시 말해 각기 다른 경로를 통해 수신된 신호들은 서처(13)에 의해 임의의 핑거에 할당되어 복조된다. 이때 핑거를 할당하는 방식은 여러 가지가 있을 수 있으며, 일 예로 파일롯 신호를 이용하기도 한다.

상기 각 핑거(141~14n)에서 추출된 각 경로의 CDM 심볼들은 레이크(RAKE) 합성기(16)로 출력됨과 동시에 주파수 옵셋 보상을 위해 주파수 옵셋 추정기(15)로 출력된다.

상기 주파수 옵셋 추정기(15)는 각 핑거 별로 주파수 옵셋을 추정하여 이를 합성한 뒤에, 튜너(10)로 피드백하여 주파수 옵셋을 보상한다.

상기 레이크 합성기(16)는 각 핑거(141~14n)에서 출력되는 CDM 심볼을 합성하는데, 이때 수신 채널 환경을 추정(Channel Estimation)해서 보상함으로써, 수신성능을 향상시키는 방식을 취하기도 한다. 즉 상기 레이크 합성기(16)는 복조를 원하는 모든 CDM 채널에 대해서 레이크 합성을 수행한다.

상기 레이크 합성기(16)에서 심볼 합성된 신호는 복조부(17)로 출력된다. 상기 복조부(17)는 송신측의 디지털 변조에 대응하는 복조를 행하여 파일롯 채널 및 데이터 채널을 복조한다. 상기 파일롯 채널은 인터리버 사이즈 및 길쌈 부호화율에 대한 정보를 포함하고 있다.

한편 상기된 AGC부(11)는 아날로그 방식으로 피드백 구조를 통해 튜너(10)에서 출력되는 신호의 레벨이 일정하게 유지되도록 한다.

도 2는 아날로그 AGC 장치의 일반적인 구성 블록도로서, 전력 추정부(21), 이득 제어부(22), 기준 전력값 발생기(23), 및 디지털/아날로그(D/A) 변환부(24)로 구성된다.

상기 전력(power) 추정부(21)는 주파수 오프셋이 보상된 기저대역 디지털 신호로부터 수신 신호의 전력을 추정하여 이득 제어부(22)의 비교기(22a)로 출력한다.

상기 이득 제어부(22)의 비교기(22a)는 추정된 신호 전력과 기준 전력값 발생기(23)에서 발생된 기준 전력(reference power)과의 차를 누산기(22b)로 출력하여 일정시간 누적시킨다. 상기 누산기(22b)에서 누적된 신호는 이득 조절부(22c)로 출력되고, 상기 이득 조절부(22c)는 입력 신호의 크기에 따라 튜너(10)의 이득을 증가 또는 감소시키기 위한 이득 업 또는 이득 다운 제어 신호를 생성하여 D/A 변환부(24)의 델타 & 시그마 변조기(24a)로 출력한다. 상기 델타 & 시그마 변조기(24a)는 디지털 형태의 이득 업 또는 이득 다운 제어 신호를 +1 또는 -1의 값을 갖는 두 개의 아날로그 신호로 변환하여 로우 패스 필터(24b)로 출력한다. 상기 로우 패스 필터(24b)는 아날로그 이득 업 또는 다운 제어 신호의 저역 부분만을 필터링하여 스무싱하게 만든 후 튜너(10)로 출력한다. 상기 튜너(10)는 로우 패스 필터(24b)에서 출력되는 이득 업 또는 다운 제어 신호에 따라 RF 신호 및 IF 신호의 이득을 조절하여 상기 A/D 변환부(12)로 입력되는 신호의 크기가 일정하게 유지되도록 한다.

그런데 만일 상기 튜너(10)가 셀프 AGC 기능을 수행할 수 있는 튜너일 경우, 튜너(10)에서 직접 A/D 변환부(12)로 입력되는 신호의 레벨을 조절하기 때문에 복잡한 구조의 아날로그 AGC가 필요없다.

한편 상기 튜너(10)에 셀프 AGC 기능이 없어 도 2와 같은 아날로그 AGC를 사용하면, 아날로그 AGC가 미쳐 보상하지 못한 크기 변화가 잔류할 경우 문제가 발생할 수 있다. 이는 도 2와 같은 아날로그 AGC의 목적은 튜너(10)에서 A/D 변환부(12)로 입력되는 신호의 레벨을 일정하게 맞추어 주는 데 있기 때문이다.

즉, 아날로그 AGC가 미쳐 보상하지 못한 크기 변화가 잔류할 경우, 이 신호가 A/D 변환부(12)를 거쳐 서처(13) 내 APC(Automatic Phase Controller), 트랙커(tracker)와 같은 PLL(Phase Locked Loop) 구조를 갖는 블록에 영향을 미쳐 상기 PLL 구조가 불안정해지는 문제가 발생한다. 상기 PLL 구조의 동작이 불안정해지면 정확한 타이밍 및 위상 에러를 추출할 수 없으므로 신뢰성이 저하되게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 넓은 동작 범위(dynamic range)에서 정밀한 레벨의 제어가 가능하고 높은 회로 안정성을 갖도록 디지털 AGC를 수행하는 이동형 방송 수신기 및 AGC 방법을 제공하는 것이다.

본 발명의 다른 목적은 아날로그 AGC와 디지털 AGC를 선택적으로 적용함으로 써, 시스템을 보다 안정적이고 정확하게 동작시키는 이동형 방송 수신기 및 AGC 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 이동형 방송 수신기는, 안테나를 통해 특정 채널의 신호를 수신하여 출력하는 튜너; 상기 튜너에서 출력되는 아날로그 신호를 디지털화하는 A/D 변환부; 및 상기 A/D 변환부에서 디지털화되어 출력되는 신호의 전력과 기 설정된 기준 전력과의 차를 누적한 후 그 누적값을 상기 A/D 변환부에서 출력되는 신호에 곱하여 이득을 조절하는 디지털 AGC부를 포함하여 구성되는 것을 특징으로 한다.

상기 디지털 AGC부는 상기 디지털 AGC부의 출력 신호로부터 순시 전력을 계산하는 전력 추정부; 상기 전력 추정부에서 계산된 순시 전력과 기 설정된 기준 전력과의 차를 누산하는 비교 및 누산부; 그리고 상기 비교 및 누산부의 출력과 상기 기준 전력을 더하고 그 결과에 상기 A/D 변환부의 출력을 곱하여 이득을 조절하는 연산부를 포함하여 구성되는 것을 특징으로 한다.

상기 누적값을 아날로그화한 후 상기 튜너로 피드백하여 A/D 변환부로 입력되는 신호의 이득을 조절하는 D/A 변환부를 더 포함하여 구성되는 것을 특징으로 한다.

상기 디지털 AGC부와 D/A 변환부 중 적어도 하나를 동작시키는 제어부를 더 포함하여 구성되는 것을 특징으로 한다.

본 발명에 따른 이동형 방송 수신기의 AGC 방법은,

(a) 피드백되는 디지털 신호의 순시 전력을 계산하는 단계;

(b) 상기 순시 전력과 기 설정된 기준 전력과의 차를 누적하는 단계; 및

(c) 상기 누적값을 상기 기준 전력과 더한 후 A/D 변환부에서 출력되는 신호에 곱하여 이득을 조절한 후 상기 (a) 단계로 피드백하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

본 발명에 따른 이동형 방송 수신기의 AGC 방법은, 상기 누적값을 아날로그화한 후 상기 튜너로 피드백하여 A/D 변환부로 입력되는 신호의 이득을 조절하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

도 3은 본 발명의 일 실시예에 따른 디지털 AGC 장치가 구비된 위성 DMB 수신기의 개념적인 블록도를 나타내고 있다. 즉 튜너(31), A/D 변환부(32), 및 디지털 AGC부(33)가 순차적으로 연결된 구조이며, 상기 디지털 AGC부(33)의 출력은 뒷단의 서처(13)와 각 핑거의 트래커로 입력됨과 동시에 상기 디지털 AGC부(33)로 피드백된다.

도 4는 상기 디지털 AGC부(33)의 일 실시예를 보인 상세 블록도로서, 전력 추정부(41), 비교기(42), 기준 전력값 발생기(43), 누산기(44), 및 연산부(45)로 구성된다.

상기 연산부(45)는 기준 전력값 발생기(43)의 기준 전력 값과 누산기(44)의 누적값을 더하는 가산기(46), 상기 A/D 변환부(32)에서 출력되는 디지털 실수 신호(I1)와 상기 가산기(46)의 출력 신호를 곱하는 제1 곱셈기(47), 및 상기 A/D 변환부(32)에서 출력되는 디지털 허수 신호(Q1)와 상기 가산기(46)의 출력 신호를 곱하는 제2 곱셈기(48)로 구성된다. 상기 제1, 제2 곱셈기(47,48)의 출력 신호(I2,Q2)는 서처와 트래커로 출력됨과 동시에 상기 전력 추정부(41)로 피드백된다.

이와 같이 구성된 본 발명의 일 실시예에서 튜너(31)는 안테나로 수신된 RF 신호들 중 특정 주파수의 RF 신호만을 튜닝하여 기저대역(Baseband)으로 변환하여 A/D 변환부(32)로 출력한다. 상기 A/D 변환부(32)는 입력되는 아날로그 신호를 디지털화하여 디지털 AGC부(33)로 출력한다.

상기 전력(power) 추정부(41)는 제1 곱셈기(47)에서 피드백되는 실수 신호(I2)와 허수 신호(Q2)를 각각 제곱한 후 더하여 순시 전력을 계산한다. 이렇게 계산된 순시 전력값은 비교기(42)로 출력된다.

상기 비교기(42)는 계산된 순시 전력과 기준 전력값 발생기(43)에서 발생된 기준 전력과의 차를 누산기(44)로 출력하여 누적시킨다. 상기 누산기(44)는 시스템이 동작하기 시작한 시점부터의 입력된 신호의 순시전력과 기준전력과의 차가 누적된 값이다. 이때 순시전력의 크기는 채널 상태에 따라 달라지며, 기준 전력의 크기 는 시스템 스펙에서 결정된다. 따라서 순시전력과 기준전력과의 차는 시간이 흐름에 따라 변하는 양(+) 또는 음(-)의 값을 갖는 수치로 순시전력의 크기에 의해 변한다.

상기 누산기(44)의 출력은 연산부(45)의 가산기(46)로 입력된다. 상기 가산기(46)는 누산기(44)의 누적값과 기준 전력값 발생기(23)에서 발생된 기준 전력값을 더하여 제1,제2 곱셈기(47,48)로 출력한다.

상기 제1 곱셈기(47)는 상기 A/D 변환부(32)에서 출력되는 디지털 실수 신호(I1)와 상기 가산기(46)의 출력 신호를 곱하여 디지털화된 실수 신호(I1)의 이득을 보상한 후 상기 전력 추정부(41)로 피드백함과 동시에 서처와 각 트래커로 출력한다. 또한 제2 곱셈기(48)는 상기 A/D 변환부(32)에서 출력되는 디지털 허수 신호(Q1)와 상기 가산기(46)의 출력 신호를 곱하여 디지털화된 허수 신호(Q1)의 이득을 보상한 후 상기 전력 추정부(41)로 피드백함과 동시에 서처와 각 트래커로 출력한다.

일반적으로 튜너가 셀프 AGC 기능을 수행할 수 있는 경우, 튜너에서 직접 A/D 변환부로 출력되는 신호의 레벨을 조절하기 때문에 상기된 도 2와 같은 구조의 아날로그 AGC가 더 이상 필요하지 않게 된다. 하지만 튜너에서 셀프 AGC 기능을 수행한다고 해도 시스템에서 요구하는 레벨은 사용자 또는 스펙에 따라 다르기 때문에 적용 시스템에 맞는 레벨로의 조정이 필수이다.

이를 위해 본 발명에서는 도 3, 도 4와 같은 디지털 AGC를 제안한다. 이때 튜너(31)는 셀프 AGC 기능을 포함하고 있다고 가정한다.

이때 셀프 AGC 기능을 갖는 튜너(31)에서 보상하지 못한 잔류 크기 변화를 상기 디지털 AGC부(33)에서 보상하여 출력 신호의 전압을 다시 원하는 레벨로 조절한다. 상기 디지털 AGC부(33)에서 레벨 조절된 신호는 서처와 각 핑거의 트래커로 출력된다. 따라서, 서처의 APC, 트래커와 같은 PLL 구조를 갖는 블록의 입력 신호 레벨을 일정하게 맞추어 주게 됨으로써, 타이밍 및 위상 에러 검출시에 입력 신호의 크기(Amplitude) 변화에 둔감하도록 만들어준다. 즉 입력 신호의 크기에 의한 영향을 감소시킬 수 있으므로, 보다 정확한 타이밍 및 위상 에러를 추출할 수 있게 되어 PLL 구조를 갖는 블록의 동작을 안정화시키고 신뢰도를 높일 수 있게 된다.

한편 본 발명은 다른 실시예로서, 아날로그 AGC와 디지털 AGC를 선택적으로 적용함으로써, 시스템을 보다 안정적이고 정확하게 동작시킬 수 있다.

도 5는 이러한 본 발명의 다른 실시예에 따른 AGC 장치가 구비된 위상 DMB 수신기의 개념적인 블록도를 나타내고 있다. 즉 튜너(31), A/D 변환부(32), 디지털 AGC부(33), 디먹스(51), 및 D/A 변환부(53)를 포함하여 구성된다. 이때 이득 조절부(52)를 추가할 수도 있다.

상기 디지털 AGC부(33)의 상세 구성은 도 4와 같다. 따라서 도 5에서, 상기된 도 4와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.

상기 튜너(31)의 출력은 A/D 변환부(32)로 입력되고, A/D 변환부(32)의 출력은 디지털 AGC부(33)로 입력된다. 상기 디지털 AGC부(33)의 출력은 서처와 각 핑거의 트래커로 입력되고 누산기(44)의 출력은 디먹스(51)로 입력된다. 상기 디먹스(51)는 선택 신호에 따라 디지털 AGC부(33)의 출력을 디지털 AGC부(33) 내 가산기(46)로 피드백시키거나 또는 D/A 변환부(53)로 제공한다. 상기 이득 조절부(52)는 디먹스(51)와 D/A 변환부(53)에 위치시킬 수 있다.

이와 같이 구성된 도 5에서는 디먹스(51)로 입력되는 ndagcen 신호에 따라 아날로그 AGC와 디지털 AGC를 선택적으로 적용하는데 있다. 상기 ndagcen 신호는 여러 가지 경우를 고려하여 I2C 등을 통해 발생할 수 있다.

본 발명에서는 튜너(31)에 셀프 AGC 기능이 있는 경우에는 누산기(44)의 출력이 디지털 AGC부(33)의 가산기(46)로 입력되고, 셀프 AGC 기능이 없는 경우에는 D/A 변환부(53)로 입력되도록 ndagcen 신호를 생성하는 것을 실시예로 한다.

상기 D/A 변환부(53)는 델타 & 시그마 변조기와 로우 패스 필터로 구성되며, 상세한 동작 설명은 상기된 도 2와 동일하므로 생략한다.

이때 상기 디지털 AGC부(33)는 A/D 변환부(32)에서 디지털화되어 출력된 신호의 이득을 조절하고, 이득이 조절된 신호는 서처와 각 핑거의 트래커로 제공된다. 또한 상기 D/A 변환부(53)는 튜너(31)에서 A/D 변환부(32)로 입력되는 신호의 이득을 조절한다. 이때 디지털 AGC부(33)의 D/A 변환부(53)는 ndagcen 신호에 따라 선택적으로 동작한다.

한편 본 발명은 상기 디지털 AGC부(33)와 D/A 변환부(53)를 동시에 동작시킬 수도 있다. 이 경우 디먹스(51)는 필요없어진다. 즉 누산기(44)의 출력은 디지털 AGC부(33)와 D/A 변환부(53)로 동시에 입력된다.

마찬가지로 상기 디지털 AGC부(33)는 A/D 변환부(32)에서 디지털화된 신호의 이득을 조절하고, 이득이 조절된 디지털화된 신호는 서처와 각 핑거의 트래커로 제공된다. 또한 상기 D/A 변환부(53)는 튜너(31)에서 A/D 변환부(32)로 입력되는 신호의 이득을 조절한다. 이때 디지털 AGC부(33)의 D/A 변환부(53)는 동시에 동작한다.

한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

상기에서 설명한 본 발명에 따른 이동형 방송 수신기 및 AGC 방법의 효과를 설명하면 다음과 같다.

첫째, A/D 변환부의 출력 신호에 대해 디지털 AGC를 수행함으로써, 서처의 APC, 트래커와 같은 PLL 구조를 갖는 블록의 입력 신호 레벨을 일정하게 맞출 수 있다. 따라서 입력 신호의 크기에 의한 영향을 감소시킬 수 있으므로, 보다 정확한 타이밍 및 위상 에러를 추출할 수 있게 되어 PLL 구조를 갖는 블록의 동작을 안정화시키고 신뢰도를 높일 수 있게 된다. 특히 튜너에 셀프 AGC 기능이 있는 경우에 효과적이다.

둘째, 아날로그 AGC와 디지털 AGC를 선택적으로 또는 동시에 수행함으로써, 수신기의 입력 레벨 및/또는 PLL 구조의 입력 전압을 일정한 레벨로 조절할 수 있으므로 시스템을 더욱 안정적이고 정확하게 동작시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (7)

1. 안테나를 통해 특정 채널의 신호를 수신하여 출력하는 튜너;

   상기 튜너에서 출력되는 아날로그 신호를 디지털화하는 A/D 변환부; 및

   상기 A/D 변환부에서 디지털화되어 출력되는 신호의 전력과 기 설정된 기준 전력과의 차를 누적한 후 그 누적값을 상기 A/D 변환부에서 출력되는 신호에 곱하여 이득을 조절하는 디지털 AGC부를 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기.
2. 제 1 항에 있어서, 상기 디지털 AGC부는

   상기 디지털 AGC부의 출력 신호로부터 순시 전력을 계산하는 전력 추정부;

   상기 전력 추정부에서 계산된 순시 전력과 기 설정된 기준 전력과의 차를 누산하는 비교 및 누산부; 그리고

   상기 비교 및 누산부의 출력과 상기 기준 전력을 더하고 그 결과에 상기 A/D 변환부의 출력을 곱하여 이득을 조절하는 연산부를 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기.
3. 제 1 항에 있어서,

   상기 누적값을 아날로그화한 후 상기 튜너로 피드백하여 A/D 변환부로 입력되는 신호의 이득을 조절하는 D/A 변환부를 더 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기.
4. 제 3 항에 있어서,

   상기 디지털 AGC부와 D/A 변환부 중 적어도 하나를 동작시키는 제어부를 더 포함하여 구성되는 것을 특징으로 하는 이동형 방송 수신기.
5. 제 3 항에 있어서, 상기 D/A 변환부는

   상기 누적값을 아날로그화하고 저역 부분만을 필터링한 후 튜너로 피드백하는 델타-시그마 변조 및 필터부로 구성되는 것을 특징으로 하는 이동형 방송 수신기.
6. 안테나를 통해 특정 채널의 신호를 수신하여 출력하는 튜너와, 상기 튜너에서 출력되는 신호를 디지털화하는 A/D 변환부를 포함하는 이동형 방송 수신기의 자동 이득 제어 방법에 있어서,

   (a) 피드백되는 디지털 신호의 순시 전력을 계산하는 단계;

   (b) 상기 순시 전력과 기 설정된 기준 전력과의 차를 누적하는 단계; 및

   (c) 상기 누적값을 상기 기준 전력과 더한 후 상기 A/D 변환부에서 출력되는 신호에 곱하여 이득을 조절한 후 상기 (a) 단계로 피드백하는 단계를 포함하여 이루어지는 것을 특징으로 하는 이동형 방송 수신기의 AGC 방법.
7. 제 6 항에 있어서,

   상기 누적값을 아날로그화한 후 상기 튜너로 피드백하여 A/D 변환부로 입력되는 신호의 이득을 조절하는 단계를 더 포함하는 것을 특징으로 하는 이동형 방송 수신기의 AGC 방법.

Images