KR100708528B1 - Tape carrier package and plasma display panel with the same - Google Patents

Tape carrier package and plasma display panel with the same Download PDF

Info

Publication number
KR100708528B1
KR100708528B1 KR1020050108211A KR20050108211A KR100708528B1 KR 100708528 B1 KR100708528 B1 KR 100708528B1 KR 1020050108211 A KR1020050108211 A KR 1020050108211A KR 20050108211 A KR20050108211 A KR 20050108211A KR 100708528 B1 KR100708528 B1 KR 100708528B1
Authority
KR
South Korea
Prior art keywords
tape carrier
carrier package
slit portion
metal wire
metal
Prior art date
Application number
KR1020050108211A
Other languages
Korean (ko)
Inventor
유세준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050108211A priority Critical patent/KR100708528B1/en
Application granted granted Critical
Publication of KR100708528B1 publication Critical patent/KR100708528B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

본 발명은 테이프 캐리어 패키지 및 이를 구비한 플라즈마 디스플레이 패널에 관한 것으로, 베이스 필름 위에 형성되는 신호 입력용 금속 배선 및 패널 연결용 금속 배선; 및 상기 신호 입력용 금속 배선 및 패널 연결용 금속 배선에 연결되는 반도체 칩을 포함하여 구성되며, 상기 베이스 필름은 신호 입력용 금속 배선의 말단과 패널 연결용 금속 배선의 말단 사이에 형성되는 제1슬릿(Slit)부; 및 상기 제1슬릿부와 패널 연결용 금속 배선의 말단 사이에 형성되는 제2슬릿부를 구비하며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성된다.The present invention relates to a tape carrier package and a plasma display panel having the same, comprising: a metal wire for signal input and a metal wire for panel connection formed on a base film; And a semiconductor chip connected to the metal wire for signal input and the metal wire for panel connection, wherein the base film includes a first slit formed between an end of the metal wire for signal input and an end of the metal wire for panel connection. (Slit) part; And a second slit portion formed between the first slit portion and an end of the panel metal wiring line, wherein the length of the second slit portion is smaller than the length of the first slit portion.

이러한 특징에 의해, 본 발명은 표시장치의 패널과 테이프 캐리어 패키지의 연결 부분에 도포되는 방습제가 슬릿부에 침투하여 노출된 금속 배선을 손상시키는 것을 방지할 수 있다.With this feature, the present invention can prevent the desiccant applied to the connection portion between the panel of the display device and the tape carrier package from penetrating into the slit portion and damaging the exposed metal wiring.

테이프 캐리어 패키지, 슬릿, 방습제 Tape Carrier Package, Slit, Desiccant

Description

테이프 캐리어 패키지 및 이를 구비한 플라즈마 디스플레이 패널{Tape Carrier Package And Plasma Display Panel With The Same}Tape Carrier Package And Plasma Display Panel With The Same}

도 1은 종래의 기술에 따른 테이프 캐리어 패키지의 개략적인 구성을 나타내는 평면도,1 is a plan view showing a schematic configuration of a tape carrier package according to the prior art;

도 2는 본 발명에 따른 테이프 캐리어 패키지의 제1실시예를 나타내는 평면도,2 is a plan view showing a first embodiment of a tape carrier package according to the present invention;

도 3은 본 발명에 따른 테이프 캐리어 패키지의 제1실시예를 나타내는 단면도,3 is a cross-sectional view showing a first embodiment of a tape carrier package according to the present invention;

도 4는 본 발명에 따른 테이프 캐리어 패키지의 제2실시예를 나타내는 평면도,4 is a plan view showing a second embodiment of a tape carrier package according to the present invention;

도 5는 본 발명에 따른 테이프 캐리어 패키지의 제3실시예를 나타내는 평면도,5 is a plan view showing a third embodiment of a tape carrier package according to the present invention;

도 6은 본 발명에 따른 테이프 캐리어 패키지에 사용되는 베이스 필름을 나타내는 평면도,6 is a plan view showing a base film used in the tape carrier package according to the present invention;

도 7a 내지 7e는 본 발명에 따른 테이프 캐리어 패키지의 일실시예의 제조수순을 나타내는 단면도이다.7A to 7E are cross-sectional views showing the manufacturing procedure of one embodiment of the tape carrier package according to the present invention.

***도면의 주요 부호의 설명****** Explanation of the Major Symbols in the Drawings ***

10 : 베이스 필름 11 : 패널 연결용 금속 배선10: base film 11: metal wiring for panel connection

12 : 신호 입력용 금속 배선 13 : 반도체 칩12 metal wiring for signal input 13 semiconductor chip

14 : 범프(Bump) 15 : 솔더 레지스트14 Bump 15 Solder Resist

16 : 절연부 17 : 제1슬릿부16: insulation 17: first slit

18 : 제2슬릿부 40 : 디바이스 홀18: second slit portion 40: device hole

41 : 이송용 홀41: transfer hole

본 발명은 테이프 캐리어 패키지 및 이를 구비한 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 표시장치의 패널과 테이프 캐리어 패키지의 연결부분에 도포되는 방습제가, 굽힘 특성을 좋게 하기 위하여 형성된 슬릿에 침투하는 것을 방지함으로써 테이프 캐리어 패키지의 금속 배선이 손상되는 것을 방지할 수 있는 테이프 캐리어 패키지 및 이를 구비한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a tape carrier package and a plasma display panel having the same, and more particularly, to prevent the desiccant applied to the connection portion between the panel of the display device and the tape carrier package from penetrating into the slit formed to improve bending characteristics. The present invention relates to a tape carrier package and a plasma display panel having the same, which can prevent the metal wiring of the tape carrier package from being damaged.

플라즈마 디스플레이 패널은 가스방전이라는 물리적 현상을 이용하여 화상을 표시하기 위한 것으로서 작게는 단일 디지트에서 크게는 2백만 화소를 갖는 대각선 1m 크기의 그래픽용 디스플레이에 이르기까지 광범위한 크기 범위를 갖는 표시 소자이며, 상업적 제품으로 성공을 거두고 있는 디스플레이 중의 하나이다.Plasma display panels are intended for displaying images using a physical phenomenon called gas discharge, which is a display device with a wide range of sizes ranging from a single digit to a diagonal 1m graphic display with a large size of 2 million pixels. It is one of the successful display products.

플라즈마 디스플레이 패널은 매우 강한 방전의 비선형성을 갖고 있어서, 점화전압 이하에서는 방전하지 않으므로 라인 수에 대한 제한이 없어 대형 제작이 가능하고 구동회로수를 줄이기 위한 다중화 기술을 이용할 수 있다. 또한 통상의 음극선관에 비하여 장수명이며 휘도와 휘도 효율이 높고 구조가 간단하며 제작이 용이한 점 등의 여러가지 장점을 갖고 있다. 이러한 장점으로 플라즈마 디스플레이 패널은 정보사회의 급신장에 따라 그 수요가 급증하고 있다.Since the plasma display panel has a very strong non-linearity of discharge, it does not discharge below the ignition voltage, so there is no limitation on the number of lines, so that a large size can be manufactured and a multiplexing technique for reducing the number of driving circuits can be used. In addition, it has a number of advantages, such as long life, high brightness, high brightness efficiency, simple structure, and easy fabrication, compared to a conventional cathode ray tube. With these advantages, the demand for plasma display panels is increasing rapidly according to the rapid growth of the information society.

플라즈마 디스플레이 패널은 방전셀에 인가하는 구동전압의 형식에 따라 교류형과 직류형으로 나누어지는데, 널리 사용되는 것은 교류형으로서, 교류형에 대하여 좀더 상세히 설명하면, 각 유지 전극들이 유전체층 및 보호층에 의하여 방전층과 분리되어서 방전 현상시 발생되는 하전입자들을 상기 전극들이 흡수하지 않고 벽전하를 형성하게 되며 이 벽전하를 이용하여 다음 방전을 일으키도록 형성된 것이다.The plasma display panel is divided into an AC type and a DC type according to the type of driving voltage applied to the discharge cell. The AC type is widely used. When the AC type is described in more detail, each of the sustain electrodes is formed on the dielectric layer and the protective layer. As a result, the electrodes are separated from the discharge layer to form the wall charges without absorbing the charged particles generated during the discharge phenomenon, and the next discharge is formed by using the wall charges.

일반적인 플라즈마 디스플레이 패널은 하부기판과, 상기 하부위에 형성된 어드레스 전극과, 이 어드레스 전극이 형성된 하부기판 위에 형성된 유전체층과, 이 유전체층 상에 형성되어 방전거리를 유지시키고 셀간의 전기적 광학적 크로스 토크(Cross Talk)를 방지하는 격벽과, 상기 격벽이 형성된 하판과 결합되며 상기 어드레스 전극과 직교하도록 소정의 패턴의 유지 전극쌍과 버스 전극쌍이 하면에 형성된 상부 기판을 구비하여 구성된다. 상기 유지 전극쌍은 빛의 투과를 위하여 투명전극이 사용되며 투명전극의 높은 저항을 보상하기 위한 버스 전극이 접합된 형태가 일반적이다. 상기 격벽에 의해 구획된 방전공간 내의 적어도 일측에는 형광체층이 형성되고, 상기 상부의 하면에는 전극들이 매립되는 유전체층과 보호막이 형성된다. 상기 방전공간에는 네온(Ne), 크세논(Xe) 등이 혼합된 방전가스가 주입된다.A typical plasma display panel includes a lower substrate, an address electrode formed on the lower substrate, a dielectric layer formed on the lower substrate on which the address electrode is formed, and a dielectric layer formed on the dielectric layer to maintain a discharge distance and to provide electro-optic cross talk between cells. And an upper substrate coupled to the lower plate on which the barrier ribs are formed, and the sustain electrode pair and the bus electrode pair of a predetermined pattern formed on a lower surface thereof so as to be orthogonal to the address electrode. In the sustain electrode pair, a transparent electrode is used to transmit light, and a bus electrode is generally bonded to compensate for the high resistance of the transparent electrode. A phosphor layer is formed on at least one side of the discharge space partitioned by the partition wall, and a dielectric layer and a protective film on which the electrodes are embedded are formed on the lower surface of the upper portion. The discharge space is injected with a discharge gas mixed with neon (Ne), xenon (Xe) and the like.

이러한 플라즈마 디스플레이 패널에 있어서, 플라즈마 디스플레이 패널에 형성된 전극은 FPC(Flexible Circuit Board)를 통해 구동 회로와 전기적으로 연결되고, 상기 FPC에는 패널의 화소에 선택적으로 벽전압을 형성하도록 구동 회로에서 제어되는 신호에 따라 어드레스 전압을 인가하는 드라이버 IC가 형성된다.In such a plasma display panel, an electrode formed on the plasma display panel is electrically connected to a driving circuit through a flexible circuit board (FPC), and the signal is controlled by the driving circuit to selectively form a wall voltage on the pixels of the panel. As a result, a driver IC for applying an address voltage is formed.

이와 같이, FPC와 드라이버 IC를 이용하여 전압 인가 구조로 널리 사용되어 온 것으로는, 드라이버 IC가 PCB(Printed Circuit Board) 위에 실장된 COB(Chip On Board), FPC를 구성하는 필름 상에 드라이버 IC가 직접 실장된 COF(Chip On Film) 등이 있다.As such, the FPC and the driver IC have been widely used as a voltage application structure.The driver IC is mounted on a PCB (Chip On Board) mounted on a PCB (Printed Circuit Board) and a film forming the FPC. Directly mounted chip on film (COF).

상기 드라이버 IC는 신호 입력부 및 패널 연결부와 금속 배선으로 연결되는데, COF 구조에서는 금속 배선 상에 IC칩을 본딩할 수 있는 최소 피치가 60㎛인데 반해, 테이프 캐리어 패키지 구조에서는 최소 피치가 40㎛이하이기 때문에, 동일 크기의 IC칩에서 출력핀수를 증가시킬 수 있다는 점에서 테이프 캐리어 패키지가 유리할 뿐만 아니라, 제조 공정 면에서도 테이프 캐리어 패키지가 유리하기 때문에, 최근에는 전압 인가 구조가 COF에서 점차 테이프 캐리어 패키지로 바뀌고 있다.The driver IC is connected to the signal input part and the panel connection part by metal wiring. In the COF structure, the minimum pitch for bonding the IC chip on the metal wiring is 60 μm, whereas in the tape carrier package structure, the minimum pitch is 40 μm or less. Therefore, not only is the tape carrier package advantageous in that the number of output pins can be increased in the same size IC chip, but also in the manufacturing process, the tape carrier package is advantageous. It's changing.

도 1은 종래의 기술에 따른 플라즈마 디스플레이 패널용 테이프 캐리어 패키지의 형상을 개략적으로 나타낸 것이다. 도시된 바와 같이, 상기 테이프 캐리어 패키지는 플라즈마 디스플레이 패널(100)과 연결되는 패널 연결용 금속 배선(210)과 구동 신호가 입력되는 신호 입력용 금속 배선(220)이 형성된 베이스 필름(200); 및 드라이버 IC(230)를 포함하여 구성된다. 또, 상기 테이프 캐리어 패키지는 구부러진 형태로 패널 및 구동 회로에 연결되므로, 밴딩 슬릿(240, 250)을 구비하며, 구동 회로와의 연결이 용이하도록 돌출부(260)를 구비한다.1 schematically illustrates a shape of a tape carrier package for a plasma display panel according to the related art. As shown in the drawing, the tape carrier package includes: a base film 200 on which a metal line 210 for panel connection connected to the plasma display panel 100 and a metal line 220 for signal input through which a driving signal is input; And a driver IC 230. In addition, since the tape carrier package is bent and connected to the panel and the driving circuit, the tape carrier package includes the bending slits 240 and 250 and the protrusion 260 to facilitate the connection with the driving circuit.

플라즈마 디스플레이 패널의 전극과 테이프 캐리어 패키지의 패널 연결용 금속 배선은 이방성 도전막(Anisotropic Conductive Film)에 의해 전기적으로 본딩되고, 구동 회로와 테이프 캐리어 패키지의 연결 단자부는 암수 결합식의 커넥터에 의해 전기적으로 연결된다. 테이프 캐리어 패키지는 종래의 COF와 유사한 구조를 가지면서 제조 비용 절감의 측면에서 유리하다. The metal wiring for connecting the electrodes of the plasma display panel and the panel of the tape carrier package is electrically bonded by an anisotropic conductive film, and the connection terminal of the driving circuit and the tape carrier package is electrically connected by a male and female connector. Connected. The tape carrier package is advantageous in terms of manufacturing cost while having a structure similar to a conventional COF.

상기 테이프 캐리어 패키지와 플라즈마 디스플레이 패널의 전극의 연결 부위는 열 압착에 의해 고정되는데, 압착된 후 습기가 연결 부위에 침투하여 전극 등을 손상시키는 것을 방지하기 위하여, 연결 부위에 방습제를 도포하는 것이 일반적이다.The connection portion between the tape carrier package and the electrode of the plasma display panel is fixed by thermal compression. In order to prevent moisture from penetrating into the connection portion and damaging the electrode, it is common to apply a desiccant to the connection portion. to be.

상기 도포제는 가까운 밴딩 슬릿(240)에 침범하는 경우가 많은데, 방습제가 경화되면 상당히 높은 강도를 가지게 된다. 따라서, 슬릿부에 노출된 금속 배선에 응력이 작용하게 되고, 이는 금속 배선이 절단되는 등, 금속 배선의 손상을 가져오는 원인중 하나이다.The coating agent often invades the close banding slit 240, but when the desiccant is cured, it will have a considerably high strength. Therefore, stress acts on the metal wiring exposed to the slit part, which is one of the causes of damage to the metal wiring, such as the metal wiring is cut.

따라서, 상기의 문제점을 해결함으로써, 방습제에 의한 금속 배선의 손상을 방지할 수 있는 구조의 테이프 캐리어 패키지의 개발이 필요하다.Therefore, by solving the above problems, it is necessary to develop a tape carrier package having a structure capable of preventing damage to the metal wiring by the desiccant.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 표시장치의 패널과 테이프 캐리어 패키지의 연결부분에 도포되는 방습제가, 굽힘 특성을 좋게 하기 위하여 형성된 슬릿에 침투하는 것을 방지함으로써 테이프 캐리어 패키지의 금속 배선이 손상되는 것을 방지할 수 있는 테이프 캐리어 패키지 및 이를 구비한 플라즈마 디스플레이 패널을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the metal wiring of the tape carrier package is prevented by preventing the moisture absorbent applied to the connection portion between the panel of the display device and the tape carrier package from penetrating into the slit formed to improve bending characteristics. An object of the present invention is to provide a tape carrier package capable of preventing damage and a plasma display panel having the same.

본 발명은 베이스 필름 위에 형성되는 신호 입력용 금속 배선 및 패널 연결용 금속 배선; 및 상기 신호 입력용 금속 배선 및 패널 연결용 금속 배선에 연결되는 반도체 칩을 포함하여 구성되며, 상기 베이스 필름은 신호 입력용 금속 배선의 말단과 패널 연결용 금속 배선의 말단 사이에 형성되는 제1슬릿(Slit)부; 및 상기 제1슬릿부와 패널 연결용 금속 배선의 말단 사이에 형성되는 제2슬릿부를 구비하며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성되는 테이프 캐리어 패키지다.The present invention provides a metal wire for signal input and a metal wire for panel connection formed on a base film; And a semiconductor chip connected to the metal wire for signal input and the metal wire for panel connection, wherein the base film includes a first slit formed between an end of the metal wire for signal input and an end of the metal wire for panel connection. (Slit) part; And a second slit portion formed between the first slit portion and an end of the panel metal wiring line, wherein the length of the second slit portion is smaller than the length of the first slit portion.

또, 상기 각 금속 배선의 일부를 덮는 솔더 레지스트; 및 상기 반도체 칩의 일부를 덮는 절연부를 더 포함하는 것을 특징으로 하는 테이프 캐리어 패키지다.Moreover, the soldering resist which covers a part of said each metal wiring; And an insulating part covering a portion of the semiconductor chip.

또, 상기 베이스 필름은 폴리이미드 수지 또는 에폭시 수지로 이루어진 것을 특징으로 하는 테이프 캐리어 패키지다.In addition, the base film is a tape carrier package, characterized in that made of a polyimide resin or an epoxy resin.

또, 상기 각 금속 배선은 접착제를 사용하여 베이스 필름에 부착된 것을 특징으로 하는 테이프 캐리어 패키지다.In addition, the metal wiring is a tape carrier package, characterized in that attached to the base film using an adhesive.

또, 상기 반도체 칩과 각 금속 배선은 범프로 연결된 것을 특징으로 하는 테 이프 캐리어 패키지다.In addition, the semiconductor chip and each metal wiring is a tape carrier package, characterized in that connected to the bump.

또, 상기 각 금속 배선의 반도체 칩과 연결되는 부분은 금 또는 주석으로 도금된 것을 특징으로 하는 테이프 캐리어 패키지다.In addition, the portion connected to the semiconductor chip of each metal wiring is a tape carrier package, characterized in that plated with gold or tin.

또, 상기 반도체 칩은 제1슬릿부와 제2슬릿부의 사이에 형성된 것을 특징으로 하는 테이프 캐리어 패키지다.The semiconductor chip is a tape carrier package which is formed between the first slit portion and the second slit portion.

또, 상기 반도체 칩은 제1슬릿부와 신호 입력용 금속 배선의 말단 사이에 형성된 것을 특징으로 하는 테이프 캐리어 패키지다.The semiconductor chip is a tape carrier package which is formed between a first slit portion and an end of a signal input metal wiring.

또, 상기 각 슬릿부는 복수의 슬릿으로 이루어지는 것을 특징으로 하는 테이프 캐리어 패키지다.The slit portion is a tape carrier package, characterized in that it comprises a plurality of slits.

또, 상기 제2슬릿부의 길이는 제1슬릿부의 길이의 0.7 내지 0.9배인 것을 특징으로 하는 테이프 캐리어 패키지다.In addition, the length of the second slit portion is a tape carrier package, characterized in that 0.7 to 0.9 times the length of the first slit portion.

또, 하부 기판, 하부 기판 위에 형성된 어드레스 전극, 하부유전체층, 격벽, 형광체층을 포함하는 하부 구조물; 상부 기판, 상부 기판 아래에 형성된 유지 전극, 버스 전극, 상부 유전체층, 보호막을 포함하며, 어드레스 전극과 유지 전극이 직교하도록 상기 하부 구조물과 결합된 상부 구조물; 및 상기 유지 전극 또는 어드레스 전극과 전기적으로 연결된 상기 테이프 캐리어 패키지를 포함하여 구성되는 플라즈마 디스플레이 패널이다.In addition, a lower structure including a lower substrate, an address electrode formed on the lower substrate, a lower dielectric layer, a partition wall, a phosphor layer; An upper structure including an upper substrate, a sustain electrode formed under the upper substrate, a bus electrode, an upper dielectric layer, and a passivation layer, the upper structure coupled to the lower structure such that the address electrode and the sustain electrode are orthogonal to each other; And the tape carrier package electrically connected to the sustain electrode or the address electrode.

또, 상기 유지 전극 또는 어드레스 전극과 전기적으로 연결된 테이프 캐리어 패키지는, 이방성 도전 필름을 통하여 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널이다.In addition, the tape carrier package electrically connected to the sustain electrode or the address electrode is a plasma display panel, which is connected via an anisotropic conductive film.

또, 상기 테이프 캐리어 패키지와 유지 전극 또는 어드레스 전극이 연결되는 부분에는 방습제가 도포되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널이다.In addition, the plasma display panel is characterized in that a desiccant is applied to a portion where the tape carrier package is connected to the sustain electrode or the address electrode.

또, 상기 방습제는 아크릴계 수지인 것을 특징으로 하는 플라즈마 디스플레이 패널이다.The desiccant is a plasma display panel, which is an acrylic resin.

이하에서는 첨부된 도면을 참고로 하여 본 발명의 기술적 특징을 상세하게 설명하기로 한다. Hereinafter, with reference to the accompanying drawings will be described in detail the technical features of the present invention.

도 2는 본 발명에 따른 테이프 캐리어 패키지의 제1실시예를 나타내는 평면도로서, 베이스 필름(10) 위에 형성되는 신호 입력용 금속 배선(12) 및 패널 연결 용 금속 배선(11); 및 상기 신호 입력용 금속 배선 및 패널 연결용 금속 배선에 연결되는 반도체 칩(13)을 포함하여 구성되며, 상기 베이스 필름(10)은 신호 입력용 금속 배선의 말단과 패널 연결용 금속 배선의 말단 사이에 형성되는 제1슬릿부(17); 및 상기 제1슬릿부와 패널 연결용 금속 배선의 말단 사이에 형성되는 제2슬릿부(18)를 구비하며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성된다.FIG. 2 is a plan view showing a first embodiment of the tape carrier package according to the present invention, wherein the signal input metal wiring 12 and the panel connection metal wiring 11 formed on the base film 10; And a semiconductor chip 13 connected to the metal wire for signal input and the metal wire for panel connection, wherein the base film 10 is disposed between an end of the metal wire for signal input and an end of the metal wire for panel connection. A first slit portion 17 formed in the first slit portion 17; And a second slit portion 18 formed between the first slit portion and the end of the metal wire for panel connection, wherein the length of the second slit portion is smaller than the length of the first slit portion.

도 3은 상기 테이프 캐리어 패키지의 단면도로서, 도시된 바와 같이, 신호 입력용 금속 배선(12) 및 패널 연결용 금속 배선(11)은 범프(Bump)(14)에 의해 반도체 칩(13)과 전기적으로 연결되어 있으며, 상기 반도체 칩을 보호하고 고정시키기 위한 절연부(16)가 형성된다. 말단 부분을 제외한 나머지 부분의 금속 배선은 솔더 레지스트(15)로 감싸진다 .3 is a cross-sectional view of the tape carrier package, and as shown, the metal wire 12 for signal input and the metal wire 11 for panel connection are electrically connected to the semiconductor chip 13 by a bump 14. Insulated portion 16 is formed to protect and fix the semiconductor chip. The metal wirings of the remaining portions except the end portions are wrapped with the solder resist 15.

상기 패널 연결용 금속 배선(11)의 말단은 플라즈마 디스플레이 패널의 전극과 전기적으로 연결되어 전극이 구동되도록 한다. 패널 연결용 금속 배선은 신호 입력용 금속 배선보다 배선 수가 많기 때문에, 패널 연결용 금속 배선은 신호 입력용 금속 배선에 비해 폭이 좁다. 상기 테이프 캐리어 패키지의 패널 연결용 금속 배선은 표시 장치 패널의 연결부와 연결되는데, 이방성 도전 필름(Anisotropic Conductive Film) 또는 도전성 접착제를 통하여 연결하는 방법이 주로 사용된다. 보다 상세하게는 패널 연결용 금속 배선에 이방성 도전 필름 또는 도전성 접착제를 도포한 다음, 플라즈마 디스플레이 패널의 연결부와 얼라인을 맞추어 접합하고, 상기 연결 부분을 가열 가압하여 본딩한다. An end of the panel connection metal line 11 is electrically connected to an electrode of the plasma display panel to drive the electrode. Since the metal wiring for panel connection has more wirings than the metal wiring for signal input, the metal wiring for panel connection is narrower than the metal wiring for signal input. The metal wiring for panel connection of the tape carrier package is connected to the connection portion of the display device panel, and a method of connecting through an anisotropic conductive film or a conductive adhesive is mainly used. More specifically, an anisotropic conductive film or a conductive adhesive is applied to the metal wire for panel connection, and then bonded and aligned with the connection part of the plasma display panel, and the connection part is heated and pressed to bond.

상기 신호 입력용 금속 배선(12)의 말단은 회로인쇄기판에 설계된 구동회로와 연결된다. 신호 입력용 금속 배선은 패널 연결용 금속 배선과 달리, 암수 커넥터의 형식으로 구동회로와 연결된다.An end of the signal input metal line 12 is connected to a driving circuit designed on a circuit printed board. The metal wire for signal input is connected to the drive circuit in the form of a male and female connector, unlike the metal wire for panel connection.

또, 상기 신호 입력부 및 패널 연결부의 금속 배선은 전기 전도도 및 경제성을 고려하였을 때, 구리로 이루어지는 것이 바람직하다. In addition, the metal wiring of the signal input unit and the panel connection unit is preferably made of copper in consideration of electrical conductivity and economy.

상기 베이스 필름(10)은 합성 수지로 이루어지며, 특히 내열성이 높은 폴리이미드계 수지 또는 에폭시 수지로 이루어지는 것이 바람직하다. The base film 10 is made of synthetic resin, and particularly preferably made of polyimide resin or epoxy resin having high heat resistance.

테이프 캐리어 패키지는 공간 배치의 효율상, 구부러진 형태로 표시장치의 패널 및 회로인쇄기판에 연결되는데, 상기 베이스 필름에는 테이프 캐리어 패키지의 굽힘 특성을 좋게 하기 위한 슬릿부가 형성되어 있으며, 'ㄷ'자로 구부러지기 위해서는 2개의 굴곡부가 필요하므로 제1슬릿부 및 제2슬릿부를 구비한다. The tape carrier package is connected to the panel of the display device and the printed circuit board in a bent form for the efficiency of the space layout. The base film is formed with a slit portion for improving the bending characteristics of the tape carrier package. Since two bends are required for holding, the first slits and the second slits are provided.

전술하였듯이, 테이프 캐리어 패키지와 표시장치의 패널의 연결부는 방습제가 도포되고, 연결부에 가까운 슬릿에 이러한 방습제가 침투하여 금속 배선을 손상할 염려가 있다. 본 발명에 따른 테이프 캐리어 패키지는 신호 입력용 금속 배선의 말단과 패널 연결용 금속 배선의 말단 사이에 형성되는 제1슬릿부와, 제1슬릿부 와 패널 연결용 전극 배선 말단에 형성되어 있는 제2슬릿부를 구비하고, 제2슬릿부의 길이(W2)를 제1슬릿부의 길이(W1)보다 작게 형성함으로써, 방습제의 침투 가능성을 줄일 수 있다. 특히, 방습제가 많이 도포되어 침투 가능성이 큰 부분은 도포가 시작되고 끝나는 양단부분이라는 점을 고려할 때, 본 발명에서와 같이, 제2슬릿부의 길이를 짧게 하는는 것으로 충분히 효과를 얻을 수 있다.As described above, a desiccant is applied to the connection portion between the tape carrier package and the panel of the display device, and the desiccant may penetrate into the slit close to the connection portion to damage the metal wiring. A tape carrier package according to the present invention includes a first slit portion formed between an end of a signal input metal wiring and an end of a panel wiring metal wiring, and a second slit formed at the end of the first slit portion and an electrode wiring for panel connection. By providing a slit part and forming the length W2 of a 2nd slit part smaller than the length W1 of a 1st slit part, the possibility of penetration of a desiccant can be reduced. In particular, considering that the part where the desiccant is largely penetrated and the possibility of penetration is both ends of the start and end of the application, the effect can be sufficiently obtained by shortening the length of the second slit part as in the present invention.

상기 제2슬릿부의 길이(W2)는 제1슬릿부의 길이(W1)의 0.9 내지 0.7배 정도인 것이 바람직하다. 제2슬릿부의 길이가 그 이하로 짧아지는 경우에는 굽힘 특성의 저하가 현저하다.The length W2 of the second slit portion is preferably about 0.9 to 0.7 times the length W1 of the first slit portion. When the length of the second slit portion becomes shorter than that, a decrease in the bending characteristic is remarkable.

상기 신호 입력용 금속 배선(12) 및 패널 연결용 금속 배선(11)은 범프(!4)를 통하여 반도체 칩과 전기적으로 연결된다. 범프를 통하여 반도체 칩과 각 전극을 연결하는 것은 테이프 캐리어 패키지의 제조 공정을 간단하게 하며, 전극의 간격을 감소시켜 테이프 캐리어 패키지의 소형화를 달성하는 데 도움이 된다.The signal input metal wire 12 and the panel connection metal wire 11 are electrically connected to the semiconductor chip through bumps! 4. Connecting the semiconductor chip and each electrode through the bumps simplifies the manufacturing process of the tape carrier package and helps to reduce the spacing of the electrodes to achieve miniaturization of the tape carrier package.

도 4는 본 발명에 따른 테이프 캐리어 패키지의 제2실시예를 나타내는 평면도로서, 베이스 필름(10) 위에 형성되는 신호 입력용 금속 배선(12) 및 패널 연결용 금속 배선(11); 및 상기 신호 입력용 금속 배선 및 패널 연결용 금속 배선에 연결되는 반도체 칩(13)을 포함하여 구성되며; 상기 베이스 필름(10)은 신호 입력용 금속 배선의 말단과 패널 연결용 금속 배선의 말단 사이에 형성되는 제1슬릿부(17); 및 상기 제1슬릿부와 패널 연결용 금속 배선의 말단 사이에 형성되는 제2슬 릿부(18)를 구비하며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성되고, 각 슬릿부는 나란히 배열된 슬릿쌍으로 이루어진다.4 is a plan view showing a second embodiment of the tape carrier package according to the present invention, wherein the signal input metal wiring 12 and the panel connection metal wiring 11 formed on the base film 10; And a semiconductor chip (13) connected to the signal input metal wiring and the panel connection metal wiring; The base film 10 may include a first slit portion 17 formed between an end of the signal wire and an end of the panel wire; And a second slit portion 18 formed between the first slit portion and an end of the metal wire for panel connection, wherein the length of the second slit portion is smaller than the length of the first slit portion, and each slit portion is side by side. It consists of arranged slit pairs.

상기 실시예의 경우, 방습제가 침투할 수 있는 면적을 더 줄임으로써, 방습제의 침투 가능성을 더욱 줄일 수 있다. In the case of the above embodiment, by further reducing the area that the desiccant can penetrate, it is possible to further reduce the likelihood of penetration of the desiccant.

도 5는 본 발명에 따른 테이프 캐리어 패키지의 제2실시예를 나타내는 평면도로서, 베이스 필름(10) 위에 형성되는 신호 입력용 금속 배선(12) 및 패널 연결용 금속 배선(11); 및 상기 신호 입력용 금속 배선 및 패널 연결용 금속 배선에 연결되는 반도체 칩(13)을 포함하여 구성되며, 상기 베이스 필름(10)은 신호 입력용 금속 배선의 말단과 패널 연결용 금속 배선의 말단 사이에 형성되는 제1슬릿부(17); 및 상기 제1슬릿부와 패널 연결용 금속 배선의 말단 사이에 형성되는 제2슬릿부(18)를 구비하며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성되고, 각 슬릿부는 나란히 배열된 슬릿쌍으로 이루어지며, 상기 제1슬릿부(17)와 제2슬릿부(18) 사이에 반도체 칩(13)이 위치한다.FIG. 5 is a plan view showing a second embodiment of the tape carrier package according to the present invention, wherein the signal input metal wiring 12 and the panel connection metal wiring 11 formed on the base film 10; And a semiconductor chip 13 connected to the metal wire for signal input and the metal wire for panel connection, wherein the base film 10 is disposed between an end of the metal wire for signal input and an end of the metal wire for panel connection. A first slit portion 17 formed in the first slit portion 17; And a second slit portion 18 formed between the first slit portion and an end of the metal wire for panel connection, wherein the length of the second slit portion is smaller than the length of the first slit portion, and each slit portion is side by side. The semiconductor chip 13 is positioned between the first slit portion 17 and the second slit portion 18.

테이프 캐리어 패키지에 있어서, 반도체 칩은 제1슬릿부와 신호 입력용 금속 배선의 말단 사이에 위치할 수 있으나, 그 구성은 변형가능한 것이며, 본 실시예에서와 같이, 제1슬릿부와 제2슬릿부 사이에 위치할 수도 있다.In the tape carrier package, the semiconductor chip may be located between the first slit portion and the terminal of the signal input metal wiring, but the configuration thereof is deformable, and as in this embodiment, the first slit portion and the second slit It may be located between the parts.

이하에서는 첨부된 도면을 참조로 하여 본 발명에 따른 테이프 캐리어 패키지의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a tape carrier package according to the present invention will be described with reference to the accompanying drawings.

도 7a 내지 7e는 본 발명에 따른 플라즈마 디스플레이 패널용 테이프 캐리어 패키지의 제조방법의 일실시예를 나타내는 단면도로서, 디바이스 홀, 제1슬릿부 및 제2슬릿부를 구비하며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성된 베이스 필름 위에 금속막을 형성하는 단계; 상기 금속막을 식각하여 패널 연결용 금속 배선 및 신호 입력용 금속 배선을 형성하는 단계; 상기 각 금속 배선의 일부 위에 솔더 레지스트를 형성하는 단계; 상기 각 금속 배선과 반도체 칩이 범프를 통하여 전기적으로 연결되도록, 디바이스 홀에 반도체 칩을 실장하는 단계 및 상기 반도체 칩과 금속 배선의 연결부분 및 각 금속 배선의 일부를 감싸도록 절연부를 형성하는 단계를 포함하여 이루어지며, 상기 신호 입력 금속 배선의 전극은 말단의 폭이 나머지 부분보다 크도록 형성한다.7A to 7E are cross-sectional views showing an embodiment of a method of manufacturing a tape carrier package for a plasma display panel according to the present invention, which includes a device hole, a first slit portion and a second slit portion, wherein the length of the second slit portion is Forming a metal film on the base film formed smaller than the length of the first slit portion; Etching the metal film to form a metal wire for panel connection and a metal wire for signal input; Forming a solder resist on a portion of each of the metal wires; Mounting a semiconductor chip in a device hole such that each metal wiring and the semiconductor chip are electrically connected through bumps, and forming an insulating part to surround a connection portion of the semiconductor chip and the metal wiring and a part of each metal wiring; The electrode of the signal input metal wiring is formed so that the width of the terminal is larger than the rest.

먼저, 디바이스 홀(40), 제1슬릿부(미도시) 및 제2슬릿부(미도시)를 구비하며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성된 베이스 필름(10) 위에 금속막(20)을 형성한다(도 7a). 상기 베이스 필름은 사용하기 편리하도록 롤에 감겨있는 것이 일반적이다. First, a device hole 40, a first slit portion (not shown) and a second slit portion (not shown) are provided, and the length of the second slit portion is formed on the base film 10 smaller than the length of the first slit portion. The metal film 20 is formed (FIG. 7A). The base film is generally wound on a roll so as to be convenient for use.

도 6에 도시된 바와 같이, 본 실시예에서 상기 디바이스 홀(40)은 제1슬릿부(17)의 외측에 형성되어 있으나, 제1슬릿부(17)와 제2슬릿부(18)의 사이에 형성될 수도 있다. 상기 디바이스 홀 및 슬릿의 형성 방법은 공지된 것이므로, 이에 대한 구체적인 설명은 생략하기로 한다. 이 외에도, 베이스 필름의 양측에는 필름의 이송을 돕는 이송용 홀(41)이 형성된다. As shown in FIG. 6, in the present embodiment, the device hole 40 is formed outside the first slit portion 17, but between the first slit portion 17 and the second slit portion 18. It may be formed in. Since the method for forming the device holes and slits is well known, a detailed description thereof will be omitted. In addition to this, both sides of the base film are formed with a transport hole 41 to assist the transport of the film.

상기 금속막(20)의 재질로는 전기 전도도 및 경제성을 고려하였을 때, 구리막을 사용하는 것이 바람직하다. 상기 금속막은 베이스 필름이 아닌 다른 곳에서 형성한 다음, 접착제 등을 이용하여 베이스 필름 위에 부착시키는 방법이 사용될 수 있으며, 다른 방법으로는 베이스 필름 위에 스퍼터링(Sputtering)하는 방법이 사용될 수도 있다. As a material of the metal film 20, in consideration of electrical conductivity and economic efficiency, it is preferable to use a copper film. The metal film may be formed at a place other than the base film, and then attached to the base film using an adhesive, or the like, and may be sputtered onto the base film.

다음으로, 상기 금속막을 식각하여 패널 연결용 금속 배선 및 신호 입력용 금속 배선을 형성한다. 보다 구체적으로는, 상기 패널 연결 금속 배선 및 신호 입력 금속 배선을 형성하는 단계는, 상기 금속막 위에 포토 레지스트를 형성하고, 디바이스 홀에 대응하는 금속막 아래에 식각 레지스트를 형성하는 단계; 상기 포토 레지스트를 노광, 현상하여 포토 레지스트 패턴을 형성하는 단계; 및 상기 포토 레지스트 패턴이 형성되지 않은 금속막을 식각하여 전극을 형성하고, 포토 레지스트 패턴 및 식각 레지스트를 제거하는 단계를 포함하여 이루어진다.Next, the metal film is etched to form a metal wire for panel connection and a metal wire for signal input. More specifically, the forming of the panel connection metal line and the signal input metal line may include forming a photoresist on the metal layer and forming an etch resist under the metal layer corresponding to the device hole; Exposing and developing the photoresist to form a photoresist pattern; And forming an electrode by etching the metal film on which the photoresist pattern is not formed, and removing the photoresist pattern and the etching resist.

먼저, 상기 금속막(20) 위에 포토 레지스트(30)를 형성하고, 식각 물질이 디바이스 홀(40)을 통하여 다른 부분에 손상을 가하지 않도록 디바이스 홀에 대응하는 금속막 아래에 식각 레지스트(35)를 형성한다(도 7b). First, the photoresist 30 is formed on the metal film 20, and the etching resist 35 is disposed under the metal film corresponding to the device hole so that the etching material does not damage other portions through the device hole 40. To form (FIG. 7B).

다음으로, 상기 포토 레지스트를 노광, 현상하여 포토 레지스트 패턴을 형성한다(미도시). 상기 포토 레지스트의 노광은 마스크를 통하여 자외선을 조사함으로써 이루어지며, 노광 부위의 포토 레지스트는 가교 결합을 형성함으로써 알칼리 현상액에 의해 제거되지 않고 잔존하여 포토 레지스트 패턴을 형성하게 된다. Next, the photoresist is exposed and developed to form a photoresist pattern (not shown). Exposure of the photoresist is performed by irradiating ultraviolet rays through a mask, and the photoresist of the exposed portion remains cross-linked to form a photoresist pattern without being removed by the alkaline developer.

다음으로, 상기 포토 레지스트 패턴이 형성되지 않은 금속막을 식각하여 전극을 형성하고, 포토 레지스트 패턴(30) 및 식각 레지스트(35)를 제거함으로써, 패널 연결용 금속 배선(11) 및 신호 입력용 금속 배선(12)을 형성한다(도 7c). Next, an electrode is formed by etching the metal film on which the photoresist pattern is not formed, and the photoresist pattern 30 and the etching resist 35 are removed, thereby forming the panel wiring metal wiring 11 and the signal input metal wiring. (12) is formed (FIG. 7C).

다음으로, 상기 각 금속 배선의 일부 위에 솔더 레지스트(15)를 형성하고(도 7d), 상기 각 금속 배선(11, 12)과 반도체 칩(13)이 전기 전도도가 높은 재질의 범프(14)를 통하여 전기적으로 연결되도록, 디바이스 홀(40)에 반도체 칩을 실장한 다음, 상기 반도체 칩(13) 및 금속 배선(11, 12)을 보호하고 위치를 안정적으로 고정하기 위하여, 상기 반도체 칩과 금속 배선의 연결부분 및 각 금속 배선의 일부를 감싸도록 절연부(16)를 형성한다(도 7e). 절연부가 형성되지 않음으로써, 외부로 드러나게된 금속 배선이 패널 및 회로인쇄기판과 연결하는 부분이 된다. Next, a solder resist 15 is formed on a part of each of the metal wires (FIG. 7D), and the metal wires 11 and 12 and the semiconductor chip 13 form bumps 14 of high electrical conductivity. The semiconductor chip is mounted in the device hole 40 so as to be electrically connected therethrough, and then, in order to protect the semiconductor chip 13 and the metal wirings 11 and 12 and to stably fix the position, the semiconductor chip and the metal wiring. An insulating portion 16 is formed to surround the connecting portion and a part of each metal wiring of (Fig. 7E). Since the insulation is not formed, the metal wiring exposed to the outside becomes a part for connecting with the panel and the circuit printed board.

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 일실시예를 나타내는 단면도로서, 하부 기판, 하부 기판 위에 형성된 어드레스 전극, 하부 유전체층, 격 벽, 형광체층을 포함하는 하부 구조물(60); 상부 기판, 상부 기판 아래에 형성된 유지 전극, 버스전극, 상부 유전체층, 보호막을 포함하며, 어드레스 전극과 유지 전극이 직교하도록 상기 하부 구조물과 결합된 상부 구조물(50); 및 상기 유지 전극 또는 어드레스 전극과 전기적으로 연결된 테이프 캐리어 패키지(90)를 포함하여 구성되는 플라즈마 디스플레이 패널이며, 상기 테이프 캐리어 패키지는 베이스 필름 위에 형성되는 신호 입력용 금속 배선 및 패널 연결용 금속 배선; 상기 신호 입력용 금속 배선 및 패널 연결용 금속 배선에 연결되는 반도체 칩(13); 상기 베이스 필름에 형성되는 제1슬릿부(17); 및 상기 제1슬릿부와 패널 연결용 금속 배선의 말단 사이에 형성되는 제2슬릿부(18)를 포함하여 구성되며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성된다. 상기 플라즈마 디스플레이 패널의 하부 구조물 아래에는 지지부(75)가 형성되어 있으며, 상기 테이프 캐리어 패키지(90)는 접착층(70)을 통하여 상기 지지부(75) 아래에 부착된다. 상기 지지부는 알루미늄 등 열전도도가 높은 금속으로 형성되는 것이 좋다.8 is a cross-sectional view showing an embodiment of a plasma display panel according to the present invention, comprising: a lower structure 60 including a lower substrate, an address electrode formed on the lower substrate, a lower dielectric layer, a partition wall, and a phosphor layer; An upper structure 50 including an upper substrate, a sustain electrode formed under the upper substrate, a bus electrode, an upper dielectric layer, and a passivation layer, the upper structure 50 coupled to the lower structure such that the address electrode and the sustain electrode are perpendicular to each other; And a tape carrier package (90) electrically connected to the sustain electrode or the address electrode, wherein the tape carrier package comprises: a metal wire for signal input and a metal wire for panel connection formed on a base film; A semiconductor chip 13 connected to the metal line for signal input and the metal line for panel connection; A first slit portion 17 formed on the base film; And a second slit portion 18 formed between the first slit portion and an end of the metal wire for panel connection, wherein the length of the second slit portion is smaller than the length of the first slit portion. A support 75 is formed below the lower structure of the plasma display panel, and the tape carrier package 90 is attached to the bottom of the support 75 through an adhesive layer 70. The support portion may be formed of a metal having high thermal conductivity such as aluminum.

도 9에 도시된 바와 같이, 상기 플라즈마 디스플레이 패널의 상부 구조물(50)은 상부 기판(51), 상부 기판 아래에 형성된 유지 전극(52), 버스 전극(53), 상부 유전체층(54), 보호막(55)으로 구성되며, 상기 플라즈마 디스플레이 패널의 하부 구조물(60)은 하부 기판(61), 하부 기판 위에 형성된 어드레스 전극(62), 하부 유전체층(63), 격벽(64), 형광체층(65)으로 구성된다. As shown in FIG. 9, the upper structure 50 of the plasma display panel includes an upper substrate 51, a storage electrode 52 formed under the upper substrate, a bus electrode 53, an upper dielectric layer 54, and a protective film ( 55. The lower structure 60 of the plasma display panel includes a lower substrate 61, an address electrode 62 formed on the lower substrate, a lower dielectric layer 63, a partition 64, and a phosphor layer 65. It is composed.

도 10에 도시된 바와 같이, 상기 테이프 캐리어 패키지와 유지 전극 또는 어드레스 전극(미도시)이 연결되는 부분에는 방습제(81)가 도포되어 있으며, 상기 방습제로는 아크릴계 수지가 사용된다. 본 발명에 따른 플라즈마 디스플레이 패널은 길이를 작게한 슬릿부(18)을 구비함으로써, 방습제가 슬릿에 침투할 가능성을 줄임으로써, 플라즈마 디스플레이 패널의 신뢰도를 향상시킬 수 있다. 상기 테이프 캐리어 패키지로는 전술한 다양한 형태의 테이프 캐리어 패키지가 사용될 수 있음은 물론이다.As shown in FIG. 10, a desiccant 81 is applied to a portion where the tape carrier package and the sustain electrode or the address electrode (not shown) are connected, and an acrylic resin is used as the desiccant. The plasma display panel according to the present invention includes a slit portion 18 having a small length, thereby reducing the likelihood of penetration of the desiccant into the slit, thereby improving the reliability of the plasma display panel. As the tape carrier package, various types of tape carrier packages described above may be used.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다. Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.

상술한 바와 같이, 본 발명에 따른 테이프 캐리어 패키지는 테이프 캐리어 패키지의 굽힘 특성을 좋게 하기 위한 슬릿을 형성함에 있어서, 패널과의 연결부에 가까이 위치한 슬릿부의 길이를 짧게 형성함으로써, 방습제가 슬릿부에 침투하여 노출된 금속 배선을 손상시키는 것을 방지할 수 있다.As described above, in the tape carrier package according to the present invention, in forming a slit for improving the bending characteristics of the tape carrier package, by shortening the length of the slit portion located near the connection portion with the panel, the desiccant penetrates into the slit portion. This can prevent damage to the exposed metal wiring.

또, 본 발명의 각 슬릿부는 나란히 배열된 복수의 슬릿으로 이루어짐으로써, 방습제가 침투할 수 있는 면적을 줄이면서도 충분한 굽힘 특성을 얻을수 있는 유리 한 효과가 있다. In addition, since each slit portion of the present invention is composed of a plurality of slits arranged side by side, there is an advantageous effect that a sufficient bending characteristic can be obtained while reducing the area that the desiccant can penetrate.

Claims (14)

베이스 필름 위에 형성되는 신호 입력용 금속 배선 및 패널 연결용 금속 배선; 및A metal wire for signal input and a metal wire for panel connection formed on the base film; And 상기 신호 입력용 금속 배선 및 패널 연결용 금속 배선에 연결되는 반도체 칩을 포함하여 구성되며,It comprises a semiconductor chip connected to the metal wire for signal input and the metal wire for panel connection, 상기 베이스 필름은 신호 입력용 금속 배선의 말단과 패널 연결용 금속 배선의 말단 사이에 형성되는 제1슬릿(Slit)부; 및The base film may include a first slit portion formed between an end of the metal wire for signal input and an end of the metal wire for panel connection; And 상기 제1슬릿부와 패널 연결용 금속 배선의 말단 사이에 형성되는 제2슬릿부를 구비하며, 상기 제2슬릿부의 길이는 제1슬릿부의 길이보다 작게 형성되는 테이프 캐리어 패키지.And a second slit portion formed between the first slit portion and an end of the metal wire for panel connection, wherein the length of the second slit portion is smaller than the length of the first slit portion. 제1항에 있어서,The method of claim 1, 상기 각 금속 배선의 일부를 덮는 솔더 레지스트; 및A solder resist covering a portion of each of the metal wires; And 상기 반도체 칩의 일부를 덮는 절연부를 더 포함하는 것을 특징으로 하는 테이프 캐리어 패키지.And an insulating part covering a portion of the semiconductor chip. 제1항에 있어서,The method of claim 1, 상기 베이스 필름은 폴리이미드 수지 또는 에폭시 수지로 이루어진 것을 특징으로 하는 테이프 캐리어 패키지.The base film is a tape carrier package, characterized in that made of polyimide resin or epoxy resin. 제1항에 있어서,The method of claim 1, 상기 각 금속 배선은 접착제를 사용하여 베이스 필름에 부착된 것을 특징으로 하는 테이프 캐리어 패키지.Each said metal wiring is attached to a base film using an adhesive. 제1항에 있어서,The method of claim 1, 상기 반도체 칩과 각 금속 배선은 범프로 연결된 것을 특징으로 하는 테이프 캐리어 패키지.Tape carrier package, characterized in that the semiconductor chip and each metal wiring is connected by a bump. 제1항에 있어서,The method of claim 1, 상기 각 금속 배선의 반도체 칩과 연결되는 부분은 금 또는 주석으로 도금된 것을 특징으로 하는 테이프 캐리어 패키지.Tape carrier package, characterized in that the portion connected to the semiconductor chip of each metal wiring is plated with gold or tin. 제1항에 있어서,The method of claim 1, 상기 반도체 칩은 제1슬릿부와 제2슬릿부의 사이에 형성된 것을 특징으로 하는 테이프 캐리어 패키지.The semiconductor chip is a tape carrier package, characterized in that formed between the first slit portion and the second slit portion. 제1항에 있어서,The method of claim 1, 상기 반도체 칩은 제1슬릿부와 신호 입력용 금속 배선의 말단 사이에 형성된 것을 특징으로 하는 테이프 캐리어 패키지.The semiconductor chip is a tape carrier package, characterized in that formed between the first slit portion and the end of the metal wiring for signal input. 제1항에 있어서,The method of claim 1, 상기 각 슬릿부는 복수의 슬릿으로 이루어지는 것을 특징으로 하는 테이프 캐리어 패키지.And each of the slits comprises a plurality of slits. 제1항에 있어서,The method of claim 1, 상기 제2슬릿부의 길이는 제1슬릿부의 길이의 0.7 내지 0.9배인 것을 특징으로 하는 테이프 캐리어 패키지.The length of the second slit portion is a tape carrier package, characterized in that 0.7 to 0.9 times the length of the first slit portion. 하부 기판, 하부 기판 위에 형성된 어드레스 전극, 하부유전체층, 격벽, 형 광체층을 포함하는 하부 구조물; A lower structure including a lower substrate, an address electrode formed on the lower substrate, a lower dielectric layer, a partition wall, and a phosphor layer; 상부 기판, 상부 기판 아래에 형성된 유지 전극, 상부 유전체층, 보호막을 포함하며, 어드레스 전극과 유지 전극이 직교하도록 상기 하부 구조물과 결합된 상부 구조물; 및An upper structure including an upper substrate, a sustain electrode formed below the upper substrate, an upper dielectric layer, and a passivation layer, the upper structure coupled to the lower structure such that the address electrode and the sustain electrode are perpendicular to each other; And 상기 유지 전극 또는 어드레스 전극과 전기적으로 연결된 제1항 내지 제10항 중 선택된 어느 하나의 테이프 캐리어 패키지를 포함하여 구성되는 플라즈마 디스플레이 패널.11. The plasma display panel of claim 1, further comprising a tape carrier package of any one of claims 1 to 10 electrically connected to the sustain electrode or the address electrode. 제11항에 있어서,The method of claim 11, 상기 유지 전극 또는 어드레스 전극과 전기적으로 연결된 테이프 캐리어 패키지는,The tape carrier package electrically connected to the sustain electrode or the address electrode, 이방성 도전 필름을 통하여 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널.Plasma display panel, characterized in that connected via an anisotropic conductive film. 제11항에 있어서,The method of claim 11, 상기 테이프 캐리어 패키지와 유지 전극 또는 어드레스 전극이 연결되는 부분에는 방습제가 도포되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a desiccant is applied to a portion where the tape carrier package is connected to the sustain electrode or the address electrode. 제13항에 있어서,The method of claim 13, 상기 방습제는 아크릴계 수지인 것을 특징으로 하는 플라즈마 디스플레이 패널.The desiccant is a plasma display panel, characterized in that the acrylic resin.
KR1020050108211A 2005-11-11 2005-11-11 Tape carrier package and plasma display panel with the same KR100708528B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108211A KR100708528B1 (en) 2005-11-11 2005-11-11 Tape carrier package and plasma display panel with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108211A KR100708528B1 (en) 2005-11-11 2005-11-11 Tape carrier package and plasma display panel with the same

Publications (1)

Publication Number Publication Date
KR100708528B1 true KR100708528B1 (en) 2007-04-16

Family

ID=38181575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108211A KR100708528B1 (en) 2005-11-11 2005-11-11 Tape carrier package and plasma display panel with the same

Country Status (1)

Country Link
KR (1) KR100708528B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041224A (en) * 1996-11-30 1998-08-17 김광호 TAB Tape for Semiconductor Packages
KR19990016664A (en) * 1997-08-19 1999-03-15 윤종용 Banding Tape Carrier Package Structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980041224A (en) * 1996-11-30 1998-08-17 김광호 TAB Tape for Semiconductor Packages
KR19990016664A (en) * 1997-08-19 1999-03-15 윤종용 Banding Tape Carrier Package Structure

Similar Documents

Publication Publication Date Title
JP3886091B2 (en) Flat panel display device and manufacturing method thereof
EP1261012B1 (en) Flat panel type display apparatus
KR100859297B1 (en) Tape carrier package and display device including tape carrier package
US6597113B1 (en) Flat panel display
TWI538074B (en) Flexible circuit board, method of fabricating the same, and semiconductor package
US7254031B2 (en) Display apparatus having heat dissipating structure for driver integrated circuit
US11508651B2 (en) Chip-on-film packages and display apparatuses including the same
CN100424866C (en) Tape circuit substrate and semiconductor chip package using the same
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
US6522073B2 (en) Plasma display panel with an auxiliary bonding pad
CN109597252A (en) A kind of liquid crystal display die set and liquid crystal display device
US7800913B2 (en) Wiring board and semiconductor device using the same
JPH08330473A (en) Printed circuit board with installation groove of solder ball and ball grid array package using it
CN111724742B (en) Display panel, preparation method thereof and display device
US7348728B2 (en) Plasma display apparatus
US7459838B2 (en) Plasma display device, TCP applied thereto, and method of manufacturing the TCP
JP2006073536A (en) Plasma display apparatus including electrode pad
KR20070043370A (en) Tape carrier package for plasma display panel, method of forming the same and plasma display panel thereby
KR100708528B1 (en) Tape carrier package and plasma display panel with the same
JP2002132178A (en) Plasma display device
JP2003332380A (en) Electronic device, method of manufacturing the same, and electronic apparatus
KR100479477B1 (en) Carrier tape for chip-on-film and chip-on-film device
KR20070029470A (en) Semiconductor package film having reinforcement material and display module applying them
JPH0786340A (en) Connection of semiconductor element
CN115023024B (en) Circuit board and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee