KR100704544B1 - The magnetic memory device using spin-splitting induced voltage difference - Google Patents

The magnetic memory device using spin-splitting induced voltage difference Download PDF

Info

Publication number
KR100704544B1
KR100704544B1 KR1020050041684A KR20050041684A KR100704544B1 KR 100704544 B1 KR100704544 B1 KR 100704544B1 KR 1020050041684 A KR1020050041684 A KR 1020050041684A KR 20050041684 A KR20050041684 A KR 20050041684A KR 100704544 B1 KR100704544 B1 KR 100704544B1
Authority
KR
South Korea
Prior art keywords
potential difference
memory device
spin polarization
magnetic memory
well layer
Prior art date
Application number
KR1020050041684A
Other languages
Korean (ko)
Other versions
KR20060119109A (en
Inventor
구현철
한석희
장준연
이현정
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020050041684A priority Critical patent/KR100704544B1/en
Publication of KR20060119109A publication Critical patent/KR20060119109A/en
Application granted granted Critical
Publication of KR100704544B1 publication Critical patent/KR100704544B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

본 발명은 스핀분극에 의한 전위차를 이용한 자기 메모리 소자 및 그 제조방법에 관한 것으로, 특히 화합물 반도체 2차원 전자우물층과 강자성체로 구성되고, 자화방향에 따른 전위차를 이용한 비 휘발성 스핀 메모리 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic memory device using a potential difference due to spin polarization, and a method of manufacturing the same, and more particularly, to a nonvolatile spin memory device including a compound semiconductor two-dimensional electron well layer and a ferromagnetic material, and using a potential difference along a magnetization direction. .

본 발명의 스핀분극에 의한 전위차를 이용한 자기 메모리 소자는 2차원 전자우물층에서 스핀분극을 이용하여 강자성체와의 접합을 통해 평행 또는 반평행에서 나타나는 전위차를 이용하는 것을 특징으로 한다.The magnetic memory device using the potential difference due to the spin polarization of the present invention is characterized by using the potential difference appearing in parallel or antiparallel through junction with a ferromagnetic material using spin polarization in a two-dimensional electron well layer.

본 발명의 스핀분극에 의한 전위차를 이용한 자기 메모리 소자 제조방법은 화합물 반도체 기판 상에 2차원 전자우물층을 포함한 웨이퍼를 성장시키는 제1단계; 상기 결과물에 리쏘그래피(lithography) 공정과 이온밀링(ion-milling)을 이용하여 워드라인을 정의하는 2단계; 상기 결과물 상에서 상기 워드라인이 증착되지 않은 부분에 산화막을 증착하는 제3단계; 전자빔 리소그래피와 스퍼터를 이용하여 상기 워드라인 상에 강자성체를 증착하는 제4단계; 및 상기 결과물을 패터닝하여 Al이나 Au을 증착하고, 비트라인을 형성하는 제5단계;을 포함한다.A method of manufacturing a magnetic memory device using a potential difference by spin polarization of the present invention includes: growing a wafer including a two-dimensional electron well layer on a compound semiconductor substrate; Defining a word line in the result using a lithography process and ion milling; Depositing an oxide layer on a portion of the resultant in which the word line is not deposited; Depositing a ferromagnetic material on the word line using electron beam lithography and sputtering; And a fifth step of depositing Al or Au by patterning the resultant and forming a bit line.

스핀분극 메모리 소자, 2차원 전자우물층, 전위차 Spin Polarization Memory Device, 2D Electron Well Layer, Potential Difference

Description

스핀분극에 의한 전위차를 이용한 자기 메모리 소자 및 그 제조방법{The magnetic memory device using spin-splitting induced voltage difference}Magnetic memory device using the potential difference by spin polarization and its manufacturing method {The magnetic memory device using spin-splitting induced voltage difference}

도 1은 본 발명의 스핀분극에 의한 전위차를 이용한 메모리 소자의 주사 전자 현미경(Scanning Electron Microscopy, SEM) 사진이다.1 is a Scanning Electron Microscopy (SEM) photograph of a memory device using a potential difference by spin polarization according to the present invention.

도 2는 본 발명의 스핀분극에 의한 전위차를 이용한 메모리 셀의 제조방법을 나타낸 도면이다.2 is a view showing a method of manufacturing a memory cell using a potential difference by spin polarization according to the present invention.

도 3은 본 발명의 전류에 의한 스핀분극현상을 설명하기 위한 위에서 본 개략도이다.Figure 3 is a schematic view from above for explaining the spin polarization phenomenon by the current of the present invention.

도 4는 본 발명의 메모리 소자의 읽기 동작의 원리를 나타낸 개략도이다. 4 is a schematic diagram showing the principle of a read operation of the memory device of the present invention.

도 5는 본 발명의 메모리 소자의 쓰기 동작의 원리를 나타낸 개략도이다.5 is a schematic diagram showing the principle of a write operation of the memory device of the present invention.

도 6은 본 발명의 메모리 소자의 "0"과 "1"의 상태를 전압으로 측정한 그래프이다. 6 is a graph in which the states of "0" and "1" of the memory device of the present invention are measured by voltage.

도 7은 본 발명의 메모리 소자를 2셀 1비트로 구성하여 신호비를 올리기 위한 개략도이다.Fig. 7 is a schematic diagram for raising the signal ratio by constructing the memory element of the present invention with two cells and one bit.

본 발명은 스핀분극에 의한 전위차를 이용한 자기 메모리 소자 및 그 제조방법에 관한 것으로, 특히 화합물 반도체 2차원 전자우물층과 강자성체로 구성되고, 자화방향에 따른 전위차를 이용한 비 휘발성 스핀 메모리 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic memory device using a potential difference due to spin polarization, and a method of manufacturing the same, and more particularly, to a nonvolatile spin memory device including a compound semiconductor two-dimensional electron well layer and a ferromagnetic material, and using a potential difference along a magnetization direction. .

현대기술에서 대표적인 메모리 소자는 DRAM(Dynamic Random Access Memory)으로 높은 직접도와 비교적 빠른 속도 등으로 메모리 시장을 석권해 왔다. 그러나, 최근에 들어와서 플래시 메모리(flash memory)를 비롯한 비 휘발성 메모리가 많은 분야에서 이용되고 있다. 대표적인 비 휘발성 메모리인 플래시는 속도, 특히 지우는 속도와 장기적 신뢰성, 전원소모 등에서 한계를 드러내고 있고, DRAM을 대체할 만한 범용 메모리로서는 사용할 수 없다는 것이 업계의 관측이다. 따라서, 자화방향을 바꾸어 터널링 접합을 이용한 MRAM(Magnetic Random Access Memory) 및 상변이를 이용한 PRAM(Phase-change Random Access Memory) 등이 차세대 메모리 후보로 서 활발히 연구되고 있다.A typical memory device in modern technology is DRAM (Dynamic Random Access Memory), which has dominated the memory market with high directivity and relatively high speed. However, in recent years, non-volatile memory, including flash memory, has been used in many fields. Flash, a typical non-volatile memory, has shown limitations in speed, especially erasing speed, long-term reliability, and power consumption, and industry observation is that it cannot be used as a general-purpose memory to replace DRAM. Accordingly, magnetic random access memory (MRAM) using tunneling junctions and phase-change random access memory (PRAM) using phase shifts have been actively studied as next-generation memory candidates.

그 중에서 차세대 범용 메모리에 가장 강력한 후보인 MRAM은 현재 IBM, Motorola 및 삼성전자 등에서 개발하고 있는데, 그 원리는 다음과 같다. 인가 전류에서 생겨나는 자장을 이용하여 메모리 셀의 자화방향을 전환시키고, 터널링 접합을 이용하여 읽는 방식이다. 터널링 접합은 신호효율과 표면에 질을 높이기 위해 10개에 가까운 많은 층으로 이루어져 있기 때문에 그 시간과 비용이 많이 들며 식각 또한 많은 어려움을 겪고 있다. 또한, 현재 MRAM에서는 워드라인(word-line)과 비트라인(bit-line) 외의 별도의 디지트 라인(digit-line)을 이용하여 셀의 상태를 변화시켜야 하는 어려움이 있다.MRAM, the strongest candidate for next-generation general-purpose memory, is currently being developed by IBM, Motorola, and Samsung Electronics. The principle is as follows. The magnetization direction of the memory cell is changed by using a magnetic field generated by the applied current, and the reading is performed by using a tunneling junction. Tunneling junctions are very time-consuming and expensive, and etching is also difficult because they consist of nearly 10 layers to improve signal efficiency and surface quality. In addition, in the current MRAM, there is a difficulty in changing the state of a cell by using a separate digit line other than a word line and a bit line.

본 발명에서 제시하는 화합물 반도체 2차원 전자우물층과 강자성체로 구성되어 자화방향에 따른 전위차를 이용한 비 휘발성 스핀 메모리 소자는 1999년 Hammar 등이 발표한 전위차 측정법에 기인한다. 2차원 전자우물층에서 이동하는 전류는 선호하는 메이저 스핀 분극방향과 마이너 스핀 분극방향이 같게 되고 메이저 스핀방향과 강자성체의 자화방향이 평행 또는 반평행에 따라 전위차가 같게 된다는 내용이다. 이러한 현상은 현재 물리적으로 인정되고는 있으나, 어떠한 소자로의 개발이나 이용은 전무한 상태이다.The nonvolatile spin memory device composed of the compound semiconductor two-dimensional electron well layer and the ferromagnetic material using the potential difference along the magnetization direction is based on the potential difference measurement method published by Hammar et al. In 1999. The current moving in the two-dimensional electron well layer has the same major spin polarization direction and minor spin polarization direction, and the potential difference becomes the same as the major spin direction and the magnetization direction of the ferromagnetic material are parallel or antiparallel. This phenomenon is currently physically recognized, but there is no development or use of any device.

이에 본 발명은 상기 문제점을 해결하기 위한 것으로써, 강자성체의 자화방향을 변화시켜서 2가지 상태를 갖게 하며, 강자성체와 반도체 사이의 전위차가 강자성체의 자화방향에 따라 달라지는 것을 이용함으로써 2차원 전자우물층을 읽기 동작에서는 바이어스 전류의 통로로 이용하고, 쓰기 동작에서는 자화반전 전류로 동시에 이용할 수 있는 자기 메모리 소자를 제공하는 것을 목적으로 한다.Accordingly, the present invention is to solve the above problems, by changing the magnetization direction of the ferromagnetic material to have two states, by using a potential difference between the ferromagnetic material and the semiconductor in accordance with the magnetization direction of the ferromagnetic material by using a two-dimensional electronic well layer An object of the present invention is to provide a magnetic memory device that can be used as a passage of bias current in a read operation and can be used simultaneously as a magnetization inversion current in a write operation.

본 발명은 2차원 전자우물층에서 스핀분극을 이용하여 강자성체와의 접합을 통해 평행 또는 반평행에서 나타나는 전위차를 이용하는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자를 제시한다.The present invention proposes a magnetic memory device using a potential difference caused by spin polarization, using a potential difference appearing in parallel or antiparallel through junction with a ferromagnetic material using spin polarization in a two-dimensional electron well layer.

본 발명은 화합물 반도체 기판 상에 2차원 전자우물층을 포함한 웨이퍼를 성장시키는 제1단계; 상기 결과물에 리쏘그래피(lithography) 공정과 이온밀링(ion-milling)을 이용하여 워드라인을 정의하는 2단계; 상기 결과물 상에서 상기 워드라 인이 증착되지 않은 부분에 산화막을 증착하는 제3단계; 전자빔 리소그래피와 스퍼터를 이용하여 상기 워드라인 상에 강자성체를 증착하는 제4단계; 및 상기 결과물을 패터닝하여 Al이나 Au을 증착하고, 비트라인을 형성하는 제5단계;를 포함하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자 제조방법을 제시한다.The present invention comprises a first step of growing a wafer including a two-dimensional electron well layer on a compound semiconductor substrate; Defining a word line in the result using a lithography process and ion milling; Depositing an oxide film on a portion of the resultant in which the word line is not deposited; Depositing a ferromagnetic material on the word line using electron beam lithography and sputtering; And a fifth step of depositing Al or Au by patterning the resultant to form a bit line, and a method of manufacturing a magnetic memory device using a potential difference by spin polarization.

이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, the configuration and operation of the embodiment of the present invention will be described in detail.

도 1은 본 발명의 스핀분극에 의한 전위차를 이용한 메모리 소자의 주사 전자 현미경(Scanning Electron Microscopy, SEM) 사진이다. 도 1에 도시된 바와 같이, 워드라인(100)은 2차원 전자우물층으로 이루어져 있고, 비트라인(110)은 Au나 Al 등의 금속선으로 이루어져 있다. 워드라인(100)과 비트라인(110) 사이에는 강자성체 패턴(120)이 200 nm × 400 nm의 크기로 위치하고 있다.1 is a Scanning Electron Microscopy (SEM) photograph of a memory device using a potential difference by spin polarization according to the present invention. As shown in FIG. 1, the word line 100 is formed of a two-dimensional electronic well layer, and the bit line 110 is formed of metal lines such as Au or Al. The ferromagnetic pattern 120 is positioned between 200 and 400 nm between the word line 100 and the bit line 110.

도 2는 본 발명의 스핀분극에 의한 전위차를 이용한 메모리 셀의 제조방법을 나타낸 도면이다. 도 2에 도시된 바와 같이, 스핀분극에 의한 전위차를 이용한 메모리 셀의 제조는 높은 전자이동도를 갖는 2차원 전자우물층(210a)가 이용된다. 또한, 일반적인 HEMT(High Elctron Mobility Transistor) 시스템을 이용하고, GaAlSb/InAs/GaAlSb 구조의 InAs 채널을 사용하였다. 이하에서는 그 제조방법을 살펴보기로 한다.2 is a view showing a method of manufacturing a memory cell using a potential difference by spin polarization according to the present invention. As shown in FIG. 2, a two-dimensional electron well layer 210a having a high electron mobility is used to manufacture a memory cell using a potential difference by spin polarization. In addition, a general High Elctron Mobility Transistor (HEMT) system was used, and an InAs channel having a GaAlSb / InAs / GaAlSb structure was used. Hereinafter, the manufacturing method will be described.

먼저, 화합물 반도체 기판(200) 상에 2차원 전자우물층(210a)을 포함한 웨이퍼를 성장시킨다(도면은 생략되었다).First, a wafer including the two-dimensional electron well layer 210a is grown on the compound semiconductor substrate 200 (the figure is omitted).

다음으로, 도 2a와 같이 상기 결과물에 리쏘그래피(lithography) 공정과 이 온밀링(ion-milling)을 이용하여 워드라인(210)을 정의한다.Next, as shown in FIG. 2A, the word line 210 is defined using a lithography process and this on-milling.

상기 리쏘그래피 공정은 레이아웃(layout)된 컴퓨터 파일을 이용하여 웨이퍼(wafer) 상에 구현하는 기술이다. 이를 위하여 전자빔(e-beam)을 전자빔 레지스트(e-beam resist)가 도포되어 있는 웨이퍼 상에 노출시 레지스트 내에서 화학반응이 일어나게 되며, 현상 공정시 화학반응에 의한 용해도 차이를 이용하여 패턴을 형성한다. 상기 형성된 레지스트 패턴은 이 후의 공정인 식각 또는 이온주입공정시에 베리어(barrier) 역할을 하게 되며, 최종적으로 산소 플라즈마에 의해 제거된다.The lithographic process is a technique implemented on a wafer using a laid out computer file. To this end, when the electron beam (e-beam) is exposed on the wafer on which the electron beam resist (e-beam resist) is applied, a chemical reaction occurs in the resist, and a pattern is formed by using a difference in solubility due to the chemical reaction during the development process. do. The formed resist pattern serves as a barrier during the subsequent etching or ion implantation process and is finally removed by oxygen plasma.

다음으로, 도 2b와 같이 표면을 평탄화시키기 위하여 상기 결과물(도 2a) 상에서 상기 워드라인(210)이 증착되지 않은 부분에 산화막(220)을 증착한다. 이때, 상기 산화막(220)은 TaO2 나 SiO2를 사용하는데 워드라인(210)과의 절연을 위한 것이다.Next, in order to planarize the surface as shown in FIG. 2B, an oxide film 220 is deposited on a portion where the word line 210 is not deposited on the resultant product (FIG. 2A). In this case, the oxide film 220 uses TaO 2 or SiO 2 to insulate the word line 210.

다음으로, 도 2c와 같이 전자빔 리소그래피와 스퍼터를 이용하여 상기 워드라인(210) 상에 강자성체(230)를 증착한다.Next, as shown in FIG. 2C, the ferromagnetic material 230 is deposited on the word line 210 using electron beam lithography and sputtering.

마지막으로, 도 2d와 같이 상기 결과물(도 2c)을 패터닝하여 Al이나 Au을 증착하고, 비트라인(240)을 형성한다. 여기서, 셀의 활성화(on-off)를 담당하는 트랜지스터는 기존의 메모리에서 쓰이는 트랜지스터와 동일한 것을 사용할 수 있다.Finally, as shown in FIG. 2D, the resultant (FIG. 2C) is patterned to deposit Al or Au, and to form a bit line 240. Here, the transistor that is responsible for on-off of the cell may use the same transistor as that used in the conventional memory.

상기 스핀분극에 의한 전위차를 이용한 자기 메모리 소자는 화합물 반도체 기판(200), 2차원 전자우물층(210a)의 워드라인(210), 산화막(220), 강자성체(230) 및 비트라인(240)을 포함하고, 스핀분극에 의한 전위차 감지는 자성체/반도체의 하 이브리드 접합부분에서 이루어진다.The magnetic memory device using the potential difference due to the spin polarization includes a compound semiconductor substrate 200, a word line 210, an oxide film 220, a ferromagnetic material 230, and a bit line 240 of the two-dimensional electron well layer 210a. And the potential difference detection by spin polarization is made at the hybrid junction of the magnetic body / semiconductor.

강자성체(230)는 Fe, Co, Ni, CoFe 또는 NiFe가 이용될 수 있고, 2차원 전자우물층(210a)에는 GaAs, InAs 및 InGaAs의 채널이 이용될 수 있다. 상기 InAs 채널과 강자성체(230)를 접합할 때는 저항 전극(ohmic contact)을 이용하고, 상기 GaAs 채널과 강자성체(230)를 접합할 때는 쇼트키 전극(shottcky contact) 또는 터널링 베리어(tunnelling barrier)를 이용한다.Fe, Co, Ni, CoFe or NiFe may be used for the ferromagnetic material 230, and channels of GaAs, InAs, and InGaAs may be used for the two-dimensional electronic well layer 210a. An ohmic contact is used to connect the InAs channel and the ferromagnetic material 230, and a schottky contact or a tunneling barrier is used to connect the GaAs channel and the ferromagnetic material 230. .

도 3은 본 발명의 전류에 의한 스핀분극현상을 설명하기 위한 위에서 본 개략도이다. 도 3에 도시된 바와 같이, 메모리 소자는 2차원 전자우물층(300) 내에서의 물리적 현상을 통하여 잘 보여지고 있다. InAs HEMT 구조는 2차원 전자우물층(300)을 형성시키기 위해서 만든 구조이다. 스핀과 궤도의 커플링을 통해 스핀분극을 이루기 위해서는 2차원 전자우물층(300)이 필수적이다. 2차원 전자우물층(300)을 둘러싸고 있는 크래딩 층의 케리어 분포의 비대칭으로 인하여 전계(310)가 발생한다. 전계(310)의 방향은 평면에 수직인 방향이다. 2차원 전자우물층(300)에서 전자가 이동하면, 즉 바이어스 전류(320)가 흐르면 스핀이 분리(spin-splitting)된다. 전류와 전계의 방향이 결정되면 메이저 스핀(330)이 고정된다. 이렇게 결정된 메이저 스핀(330)은 강자성체(340)의 자화 방향에 따라 평행(350) 또는 반평행(360) 관계를 갖는다. 자화방향이 평행(350)일 때는 높은 전위를 갖고, 자화 방향이 반평행(360)일 때는 낮은 전위를 갖는다.Figure 3 is a schematic view from above for explaining the spin polarization phenomenon by the current of the present invention. As shown in FIG. 3, the memory device is well seen through a physical phenomenon in the two-dimensional electronic well layer 300. The InAs HEMT structure is a structure made to form the 2D electronic well layer 300. In order to achieve spin polarization through coupling of the spin and the orbit, the 2D electron well layer 300 is essential. The electric field 310 is generated due to the asymmetry of the carrier distribution of the cladding layer surrounding the two-dimensional electron well layer 300. The direction of the electric field 310 is a direction perpendicular to the plane. When electrons move in the two-dimensional electron well layer 300, that is, when the bias current 320 flows, spin is split-splitting. Once the direction of the current and the electric field is determined, the major spin 330 is fixed. The major spin 330 thus determined has a parallel 350 or anti-parallel 360 relationship according to the magnetization direction of the ferromagnetic material 340. It has a high potential when the magnetization direction is parallel 350 and has a low potential when the magnetization direction is anti-parallel 360.

도 4는 본 발명의 메모리 소자의 읽기 동작의 원리를 나타낸 개략도이다. 도 4에 도시된 바와 같이, 읽고자 하는 위치(400)의 셀 트랜지스터가 활성화되고 해당 되는 워드라인(410)과 비트라인(420)이 선택된다. 이때, 2차원 전자우물층으로 이루어진 비트라인(420)의 끝과 강자성체와 직접 연결된 워드라인(410)의 전위차(430)를 읽는다.4 is a schematic diagram showing the principle of a read operation of the memory device of the present invention. As shown in FIG. 4, the cell transistor of the position 400 to be read is activated and the corresponding word line 410 and bit line 420 are selected. At this time, the potential difference 430 of the word line 410 directly connected to the end of the bit line 420 formed of the two-dimensional electronic well layer and the ferromagnetic material is read.

도 5는 본 발명의 메모리 소자의 쓰기 동작의 원리를 나타낸 개략도이다. 도 5에 도시된 바와 같이, 강자성체(500)의 스위칭이 선택된 워드라인(510)과 비트라인(520)이 만나는 곳에서 이루어지면 기존의 MRAM 구조에서 필수적인 별도의 쓰기 동작용 디지트 라인의 필요 없이 읽기 동작에서 사용하던 선을 그대로 사용하게 된다.5 is a schematic diagram showing the principle of a write operation of the memory device of the present invention. As shown in FIG. 5, when the switching of the ferromagnetic material 500 is performed where the selected word line 510 and the bit line 520 meet each other, the read without the need for a separate write operation digit line necessary in the existing MRAM structure is performed. The line used in the operation is used as it is.

도 6은 본 발명의 메모리 소자의 "0"과 "1"의 상태를 전압으로 측정한 그래프이다. 도 6에 도시된 바와 같이, 셀의 자화방향에 따라 2가지 전위를 갖는 그래프가 보여진다. 강자성체로는 CoFe가 사용되었으며, 측정전류의 범위(1 μA≤I ≤50 μA)에서 유사한 그래프를 보여주고 있다. 도 3에서 살펴본 바와 같이, 자장을 변화시킴에 따라 자기이력곡선 형태의 데이터를 얻을 수 있다. 2차원 전자우물층에 발생한 자화방향과 강자성체의 자화방향이 평행하면 높은 전압을 갖고, 반 평행이면 낮은 전압을 갖는다. 이 실험을 할 때, 2차원 전자우물층은 양(+)의 방향으로 메이저 스핀이 분극되어 있다. 그래프에서 자장을 올리면서 전압을 얻은 곡선을 보면, 강자성체가 스위칭하기 전에는 자화방향이 음의 방향이므로 낮은 전압을 갖고 0을 지나 자성체가 스위칭하면 전압이 상승하는 것을 볼 수 있다. 자장을 줄이면서 전압을 측정한 결과도 같은 원리이다. 전압은 자기장이 증가하는 방향과 감소하는 방향에서 100(Oe) 정도에서 완전히 반전되는 것을 볼 수 있다. 그래프에 표시된 자 기장은 비트라인과 워드라인의 전류에 의해서 유도된 자기장이다. 따라서, 자장에 따라 정해진 셀의 2가지 자화상태를 전위차로 읽을 수 있음을 보여주고 있다. 전위차 비율인 ΔV/V 값은 2.6%이며, 채널의 폭을 줄이거나 측정을 위한 라인의 길이를 줄이면 신호비를 크게 할 수 있어 고집적으로 갈수록 신호마진이 커지는 장점이 있다. 상기 언급된 바와 같이, 스핀 수송 채널이 1-D에 가까워지면 2차원 전자우물층 내에서의 스핀궤도 결합이 증가하게 되어 스핀 서브밴드(subband)의 분극도 커지게 된다. 따라서 “0”과 “1”의 상태의 전기화학적 전위(electro-chemical potential) 차도 커지게 된다.6 is a graph in which the states of "0" and "1" of the memory device of the present invention are measured by voltage. As shown in FIG. 6, a graph with two potentials is shown according to the magnetization direction of the cell. CoFe is used as a ferromagnetic material and shows a similar graph in the range of measurement current (1 μA ≦ I ≤50 μA). As shown in FIG. 3, as the magnetic field is changed, data in the form of a magnetic hysteresis curve may be obtained. If the magnetization direction generated in the two-dimensional electron well layer and the magnetization direction of the ferromagnetic material are parallel, they have a high voltage, and if they are anti-parallel, they have a low voltage. In this experiment, the two-dimensional electron well layer has a major spin polarized in the positive direction. If you look at the curve of the voltage obtained by raising the magnetic field in the graph, the magnetization direction is negative before the ferromagnetic switching, so you can see that the voltage rises when the magnetic material switches over zero with the low voltage. The same principle applies to voltage measurements with reduced magnetic fields. It can be seen that the voltage is completely inverted at about 100 (Oe) in the increasing and decreasing direction of the magnetic field. The magnetic field shown in the graph is the magnetic field induced by the current in the bit line and word line. Therefore, it is shown that two magnetization states of a cell determined according to a magnetic field can be read as a potential difference. The potential difference ratio ΔV / V is 2.6%, and the signal ratio can be increased by reducing the width of the channel or reducing the length of the line for measurement. As mentioned above, as the spin transport channel approaches 1-D, the spin orbit coupling in the two-dimensional electron well layer increases, resulting in increased polarization of the spin subband. Thus, the difference between the electrochemical potentials of the states of "0" and "1" also increases.

도 7은 본 발명의 메모리 소자를 2셀 1비트로 구성하여 신호비를 올리기 위한 개략도이다. 도 7에 도시된 바와 같이, 신호비를 높이기 위해 트윈 셀(twin cell, 700a, 700b)이 사용된 것을 보여주고 있다. 도 7a와 같은 방식으로 전류(710)를 흘려주면, 트윈 셀(700a, 700b)은 항상 자장에 반대 방향이므로 쓰기 동작 후 셀은 반대 방향으로 자화를 갖게 된다. 그러므로, 도 7b와 같이 읽기 동작시 같은 방향으로 전류(720)를 흘려주면 항상 전위차(730)가 같게 된다. 만약, 쓰기 동작에서 전류 방향이 바뀌면 읽기 동작시 전위차의 부호가 바뀌게 된다. 이 방식을 사용하면, 기존 MRAM의 트윈 셀과 마찬가지로 1개의 셀을 사용할 때의 2배의 신호를 나타내는 전위차(730)을 얻을 수 있다.Fig. 7 is a schematic diagram for raising the signal ratio by constructing the memory element of the present invention with two cells and one bit. As shown in FIG. 7, twin cells 700a and 700b are used to increase the signal ratio. When the current 710 is flowed in the same manner as in FIG. 7A, since the twin cells 700a and 700b are always opposite to the magnetic field, the cells have magnetization in the opposite direction after the write operation. Therefore, as shown in FIG. 7B, when the current 720 flows in the same direction during a read operation, the potential difference 730 is always the same. If the current direction is changed in the write operation, the sign of the potential difference is changed during the read operation. Using this method, it is possible to obtain a potential difference 730 representing a signal twice as large as when using one cell as in the twin cells of the conventional MRAM.

본 발명에서는 상기 물리적 현상을 InAs 2차원 전자우물층과 나노 채널에 도입하여 메모리를 구현함으로써 주입효율을 높였다. 읽기 동작에서는 강자성체 셀의 자화 방향에 따라 전위차를 직접 감지할 수 있다. 단지, 바이어스 전류만 흘려주면 되기 때문에 전력이 적게 소모되면 복잡한 주변회로를 통해 전압 감지회로로 전환할 필요가 없다. 쓰기 동작에서는 기존에 MRAM에서 필요하던 별도의 디지트 라인(digit line) 전류의 통로가 필요 없이 읽기 동작에서 사용하는 전류 통로를 그대로 사용하여 공정의 단순화 및 집적도 향상을 가져올 수 있다.In the present invention, the implantation efficiency is increased by introducing the physical phenomenon into the InAs 2D electronic well layer and the nanochannel to implement a memory. In the read operation, the potential difference can be directly detected according to the magnetization direction of the ferromagnetic cell. Because only a bias current is required, low power consumption eliminates the need to switch to a voltage sensing circuit through complex peripheral circuitry. In the write operation, the current path used in the read operation can be used without the need for a separate digit line current path required in the MRAM, thereby simplifying the process and improving integration.

이상에서 설명한 내용을 통해 본 업에 종사하는 당업자라면 본 발명의 기술사상을 이탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용만으로 한정되는 것이 아니라 특허청구범위에 의하여 정해져야 한다.It will be apparent to those skilled in the art that various changes and modifications can be made without departing from the technical spirit of the present invention through the above description. Therefore, the technical scope of the present invention should not be limited only to the contents described in the embodiments, but should be defined by the claims.

이상에서와 같이 본 발명에 의한 스핀분극에 의한 전위차를 이용한 자기 메모리 소자는 종래의 자성체/산화막/자성체를 비롯한 여러가지의 층으로 이루어진 MRAM 셀을 강자성체와 2차원 전자우물층과의 접합으로 공정이 단순화된 소자이다. 뿐만 아니라, 강자성체의 상태에 따라 전위차를 그대로 읽는 방식을 사용하여 신뢰성을 높이게 하였고, 읽기 전류(read current)와 쓰기 전류(write current)의 통로를 하나로 단순화하여 집적화 측면에서도 큰 이득을 얻을 수 있게 한다. 이러한 메모리 시스템에 근본이 되는 스핀과 궤도의 커플링 현상은 일반적으로 2차원 전자우물층에서 일어나므로 많은 화합물 반도체 이종 접합구조에 이용될 수 있다.As described above, the magnetic memory device using the potential difference due to the spin polarization according to the present invention simplifies the process by joining a ferromagnetic material and a two-dimensional electron well layer to an MRAM cell composed of various layers including a conventional magnetic material / oxide film / magnetic material. Device. In addition, reliability is improved by reading the potential difference as it is, depending on the state of the ferromagnetic material. Also, by simplifying the passage of read current and write current into one, it is possible to obtain a large gain in terms of integration. . Coupling of spin and orbit, which is fundamental to such a memory system, generally occurs in a two-dimensional electron well layer, and thus can be used for many compound semiconductor heterojunction structures.

Claims (12)

2차원 전자우물층으로 이루진 워드라인과 Au나 Al 등의 금속선으로 이루어진 비트라인 및 상기 워드라인과 비트라인 사이에 200 nm × 400 nm의 크기로 형성된 강자성체 패턴으로 구성되는 자기메모리소자에 있어서,In a magnetic memory device consisting of a word line consisting of a two-dimensional electronic well layer and a bit line consisting of metal lines such as Au and Al, and a ferromagnetic pattern formed in a size of 200 nm × 400 nm between the word line and the bit line, 2차원 전자우물층에 강자성체를 접합하여 발생하는 스핀분극이 상기 강자성체의 자화 방향에 따라 평행 또는 반평행 관계를 가지면, 그에 따라 발생하는 전위차를 이용하는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.When the spin polarization generated by bonding a ferromagnetic material to a two-dimensional electron well layer has a parallel or antiparallel relationship according to the magnetization direction of the ferromagnetic material, the magnetic potential using the potential difference due to the spin polarization is used. device. 청구항 1에 있어서,The method according to claim 1, 상기 강자성체는 Fe, Co, Ni, CoFe 또는 NiFe 중에서 어느 하나인 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.The ferromagnetic material is any one of Fe, Co, Ni, CoFe, or NiFe magnetic memory device using a potential difference by spin polarization. 청구항 1에 있어서,The method according to claim 1, 상기 2차원 전자우물층에는 GaAs, InAs 또는 InGaAs의 채널 중에서 어느 하나의 채널이 이용되는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.The two-dimensional electron well layer is a magnetic memory device using a potential difference by spin polarization, characterized in that any one of the channel of GaAs, InAs or InGaAs channel is used. 청구항 3에 있어서,The method according to claim 3, 상기 InAs 채널과 강자성체를 접합할 때, 저항 전극(ohmic contact)를 이용하는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.When the InAs channel and the ferromagnetic material is bonded, a ohmic contact is used, wherein the magnetic memory device using the potential difference due to spin polarization. 청구항 3에 있어서,The method according to claim 3, 상기 GaAs 채널과 강자성체를 접합할 때, 쇼트키 전극(shottcky contact) 또는 터널링 베리어(tunnelling barrier)를 이용하는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.When the GaAs channel and the ferromagnetic material is bonded, a magnetic memory device using a potential difference due to spin polarization, characterized in that a schottky electrode or a tunneling barrier (tunneling barrier) is used. 청구항 1에 있어서,The method according to claim 1, 상기 2차원 전자우물층은 읽기 동작과 쓰기 동작의 전류통로로 사용되는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.The two-dimensional electronic well layer is a magnetic memory device using a potential difference by spin polarization, characterized in that used as the current path of the read operation and the write operation. 청구항 1에 있어서,The method according to claim 1, 상기 전류통로에는 근접한 전류통로와의 절연을 위해 밀링과 산화막이 이용되는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.The current path is a magnetic memory device using a potential difference by spin polarization, characterized in that the milling and oxide film is used to insulate the adjacent current path. 청구항 1 내지 청구항 7 중의 어느 하나의 항에 있어서,The method according to any one of claims 1 to 7, 상기 자기 메모리 소자는 트윈 셀(twin cell)이 사용됨으로써 서로의 자화방향이 다르게 되어 2셀의 전위차의 부호에 따라 2가지 상태가 정해지는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.The magnetic memory device is a magnetic memory device using a potential difference by spin polarization, characterized in that the magnetization direction of each other is different by the use of twin cells, and two states are determined according to the sign of the potential difference between the two cells. 청구항 8에 있어서,The method according to claim 8, 읽기 동작에서는 강자성체 셀의 자화 방향에 따라 전위차를 직접 감지할 수 있고 읽기 동작에서 사용하는 전류 통로를 그대로 사용하는 트윈 셀을 상기 2차원 전자우물층과 나노 채널에 사용하여 주입 효율을 높이는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.In the read operation, the potential difference can be directly detected according to the magnetization direction of the ferromagnetic cell, and a twin cell using the current path used in the read operation as it is is used in the 2D electronic well layer and the nano channel to increase the injection efficiency. A magnetic memory device using a potential difference due to spin polarization. 청구항 8에 있어서,The method according to claim 8, 상기 트윈 셀에 인가되는 전류의 방향은 읽기 동작시에는 동일되게 하고, 쓰기 동작시에는 다르게 되는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자.The direction of the current applied to the twin cell is the same in the read operation, the magnetic memory device using the potential difference by the spin polarization, characterized in that different in the write operation. 화합물 반도체 기판 상에 2차원 전자우물층을 포함한 웨이퍼를 성장시키는 제1단계;Growing a wafer including a two-dimensional electron well layer on the compound semiconductor substrate; 상기 결과물에 리쏘그래피(lithography) 공정과 이온밀링(ion-milling)을 이용하여 워드라인을 정의하는 2단계;Defining a word line in the result using a lithography process and ion milling; 상기 결과물 상에서 상기 워드라인이 증착되지 않은 부분에 산화막을 증착하는 제3단계;Depositing an oxide layer on a portion of the resultant in which the word line is not deposited; 전자빔 리소그래피와 스퍼터를 이용하여 상기 워드라인 상에 강자성체를 증착하는 제4단계; 및Depositing a ferromagnetic material on the word line using electron beam lithography and sputtering; And 상기 결과물을 패터닝하여 Al이나 Au을 증착하고, 비트라인을 형성하는 제5단계;Patterning the resultant to deposit Al or Au and forming a bit line; 를 포함하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자 제조방법.Magnetic memory device manufacturing method using a potential difference by spin polarization comprising a. 청구항 11에 있어서,The method according to claim 11, 상기 산화막에는 TaO2 또는 SiO2가 사용되는 것을 특징으로 하는 스핀분극에 의한 전위차를 이용한 자기 메모리 소자 제조방법.TaO 2 or SiO 2 is used for the oxide film.
KR1020050041684A 2005-05-18 2005-05-18 The magnetic memory device using spin-splitting induced voltage difference KR100704544B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041684A KR100704544B1 (en) 2005-05-18 2005-05-18 The magnetic memory device using spin-splitting induced voltage difference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041684A KR100704544B1 (en) 2005-05-18 2005-05-18 The magnetic memory device using spin-splitting induced voltage difference

Publications (2)

Publication Number Publication Date
KR20060119109A KR20060119109A (en) 2006-11-24
KR100704544B1 true KR100704544B1 (en) 2007-04-09

Family

ID=37706013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041684A KR100704544B1 (en) 2005-05-18 2005-05-18 The magnetic memory device using spin-splitting induced voltage difference

Country Status (1)

Country Link
KR (1) KR100704544B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890641B1 (en) 2007-05-01 2009-03-27 삼성전자주식회사 Nonvolatile memory device using variable resistive element

Also Published As

Publication number Publication date
KR20060119109A (en) 2006-11-24

Similar Documents

Publication Publication Date Title
US7592189B2 (en) MRAM and method of manufacturing the same
KR100403313B1 (en) Magnetic random access memory using bipolar junction transistor and Method for forming the same
US8217438B2 (en) Spin memory and spin FET
KR100457159B1 (en) Magnetic random access memory
US7026677B2 (en) Magnetoresistive element, magnetic memory cell, and magnetic memory device, and method for manufacturing the same
US7701756B2 (en) Magnetic memory composition and method of manufacture
JP4584551B2 (en) Field effect type magnetoresistive effect element and electronic element using the same
US20060023496A1 (en) Tunable magnetic switch
US7295460B2 (en) Magnetic memory cell, magnetic memory device, and method of manufacturing magnetic memory device
US7002840B2 (en) Magnetoresistive element including a yoke that surrounds a conductor, magnetic memory cell and magnetic memory device including the same
US20060262593A1 (en) Magnetic memory composition and method of manufacture
US7064367B2 (en) Magnetoresistive element, magnetic memory cell, and magnetic memory device
KR100704544B1 (en) The magnetic memory device using spin-splitting induced voltage difference
US6787372B1 (en) Method for manufacturing MTJ cell of magnetic random access memory
US7522450B2 (en) Magnetic storage cell, magnetic memory device and magnetic memory device manufacturing method
US7157760B2 (en) Magnetic memory device and method of manufacturing magnetic memory device
US7449760B2 (en) Magnetoresistive element, magnetic memory cell, and magnetic memory device
CA2596128A1 (en) Magnetic memory composition and method of manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130401

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee