KR100702125B1 - Method for fabricating trench isolation in semiconductor device - Google Patents

Method for fabricating trench isolation in semiconductor device Download PDF

Info

Publication number
KR100702125B1
KR100702125B1 KR1020050041825A KR20050041825A KR100702125B1 KR 100702125 B1 KR100702125 B1 KR 100702125B1 KR 1020050041825 A KR1020050041825 A KR 1020050041825A KR 20050041825 A KR20050041825 A KR 20050041825A KR 100702125 B1 KR100702125 B1 KR 100702125B1
Authority
KR
South Korea
Prior art keywords
trench
film
forming
semiconductor substrate
mask
Prior art date
Application number
KR1020050041825A
Other languages
Korean (ko)
Other versions
KR20060119195A (en
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050041825A priority Critical patent/KR100702125B1/en
Publication of KR20060119195A publication Critical patent/KR20060119195A/en
Application granted granted Critical
Publication of KR100702125B1 publication Critical patent/KR100702125B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명의 반도체 소자의 트렌치 소자분리막 형성방법은, 반도체기판 위에 마스크막패턴을 형성하는 단계; 마스크막패턴을 식각마스크로 반도체기판 내에 트렌치를 형성하는 단계; 트렌치에 의한 노출면 상에 측벽산화막을 형성하는 단계; 측벽산화막이 형성된 트렌치 및 반도체 기판 전면에 라이너질화막을 형성하는 단계; 라이너질화막이 형성된 반도체 기판에 프리히팅을 수행하는 단계; 트렌치 및 반도체 기판을 매립하는 매립절연막을 형성하는 단계; 마스크막패턴의 표면이 노출되도록 매립절연막에 대한 평탄화를 수행하여 트렌치를 분리하는 단계; 분리된 트렌치의 매립절연막에 수소화붕소(B2H6 ) 가스를 이용하여 불순물을 주입하는 단계; 및 마스크막패턴을 제거하는 단계를 포함한다.A trench device isolation film forming method of a semiconductor device according to the present invention may include forming a mask film pattern on a semiconductor substrate; Forming a trench in the semiconductor substrate using the mask layer pattern as an etching mask; Forming a sidewall oxide film on the exposed surface by the trench; Forming a liner nitride film on the entire trench and the sidewall oxide film; Performing preheating on the semiconductor substrate on which the liner nitride film is formed; Forming a buried insulating film filling the trench and the semiconductor substrate; Separating the trench by planarizing the buried insulating film so that the surface of the mask film pattern is exposed; Implanting impurities into the separated trench buried insulating film using boron hydride (B 2 H 6 ) gas; And removing the mask film pattern.

트렌치 소자분리막, B2H6 Trench isolation layer, B2H6

Description

반도체 소자의 트렌치 소자분리막 형성방법{Method for fabricating trench isolation in semiconductor device}Method for fabricating trench isolation in semiconductor device

도 1은 종래의 반도체소자의 트렌치 소자분리막 형성방법을 설명하기 위하여 나타내 보인 도면이다.1 is a view illustrating a conventional method of forming a trench isolation layer of a semiconductor device.

도 2 내지 도 5는 종래 기술에 따라 라이너산화막의 증착을 생략한 반도체 소자의 트렌치 소자분리막 형성방법을 나타내보인 도면들이다.2 to 5 illustrate a method of forming a trench isolation layer of a semiconductor device in which a deposition of a liner oxide film is omitted according to the related art.

도 6 내지 도 12는 본 발명의 실시예에 따른 반도체 소자의 트렌치 소자분리막 형성방법을 설명하기 위하여 나타내 보인 도면들이다.6 to 12 are views illustrating a method of forming a trench isolation layer in a semiconductor device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

600 : 반도체 기판 615 : 패드산화막패턴600: semiconductor substrate 615: pad oxide film pattern

625 : 패드질화막패턴 650 : 측벽산화막625: pad nitride film pattern 650: sidewall oxide film

660 : 라이너질화막 680 : 매립절연막660: liner nitride film 680: buried insulating film

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 트렌치 소자분리막 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a trench device isolation film of a semiconductor device.

반도체 소자의 집적도가 높아지면서 패턴이 미세화됨에 따라 적은 폭을 가지면서 우수한 소자분리 특성을 가지는 트렌치형 소자분리(Shallow Trench Isolation; 이하 STI라 칭함)공정의 중요성이 더욱 더 커지고 있다. 그런데 이 트렌치형 소자분리막은 반도체메모리소자, 예컨대 디램(DRAM; Dynamic Random Access Memory)에서의 소자 특성에 영향을 끼치는 것으로 알려져 있다. As the degree of integration of semiconductor devices increases, the pattern becomes finer, and the importance of the trench trench isolation (STI) process having a small width and excellent device isolation characteristics becomes more important. However, the trench type isolation layer is known to affect device characteristics in semiconductor memory devices, such as DRAM (DRAM).

도 1은 종래의 반도체소자의 트렌치 소자분리막 형성방법을 설명하기 위하여 나타내 보인 도면이다.1 is a view illustrating a conventional method of forming a trench isolation layer of a semiconductor device.

도 1을 참조하면, 활성영역 및 소자분리영역을 갖는 반도체기판(100) 상에 소정의 공정을 거쳐 패드산화막패턴(110) 및 패드질화막패턴(120)을 형성한다. 다음에 식각공정을 수행하여 일정 깊이를 갖는 트렌치(130)를 형성한다. 다음에 산화공정을 수행하여 트렌치(130)의 측벽에 측벽산화막(140)을 형성하고, 전면에 라이너질화막(150) 및 라이너산화막(160)을 형성한다. 계속해서 트렌치(130)가 매립되도록 전면에 절연막(170), 예컨대 고밀도 플라즈마(HDP; High Density Plasma) 산화막을 형성한다. 다음에 도면에 나타내지는 않았지만, 패드질화막이 노출되도록 평탄화공정을 수행한 후에, 패드질화막 및 패드산화막을 순차적으로 제거하면, 트렌치 소자분리막이 완성된다. 이와 같은 방법에 의해 만들어진 트렌치 소자분리막에 있어서, 라이너질화막(150)은 후속의 게이트절연막 형성을 위한 산화공정에서 산소 소스가 트렌치 소자분리막을 관통하는 것을 방지하기 위한 것으로서, 누설전류량의 감소에 기여하여 디램의 리프레시특성을 향상시킨다는 것은 이미 잘 알려져 있다. 그러나 라이너질화막(150)의 적용은 공정단계의 증가 및 갭필 마진의 감소를 가져왔다. 이에 따라 갭필 마진을 향상시키기 위해 라이너산화막(160)의 증착을 생략하고, 절연막(170)의 증착 전에 프리히팅(preheating) 공정을 진행하는 방법이 제안되어 있다. Referring to FIG. 1, a pad oxide film pattern 110 and a pad nitride film pattern 120 are formed on a semiconductor substrate 100 having an active region and an isolation region by a predetermined process. Next, an etching process is performed to form a trench 130 having a predetermined depth. Next, an oxidation process is performed to form a sidewall oxide film 140 on the sidewall of the trench 130, and a liner nitride film 150 and a liner oxide film 160 are formed on the entire surface. Subsequently, an insulating film 170, for example, a high density plasma (HDP) oxide film, is formed on the entire surface of the trench 130 to fill the trench 130. Next, although not shown in the drawing, after the planarization process is performed so that the pad nitride film is exposed, the trench isolation film is completed by sequentially removing the pad nitride film and the pad oxide film. In the trench isolation layer formed by the above method, the liner nitride layer 150 is to prevent the oxygen source from penetrating the trench isolation layer in an oxidation process for subsequent gate insulation layer formation. It is well known to improve the refresh characteristics of DRAM. However, the application of the liner nitride film 150 has resulted in an increase in process steps and a decrease in gap fill margin. Accordingly, a method of omitting deposition of the liner oxide layer 160 and improving a pre-heating process before the deposition of the insulating layer 170 has been proposed in order to improve the gap fill margin.

도 2 내지 도 5는 종래 기술에 따라 라이너산화막의 증착을 생략한 반도체 소자의 트렌치 소자분리막 형성방법을 나타내보인 도면들이다.2 to 5 illustrate a method of forming a trench isolation layer of a semiconductor device in which a deposition of a liner oxide film is omitted according to the related art.

먼저 도 2를 참조하면, 활성영역 및 소자분리영역을 갖는 반도체기판(200) 위에 패드산화막(미도시) 및 패드질화막(미도시)을 순차적으로 적층한다. 다음에 패드질화막 위에 마스크막패턴(미도시)을 형성하고, 이 마스크막패턴을 식각마스크로 하여 식각공정을 진행하여 반도체기판(200)의 소자분리영역을 노출시키는 패드산화막패턴(210) 및 패드질화막패턴(220)을 형성한다. 계속해서 반도체기판(200)의 노출부분에 대한 식각공정을 수행하여 일정 깊이를 갖는 트렌치(225)를 형성한다. First, referring to FIG. 2, a pad oxide film (not shown) and a pad nitride film (not shown) are sequentially stacked on a semiconductor substrate 200 having an active region and an isolation region. Next, a mask film pattern (not shown) is formed on the pad nitride film, and the etching process is performed using the mask film pattern as an etching mask to expose the device isolation region of the semiconductor substrate 200 and the pad. The nitride film pattern 220 is formed. Subsequently, an etching process is performed on the exposed portion of the semiconductor substrate 200 to form the trench 225 having a predetermined depth.

다음에 도 3을 참조하면, 산화공정을 수행하여 트렌치(225)의 측벽에 측벽산화막(240)을 형성한다. 측벽산화막(240)의 두께는 대략 80Å이 되도록 한다. 그리고 전면에 라이너질화막(250)을 대략 50Å의 두께로 형성한다. Next, referring to FIG. 3, an oxidation process is performed to form a sidewall oxide film 240 on sidewalls of the trench 225. The thickness of the sidewall oxide film 240 is approximately 80 kPa. The liner nitride film 250 is formed on the entire surface to have a thickness of approximately 50 μs.

다음에 도 4를 참조하면, 라이너질화막(250)이 형성된 반도체기판(200)을 고밀도 플라즈마 챔버 내로 로딩시킨 후에 산소/수소(O₂/He)가스를 이용하여 프리히팅(preheating)공정을 수행한다. Next, referring to FIG. 4, the semiconductor substrate 200 on which the liner nitride film 250 is formed is loaded into a high-density plasma chamber, and then a preheating process is performed using oxygen / hydrogen (O 2 / He) gas.

다음에 도 5를 참조하면, 트렌치가 매립되도록 반도체 기판(200) 전면에 절연막(260), 예컨대 고밀도 플라즈마 산화막을 형성한다. 다음에 비록 도면에 나타내지는 않았지만, 패드질화막이 노출되도록 평탄화공정을 수행한 후에, 패드질화막 패턴 및 패드산화막패턴을 순차적으로 제거하면, 트렌치 소자분리막이 완성된다.Next, referring to FIG. 5, an insulating film 260, for example, a high density plasma oxide film, is formed on the entire surface of the semiconductor substrate 200 to fill the trench. Next, although not shown in the drawing, after the planarization process is performed so that the pad nitride film is exposed, the trench isolation film is completed by sequentially removing the pad nitride film pattern and the pad oxide film pattern.

그런데, 라이너질화막(250) 위에 바로 고밀도 플라즈마 산화막이 증착되는 경우, 프리히팅 공정을 진행하는 동안 O₂플럭스(flux)가 트렌치 소자분리막 상부(A)의 굴곡이 지는 부분에 가장 많이 도달하기 때문에 그 부분의 라이너질화막(250)이 집중적으로 산화된다. 이 경우, 라이너질화막(250)의 두께가 얇아지면서 트렌치 소자분리막 상부의 내부에 존재하는 붕소(B)가 외부로 유출되어 문턱전압이 감소되어 리프레시 특성이 열화되는 문제가 발생한다. However, when the high-density plasma oxide film is deposited directly on the liner nitride film 250, the portion of the O2 flux during the preheating process reaches the bending portion of the upper portion A of the trench isolation layer during the preheating process. Liner nitride film 250 is oxidized intensively. In this case, as the thickness of the liner nitride film 250 becomes thin, boron (B) existing in the upper portion of the trench isolation layer flows out to reduce the threshold voltage, thereby causing a problem of deterioration of the refresh characteristics.

본 발명이 이루고자 하는 기술적 과제는 트렌치 소자분리막 형성시 라이너산화막의 증착공정을 생략하면서 발생하는 문제점을 개선하면서 리프레시 특성을 향상시킴으로써, 소자의 특성열화가 발생하지 않도록 하는 반도체소자의 트렌치 소자분리막 형성방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to improve the refresh characteristics while eliminating the problem of eliminating the deposition process of the liner oxide film when forming the trench device isolation film, to improve the characteristics of the device to form a trench device isolation film of the semiconductor device To provide.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 트렌치 소자분리막 형성방법은, 반도체기판 위에 마스크막패턴을 형성하는 단계; 상기 마스크막패턴을 식각마스크로 상기 반도체기판 내에 트렌치를 형성하는 단계; 상기 트렌치에 의한 노출면 상에 측벽산화막을 형성하는 단계; 상기 측벽산화막이 형성된 트렌치 및 반도체 기판 전면에 라이너질화막을 형성하는 단계; 상기 라이너질화막이 형성된 반도체 기판에 프리히팅을 수행하는 단계; 상기 트렌치 및 반도체 기판을 매립하는 매립절연막을 형성하는 단계; 상기 마스크막패턴의 표면이 노출되도 록 상기 매립절연막에 대한 평탄화를 수행하여 트렌치를 분리하는 단계; 상기 분리된 트렌치의 매립절연막에 수소화붕소(B2H6 ) 가스를 이용하여 불순물을 주입하는 단계; 및 상기 마스크막패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of forming a trench isolation layer of a semiconductor device according to the present invention, forming a mask film pattern on a semiconductor substrate; Forming a trench in the semiconductor substrate using the mask layer pattern as an etch mask; Forming a sidewall oxide film on the exposed surface by the trench; Forming a liner nitride film over the trench and the semiconductor substrate on which the sidewall oxide film is formed; Performing preheating on the semiconductor substrate on which the liner nitride film is formed; Forming a buried insulating film filling the trench and the semiconductor substrate; Separating the trench by performing planarization on the buried insulating film so that the surface of the mask film pattern is exposed; Implanting impurities into the separated trench buried insulating film using boron hydride (B 2 H 6 ) gas; And removing the mask layer pattern.

본 발명에 있어서, 상기 마스크막패턴은 패드산화막패턴 및 패드질화막패턴을 포함하여 형성하는 것을 특징으로 한다.In the present invention, the mask film pattern is formed including a pad oxide film pattern and a pad nitride film pattern.

상기 라이너질화막은 55-65Å의 두께로 형성하는 것이 바람직하다.The liner nitride film is preferably formed to a thickness of 55-65Å.

수소화붕소(B2H6 ) 가스는 310-400℃의 온도에서 25-35sccm의 유량으로 공급하는 것이 바람직하다.The boron hydride (B 2 H 6 ) gas is preferably supplied at a flow rate of 25-35 sccm at a temperature of 310-400 ℃.

상기 불순물은 상기 매립절연막의 표면으로부터 300-600Å의 깊이까지 주입하는 것이 바람직하다.The impurity is preferably injected to a depth of 300-600 Å from the surface of the buried insulating film.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

도 6 내지 도 12는 본 발명의 실시예에 따른 반도체 소자의 트렌치 소자분리막 형성방법을 설명하기 위하여 나타내 보인 도면들이다.6 to 12 are views illustrating a method of forming a trench isolation layer in a semiconductor device according to an embodiment of the present invention.

먼저 도 6을 참조하면, 활성영역 및 소자분리영역을 갖는 반도체 기판(600) 위에 패드산화막(610)과 패드질화막(620)을 순차적으로 증착한다. 여기서 패드산화막(610)은 대략 110Å의 두께로 형성하고, 패드질화막(620)은 대략 600Å의 두께로 형성한다. 이때, 패드산화막(610)은 패드질화막(620)의 인력에 의한 반도체 기판(600)의 스트레스를 완화하는 역할을 한다. 다음에 패드질화막(620) 위에 감광막 패턴(630)을 형성하여, 패드질화막(620)의 일부 표면을 노출시킨다. First, referring to FIG. 6, a pad oxide film 610 and a pad nitride film 620 are sequentially deposited on a semiconductor substrate 600 having an active region and an isolation region. Here, the pad oxide film 610 is formed to a thickness of approximately 110 kPa, and the pad nitride film 620 is formed to a thickness of approximately 600 kPa. In this case, the pad oxide film 610 serves to relieve stress of the semiconductor substrate 600 due to the attractive force of the pad nitride film 620. Next, a photosensitive film pattern 630 is formed on the pad nitride film 620 to expose a part of the surface of the pad nitride film 620.

다음에 도 7을 참조하면, 감광막패턴(630)을 식각마스크로 패드질화막(620) 및 패드산화막(610)의 노출부분을 순차적으로 제거하여 반도체 기판(600)의 소자분리영역을 노출시키는 패드산화막패턴(615) 및 패드질화막패턴(625)을 형성한다. 계속해서 반도체 기판(600)의 노출부분에 대한 식각공정을 수행하여 일정 깊이를 갖는 트렌치(640)를 형성한다. Next, referring to FIG. 7, the pad oxide layer exposing the device isolation region of the semiconductor substrate 600 by sequentially removing the exposed portions of the pad nitride layer 620 and the pad oxide layer 610 with an etch mask. The pattern 615 and the pad nitride film pattern 625 are formed. Subsequently, an etching process is performed on the exposed portion of the semiconductor substrate 600 to form the trench 640 having a predetermined depth.

다음에 도 8을 참조하면, 산화공정을 수행하여 트렌치(640) 내부에 측벽산화막(650)을 형성한다. 측벽산화막(650)은 건식 산화법인 열산화방법을 이용하며 대략 75-85Å의 두께를 가지도록 한다. 그리고 측벽산화막(650) 위에 라이너질화막(660)을 형성한다. 라이너질화막(660)은 저압화학기상증착(LPCVD; Low Pressure Chemical Vapor Deposition)법을 사용하여 퍼니스(furnace)에서 형성하며, 55-65Å의 두께로 한다. 라이너질화막(660)은 종래의 경우에서 대략 48Å의 두께를 갖는 경우와 비교해 보면, 후속 프리히팅 공정에서 손실되는 질화막을 감안하여 상대적으로 두꺼운 두께를 갖도록 형성되며, 이에 따라 후속 라이너산화막의 증착되는 공정이 생략되더라도 손실을 덜 받게 된다.Next, referring to FIG. 8, the sidewall oxide layer 650 is formed in the trench 640 by performing an oxidation process. The sidewall oxide film 650 uses a thermal oxidation method, which is a dry oxidation method, and has a thickness of about 75-85 kPa. A liner nitride film 660 is formed on the sidewall oxide film 650. The liner nitride film 660 is formed in a furnace by using a low pressure chemical vapor deposition (LPCVD) method and has a thickness of 55-65 kPa. The liner nitride film 660 is formed to have a relatively thick thickness in view of the nitride film lost in the subsequent preheating process, compared with the case of having a thickness of approximately 48 mm in the conventional case, and thus the process of depositing the subsequent liner oxide film If omitted, you will lose less.

다음에 도 9를 참조하면, 라이너질화막(660)이 형성된 반도체 기판(600)을 고밀도 플라즈마(HDP; High Density Plasma)챔버 내로 로딩시킨 후에 프리히팅(preheating)공정을 수행한다. 프리히팅은 산소(O₂)가스를 소스가스로 공급하고 헬륨(He)가스를 첨가가스로 공급하여 적절한 전압을 인가해 50초 동안 수행한다. 여기서 산소(O₂)가스는 400-550sccm의 유량으로 공급하고, 헬륨(He)가스는 300-350sccm의 유량으로 공급한다. 또한 플라즈마를 발생시키기 위한 소스 파워는 저주파에서 2500-3500W로 인가한다. 이 경우 산소(O₂) 플럭스가 트렌치 상부의 굴곡이 지는 부분(670)에 가장 많이 도달하기 때문에 그 부분의 라이너질화막(660)이 집중적으로 산화된다. 그러나 라이너질화막(660)을 55-65Å의 두께로 충분히 두텁게 형성함으로써 트렌치 상부의 굴곡이 지는 부분(670)의 두께가 얇아지는 것을 방지할 수 있어 붕소(B)가 외부 유출되는 것을 개선할 수 있다.Next, referring to FIG. 9, the semiconductor substrate 600 on which the liner nitride film 660 is formed is loaded into a High Density Plasma (HDP) chamber and then a preheating process is performed. Preheating is performed for 50 seconds by supplying oxygen (O₂) gas as the source gas and supplying helium (He) gas as the additive gas. Here oxygen (O₂) gas is supplied at a flow rate of 400-550sccm, helium (He) gas is supplied at a flow rate of 300-350sccm. In addition, the source power for generating the plasma is applied at 2500-3500W at low frequency. In this case, since the oxygen (O2) flux most reaches the curved portion 670 of the upper portion of the trench, the liner nitride film 660 of the portion is oxidized intensively. However, by forming the liner nitride film 660 sufficiently thick with a thickness of 55-65 kPa, it is possible to prevent the thickness of the bent portion 670 of the upper portion of the trench from thinning, thereby improving the outflow of boron (B). .

다음에 도 10을 참조하면, 고밀도 플라즈마 챔버내에서 사일렌(SiH₄)가스를 추가로 공급하여 트렌치(640) 및 반도체 기판(600)을 매립하도록 매립절연막(680), 예컨대 고밀도 플라즈마 산화막을 형성한다. 상기 고밀도 플라즈마 산화막의 증착은 프리히팅이 수행된 고밀도 플라즈마 챔버에서 인-시츄(in-situ)로 이루어질 수 있다. Next, referring to FIG. 10, a buried insulating film 680, such as a high density plasma oxide film, is formed to fill the trench 640 and the semiconductor substrate 600 by additionally supplying a SiH 렌 gas in the high density plasma chamber. . The deposition of the high density plasma oxide film may be performed in-situ in a high density plasma chamber in which preheating is performed.

다음에 도 11을 참조하면, 패드질화막패턴(625)의 표면이 노출되도록 상기 매립절연막(680)에 대한 평탄화를 수행하여 트렌치 소자분리막(690)을 형성한다. 여기서 매립절연막(680)의 평탄화는 화학적기계적연마(CMP; Chemical Mechanical Polishing)방법을 이용하여 수행할 수 있다. 다음에 상기 트렌치 소자분리막(690)에 수소화붕소(B2H6 )가스를 이용하여 불순물을 주입한다. 여기서 수소화붕소(B2H6 ) 는 310-400℃의 온도에서 25-35sccm의 유량으로 공급하여 매립절연막(680)의 표면에서 300-600Å의 깊이까지 주입한다. 이 경우 활성영역에는 패드질화막패턴(625)이 보호막 역할을 하여 불순물이 주입되지 않지만, 소자분리영역은 붕소(B)가 상당부분 트렌치 소자분리막(690)의 표면에 주입된다. 수소화붕소(B2H6 )가스를 주입하여 트렌치 소자분리막(690)의 표면이 붕소(B)의 농도가 높아짐에 따라 후속 문턱전압조절을 위한 이온주입시 활성영역의 붕소(B)가 소자분리영역으로 유출되는 현상이 개선될 수 있다.Next, referring to FIG. 11, a planarization of the buried insulating layer 680 is performed to expose the surface of the pad nitride layer pattern 625 to form a trench isolation layer 690. The planarization of the buried insulating film 680 may be performed using a chemical mechanical polishing (CMP) method. Next, impurities are implanted into the trench isolation layer 690 using boron hydride (B 2 H 6 ) gas. The boron hydride (B 2 H 6 ) is supplied at a flow rate of 25-35sccm at a temperature of 310-400 ℃ to inject to a depth of 300-600Å from the surface of the buried insulating film 680. In this case, although the pad nitride layer pattern 625 serves as a protective layer in the active region, impurities are not implanted, but in the device isolation region, boron (B) is substantially injected into the surface of the trench device isolation layer 690. Boron hydride (B 2 H 6 ) gas is injected to increase the concentration of boron (B) on the surface of the trench isolation layer 690, and thus, boron (B) in the active region is separated during ion implantation for subsequent threshold voltage control. The outflow to the area can be improved.

다음에 도 12를 참조하면, 패드질화막패턴(625) 및 패드산화막패턴(615)을 제거하고, 스크린산화막(도시하지 않음)을 건식산화법으로 형성한 후, 채널문턱전압용 이온주입을 진행한다. 채널문턱전압용 이온주입은 BF₂이온을 마스크패턴 없이 주입할 수 있다. 이 경우, 소자분리영역은 다시 붕소(B)이온이 주입되기 때문에 종래 기술에 비하여 상대적으로 붕소(B)의 농도가 높아지게 되어 활성영역으로부터 외부유출되는 붕소(B)의 양이 감소되게 된다. 이에 따라 종래 라이너산화막을 증착하는 공정을 생략하면서 발생하게 되는 붕소의 외부유출에 의한 문턱전압 감소 현상을 개선할 수 있다.Next, referring to FIG. 12, the pad nitride film pattern 625 and the pad oxide film pattern 615 are removed, and a screen oxide film (not shown) is formed by dry oxidation, followed by ion implantation for channel threshold voltage. Ion implantation for channel threshold voltage can inject BF2 ion without mask pattern. In this case, since the boron (B) ion is implanted into the device isolation region, the concentration of boron (B) is relatively higher than that of the prior art, thereby reducing the amount of boron (B) that is externally released from the active region. Accordingly, the phenomenon of reducing the threshold voltage due to the external leakage of boron, which is generated while omitting the process of depositing the conventional liner oxide film, can be improved.

지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 트렌치 소자분리막 형성방법에 의하면, 측벽산화막의 두께가 감소하고 라이너산화막을 증착하는 공정이 생략함으로써 갭필 마진이 증가한다. 또한, 라이너산화막을 증착하는 공정을 생략함으로서 발생하게 되는 문턱전압 감소 현상도 개선할 수 있다.As described so far, according to the method for forming a trench device isolation film of the semiconductor device according to the present invention, the gap fill margin is increased by reducing the thickness of the sidewall oxide film and eliminating the process of depositing the liner oxide film. In addition, it is possible to improve the threshold voltage reduction caused by omitting the process of depositing the liner oxide film.

Claims (5)

반도체기판 위에 마스크막패턴을 형성하는 단계;Forming a mask film pattern on the semiconductor substrate; 상기 마스크막패턴을 식각마스크로 상기 반도체기판 내에 트렌치를 형성하는 단계;Forming a trench in the semiconductor substrate using the mask layer pattern as an etch mask; 상기 트렌치에 의한 노출면 상에 측벽산화막을 형성하는 단계;Forming a sidewall oxide film on the exposed surface by the trench; 상기 측벽산화막이 형성된 트렌치 및 반도체 기판 전면에 라이너질화막을 형성하는 단계;Forming a liner nitride film over the trench and the semiconductor substrate on which the sidewall oxide film is formed; 상기 라이너질화막이 형성된 반도체 기판에 프리히팅을 수행하는 단계;Performing preheating on the semiconductor substrate on which the liner nitride film is formed; 상기 트렌치 및 반도체 기판을 매립하는 매립절연막을 형성하는 단계;Forming a buried insulating film filling the trench and the semiconductor substrate; 상기 마스크막패턴의 표면이 노출되도록 상기 매립절연막에 대한 평탄화를 수행하여 트렌치를 분리하는 단계; Separating the trench by performing planarization on the buried insulating layer so that the surface of the mask layer pattern is exposed; 상기 분리된 트렌치의 매립절연막에 수소화붕소(B2H6 ) 가스를 이용하여 불순물을 주입하는 단계; 및Implanting impurities into the separated trench buried insulating film using boron hydride (B 2 H 6 ) gas; And 상기 마스크막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 소자분리막 형성방법.And removing the mask film pattern. 제1항에 있어서,The method of claim 1, 상기 마스크막패턴은 패드산화막패턴 및 패드질화막패턴을 포함하여 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 소자분리막 형성방법.The mask layer pattern may include a pad oxide layer pattern and a pad nitride layer pattern. 제1항에 있어서,The method of claim 1, 상기 라이너질화막은 55-65Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트렌치 소자분리막 형성방법.The liner nitride film is a trench device isolation film forming method, characterized in that formed to a thickness of 55-65 55. 제1항에 있어서,The method of claim 1, 수소화붕소(B2H6 ) 가스는 310-400℃의 온도에서 25-35sccm의 유량으로 공급하는 것을 특징으로 하는 반도체 소자의 트렌치 소자분리막 형성방법.Boron hydride (B 2 H 6 ) gas is a trench element isolation film forming method for a semiconductor device, characterized in that for supplying a flow rate of 25-35sccm at a temperature of 310-400 ℃. 제1항에 있어서,The method of claim 1, 상기 불순물은 상기 매립절연막의 표면으로부터 300-600Å의 깊이까지 주입하는 것을 특징으로 하는 반도체 소자의 트렌치 소자분리막 형성방법.The impurity is implanted to the depth of 300-600 으로부터 from the surface of the buried insulating film forming a trench element isolation film of a semiconductor device.
KR1020050041825A 2005-05-18 2005-05-18 Method for fabricating trench isolation in semiconductor device KR100702125B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041825A KR100702125B1 (en) 2005-05-18 2005-05-18 Method for fabricating trench isolation in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041825A KR100702125B1 (en) 2005-05-18 2005-05-18 Method for fabricating trench isolation in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060119195A KR20060119195A (en) 2006-11-24
KR100702125B1 true KR100702125B1 (en) 2007-03-30

Family

ID=37706084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041825A KR100702125B1 (en) 2005-05-18 2005-05-18 Method for fabricating trench isolation in semiconductor device

Country Status (1)

Country Link
KR (1) KR100702125B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050435A (en) * 2001-12-18 2003-06-25 주식회사 하이닉스반도체 Method for forming isolation of semiconductor device
KR20050002492A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device
KR20050002062A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for making trench isolation using flowable dielectric

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050435A (en) * 2001-12-18 2003-06-25 주식회사 하이닉스반도체 Method for forming isolation of semiconductor device
KR20050002492A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for forming isolation layer of semiconductor device
KR20050002062A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method for making trench isolation using flowable dielectric

Also Published As

Publication number Publication date
KR20060119195A (en) 2006-11-24

Similar Documents

Publication Publication Date Title
KR100745067B1 (en) Trench isolation in semicontuctor device and the method for fabricating the same
JP4007740B2 (en) Semiconductor device trench isolation method
KR100818714B1 (en) Method for fabricating isolation layer in semiconductor device
US20090243050A1 (en) Isolation Structure in Memory Device and Method for Fabricating the Same
KR100818711B1 (en) Method for fabricating isolation layer in semiconductor device
KR100713001B1 (en) Method for manufacturing the semiconductor device having recess gate
KR100554836B1 (en) Method of manufacturing flash memory device
US7700429B2 (en) Method for forming fin transistor
US20120261748A1 (en) Semiconductor device with recess gate and method for fabricating the same
KR20080095621A (en) Method of forming an isolation layer in semiconductor device
JP4197576B2 (en) Manufacturing method of semiconductor device
KR101082090B1 (en) Method for fabricating trench isolation in semiconductor device
KR100702125B1 (en) Method for fabricating trench isolation in semiconductor device
KR100755056B1 (en) Method for fabricating the trench isolation in the semiconductor device
KR20070102271A (en) Method for fabricating trench isolation in semiconductor device
KR101024254B1 (en) Fabricating method of isolation layer in semiconductor device
KR100801739B1 (en) Method for fabricating trench isolation in semiconductor device
US20210398985A1 (en) Semiconductor structure and method for forming the same
US7863129B2 (en) Method for manufacturing semiconductor device
KR100609047B1 (en) Method of manufacturing semiconductor device
KR101168637B1 (en) Method for fabricating insulation layer in semiconductor device
KR20070003043A (en) Method for fabricating trench isolation in semiconductor device
KR100771542B1 (en) Method for fabricating trench isolation in semiconductor device
KR100884347B1 (en) Method for fabricating isolation layer in semiconductor device
KR20060011390A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee