KR100701698B1 - Method for forming isolation layer of semiconductor device - Google Patents

Method for forming isolation layer of semiconductor device Download PDF

Info

Publication number
KR100701698B1
KR100701698B1 KR1020050057689A KR20050057689A KR100701698B1 KR 100701698 B1 KR100701698 B1 KR 100701698B1 KR 1020050057689 A KR1020050057689 A KR 1020050057689A KR 20050057689 A KR20050057689 A KR 20050057689A KR 100701698 B1 KR100701698 B1 KR 100701698B1
Authority
KR
South Korea
Prior art keywords
cmp
oxide film
film
forming
buried oxide
Prior art date
Application number
KR1020050057689A
Other languages
Korean (ko)
Other versions
KR20070002262A (en
Inventor
김재홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050057689A priority Critical patent/KR100701698B1/en
Publication of KR20070002262A publication Critical patent/KR20070002262A/en
Application granted granted Critical
Publication of KR100701698B1 publication Critical patent/KR100701698B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명의 반도체 소자의 소자분리막 형성방법은, 반도체 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계와, 상기 패드질화막과 패드산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치가 매립되도록 기판 결과물 상에 매립산화막을 증착하는 단계 및 상기 패드질화막이 노출되도록 매립산화막을 CMP하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 소자분리막 형성을 위한 매립산화막 CMP 공정을 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리를 사용하여 2-단계로 나누어 수행함으로써, 소자분리막 매립산화막 CMP공정시 기판내 발생되는 결함을 방지할 수 있다. 이에 따라, 반도체 소자의 제조수율을 향상시킬 수 있다.The present invention discloses a method for forming a device isolation film of a semiconductor device. A method of forming a device isolation film of a semiconductor device according to the present invention may include forming a pad oxide film and a pad nitride film on a semiconductor substrate, forming a trench by etching the pad nitride film, the pad oxide film, and the semiconductor substrate, and forming the trench. And depositing a buried oxide film on the substrate product so that the buried material is embedded and CMP the buried oxide film so that the pad nitride film is exposed. According to the present invention, the buried oxide film CMP process for forming the device isolation film is divided into two stages using a silica slurry containing a silica abrasive added with a modifier, thereby eliminating defects generated in the substrate during the buried oxide film CMP process. You can prevent it. Thereby, the manufacturing yield of a semiconductor element can be improved.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device} Method for forming isolation layer of semiconductor device

도 1a 내지 도 1c는 STI(Shallow Trench Isolation) 공정을 이용한 종래의 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.1A to 1C are cross-sectional views illustrating processes of forming a device isolation film of a conventional semiconductor device using a shallow trench isolation (STI) process.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.2A to 2C are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device in accordance with an embodiment of the present invention.

도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 소자분리막 형성시의 변경된 실리카 연마제를 만들기 위한 일련의 기본 화학 반응식. 3A to 3C are a series of basic chemical reaction equations for making a modified silica abrasive when forming a device isolation film of a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : 반도체 기판 11 : 패드산화막10 semiconductor substrate 11 pad oxide film

12 : 패드질화막 13 : 매립산화막12 pad nitride film 13 buried oxide film

본 발명은, 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는 STI(Shallow Trench Isolation) 공정을 이용한 종래의 소자분리막 형성방법에서 매립산화막 CMP(Chemical Mechanical Polishing)공정시 기판내 발생되는 결함을 방지할 수 있는 소자분리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a device isolation film of a semiconductor device, and more particularly, a defect generated in a substrate during a buried oxide film CMP (Chemical Mechanical Polishing) process in a conventional device isolation film formation method using a shallow trench isolation (STI) process. It relates to a device isolation film forming method that can prevent the.

기판 100nm에서 소자를 제조할때, 소자분리막을 형성하기 위한 매립산화막 CMP 공정에서 고선택비 CMP를 구현하기 위하여 실리카(silica) 슬러리와 세리아(ceria) 슬러리를 사용하여 2 step 으로 CMP를 진행하고 있다. HDP(High Density Plasma)막의 실리카 슬러리의 고평탄화 기능과 세리아 슬러리의 고선택비 기능을 이용하는 것이다. 하지만 세리아 슬러리로 진행한 반도체 기판에서는 실리카 슬러리로 진행한 것에 비하여 결함(파티클,슬러리 감소,스크래치)이 다량 발생한다. 그래서 이 결함을 감소시키고자 세리아 슬러리가 POU(point of use)에 도달하기 전에 미리 필터링하거나 세리아 슬러리 전용 CMP 장비를 사용한다. 그럼에도 불구하고, 세리아 슬러리로 진행한 반도체 기판의 결함 수준은 슬러리 필터링하거나 전용 CMP 장비를 사용하기전 보다 많이 개선되었지만 실리카 슬러리를 사용한 반도체 기판의 결함 수준보다 여전히 높으며, 생산 비용을 증가시키는 문제점이 있다. When fabricating a device at a substrate of 100 nm, CMP is performed in two steps using a silica slurry and a ceria slurry to realize high selectivity CMP in a buried oxide CMP process for forming a device isolation film. . It is to utilize the high leveling function of the silica slurry of the HDP (High Density Plasma) film and the high selectivity function of the ceria slurry. However, in the semiconductor substrate proceeded with the ceria slurry, defects (particles, reduced slurry, scratches) are generated much higher than that proceeded with the silica slurry. Therefore, to reduce this defect, the ceria slurry is pre-filtered before reaching the point of use (POU) or Ceria equipment dedicated to the ceria slurry is used. Nevertheless, the defect level of semiconductor substrates progressed with ceria slurry is much improved before slurry filtering or using dedicated CMP equipment, but still higher than the defect level of semiconductor substrates using silica slurry, and there is a problem of increasing production cost. .

이하에서는 STI 공정을 이용한 종래의 소자분리막 형성방법을 도 1a 내지 도 1c를 참조하여 설명하도록 한다.Hereinafter, a method of forming a device isolation layer using an STI process will be described with reference to FIGS. 1A to 1C.

도 1a를 참조하면, 반도체 기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성한다. 그런 다음, 상기 패드질화막(3)과 패드산화막(2)을 식각하여 트렌치를 형성한 후, 상기 트렌치 표면에 선형 질화막(미도시)을 형성한다. 이어서, 상기 트렌치가 매립되도록 기판 결과물 상에 HDP-CVD 공정에 따라 매립산화막(5)을 증착한다. 여기서, HDP-CVD 증착 특성상 매립산화막은 와이드 액티브 영역에서는 단차를 만들면서 증착된다.Referring to FIG. 1A, a pad oxide film 2 and a pad nitride film 3 are sequentially formed on a semiconductor substrate 1. Thereafter, the pad nitride film 3 and the pad oxide film 2 are etched to form a trench, and then a linear nitride film (not shown) is formed on the trench surface. Subsequently, a buried oxide film 5 is deposited on the substrate resultant in accordance with the HDP-CVD process so that the trench is buried. Here, the buried oxide film is deposited while making a step in the wide active region due to the HDP-CVD deposition characteristic.

도 1b를 참조하면, 상기 매립산화막(5)을 실리카 슬러리로 1차 CMP하여 와이드 패드질화막 위의 매립산화막(5)의 단차를 제거한다.Referring to FIG. 1B, the buried oxide film 5 is first CMP with a silica slurry to remove the step of the buried oxide film 5 on the wide pad nitride film.

도 1c를 참조하면, 상기 CMP된 매립산화막(5)을 세리아 슬러리로 패드질화막(3)이 노출될 때까지 2차 CMP한다. 이후, 도시하지는 않았지만, 패드질화막과 패드산화막을 차례로 제거하여, 소자분리막을 형성한다.Referring to FIG. 1C, the CMP buried oxide film 5 is subjected to secondary CMP using a ceria slurry until the pad nitride film 3 is exposed. Subsequently, although not shown, the pad nitride film and the pad oxide film are sequentially removed to form an isolation layer.

그러나, 종래의 소자분리막 형성방법에서는, 세리아 슬러리로 매립산화막 2차 CMP 공정시, 기판내 스크래치(6) 및 파티클(7)의 결함이 발생한다. 이로인해, 반도체 소자의 제조수율이 저하되는 문제점이 발생하게 된다. However, in the conventional device isolation film forming method, defects in the scratches 6 and particles 7 in the substrate occur during the buried oxide film secondary CMP process with the ceria slurry. This causes a problem that the manufacturing yield of the semiconductor device is lowered.

따라서, 본 발명은, 상기한 종래 기술의 제반 문제점을 해결하기 위하여 안출된 것으로서, 소자분리막 형성을 위한 매립산화막 CMP 공정을 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리를 사용한 2-단계 CMP 공정으로 기판내 발생되는 결함을 방지할수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, a buried oxide film CMP process for forming a device isolation film to a two-step CMP process using a silica slurry containing a silica abrasive added with a modifier An object of the present invention is to provide a method of forming a device isolation film of a semiconductor device capable of preventing defects occurring in a substrate.

또한, 본 발명은, 기판내 결함을 손쉽게 방지함으로서 반도체 소자의 제조수율을 높일 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 다른 목적이 있다. In addition, another object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of easily preventing defects in a substrate, thereby increasing a manufacturing yield of the semiconductor device.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막 및 반 도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치가 매립되도록 기판 결과물 상에 매립산화막을 증착하는 단계 및 상기 패드질화막이 노출되도록 매립산화막을 CMP하는 단계를 포함한다.In order to achieve the above object, the present invention comprises the steps of sequentially forming a pad oxide film and a pad nitride film on a semiconductor substrate; Etching the pad nitride film, the pad oxide film, and the semiconductor substrate to form a trench; Depositing a buried oxide film on a substrate product to fill the trench, and CMP the buried oxide film to expose the pad nitride film.

여기서, 상기 매립산화막을 CMP하는 단계는, 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리를 사용하여 2-단계로 나누어 수행한다.Here, the CMP of the buried oxide film is performed by dividing into two steps using a silica slurry including a silica abrasive to which a modifier is added.

상기 실리카 연마제는 0.1∼1㎛의 지름크기를 갖는 fumed silica를 사용한다.The silica abrasive is fumed silica having a diameter of 0.1 ~ 1㎛.

상기 변경제는 알콕시실란계 화합물 또는 에폭시계 화합물로써, 알콕시실란계 화합물은 아민그룹(amine group), 알콜 그룹(alcohol group) 및 카르복시기 그룹(caboxyl group)으로 구성된 그룹으로 부터 선택되는 어느 하나의 물질로 이루어진 것이며, 에폭시계 화합물은 1개 이상의 하이드록실 그룹(hydroxyl group)를 포함한 물질로 이루어진 것이다.The modifier is an alkoxysilane-based compound or an epoxy-based compound, wherein the alkoxysilane-based compound is any one material selected from the group consisting of an amine group, an alcohol group, and a carboxyl group. Epoxy-based compound is made of a material containing at least one hydroxyl group (hydroxyl group).

상기 변경제 첨가는 100∼150℃의 온도에서 1∼24시간 동안 실리카 연마제 표면의 하이드록실 그룹과의 축합반응이 일어나도록 하는 방식으로 수행한다. The modifier addition is carried out in such a way that a condensation reaction with hydroxyl groups on the surface of the silica abrasive occurs for 1 to 24 hours at a temperature of 100 to 150 ° C.

상기 2-단계의 매립산화막 CMP는, 상기 매립산화막의 글러벌 평탄화가 이루어지도록 1차 CMP를 수행하는 단계와 상기 1차 CMP된 매립산화막을 패드질화막이 노출될 때까지 2차 CMP하는 단계로 구성한다. The two-stage buried oxide film CMP comprises a step of performing a first CMP to achieve global planarization of the buried oxide film and a second CMP of the first CMP buried oxide film until the pad nitride film is exposed. .

여기서, 상기 2-단계의 매립산화막 CMP는, 상기 변경제가 첨가된 실리카 연마재 : 순수 : 첨가제의 혼합비율(wt％)을 1-10 : 1-10 : 80-98로 하는 실리카 슬러리를 사용하여 수행한다.Here, the two-stage embedded oxide film CMP is performed using a silica slurry in which the mixing ratio (wt%) of the silica abrasive: pure water: additive to which the modifier is added is 1-10: 1-10: 80-98. do.

상기 1차 CMP는 표면 단차가 200Å 이하 또는, 패드질화막 상부에서의 매립산화막의 잔류두께가 400~500Å이 되도록 인너 튜브의 압력이 4∼5psi, 리테인션 링(retaintion ring)의 압력이 5∼6psi, 멤브레인이 압력이 3∼4psi인 조건 하에서 슬리리의 유량을 200∼1000㎖/분으로 하여 수행한다. The primary CMP has a surface step of 200 kPa or less, or an inner tube pressure of 4-5 psi and a retention ring pressure 5-5 so that the residual thickness of the buried oxide film on the upper surface of the pad nitride film is 400-500 kPa. 6 psi, the membrane is carried out under a pressure of 3 to 4 psi with a slurry flow rate of 200 to 1000 ml / min.

상기 2차 CMP는 산화막 대비 질화막의 고선택비가 얻어지도록 1차 CMP 단계 대비 연마압력 및 연마속도를 낮추어 인너 튜브의 압력이 2∼3psi, 리테인션 링(retaintion ring)의 압력이 3∼4psi, 멤브레인이 압력이 1∼2psi인 조건 하에서 슬리리의 유량을 40∼50㎖/분 으로 하여 수행한다. 또한, 2차 CMP는 패드질화막의 표면이 40Å 이하의 두께로 연마되도록 수행한다.The secondary CMP lowers the polishing pressure and the polishing rate compared to the first CMP step so that a high selectivity ratio of the nitride film to the oxide film is obtained, so that the pressure of the inner tube is 2 to 3 psi, the retention ring is 3 to 4 psi, The membrane is carried out under a pressure of 1 to 2 psi with a slurry flow rate of 40 to 50 ml / min. In addition, the secondary CMP is performed so that the surface of the pad nitride film is polished to a thickness of 40 kPa or less.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(10)상에 패드산화막(11)과 패드질화막(12)을 차례로 형성한 후, 상기 패드질화막(12)과 패드산화막(11) 및 반도체 기판(10)을 식각하여 트렌치를 형성한다. 그런 다음, 상기 트렌치에 선형질화막(미도시)을 형성한 후, 상기 트렌치가 매립되도록 HDP-CVD 공정에 따라 매립산화막(13)을 증착한다. HDP-CVD 증착 특성상 매립산화막(13)은 와이드 액티브 영역에서는 단차를 만들면서 증착된다. 여기서, 상기 매립산화막(13)은 매립 능력이 우수한 1차증착-1차식각-2차증착-2차식각-3차증착공정의 방법으로 약 2500Å정도의 두께로 증착한다. 여기서, 1차증착의 방식은, SiH4 45sccm, O2 57sccm, He 900sccm 가스로 LF 3000Ｗ , HF 700Ｗ 조건에서 1200Å 두께로 증착하며, 2차증착의 방식은 SiH4 45sccm, O2 57sccm 및 He 900sccm 가스로 LF 3000Ｗ, HF 700Ｗ 조건에서 800Å 두께로 증착하며, 3차증착의 방식은SiH4 74sccm, O2 92sccm 및 He 300sccm 가스로 LF 3000Ｗ, HF 1300Ｗ 조건에서 2000Å 두께로 증착한다. 또한, 1차식각과 2차식각은 He 400sccm, NF3 100sccm 가스로 LF 3500Ｗ, HF 700Ｗ의 플라즈마 식각방법으로 10초 동안 식각한다.Referring to FIG. 2A, after the pad oxide film 11 and the pad nitride film 12 are sequentially formed on the semiconductor substrate 10, the pad nitride film 12, the pad oxide film 11, and the semiconductor substrate 10 are etched. To form a trench. Then, after forming a linear nitride film (not shown) in the trench, the buried oxide film 13 is deposited by the HDP-CVD process so that the trench is buried. Due to the HDP-CVD deposition characteristic, the buried oxide film 13 is deposited while making a step in the wide active region. Here, the buried oxide film 13 is deposited to a thickness of about 2500 kV by the method of the first deposition-first etching-secondary deposition-secondary etching-third deposition process with excellent buried capability. Here, the first deposition method is SiH4 45sccm, O2 57sccm, He 900sccm gas LF 3000Ｗ, HF 700Ｗ conditions at 1200Å thickness, the second deposition method SiH4 45sccm, O2 57sccm and He 900sccm gas LF 3000Ｗ The deposition method is 800Å thick at 700Ｗ HF. The third deposition method is LF 3000Ｗ with SiH4 74sccm, O2 92sccm and He 300sccm gas. In addition, the primary and secondary etching is etched for 10 seconds by the plasma etching method of LF 3500Ｗ, HF 700Ｗ with He 400sccm, NF3 100sccm gas.

도 2b를 참조하면, 상기 매립산화막(13)을 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리로 1차 CMP한다. 여기서, 상기 실리카 연마제는 0.1∼1㎛의 지름크기를 갖는 fumed 실리카를 사용한다.Referring to FIG. 2B, the buried oxide film 13 is first CMP with a silica slurry including a silica abrasive added with a modifier. Here, the silica abrasive is used fumed silica having a diameter of 0.1 ~ 1㎛.

상기 변경제는 알콕시실란계 화합물 또는 에폭시계 화합물로써, 알콕시실란계 화합물은 아민그룹(amine group), 알콜 그룹(alcohol group) 및 카르복시기 그룹(caboxyl group)으로 구성된 그룹으로 부터 선택되는 어느 하나의 물질로 이루어진 것이며, 상기 에폭시계 화합물은 1개 이상의 하이드록실 그룹(hydroxyl group)를 포함한 물질로 이루어진 것이다. 여기서, 상기 변경제 첨가는 100∼150℃의 온도에서 1∼24시간 동안 실리카 연마제 표면과 축합반응이 일어나도록 하는 방식으로 수행한다. The modifier is an alkoxysilane-based compound or an epoxy-based compound, wherein the alkoxysilane-based compound is any one material selected from the group consisting of an amine group, an alcohol group, and a carboxyl group. The epoxy compound is made of a material including at least one hydroxyl group. Here, the addition of the modifier is carried out in such a manner that the condensation reaction with the silica abrasive surface occurs for 1 to 24 hours at a temperature of 100 to 150 ℃.

이에, 상기 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리를 만들기 위한 일련의 기본 화학 반응식이 도 3a 내지 도 3c에 나타나 있다. Thus, a series of basic chemical reaction schemes for making a silica slurry comprising the silica abrasive added with the modifier is shown in FIGS. 3A-3C.

도 3a 내지 도 3c에 나타낸 바와 같이, 도 3a와 도 3b는 알콕시실란계 화합물과 실리카 연마제 표면의 하이드록실 그룹과의 반응식이며, 도 3c는 에폭시계 화 합물과 실리카 연마제 표면의 하이드록실 그룹과의 반응식이다. 이에 따라, 상기 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리는 실리카 슬러리의 고평탄화 기능과 세리아 슬러리의 고선택비 기능이 상존하는 기능을 가지게 된다. 따라서, 매립산화막에 대한 높은 연마속도를 나타내도록 공정 변수를 구성하기 때문에 와이드 패드질화막 위의 매립산화막의 단차를 효과적으로 제거할 뿐만 아니라, 패드질화막에 대한 높은 연마 선택비를 가지고 있어 기판내 발생되는 파티클 또는 스크래치 현상을 방지한다.As shown in FIGS. 3A to 3C, FIGS. 3A and 3B are reaction schemes of an alkoxysilane-based compound and hydroxyl groups on the surface of the silica abrasive, and FIG. 3C is a combination of an epoxy compound and a hydroxyl group on the surface of the silica abrasive. Reaction scheme. Accordingly, the silica slurry including the silica abrasive to which the modifier is added has a function of high leveling function of the silica slurry and high selectivity function of the ceria slurry. Therefore, since the process variable is configured to show a high polishing rate for the buried oxide film, the step of the buried oxide film on the wide pad nitride film is not only effectively removed, but also has a high polishing selectivity for the pad nitride film. Or scratches.

상기 1차 CMP는 표면 단차가 200Å 이하, 또는, 패드질화막 상부에서의 매립산화막의 잔류 두께가 400∼500Å이 되도록 인너 튜브의 압력이 4∼5psi, 리테인션 링(retaintion ring)의 압력이 5∼6psi, 멤브레인이 압력이 3∼4psi인 조건 하에서 슬리리의 유량을 200∼1000㎖/분으로 하여 수행한다.The primary CMP has a surface step of 200 kPa or less, or an inner tube pressure of 4-5 psi and a retention ring pressure of 5 so that the remaining thickness of the buried oxide film on the upper surface of the pad nitride film is 400-500 kPa. 6 psi, the membrane is carried out at a flow rate of 200 to 1000 ml / min under a condition that the pressure is 3 to 4 psi.

도 2c를 참조하면, 상기 패드질화막(12)이 노출되도록 상기 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리로 2차 CMP한다. 이 때, 상기 2차 CMP는 인너 튜브의 압력이 2∼3psi, 리테인션 링(retaintion ring)의 압력이 3∼4psi, 멤브레인이 압력이 1∼2psi인 조건 하에서 슬리리의 유량을 40∼50㎖/분으로 하여 수행하며, 패드질화막(3)의 표면이 40Å 이하의 두께로 연마되도록 수행한다. Referring to FIG. 2C, secondary CMP is performed with a silica slurry including a silica abrasive to which the modifier is added to expose the pad nitride layer 12. At this time, the secondary CMP has a flow rate of 40 to 50 ml under the condition that the pressure of the inner tube is 2 to 3 psi, the pressure of the retaining ring is 3 to 4 psi, and the membrane is 1 to 2 psi. Per minute, and the surface of the pad nitride film 3 is polished to a thickness of 40 kPa or less.

상기 2-단계의 매립산화막 CMP는, 상기 변경제가 첨가된 실리카 연마재 : 순수 : 첨가제의 혼합비율(wt％)을 1-10 : 1-10 : 80-98 로 하는 실리카 슬러리를 사용하여 수행한다. 이 후, 도시하지는 않았지만, 노출된 패드질화막과 패드산화막을 차례로 제거하여 반도체 소자의 소자분리막의 형성을 완성한다.The two-stage embedded oxide film CMP is performed using a silica slurry in which the mixing ratio (wt%) of the silica abrasive: pure water: additive to which the modifier is added is set to 1-10: 1-10: 80-98. Thereafter, although not shown, the exposed pad nitride film and the pad oxide film are sequentially removed to form the device isolation film of the semiconductor device.

여기서, 본 발명은 종래의 실리카 슬러리와 세리아 슬러리의 2-단계 CMP 공정 대신에, 실리카 슬러리에 미량의 화합물을 결합시킨, 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리로 2-단계 CMP함으로써, 종래의 소자분리막 형성을 위한 매립산화막 CMP 공정시 기판내 발생되는 결함을 방지할 수 있다. Here, the present invention is a conventional two-step CMP by using a silica slurry containing a silica abrasive to which a modifier is added, instead of a two-step CMP process of a silica slurry and a ceria slurry. During the buried oxide film CMP process for forming a device isolation film, defects generated in the substrate can be prevented.

이상에서와 같이, 본 발명은 변경제가 첨가된 실리카 연마재를 포함한 실리카 슬러리를 사용함으로써, 산화막의 평탄화를 높일 수 있고, 산화막 대비 질화막의 선택비를 높일 수 있으며, 종래의 CMP 공정시 기판내 발생되는 결함을 방지할 수 있다. 이에 따라, 후속 공정이 용이하고 안정적인 전기적 특성을 확보할 수 있다. 따라서, 반도체 소자의 수율을 향상시킬 수 있다. 또한, 세리아 슬러리 사용에 따른 부가비용를 줄일 수 있어서 생산 비용을 줄일수 있다. As described above, the present invention can increase the planarization of the oxide film, increase the selectivity of the nitride film to the oxide film by using a silica slurry containing a silica abrasive to which the modifier is added, and is generated in the substrate during the conventional CMP process. The defect can be prevented. Accordingly, the subsequent process can be easy and secure stable electrical characteristics. Therefore, the yield of a semiconductor element can be improved. In addition, the cost of using the ceria slurry can be reduced, thereby reducing the production cost.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서의 통상의 지식을 가진자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that the present invention can be modified and modified.

Claims (13)

반도체 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막 및 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치가 매립되도록 기판 결과물 상에 매립산화막을 증착하는 단계; 및 상기 패드질화막이 노출되도록 매립산화막을 CMP하는 단계;를 포함하는 반도체 소자의 소자분리막 형성방법에 있어서, Sequentially forming a pad oxide film and a pad nitride film on the semiconductor substrate; Etching the pad nitride film, the pad oxide film, and the substrate to form a trench; Depositing a buried oxide film on a substrate product to fill the trench; And forming a buried oxide film so as to expose the pad nitride film. 상기 매립산화막을 CMP하는 단계는, 변경제가 첨가된 실리카 연마제를 포함하는 실리카 슬러리를 사용하여 2-단계로 나누어 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. CMP of the buried oxide film, a method of forming a device isolation film of a semiconductor device, characterized in that performed by dividing into two steps using a silica slurry containing a silica abrasive to which the modifier is added. 제 1 항에 있어서, 상기 실리카 연마제는 0.1∼1㎛의 지름크기를 갖는 fumed 실리카를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 1, wherein the silica abrasive is fumed silica having a diameter of 0.1 to 1㎛ using a device isolation film forming method of the semiconductor device. 제 1 항에 있어서, 상기 변경제는 알콕시실란계 화합물 또는 에폭시계 화합물인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 1, wherein the modifier is an alkoxysilane-based compound or an epoxy-based compound. 제 3 항에 있어서, 상기 알콕시실란계 화합물은 아민 그룹(amine group), 알콜 그룹(alcohol group) 및 카르복시기 그룹(caboxyl group)으로 구성된 그룹으로부터 선택되는 어느 하나의 물질로 이루어진 것을 특징으로 하는 반도체 소자의 소 자분리막 형성방법. The semiconductor device of claim 3, wherein the alkoxysilane-based compound is made of any one material selected from the group consisting of an amine group, an alcohol group, and a carboxyl group. Method for forming a separator of the element. 제 3 항에 있어서, 상기 에폭시계 화합물은 1개 이상의 하이드록실 그룹(hydroxyl group)를 포함한 물질로 이루어진 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The method of claim 3, wherein the epoxy compound is made of a material including at least one hydroxyl group. 제 1 항에 있어서, 상기 변경제 첨가는 100∼150℃의 온도에서 1∼24 시간 동안 실리카 연마제 표면의 하이드록실 그룹과의 축합반응이 일어나도록 하는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The device of claim 1, wherein the addition of the modifier is carried out in such a manner that a condensation reaction with hydroxyl groups on the surface of the silica abrasive occurs at a temperature of 100 to 150 ° C. for 1 to 24 hours. Separator Formation Method. 제 1 항에 있어서, 상기 2-단계의 매립산화막 CMP는, 상기 매립산화막의 글러벌 평탄화가 이루어지도록 1차 CMP를 수행하는 단계와, 상기 1차 CMP된 매립산화막을 패드질화막이 노출될 때까지 2차 CMP하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.2. The method of claim 1, wherein the 2-step buried oxide CMP comprises performing a first CMP to achieve global planarization of the buried oxide film, and applying the first CMP buried oxide film to a pad nitride layer until the pad nitride film is exposed. And forming a second CMP. 제 1 항에 있어서, 상기 2-단계의 매립산화막 CMP는, 상기 변경제가 첨가된 실리카 연마재 : 순수 : 첨가제의 혼합비율(wt％)을 1-10 : 1-10 : 80-98로 하는 실리카 슬러리를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.2. The silica slurry according to claim 1, wherein the two-stage buried oxide film CMP is a silica slurry having the modifier added thereto: 1-10: 1-10: 80-98. Device isolation film forming method of a semiconductor device, characterized in that performed using. 제 7 항에 있어서, 상기 1차 CMP는 표면 단차가 200Å 이하, 또는, 패드질화막 상부에서의 매립산화막의 잔류 두께가 400∼500Å이 되도록 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.8. The method of claim 7, wherein the primary CMP is performed so that the surface level is 200 mW or less, or the remaining thickness of the buried oxide film on the pad nitride film is 400 to 500 mW. 제 7 항에 있어서, 상기 1차 CMP는 인너 튜브의 압력이 4∼5psi, 리테인션 링(retaintion ring)의 압력이 5∼6psi, 멤브레인이 압력이 3∼4psi인 조건 하에서 슬리리의 유량을 200∼1000㎖/분으로 하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.According to claim 7, wherein the primary CMP is a slurry flow rate 200 to the pressure of the inner tube pressure of 4 ~ 5psi, the retention ring (retaintion ring) 5 ~ 6psi, the membrane pressure of 3 ~ 4psi A device isolation film forming method of a semiconductor device, characterized in that carried out to ~ 1000mL / min. 제 7 항에 있어서, 상기 2차 CMP는 산화막 대비 질화막의 고선택비가 얻어지도록 1차 CMP 단계 대비 연마압력 및 연마속도를 낮추어 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. 8. The method of claim 7, wherein the secondary CMP is performed by lowering the polishing pressure and the polishing rate compared to the first CMP step so that a high selectivity ratio of the nitride film to the oxide film is obtained. 제 7 항에 있어서, 상기 2차 CMP는 인너 튜브의 압력이 2∼3psi, 리테인션 링(retaintion ring)의 압력이 3∼4psi, 멤브레인이 압력이 1∼2psi인 조건 하에서 슬리리의 유량을 40∼50㎖/분 으로 하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.According to claim 7, wherein the secondary CMP is a flow rate of the slurry in the condition of the inner tube pressure of 2 ~ 3psi, the retaining ring pressure of 3 ~ 4psi, the membrane pressure of 1 ~ 2psi A device isolation film forming method of a semiconductor device, characterized in that carried out at ~ 50ml / min. 제 7 항에 있어서, 상기 2차 CMP는 패드질화막의 표면이 40Å 이하의 두께로 연마되도록 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.8. The method of claim 7, wherein the secondary CMP is performed so that the surface of the pad nitride film is polished to a thickness of 40 kPa or less.
KR1020050057689A 2005-06-30 2005-06-30 Method for forming isolation layer of semiconductor device KR100701698B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057689A KR100701698B1 (en) 2005-06-30 2005-06-30 Method for forming isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057689A KR100701698B1 (en) 2005-06-30 2005-06-30 Method for forming isolation layer of semiconductor device

Publications (2)

Publication Number Publication Date
KR20070002262A KR20070002262A (en) 2007-01-05
KR100701698B1 true KR100701698B1 (en) 2007-03-29

Family

ID=37869286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057689A KR100701698B1 (en) 2005-06-30 2005-06-30 Method for forming isolation layer of semiconductor device

Country Status (1)

Country Link
KR (1) KR100701698B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000345144A (en) 1999-03-31 2000-12-12 Tokuyama Corp Abrasive and polishing
KR20050012584A (en) * 2003-07-25 2005-02-02 매그나칩 반도체 유한회사 Method for forming isolation layer of semiconductor device
KR100492777B1 (en) 2002-12-30 2005-06-07 주식회사 하이닉스반도체 Method for Forming STI Type Device Isolation Film of Semiconductor Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000345144A (en) 1999-03-31 2000-12-12 Tokuyama Corp Abrasive and polishing
KR100492777B1 (en) 2002-12-30 2005-06-07 주식회사 하이닉스반도체 Method for Forming STI Type Device Isolation Film of Semiconductor Device
KR20050012584A (en) * 2003-07-25 2005-02-02 매그나칩 반도체 유한회사 Method for forming isolation layer of semiconductor device

Also Published As

Publication number Publication date
KR20070002262A (en) 2007-01-05

Similar Documents

Publication Publication Date Title
US7700455B2 (en) Method for forming isolation structure in semiconductor device
CN107017161B (en) Method for reducing dishing recess in STI-CMP process
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
JP2001007195A (en) Method for isolating trench element of integrated circuit device using high selective cmp
US8426291B2 (en) Method for isolation formation in manufacturing semiconductor device
KR100701698B1 (en) Method for forming isolation layer of semiconductor device
CN114093806B (en) Manufacturing method of semiconductor structure
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
CN111354675B (en) Shallow trench isolation structure and forming method thereof
KR100772678B1 (en) Method for isolation layer in semiconductor device
KR100492777B1 (en) Method for Forming STI Type Device Isolation Film of Semiconductor Device
KR20090038141A (en) Method of fabricating trench isolation in semicondtor device
CN101459109B (en) Method for preparing shallow groove isolation structure
US20080113512A1 (en) Method of fabricating isolation layer of semiconductor device
KR100505404B1 (en) Method of manufacturing SOI wafer
US6531265B2 (en) Method to planarize semiconductor surface
KR100787762B1 (en) Semiconductor device producing method to prevent divot
CN102655111A (en) Manufacturing method for shallow trench isolation
KR100303358B1 (en) Method of manufacturing SOI wafer
CN111378379B (en) Chemical mechanical polishing solution and application thereof
KR100505427B1 (en) Method for forming isolation layer of semiconductor device
KR100444302B1 (en) Manufacturing method of semiconductor device
KR20060070063A (en) Method for forming isolation layer in semiconductor device
KR20000075305A (en) method for forming trench type isolation layer using polishing sacrificial layer
KR20020002925A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee