KR100699541B1 - 완전 집적 능동 안테나 시스템 - Google Patents

Abstract

본 발명은 능동 안테나 시스템에 관한 것으로서, 본 발명의 실시에 따른 완전 집적 능동 안테나 시스템은 RF 신호를 입력으로 하여 입력된 RF 신호를 증폭하는 전력 증폭기 및 광대역 주파수 밴드 저지를 위한 접지면과 연결된 금속이 슬롯 내부에 삽입되고, 상기 슬롯의 중심까지의 피드 라인의 길이를 나타내는 제1 길이 정보와 상기 슬롯의 중심으로부터 상기 슬롯을 지나는 상기 피드 라인의 길이를 나타내는 제2 길이 정보에 의해 입력 임피던스가 결정되는 슬롯 안테나를 포함한다.

능동 안테나(Active antenna), 전력 부가 효율(Power Added Efficiency; PAE), 파워 증폭기(power amplifier)

Description

완전 집적 능동 안테나 시스템{Fully integrated active antenna system}

도 1a은 종래의 능동 안테나(Active Antenna) 시스템의 구성을 나타내는 블록도이다.

도 1b는 종래의 능동 집적 안테나(Active Integrated Antenna) 시스템의 구성을 나타내는 블록도이다.

도 2는 본 발명의 실시에 따른 완전 집적 능동 안테나(Fully integrated Active Antenna) 시스템의 구성을 나타내는 블록도이다.

도 3a 및 3b는 본 발명의 실시에 따른 전력 증폭기의 DC 특성을 나타내는 그래프이다.

도 4a 내지 도 4d는 본 발명의 실시에 따른 안테나의 구조를 나타내는 예시도이다.

도 5a 내지 도 5b는 본 발명의 실시에 따른 L_f 길이의 변화에 따른 입력 임피던스의 변화를 나타내는 그래프이다.

도 6a는 본 발명의 실시에 따라 L_t 길이의 변화에 따른 전력 증폭기의 최대 PAE에 대한 시뮬레이션 결과를 나타내는 그래프이다.

도 6b는 본 발명의 실시에 따라 기본 주파수에서 L_t 길이의 변화에 따른 시 뮬레이션된 입력 임피던스를 나타내는 그래프이다.

도 7은 본 발명의 실시에 따른 안테나 시스템의 입력 임피던스를 나타내는 그래프이다.

도 8은 본 발명의 실시에 따른 입력 전력(P_in)에 대한 전송 전력(P_t)의 비교 결과를 나타내는 그래프이다.

도 9는 본 발명의 실시에 따른 입력 전력(P_in)에 대한 PAE의 비교 결과를 나타내는 그래프이다.

도 10은 본 발명의 실시에 따른 전송 전력(P_t)에 대한 PAE의 비교 결과를 나타내는 그래프이다.

도 11a 및 도 11b는 본 발명의 실시에 따른 안테나 시스템이 구현된 모습을 종래의 것과 비교하여 나타내고 있다.

도 12는 본 발명의 실시에 따른 또다른 안테나 시스템의 구조를 나타내는 예시도이다.

< 도면의 주요 부분에 대한 설명 >

200: 완전 집적 능동 안테나 시스템

210: 전력 증폭기

220: 안테나

본 발명은 안테나 시스템에 관한 것으로서, 보다 상세하게는 전력 증폭기와 안테나가 결합하여 완전 집적화된 완전 집적 능동 안테나 시스템에 관한 것이다.

무선 통신 시스템에 있어서, 차세대 무선 통신 시스템은 낮은 전력을 소모하는 것을 요구하고, DC 전력의 상당한 부분이 실제로 전력 증폭기에 의해 소비되기 때문에, 전력 증폭기의 전력 부가 효율(Power Added Efficiency, 이하 ' PAE'라 칭함)에 대한 중요성은 더욱 강조되고 있다.

전력 증폭기의 PAE를 최대로 하기 위하여 전력 증폭기 자체에 대한 많은 연구가 수행되어 왔다.

도 1a는 높은 PAE를 얻기 위한 종래의 능동 안테나 시스템의 구성을 나타내고 있다. 도 1에서 도시하고 있는 바와 같이, 전력 증폭기(102)는 안테나(110)에 직접 연결되어 있지 않고, 전력 증폭기(102)와 안테나 사이(110)에 전력 증폭기의 출력 정합 블록(104), 하모닉 튜닝 회로 블록(106), 안테나 정합 블록(108)이 위치하게 된다.

따라서, 이러한 구조는 안테나 시스템의 크기를 증가시키고, 구조가 복잡하게 되며, RF 프론트 엔트(front end)의 컴팩트한 설계를 어렵게 하는 문제점이 있다.

이러한 문제를 개선하기 위하여 능동 집적 안테나(Active Integrated Antenna)가 개발되었는데, 이를 도 1b에서 도시하고 있다.

능동 집적 안테나는 안테나와 결합된 능동 회로로서 정의되거나, 능동 소자 들과 결합된 안테나로서 정의될 수 있는데, 능동 집적 안테나는 성능이 좋은 PAE와 컴팩트한 RF 프론트 엔드(front end)를 제공한다.

일반적인 능동 집적 안테나는 전력 증폭기(112), 전력 증폭기의 출력 정합 블록(114), 하모닉 튜닝 특성을 갖는 안테나(116)로 구성될 수 있는데, 도 1a에서 도시한 안테나 시스템과 비교해 보면 보다 컴팩트한 구조를 갖게 됨을 알 수 있다.

능동 집적 안테나 시스템의 구조에서, 안테나(116)는 방사체(radiator)와 전력 증폭기(112)의 출력에서 발생하는 하모닉들을 튜닝하는 튜닝 회로로서 동작하므로, 하모닉 튜닝을 위한 별도의 회로 블록이 필요하지 않아 더욱 컴팩트한 구조를 갖게 되는 것이다. 따라서, 능동 집적 안테나 시스템에서의 안테나의 역할은 매우 중요하고, 능동 집적 안테나 시스템의 최대 PAE를 얻기 위하여 최적화된 설계가 요구된다.

그러나, 능동 집적 안테나 시스템은 전력 증폭기의 출력 정합 블록(114)을 포함하게 되므로 여전히 안테나 시스템의 크기가 문제로 된다는 점, 제2, 제3 하모닉 주파수를 포함하는 하모닉 주파수 영역에서 리플(ripple)과 삽입 손실(insertion loss)이 발생하게 되어 RF 프론트 엔트(front end)에서의 PAE를 감소시킨다는 문제가 남아 있다.

따라서, 보다 집적화되고, 높은 PAE와 낮은 시스템 손실(system loss) 그리고 보다 컴팩트한 RF 프론트 엔드(front end)를 얻을 수 있는 안테나 시스템이 필요하게 되었다.

본 발명은 방사 기능, 하모닉 튜닝 기능, 전력 증폭기의 출력 정합 기능이 수행되는 고기능의 안테나를 설계하고, 상기 안테나를 전력 증폭기와 직접 결합한 높은 PAE를 갖는 집적 능동 안테나 시스템을 제공하는 것을 목적으로 한다.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 완전 집적 능동 안테나 시스템은 RF 신호를 입력으로 하여 입력된 RF 신호를 증폭하는 전력 증폭기 및 광대역 주파수 밴드 저지를 위한 접지면과 연결된 금속이 슬롯 내부에 삽입되고, 상기 슬롯의 중심까지의 피드 라인의 길이를 나타내는 제1 길이 정보와 상기 슬롯의 중심으로부터 상기 슬롯을 지나는 상기 피드 라인의 길이를 나타내는 제2 길이 정보에 의해 입력 임피던스가 결정되는 슬롯 안테나를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

이하, 본 발명의 실시예들에 의하여 집적 능동 안테나 시스템을 설명하기 위한 블록도 또는 처리 흐름도에 대한 도면들을 참고하여 본 발명에 대해 설명하도록 한다. 이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑제되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.

또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.

도 2는 본 발명의 실시에 따른 완전 집적 능동 안테나(Fully integrated Active Antenna) 시스템의 구성을 나타내는 블록도로서, 전력 증폭기(210)와 안테나(220)가 직접 연결되어 집적되어 있다. 이 때, 안테나(220)는 전력 증폭기(210)의 출력을 정합하는 기능과 전력 증폭기(210)의 출력에 의해 발생되는 하모닉을 튜닝하는 기능을 갖는다. RF 초크(choke)는 RF 신호가 DC 바이어스 단으로 흘러가지 않도록 막는 기능을 한다.

도 3a 및 3b는 본 발명의 실시에 따른 전력 증폭기의 DC 특성을 나타내는 그래프이다.

본 발명에서는 F 급 전력 증폭기를 사용하는데, F 급 전력 증폭기는 이론적으로는 100%의 출력 효율(power efficiency)을 제공한다.

본 발명의 실시에 따른 안테나는 방사체(radiator), 하모닉 튜닝 네트워크(harmonic tuning network) 그리고 전력 증폭기의 출력 정합 네트워크(output matching network)로서 동작하기 때문에, 전력 증폭기를 설계할 때에는 바이어스 조건에 대해서만 고려하면 된다.

바람직하게는 전력 증폭기로서 'microwave technology' 사의 'MWT-871HP power GaAs FET'을 사용하는데, 이것은 Advanced Design System(ADS)에서 모델링된다. 전력 증폭기의 최대 PAE와 관련하여, 도 3a 및 도 3b에서 도시되는 것과 같이 9%의 IDSS를 갖는 드레인 전류와 4.5V의 드레인 전압으로 바이어스된다.

도 4a 내지 도 4d는 본 발명의 실시에 따른 안테나의 구조를 나타내는 예시도이다.

본 발명에서는 슬롯(slot) 형태의 안테나가 사용되는데, 일반적으로 슬롯(slot) 형태의 안테나는 낮은 프로파일 특성을 갖고, 입력 임피던스(input impedance)가 슬롯 형태와 오픈 스터브(stub) 길이의 변형에 의해 쉽게 조절될 수 있다.

또한, 본 발명의 실시에 따른 안테나는 높은 PAE를 얻기 위하여 안테나의 제2 그리고 제3 하모닉 주파수 주위에서 발생하는 리플(ripple)과 삽입 손실(insertion loss)이 최소화하도록 고려되어야 한다.

이러한 점을 만족하기 위하여, 직사각형 슬롯 형태의 하모닉 튜닝을 수행하는 안테나(이하, '슬롯 안테나'라 칭함)가 사용될 수 있는데, 본 발명의 실시예에서는 0.5 oz 두께의 금속면과 20mil 두께의 유전체를 갖는 기판에서 상기 슬롯 안테나를 설계하였다. 이 때, 비유전율은 2.5 이다.

도 4a에서는 상기 슬롯 안테나의 탑 뷰(top-view)를 도 4b에서는 사이드 뷰(side view)를 나타내고 있다. 또한, 도 4c에서는 슬롯 방사 부분에 대한 집중정수 소자(lumped-element) 등가 회로 모델을 나타내고 있으며, 도 4d에서는 전체 등가 회로를 나타내고 있다. 이와 같은 상기 슬롯 안테나는 기본적으로 제2 그리고 제3 하모닉 주파수를 포함하는 하모닉들에서 광대역 밴드 저지(wide-bandstop) 특성을 갖도록 설계된다.

상기 슬롯 안테나가 하모닉 밴드들에 대한 광대역 밴드 저지(wide-bandstop) 특성을 갖도록 하기 위하여, 본 발명에서는 도 4a 에서 도시된 바와 같이 슬롯 내부에 하나의 금속 라인을 삽입하고, 삽입된 금속 라인의 중심과 접지면을 수직으로 연결하는 연결 라인을 형성하도록 한다. 이하에서는 설명을 용이하게 하기 위하여 위와 같은 방법으로 형성된 역 T자 모양의 금속 라인의 일측을 '단일 스퍼-라인(single spur-line)'이라고 칭하기로 한다. 따라서, 상기 역 T자 모양의 금속 라인은 두개의 단일 스퍼-라인이 대칭을 이루는 구조가 된다. 이 때, 상기 두개의 단일 스퍼-라인을 '이중 스퍼-라인(double spur-line) '이라고 칭하기로 한다.

한편, 도 4a에서 L은 슬롯의 길이를 나타내고, W_s는 슬롯의 폭을 나타낸다. 또한, L_f는 슬롯의 중심까지의 피드 라인의 길이를 나타내고 L_t는 슬롯의 중심으로부터 슬롯의 중심을 지나는 피드 라인의 길이를 나타낸다.

W_t는 슬롯 내에 삽입된 금속 라인과 접지면이 연결된 금속 라인의 폭을 나타내고, W_c는 슬롯 내에 삽입된 금속 라인과 접지면과의 간격, 즉 갭(gap)을 나타낸다. 또한, W_u는 슬롯 내에 삽입된 금속 라인의 폭을 나타내고, L_c는 슬롯 내에 삽입된 금속 라인의 길이를 나타낸다.

이중 스퍼-라인(double spur-line)은 두개의 단일

스퍼 라인들로 구성되는데, 이 때,

는 안테나의 동작 파장을 나타낸다.

단일 스퍼-라인(single spur-line)은 도 4c에서 도시되고 있는데,

길이를 갖는 컨덕터 라인(L_c/2)은 '2L_s'의 인덕턴스 값을, 갭(gap) (W_c)은 'C_s/4'의 캐패시턴스 값을 가진다고 가정할 때, 이중 스퍼-라인(double spur-line)의 등가 회로는 도 4d에서 도시한 것과 같이 션트 시리즈 L-C 공진기(shunt-series resonator)로서 표현될 수 있고, 단일 스퍼-라인(single spur-line)의 1/2 Q 팩터(Quality Factor)가 얻어질 수 있다. 즉, 이중 스퍼-라인(double spur-line)은 단일 스퍼-라인(single spur-line)보다 2배의 광대역 밴드 저지(wide-bandstop) 특성을 제공하는 것을 의미하게 된다. 따라서, 상기 슬롯 안테나는 제2 그리고 제3 하모닉 주파수를 포함하는 하모닉 밴드들에서 광대역 밴드 저지(wide-bandstop) 특성을 갖게 되는 것이다.

본 발명에 따른 슬롯 안테나의 구조는 종래의 직사각형 형태의 슬롯 안테나를 기반으로 한다. 즉, 『Akhavan H.G. and Mirshekar-Syahkal D.,"A simple technique for evaluation of input impedance of microstrip-fed slot antennas," in Proc. 9th Int. Antennas Propagat. Conference, vol. 1, pp. 265-268, Apr. 1995.』(이하, '종래기술 1'이라 칭함)와 『Akhavan H.G. and Mirshekar-Syahkal D., "Approximate model for microstrip fed slot antennas," Electron. Lett., vol. 30, pp. 1902-1903, Nov. 1994.』(이하, '종래기술 2'라 칭함)에 따르면, 직사각형 슬롯 형태의 방사체는 2개의 병렬 단락-슬롯 라인(parallel shorted-slot line)의 조합에 의해 모델링되는데, 피드 라인을 포함하는 직사각형 슬롯 형태의 안테나에 대한 등가 회로가 표현될 수 있다.

종래의 직사각형 슬롯 형태의 안테나에 있어서, 변압기(transformer)의 입력단에서의 슬롯 방사체(slot radiator)의 임피던스는 [수학식 1]과 같다.

이 때, n은 감은 수(turn number)를 나타내고 있는데, 이는 종래기술 1에서 정의되고 있다.

또한, 슬롯 방사체의 입력 임피던스 Z_s는 [수학식 2]와 같이 표현될 수 있다.

이 때, G_s와 B_s는 각각 [수학식 3]과 [수학식 4]에 의해 표현될 수 있다.

이 때, Z_sc는 슬롯 방사체의 특성 임피던스를 나타내고, k_s는 슬롯 방사체의 웨이브 수(wave-number)를 나타내고, L'_s는 슬롯 방사체의 유효 길이(effective length)를 나타내고, I는 슬롯 방사체의 등가 전류(equivalent current)를 나타내고, V_o는 슬롯 방사체의 등가 전압(equivalent voltage)를 나타낸다.

또한, 오픈 엔디드 마이크로스트립 라인(open-ended microstrip line)의 입력 임피던스 Z_m는 [수학식 5]와 같이 표현될 수 있다.

이 때, G_m와 B_m는 각각 [수학식 6]과 [수학식 7]과 같이 표현될 수 있다.

이 때, h는 기판의 높이를 나타내고, Z_mc는 마이크로스트립 라인의 특성 임피던스를 나타내고,

는 마이크로스트립 라인의 유효 비유전율(effective dielectric constant)을 나타내고,

은 마이크로스트립 라인의 등가 임시 길이(equivalent extra length)를 나타낸다.

입력 임피던스 공식을 이용하면, 마이크로스트립 오픈 스터브(microstrip open stub)의 입력 임피던스 Z_stub를 [수학식 8]에 의해 얻을 수 있다.

이 때,

는 마이크로스트립 라인의 길이를 나타낸다.

따라서, 종래의 직사각형 슬롯 형태의 안테나의 전체 입력 임피던스 Z_in 는 [수학식 9]와 같이 요약될 수 있다.

도 4a 내지 도 4d에서 도시한 바와 같이, 본 발명의 실시에 따른 슬롯 안테나는 광대역의 하모닉을 억제하기 위하여 종래의 직사각형 슬롯 형태의 안테나 및 직사각형의 슬롯 내에서 접지면과 연결된 이중 스퍼-라인(double spur-line)으로 구성된다.

컨덕터 라인 L_C 및 컨덕트 라인과 접지면 사이의 갭(gap) Wc는 제2 그리고 제3 하모닉 주파수에 대하여 광대역 밴드 저지(wide-bandstop) 특성을 갖는 션트 시리즈 공진기(shunt-series resonator) L_s-C_s로 모델링될 수 있고, 이에 대한 등가 회로가 도 4d에서 도시되고 있다.

이러한 구조에 있어서, 슬롯 방사체의 새로운 입력 임피던스 Z'_s는 [수학식 10]과 같이 표현될 수 있다.

이 때, Z'_in, Z'_slot 그리고 Y'_s는 종래의 직사각형 슬롯 형태의 안테나에서의 Z_in, Z_slot, Y_s 에 대응한다.

또한, 변압기(transformer)의 입력단에서 슬롯 방사체의 새로운 임피던스는 [수학식 11]과 같이 표현될 수 있다.

따라서, 본 발명의 실시에 따른 슬롯 안테나의 새로운 전체 입력 임피던스 Z'_in는 [수학식 12]와 같이 표현될 수 있다.

또한, 본 발명의 실시에 따른 슬롯 안테나에서는 제3 하모닉 주파수에서 개방 임피던스(open impedance)에 대한 하모닉 튜닝을 수행해야 하고, 기본 공진 주 파수에서 입력 임피던스의 의도된 부정합(intended mismatching)이 수행되어야 한다.

안테나 측에서 이러한 특성을 만족하기 위하여, 본 발명의 실시에 따른 슬롯 안테나에서는 도 4a에서 도시한 바와 같이 피드 라인(feed line)의 길이 L_f 와 오픈 스터브(open stub)의 길이 Lt 를 변경하도록 한다.

도 5a 내지 도 5b는 본 발명의 실시에 따른 L_f 길이의 변화에 따른 도 2에서 도시한 입력 임피던스 Z_load의 변화를 나타내는 그래프이다.

도 5a에서는 L_t 의 값이 0.95mm일 때, L_f 를 3.9mm 에서 5.9mm까지 5mm 간격으로 변화시키면서 임력 임피던스의 실수 값(real value)이 변하는 모습을 나타내고 있다.

기본 주파수와 제2 하모닉 주파수에서 임력 임피던스의 실수 값들은 L_f 이 변하더라도 거의 변화하지 않는다.

그러나, 제3 하모닉 주파수에서 L_f 가 3.9mm 일 때의 입력 임피던스의 값은 2.7

이다. 그러나, L_f 가 4.9mm 일 때에는 그 값이 330

에 이르게 된다. 그리고 나서, L_f 가 4.9mm 보다 긴 경우에는 그 값이 다시 감소하기 시작한다. 이러한 특성은 피드 라인의 길이가 증가됨에 따라 전기적인 길이가 증가되는 것에 기인한다.

결국, 제3 하모닉에서 입력 임피던스의 가장 큰 실수 값은 L_f 가 4.9mm일 때이다. 따라서, 입력 임피던스의 실수 값에 있어서 가장 중요한 설계 요소는 제3 하모닉 주파수에서의 값이 된다.

또한, 값은 L_f 의 변화는 도 5b에서 도시하는 것과 같이 입력 임피던스의 허수 값(imaginary value)에도 영향을 주게 된다. 따라서, 제2 그리고 제3 하모닉 주파수에서의 허수 값들은 함께 고려되어야 하는데, 이는 F급 전력 증폭기와 직접 집적되는 설계에 있어서 트레이드-오프(trade-off) 관계에 있게 된다.

도 5b를 보면, L_f가 3.9mm 일 때, 제3 하모닉 주파수에서의 값은 80

이고, L_f가 4.9mm 일 때에는 800

에 이르게 된다. 그리고 나서, L_f가 4.9mm 보다 긴 경우에는 점점 0으로 이동하게 된다.

그러나, L_f의 증가는 제2 하모닉 주파수에서 허수 값을 증가시키게 되는데, 이것은 제2 하모닉 주파수에서 완전한 단락 입력 임피던스의 특성과는 점점 다르게 되는 것을 의미한다. 따라서, 제2 그리고 제3 하모닉 주파수에서 단락(short)과 개방(open) 입력 임피던스의 특성을 만족하기 위한 설계를 할 때에는 트레이드-오프(trade-off)가 필요하게 되는 것이다.

본 발명의 실시예에서는 L_f를 4.9mm로 하고, 이 때의 제2 그리고 제3 하모닉 주파수에서의 허수 값은 각각 8.5

과 800

로 한다.

도 6a는 본 발명의 실시에 따라 L_t 길이의 변화에 따른 전력 증폭기의 최대 PAE에 대한 시뮬레이션 결과를 나타내는 그래프로서, 시뮬레이션된 최대 PAE는 64%이고, 최대 PAE에 대한 M1 위치에서의 값은 18.5-j16.8

이다.

따라서, 최대 PAE를 얻기 위하여 전력 증폭기와 안테나를 직접 집적하는 경우에는 기본 주파수(fundamental frequency)에서 안테나의 입력 임피던스의 의도된 부정합(intended mismatching)이 필요하게 된다.

이러한 특성을 용이하게 조절하기 위하여, 본 발명의 실시에서는 도 4a에서 도시한 마이크로스트립 피드 라인(microstrip feed line)의 스터브(stub) 길이 L_t 를 변경하도록 한다.

도 6b에서는 기본 주파수에서 L_t 길이의 변화에 따른 시뮬레이션된 입력 임피던스 Z_load 를 나타내고 있다.

도 6b에서, L_t가 1.15mm 일 때의 입력 임피던스는 41.2-j14.7

이다. L_t가 점점 감소함에 따라 기본 주파수에서의 입력 임피던스의 위치는 도 6a에서 도시한 M1의 위치로 이동하게 된다. L_t가 0.95mm일 경우에 M1의 위치에 가장 근접하게 된다. 이 때, 그 값은 18.4-j17.5이 된다. L_t 가 0.95 mm 보다 작을 경우에는 안테나의 입력 임피던스는 점점 M1의 위치와는 떨어지게 된다. 따라서, L_t 가 0.95 mm 일 때 최적화되고, 이 때, W_s = 0.7 mm, W_u = 0.3 mm, W_c = 0.2 mm, W_t = 0.2 mm, L = 17.23 mm 그리고 L_c = 5 mm 가 된다.

도 7은 본 발명의 실시에 따른 집적 능동 안테나 시스템의 입력 임피던스를 나타내는 그래프로서, 도 2에서 도시한 임피던스 Z_load를 나타낸다.

도 7을 보면, 기본 주파수 f₀에서의 시뮬레이션된 입력 임피던스 Z_load는 18.4 - j17.5

, 제2 하모닉 주파수 2f₀에서는 0.5 + j8.5

, 제3 하모닉 주파수 3f₀에서는 330 + j800

으로 된다.

여기에서, 제2 그리고 제3 하모닉 주파수에서의 임피던스는 단락(short)과 개방(open) 임피던스에 거의 근접하게 됨으로써, 본 발명에 따른 슬롯 안테나는 F 급 전력 증폭기에 의해 발생되는 하모닉을 튜닝할 수 있게 된다.

도 8은 본 발명의 실시에 따른 입력 전력(P_in)에 대한 전송 전력(P_t)의 비교 결과를 나타내는 그래프로서, 점선으로 표시된 부분이 종래의 기술에 따른 능동 안테나의 특성을 나타내고 있으며, 실선으로 표시된 부분이 본 발명에 따른 슬롯 안테나의 특성을 나타내고 있다.

양자 모두 선형적으로 증가하다가 전송 전력 Pt가 24dBm에 이르게 되면 포화(saturation)되는데, 이것은 양자 모두 거의 같은 바이어스 조건을 갖는다는 것을 의미한다. 이러한 점에서 볼 때, 양자 사이의 성능을 정확하게 비교하는 것이 가능 하다.

도 9는 본 발명의 실시에 따른 입력 전력(P_in)에 대한 PAE의 비교 결과를 도 10은 전송 전력(P_t)에 대한 PAE의 비교 결과를 나타내는 그래프로서, 점선으로 표시된 부분이 종래의 기술에 따른 능동 안테나의 특성을 나타내고 있으며, 실선으로 표시된 부분이 본 발명에 따른 슬롯 안테나의 특성을 나타내고 있다. 이 때, PAE는 안테나의 안테나를 포함하는 평면에 수직인 방향에서 측정되었고, 각각의 안테나 시스템의 기본 주파수는 5.5 GHz로 하였다.

본 발명의 실시에 따른 안테나 시스템의 경우, 입력 전력과 전송 전력이 각각 18dBm, 24.5dBm일 때, 약 67.7 %의 최대 PAE를 나타낸다. 이것은 종래의 기술에 따른 안테나 시스템의 경우보다 동일한 입력 전력과 전송 전력에서 약 3%정도 높은 수치에 해당한다.

이것은 전력 증폭기의 출력 결합 라인 DC 블록(output coupled line DC block)을 제거함으로써 전력 증폭기와 안테나를 직접 집적했기 때문이다.

도 11a 및 도 11b는 본 발명의 실시에 따른 안테나 시스템이 구현된 모습을 종래의 것과 비교하여 나타내는 것으로서, 도 11a는 탑 뷰(top-view)에서의 비교를, 도 11b에서는 바텀 뷰(bottom-view)에서의 비교를 나타내고 있다. 그리고, 도 11a와 도 11b의 상단에 위치한 사진이 본 발명에 따른 것이다. 본 발명의 실시에 따른 안테나 시스템이 크기면에서 볼 때 종래의 것보다 더 작아졌음을 알 수 있는데, 이는 전력 증폭기와 본 발명의 실시에 따른 슬롯 안테나의 집적화에 따른 결과 라고 볼 수 있다.

도 12는 본 발명의 실시에 따른 또다른 안테나 시스템의 구조를 나타내는 예시도로서, 도 12에서 도시되는 파라미터는 도 4a에서 도시되는 파라미터에 대응한다.

도 4a에서는 직사각형 모양의 슬롯 형태를 도시하고 있으나, 도 12에서는 안테나의 광대역 특징을 향상시키기 위해 나비 모양의 2개의 슬롯이 서로 대칭되는 이중 슬롯 형상을 하고 있다. 즉, 슬롯 형태와 슬롯 내부에 삽입되는 금속 라인의 형태는 도 4a에서 도시한 것처럼 반드시 직사각형의 형상에 한정하는 것은 아니다.

도 12에서, 슬롯 내부에 삽입된 금속을 통해 하모닉을 억압하게 되고, 이중 슬롯 구조를 통해 대역폭을 넓힐 수 있는 효과가 있다.

도 4a 및 도 12에서 도시하는 바와 같이, 슬롯 내부에 삽입되는 금속 라인의 형상은 슬롯 형상을 따라가게 된다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

본 발명을 따르게 되면, 전력 증폭기와 직사각형 슬롯 형태의 안테나를 직접 집적함으로써 안테나 시스템의 크기를 줄이고, 보다 높은 PAE를 얻을 수 있는 효과 가 있다.

Claims (9)

1. RF 신호를 입력으로 하여 입력된 RF 신호를 증폭하는 전력 증폭기; 및

   광대역 주파수 밴드 저지를 위한 접지면과 연결된 금속이 슬롯 내부에 삽입되고, 상기 슬롯의 중심까지의 피드 라인의 길이를 나타내는 제1 길이 정보와 상기 슬롯의 중심으로부터 상기 슬롯을 지나는 상기 피드 라인의 길이를 나타내는 제2 길이 정보에 의해 입력 임피던스가 결정되는 슬롯 안테나를 포함하며,

   상기 제1 길이 정보는 제3 하모닉 주파수에서 입력 임피던스의 실수값이 최대로 될 때의 값으로 결정되도록 하고,

   상기 입력 임피던스는 제2 하모닉 주파수에서 단락(short) 임피던스 특성에 근접하고, 제3 하모닉 주파수에서는 개방(open) 임피던스 특성에 근접하도록 결정되는 완전 집적 능동 안테나 시스템.
2. 제1항에 있어서,

   상기 전력 증폭기는 F 급 전력 증폭기를 포함하는 완전 집적 능동 안테나 시스템.
3. 제1항에 있어서,

   상기 주파수 밴드는 제2 하모닉 주파수 및 제3 하모닉 주파수를 포함하는 완전 집적 능동 안테나 시스템.
4. 제1항에 있어서,

   상기 금속은 상기 접지면과 연결되어 T 자 모양으로 형성되는 완전 집적 능동 안테나 시스템.
5. 제1항에 있어서,

   상기 금속은 나비 모양으로 형성되는 완전 집적 능동 안테나 시스템.
6. 삭제
7. 제1항에 있어서,

   상기 안테나의 입력 임피던스가 기본 주파수(fundamental frequency)에서 부정합이 되도록 상기 제2 길이 정보가 결정되는 완전 집적 능동 안테나 시스템.
8. 삭제
9. 제1항에 있어서,

   상기 전력 증폭기에 전원을 공급하는 DC 바이어스 및 상기 전력 증폭기에서 상기 DC 바이어스로의 RF 신호 전달을 억제하는 RF 초크를 더 포함하는 완전 집적 능동 안테나 시스템.

Images