KR100696630B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100696630B1
KR100696630B1 KR1020050060676A KR20050060676A KR100696630B1 KR 100696630 B1 KR100696630 B1 KR 100696630B1 KR 1020050060676 A KR1020050060676 A KR 1020050060676A KR 20050060676 A KR20050060676 A KR 20050060676A KR 100696630 B1 KR100696630 B1 KR 100696630B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
address
discharge
discharge space
Prior art date
Application number
KR1020050060676A
Other languages
Korean (ko)
Other versions
KR20070005376A (en
Inventor
권태정
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050060676A priority Critical patent/KR100696630B1/en
Publication of KR20070005376A publication Critical patent/KR20070005376A/en
Application granted granted Critical
Publication of KR100696630B1 publication Critical patent/KR100696630B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36Spacers, barriers, ribs, partitions or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/26Address electrodes
    • H01J2211/265Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36Spacers, barriers, ribs, partitions or the like
    • H01J2211/361Spacers, barriers, ribs, partitions or the like characterized by the shape
    • H01J2211/365Pattern of the spacers

Abstract

본 발명의 플라즈마 디스플레이 패널은, 초기 어드레싱 전압을 낮추어 어드레스 방전을 원활히 유도하고, 보다 넓은 어드레싱 전압 마진을 확보하는 것으로서, 소정의 간격을 두고 대향 배치되며, 그 사이에 다수로 구획되는 방전공간들을 구비하는 제1 기판 및 제2 기판, 상기 방전공간들 내에 형성되는 형광체층, 상기 제1 기판과 제2 기판 사이에서, 어느 한 기판 측 방전공간들을 각각 둘러싸고, 제1 방향을 따라 연결되는 제1 전극, 상기 제1 기판 및 제2 기판의 수직 방향을 따라 상기 제1 전극과 이격되어, 다른 한 기판 측 방전공간들을 각각 둘러싸고, 상기 제1 방향을 따라 연결되는 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에서, 상기 방전공간들을 각각 둘러싸고 상기 제1 방향과 교차하는 제2 방향으로 연결되는 어드레스전극을 포함한다. 상기 제1 기판과 상기 제2 기판의 수직 방향으로의 거리에서, 상기 어드레스전극과 상기 제1 전극 사이의 제1 거리와, 상기 어드레스전극과 상기 제2 전극 사이의 제2 거리는, 서로 다른 크기로 형성될 수 있다.The plasma display panel of the present invention lowers the initial addressing voltage to smoothly induce an address discharge and secures a wider addressing voltage margin. The plasma display panel includes a plurality of discharge spaces disposed to face each other at predetermined intervals. First and second substrates, a phosphor layer formed in the discharge spaces, and a first electrode connected in a first direction, each of which surrounds one of the substrate-side discharge spaces between the first and second substrates. A second electrode spaced apart from the first electrode along a vertical direction of the first substrate and the second substrate to surround discharge spaces of the other substrate, and connected along the first direction; and the first electrode; An address electrode is formed between the second electrodes and surrounds the discharge spaces and is connected in a second direction crossing the first direction. At a distance between the first substrate and the second substrate in the vertical direction, a first distance between the address electrode and the first electrode and a second distance between the address electrode and the second electrode are different in size. Can be formed.

플라즈마, 디스플레이, 어드레스전극, 유전층, 유전율 Plasma, display, address electrode, dielectric layer, dielectric constant

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

도1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 분해하여 도시한 사시도이다.1 is an exploded perspective view illustrating a plasma display panel according to an exemplary embodiment of the present invention.

도2는 도1의 Ⅱ-Ⅱ 선을 따라 절단하여 도시한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도3은 도1의 Ⅲ-Ⅲ 선을 따라 절단하여 도시한 단면도이다.3 is a cross-sectional view taken along the line III-III of FIG.

도4는 전극의 배치 구조를 도시한 사시도이다.4 is a perspective view showing an arrangement structure of electrodes.

도5는 유지전극, 주사전극, 및 어드레스전극의 단면 규격을 비교하는 단면도이다.5 is a cross-sectional view comparing the cross-sectional specifications of the sustain electrode, scan electrode, and address electrode.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 초기 어드레싱 전압을 낮추어 어드레스 방전을 원활히 유도하고, 보다 넓은 어드레싱 전압 마진을 확보하는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel which lowers initial addressing voltage to smoothly induce address discharge and secures a wider addressing voltage margin.

일반적으로 플라즈마 디스플레이 패널(PDP: plasma display panel)에는 3전극 면방전형이 있다.In general, a plasma display panel (PDP) has a three-electrode surface discharge type.

이 3전극 면방전형 플라즈마 디스플레이 패널은 유지전극과 주사전극 및 어 드레스전극을 구비한다. 유지전극과 주사전극은 전면기판의 동일 면상에 나란히 구비되고, 어드레스전극은 유지전극 및 주사전극과 교차하는 방향으로 배면기판에 구비된다.The three-electrode surface discharge plasma display panel includes a sustain electrode, a scan electrode and an address electrode. The sustain electrode and the scan electrode are provided side by side on the same surface of the front substrate, and the address electrode is provided on the back substrate in the direction crossing the sustain electrode and the scan electrode.

이 전면기판과 배면기판 사이, 즉 유지전극 및 주사전극 측과 어드레스전극 측 사이에 격벽이 구비된다. 이 격벽은, 나란히 배치되는 유지전극 및 주사전극이 어드레스전극과 교차하는 부분에 방전공간을 형성한다. 이 방전공간에는 방전 가스가 충전되어 있다.A partition wall is provided between the front substrate and the rear substrate, that is, between the sustain electrode and the scan electrode side and the address electrode side. The barrier ribs form a discharge space at a portion where the sustain electrodes and the scan electrodes arranged side by side intersect with the address electrodes. This discharge space is filled with discharge gas.

이 플라즈마 디스플레이 패널은 주사전극에 인가되는 스캔 펄스와 어드레스전극에 인가되는 어드레스 펄스에 의한 어드레스 방전으로 켜질 방전공간을 선택하고, 이렇게 선택된 방전공간의 유지전극과 주사전극에 교호적으로 인가되는 유지 펄스에 의한 유지 방전으로 화상을 구현한다.The plasma display panel selects a discharge space to be turned on by an address discharge by a scan pulse applied to the scan electrode and an address pulse applied to the address electrode, and a sustain pulse alternately applied to the sustain electrode and the scan electrode in the selected discharge space. The image is realized by the sustain discharge by.

이 플라즈마 디스플레이 패널은 유지전극과 주사전극을 방전공간의 전방에 구비하므로 유지전극과 주사전극의 각 내면에서 플라즈마 방전을 발생시키고 이 플라즈마 방전을 배면기판 측으로 확산시킨다. 이 플라즈마 방전은 방전공간 내의 형광체를 여기시켜 가시광을 발생시킨다.Since the plasma display panel includes a sustain electrode and a scan electrode in front of the discharge space, a plasma discharge is generated at each inner surface of the sustain electrode and the scan electrode, and the plasma discharge is diffused to the rear substrate side. This plasma discharge excites the phosphor in the discharge space to generate visible light.

전면기판에 구비되는 유지전극 및 주사전극은 방전공간의 개구율을 저감시키고, 방전공간 내에서 발생되어 전면기판으로 향하는 가시광의 투과율을 저하시킨다.The sustain electrode and the scan electrode provided on the front substrate reduce the aperture ratio of the discharge space and reduce the transmittance of visible light generated in the discharge space and directed to the front substrate.

따라서, 3전극 면방전형 플라즈마 디스플레이 패널은 낮은 휘도 또는 낮은 발광효율을 가진다. 이를 장시간 사용할 경우, 전계에 의해, 방전가스의 하전 입자 가 형광체에 이온 스퍼터링(ion sputtering)을 일으킨다. 이로써 영구잔상이 발생될 수 있다.Therefore, the three-electrode surface discharge plasma display panel has low luminance or low luminous efficiency. When it is used for a long time, charged particles of the discharge gas cause ion sputtering on the phosphor by an electric field. This may cause permanent afterimages.

이를 해결하기 위하여, 각 전극들을 전면기판과 배면기판 사이에서, 방전공간의 측면에 형성할 필요가 있다. 그리고 어드레스전극과 주사전극에 의한 어드레스 방전 및 유지전극과 주사전극에 의한 유지 방전 시, 방전가스의 하전 입자를 방전공간의 중앙으로 향하게 할 필요가 있다.In order to solve this problem, each electrode needs to be formed on the side of the discharge space between the front substrate and the rear substrate. In addition, it is necessary to direct the charged particles of the discharge gas to the center of the discharge space during the address discharge by the address electrode and the scan electrode and the sustain discharge by the sustain electrode and the scan electrode.

본 발명의 목적은 방전공간의 개구율 또는 가시광의 투과율을 향상시키며, 휘도 및 발광효율을 향상시키는 플라즈마 디스플레이 패널을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display panel which improves the aperture ratio of a discharge space or the transmittance of visible light and improves luminance and luminous efficiency.

본 발명의 다른 목적은 초기 어드레싱 전압을 낮추어 어드레스 방전을 원활히 유도하고, 보다 넓은 어드레싱 전압 마진을 확보하는 플라즈마 디스플레이 패널을 제공하는 것이다.Another object of the present invention is to provide a plasma display panel which lowers the initial addressing voltage to smoothly induce address discharge and secures a wider addressing voltage margin.

본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 소정의 간격을 두고 대향 배치되며, 그 사이에 다수로 구획되는 방전공간들을 구비하는 제1 기판 및 제2 기판, 상기 방전공간들 내에 형성되는 형광체층, 상기 제1 기판과 제2 기판 사이에서, 어느 한 기판 측 방전공간들을 각각 둘러싸고, 제1 방향을 따라 연결되는 제1 전극, 상기 제1 기판 및 제2 기판의 수직 방향을 따라 상기 제1 전극과 이격되어, 다른 한 기판 측 방전공간들을 각각 둘러싸고, 상기 제1 방향을 따라 연결되는 제2 전극, 및 상기 제1 전극 및 상기 제2 전극 사이에서, 상기 방전공간들을 각각 둘러싸고 상기 제1 방향과 교차하는 제2 방향으로 연결되는 어드레스전극을 포함할 수 있다.Plasma display panel according to an embodiment of the present invention, the first substrate and the second substrate having a plurality of discharge spaces are disposed facing each other at a predetermined interval, between the phosphors formed in the discharge spaces A layer, between the first substrate and the second substrate, each of which surrounds one of the substrate-side discharge spaces and is connected in a first direction, the first electrode in a vertical direction of the first and second substrates; A second electrode spaced apart from an electrode and surrounding the other substrate-side discharge spaces, and connected along the first direction, and between the first electrode and the second electrode, respectively surrounding the discharge spaces and in the first direction. It may include an address electrode connected in a second direction crossing the.

상기 제1 기판과 상기 제2 기판의 수직 방향으로의 거리에서, 상기 어드레스전극과 상기 제1 전극 사이의 제1 거리와, 상기 어드레스전극과 상기 제2 전극 사이의 제2 거리는, 서로 다른 크기로 형성될 수 있다.At a distance between the first substrate and the second substrate in the vertical direction, a first distance between the address electrode and the first electrode and a second distance between the address electrode and the second electrode are different in size. Can be formed.

상기 제2 거리는 상기 제1 거리 보다 짧게 형성될 수 있다. 상기 제2 전극은 어드레싱 기간에 스캔 펄스를 인가하고, 유지 방전 기간에 유지 펄스를 인가한다.The second distance may be shorter than the first distance. The second electrode applies a scan pulse in the addressing period and a sustain pulse in the sustain discharge period.

상기 제1 전극은 제1 유전율을 가지는 제1 유전층으로 매립되고, 상기 제2 전극은 상기 제1 유전율과 다른 제2 유전율을 가지는 제2 유전층으로 매립된다.The first electrode is buried in a first dielectric layer having a first dielectric constant, and the second electrode is buried in a second dielectric layer having a second dielectric constant different from the first dielectric constant.

상기 제2 유전율은 상기 제1 유전율보다 클 수 있다.The second dielectric constant may be greater than the first dielectric constant.

상기 어드레스전극은 상기 제2 유전층에 매립될 수 있다.The address electrode may be embedded in the second dielectric layer.

상기 제1 전극 및 제2 전극 각각은, 상기 방전공간을 둘러싸는 원형부재와, 상기 원형부재들을 상기 제2 방향으로 연결하는 연결부재를 포함할 수 있다.Each of the first electrode and the second electrode may include a circular member surrounding the discharge space and a connection member connecting the circular members in the second direction.

상기 어드레스전극은, 상기 방전공간을 둘러싸는 원형부재와, 상기 원형부재들을 상기 제1 방향으로 연결하는 연결부재를 포함할 수 있다.The address electrode may include a circular member surrounding the discharge space and a connection member connecting the circular members in the first direction.

상기 제1 전극의 원형부재와, 상기 어드레스전극의 원형부재, 및 상기 제2 전극의 원형부재는, 상기 제1 기판 및 상기 제2 기판의 수직 방향을 따라 서로 이격되어 나란하게 배치될 수 있다.The circular member of the first electrode, the circular member of the address electrode, and the circular member of the second electrode may be spaced apart from each other along the vertical direction of the first substrate and the second substrate.

상기 제1 전극, 상기 제2 전극, 및 상기 어드레스전극은 금속 전극으로 형성될 수 있다.The first electrode, the second electrode, and the address electrode may be formed of a metal electrode.

상기 제1 유전층 및 상기 제2 유전층은, 상기 방전공간 내측면에 보호막으로 덮어질 수 있다.The first dielectric layer and the second dielectric layer may be covered with a protective film on an inner surface of the discharge space.

상기 방전공간은 상기 제2 기판을 식각하여 형성될 수 있다.The discharge space may be formed by etching the second substrate.

상기 형광체층은 상기 제2 기판 측에 형성되는 상기 방전공간의 내측에 형성되는 투과형 형광체로 이루어질 수 있다.The phosphor layer may be formed of a transmissive phosphor formed inside the discharge space formed on the second substrate side.

상기 방전공간은 상기 제1 전극, 상기 어드레스전극, 및 상기 제2 전극의 배치에 대응하는 원통 형상으로 형성될 수 있다.The discharge space may be formed in a cylindrical shape corresponding to the arrangement of the first electrode, the address electrode, and the second electrode.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like elements throughout the specification.

도1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 분해하여 도시한 사시도이다.1 is an exploded perspective view illustrating a plasma display panel according to an exemplary embodiment of the present invention.

이 도면들을 참조하여 설명하면, 플라즈마 디스플레이 패널은 기본적으로 소정의 간격으로 대향 배치되는 제1 기판(이하 "배면기판"이라 한다)(10)과 제2 기판(이하 "전면기판"이라 한다)(20)을 포함하고, 이 배면기판(10)과 전면기판(20) 사이에 방전공간들(27)을 구비한다.Referring to these drawings, the plasma display panel is basically a first substrate (hereinafter referred to as a "back substrate") 10 and a second substrate (hereinafter referred to as "front substrate") that are arranged at predetermined intervals ( 20 and discharge spaces 27 between the rear substrate 10 and the front substrate 20.

이 방전공간들(27)은 전면기판(20)의 내측을 식각하여 다수로 형성된다(도2 참조). 또한, 이 방전공간들(27)은 배면기판(10)의 내측을 식각하여 형성될 수 있고, 서로 대향하는 양 기판(10, 20)의 내측을 식각하여 형성될 수 있다(미도시).The discharge spaces 27 are formed in plural by etching the inside of the front substrate 20 (see FIG. 2). In addition, the discharge spaces 27 may be formed by etching the inside of the rear substrate 10, and may be formed by etching the inside of both substrates 10 and 20 facing each other (not shown).

이 식각 가공 방법은 양 기판(10, 20)에 격벽층을 별도로 구비하는 방법에 비하여 가공비를 낮출 수 있다.This etching method can lower the processing cost as compared to the method of separately providing a partition layer on both substrates 10 and 20.

더 나아가, 방전공간들(27)은 배면기판(10)과 전면기판(20) 사이에 격벽층(미도시)을 구비하고, 이 격벽층에 의하여 다수로 구획될 수 있다. 이 경우, 격벽층은 전면기판(20)에 형성될 수 있고, 배면기판(10)에 형성될 수 있으며, 또한 양 기판(10, 20)에 각각 분리 또는 일체로 형성될 수 있다.Furthermore, the discharge spaces 27 may include a partition layer (not shown) between the rear substrate 10 and the front substrate 20, and may be divided into a plurality of partition walls. In this case, the partition layer may be formed on the front substrate 20, may be formed on the rear substrate 10, and may be separately or integrally formed on both substrates 10 and 20, respectively.

이 방전공간(27)은 사각형 또는 육각형과 같이 다양한 형상으로 형성 가능하다. 본 실시예는 원통 형상으로 형성되는 방전공간(27)을 예시하고 있다(도3 참조). 이 원통 형상의 방전공간(27)은 이의 내주면에서 중심에 이르는 거리를 일정하게 하여, 방전공간(27) 내에서 균일한 방전을 가능하게 한다.The discharge space 27 may be formed in various shapes such as a square or a hexagon. This embodiment illustrates a discharge space 27 formed in a cylindrical shape (see Fig. 3). The cylindrical discharge space 27 makes the distance from its inner circumferential surface to the center constant, thereby enabling uniform discharge in the discharge space 27.

이 방전공간(27)은 진공자외선을 흡수하여 가시광을 방출하도록 그 내부에 형광체층(29)을 구비한다. 또한, 방전공간(27)은 플라즈마 방전으로 진공자외선을 발생시킬 수 있도록 방전가스(일례로 네온(Ne)과 제논(Xe) 등을 포함하는 혼합가스)를 충전하고 있다.The discharge space 27 includes a phosphor layer 29 therein to absorb vacuum ultraviolet rays and emit visible light. In addition, the discharge space 27 is filled with a discharge gas (for example, a mixed gas containing neon (Ne), xenon (Xe), etc.) so as to generate vacuum ultraviolet rays by plasma discharge.

도2는 도1의 Ⅱ-Ⅱ 선을 따라 절단하여 도시한 단면도이다. 이 도면을 참조하여 전면기판(20)의 내측을 식각하여 방전공간(27)을 구비한 실시예로 설명한다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1. Referring to this drawing, the inside of the front substrate 20 is etched to be described as an embodiment having a discharge space 27.

형광체층(29)은 전면기판(20)의 내측을 식각하여 형성되는 방전공간(27)의 내 측면과 내 표면에 형성된다. 형광체층(29)은 방전공간(27)의 내부에서 진공자외 선을 흡수하여 전면기판(20) 쪽으로 가시광을 투과시키는 투과형 형광체로 형성된다.The phosphor layer 29 is formed on the inner side and the inner surface of the discharge space 27 formed by etching the inside of the front substrate 20. The phosphor layer 29 is formed of a transmissive phosphor that absorbs vacuum ultraviolet rays in the discharge space 27 and transmits visible light toward the front substrate 20.

형광체층을 배면기판(10)에 형성하는 경우, 이 형광체층은 방전공간(27) 내부에서 진공자외선을 흡수하여 가시광을 반사시키는 반사형 형광체로 형성된다(미도시).When the phosphor layer is formed on the back substrate 10, the phosphor layer is formed of a reflective phosphor that absorbs vacuum ultraviolet rays and reflects visible light in the discharge space 27 (not shown).

형광체층을 전면기판(20)과 배면기판(10)에 형성되는 경우, 전면기판(20)의 형광체층은 투과형 형광체로 형성되고, 배면기판(10)에 형성되는 형광체층은 반사형 형광체로 형성된다(미도시).When the phosphor layer is formed on the front substrate 20 and the back substrate 10, the phosphor layer of the front substrate 20 is formed of a transmissive phosphor, the phosphor layer formed on the back substrate 10 is formed of a reflective phosphor (Not shown).

본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은 형광체층(29)에 충돌될 진공자외선을 플라즈마 방전으로 생성하여 화상을 구현하기 위하여, 각 방전공간(27)에 대응하는 제1 전극(이하 "유지전극"이라 한다)(31)과 제2 전극(이하 "주사전극"이라 한다)(32) 및 어드레스전극(33)을 배면기판(10)과 전면기판(20) 사이에 구비한다.The plasma display panel according to an embodiment of the present invention uses a first electrode corresponding to each discharge space 27 (hereinafter, " hold ") to generate an image by generating vacuum ultraviolet rays that will collide with the phosphor layer 29 by plasma discharge. An electrode 31), a second electrode (hereinafter referred to as " scan electrode ") 32, and an address electrode 33 are provided between the back substrate 10 and the front substrate 20. The " electrode "

이 플라즈마 디스플레이 패널은 주사전극(32)과 어드레스전극(33)에 의한 어드레스 방전으로 커질 방전공간(27)을 선택하고, 이 선택 이후, 유지전극(31)과 주사전극(32)에 의한 유지 방전으로 방전공간(27)에 화상을 구현한다.The plasma display panel selects the discharge space 27 to be enlarged by the address discharge by the scan electrode 32 and the address electrode 33. After this selection, the sustain discharge by the sustain electrode 31 and the scan electrode 32 is selected. Thus, an image is implemented in the discharge space 27.

이를 위하여, 주사전극(32)은 유지 방전시 유지 펄스를 인가하고, 어드레스 방전시 스캔 펄스를 인가한다. 유지전극(31)은 유지 방전시 유지 펄스를 인가한다. 어드레스전극(33)은 어드레스 방전시 어드레스 펄스를 인가한다.To this end, the scan electrode 32 applies a sustain pulse during sustain discharge and a scan pulse during address discharge. The sustain electrode 31 applies a sustain pulse during sustain discharge. The address electrode 33 applies an address pulse during address discharge.

이 유지전극(31)과 주사전극(32) 및 어드레스전극(33)은 이들에 인가되는 신 호 전압에 따라 그 역할을 달리 수행할 수 있다. 따라서 상기한 전극들과 전압 신호들과의 관계는 상기한 설명에 한정되지 않는다.The sustain electrode 31, the scan electrode 32, and the address electrode 33 may perform their roles differently depending on the signal voltage applied to them. Therefore, the relationship between the electrodes and the voltage signals is not limited to the above description.

유지전극(31)과 주사전극(32) 및 어드레스전극(33)은 별도의 전극층(30)을 형성하여 양 기판(10, 20) 사이에 구비된다. 따라서 방전공간(27)이 전면기판(10)에 형성되므로 전극층(30)은 전면기판(10) 측 방전공간(27)과 배면기판(10) 사이에 구비된다.The sustain electrode 31, the scan electrode 32, and the address electrode 33 are formed between the substrates 10 and 20 by forming separate electrode layers 30. Therefore, since the discharge space 27 is formed in the front substrate 10, the electrode layer 30 is provided between the discharge space 27 and the rear substrate 10 on the front substrate 10 side.

또한, 유지전극(31)과 주사전극(32) 및 어드레스전극(33)은 방전공간(27)의 전방 개구율을 저하시키지 않으므로 불투명 소재로 형성될 수 있으므로 통전성이 우수한 금속 전극으로 형성되는 것이 바람직하다.In addition, since the sustain electrode 31, the scan electrode 32, and the address electrode 33 do not lower the front opening ratio of the discharge space 27, the sustain electrode 31, the scan electrode 32, and the address electrode 33 may be formed of an opaque material. .

이 전극층(30) 내에서, 유지전극(31)은 전면기판(20)의 방전공간(27) 측에 구비되고, 주사전극(32)은 배면기판(10) 측에 구비되며, 어드레스전극(33)은 유지전극(31)과 주사전극(32) 사이에 구비된다.In the electrode layer 30, the sustain electrode 31 is provided on the discharge space 27 side of the front substrate 20, the scan electrode 32 is provided on the back substrate 10 side, and the address electrode 33 is provided. Is provided between the sustain electrode 31 and the scan electrode 32.

이 전극층(30)은 전면기판(20)에 형성된 방전공간(27)에 일체로 연결되는 다른 방전공간(37)을 형성한다. 즉 전면기판(20)의 식각에 의한 방전공간(27)과 전극층(30)에 의한 방전공간(37)에 의하여 하나의 방전셀(17)이 형성된다.The electrode layer 30 forms another discharge space 37 which is integrally connected to the discharge space 27 formed on the front substrate 20. That is, one discharge cell 17 is formed by the discharge space 27 by the etching of the front substrate 20 and the discharge space 37 by the electrode layer 30.

도3은 도1의 Ⅲ-Ⅲ 선을 따라 절단하여 도시한 단면도이고, 도4는 전극의 배치 구조를 도시한 사시도이다.FIG. 3 is a cross-sectional view taken along line III-III of FIG. 1, and FIG. 4 is a perspective view showing an arrangement of electrodes.

유지전극(31), 주사전극(32), 및 어드레스전극(33)은 방전공간(27)에 각각 대응하면서 이에 연결되는 방전공간(37)을 둘러싸는 구조로 형성된다.The sustain electrode 31, the scan electrode 32, and the address electrode 33 respectively have a structure corresponding to the discharge space 27 and surrounding the discharge space 37 connected thereto.

유지전극(31)은 전면기판(20)(즉 방전공간(27)) 측에서 방전공간(37)을 둘러 싸고, 제1 방향(x 축 방향)을 따라 연결된다. 유지전극(31)은 x 축 방향을 따라 인접하는 방전공간(37)에 연속적으로 대응한다. 복수의 유지전극들(31)은 인접하는 방전공간(37)의 간격을 유지하면서 제2 방향(y 축 방향)을 따라 나란하게 배치된다.The sustain electrode 31 surrounds the discharge space 37 at the side of the front substrate 20 (that is, the discharge space 27) and is connected along the first direction (x-axis direction). The sustain electrode 31 continuously corresponds to the discharge space 37 adjacent along the x axis direction. The plurality of sustain electrodes 31 are arranged side by side along the second direction (y axis direction) while maintaining a distance between adjacent discharge spaces 37.

주사전극(32)은 배면기판(10) 측에서 각 방전공간(37)을 둘러싸고, x 축 방향을 따라 연결된다. 방전공간(37)을 둘러싸고 연결되는 구조에 있어서, 주사전극(32)은 유지전극(31)과 대응하는 구조를 가진다. 주사전극(32)은 양 기판(10, 20)의 수직 방향(z 축 방향)을 따라 유지전극(31)과 이격된다. 주사전극(32)은 x 축 방향을 따라 인접하는 방전공간(37)에 연속적으로 대응한다. 복수의 주사전극들(32)은 인접하는 방전공간(37)의 간격을 유지하면서 y 축 방향으로 따라 나란히 배치된다.The scan electrode 32 surrounds each discharge space 37 on the rear substrate 10 side and is connected along the x axis direction. In the structure surrounding the discharge space 37 and connected, the scan electrode 32 has a structure corresponding to the sustain electrode 31. The scan electrode 32 is spaced apart from the sustain electrode 31 along the vertical direction (z-axis direction) of both substrates 10 and 20. The scan electrodes 32 correspond to the discharge spaces 37 adjacent to each other along the x axis direction. The plurality of scan electrodes 32 are arranged side by side in the y-axis direction while maintaining a distance between adjacent discharge spaces 37.

어드레스전극(33)은 양 기판(10, 20)의 수직 방향(z 축 방향)을 따라 유지전극(31)과 주사전극(32) 사이에 구비된다.The address electrode 33 is provided between the sustain electrode 31 and the scan electrode 32 along the vertical direction (z-axis direction) of both substrates 10 and 20.

이 어드레스전극(33)은 양 기판(10, 20)의 수직 방향(z 축 방향)으로 유지전극(31) 및 주사전극(32)과 각각 이격되어 배치된다. 이 상태에서, 어드레스전극(33)은 두 전극(31, 32) 중에서 어드레스 방전에 관여하는 전극에 더 인접하게 배치된다.The address electrodes 33 are spaced apart from the sustain electrodes 31 and the scan electrodes 32 in the vertical direction (z-axis direction) of both substrates 10 and 20, respectively. In this state, the address electrode 33 is disposed closer to the electrode involved in the address discharge among the two electrodes 31 and 32.

주사전극(32)은 어드레싱 기간에 스캔 펄스를 인가하여 어드레스 방전에 관여한다. 그러므로 어드레스전극(33)은 유지전극(31) 보다 주사전극(32)에 더 인접하게 배치된다.The scan electrode 32 applies a scan pulse in the addressing period to participate in the address discharge. Therefore, the address electrode 33 is disposed closer to the scan electrode 32 than the sustain electrode 31.

양 기판(10, 20)의 수직 방향(z 축 방향)으로의 거리(LL)에서, 어드레스전극(33)은 유지전극(31)과의 사이에 제1 거리(LL1)를 형성하고, 주사전극(32)과의 사이에서 제2 거리(LL2)를 형성한다. 이때, 제1 거리(LL1)와 제2 거리(LL2)는 서로 다른 크기를 유지한다. 즉, 제2 거리(LL2)가 제1 거리(LL1)보다 더 짧게 형성된다(도2 또는 도5 참조).In the distance LL in the vertical direction (z-axis direction) of both substrates 10 and 20, the address electrode 33 forms a first distance LL1 between the sustain electrode 31 and the scan electrode. A second distance LL2 is formed between (32). At this time, the first distance LL1 and the second distance LL2 maintain different sizes. That is, the second distance LL2 is formed shorter than the first distance LL1 (see FIG. 2 or FIG. 5).

이 어드레스전극(33)은 y 축 방향을 따라 인접하는 방전공간(37)에 연속적으로 대응한다. 즉 어드레스전극(33)의 연결 방향(y 축 방향)은 주사전극(32)의 연결 방향(x 축 방향)과 교차한다. 복수의 어드레스전극들(33)은 인접하는 방전공간(37)의 간격을 유지하면서 x 축 방향을 따라 나란히 배치된다. 어드레스전극(33)과 주사전극(32)의 교차 배치로 인하여 방전공간(27, 37)은 선택될 수 있다.The address electrode 33 continuously corresponds to the discharge space 37 adjacent along the y axis direction. That is, the connection direction (y axis direction) of the address electrode 33 crosses the connection direction (x axis direction) of the scan electrode 32. The plurality of address electrodes 33 are arranged side by side along the x-axis direction while maintaining a distance between adjacent discharge spaces 37. The discharge spaces 27 and 37 may be selected due to the cross arrangement of the address electrode 33 and the scan electrode 32.

이 유지전극(31), 주사전극(32), 및 어드레스전극(33)은 플라즈마 방전을 방전공간(37)의 중심으로 향하게 하는 구조로 형성되는 것이 바람직하다.The sustain electrode 31, the scan electrode 32, and the address electrode 33 are preferably formed in a structure that directs the plasma discharge to the center of the discharge space 37.

이를 위하여, 유지전극(31)과 주사전극(32) 각각은 원형부재(31a, 32a)와 연결부재(31b, 32b)를 포함하여 형성된다. 원형부재(31a, 32a)는 방전공간(37)을 그 측방에서 둘러싼다. 유지전극(31)의 연결부재(31b)는 유지전극(31)의 원형부재들(31a)을 x 축 방향으로 서로 연결한다. 주사전극(32)의 연결부재(32a)는 주사전극(32)의 원형부재들(32a)을 x 축 방향으로 서로 연결한다.To this end, each of the sustain electrode 31 and the scan electrode 32 is formed to include circular members 31a and 32a and connecting members 31b and 32b. Circular members 31a and 32a surround the discharge space 37 on the sides thereof. The connecting member 31b of the sustain electrode 31 connects the circular members 31a of the sustain electrode 31 to each other in the x-axis direction. The connecting member 32a of the scan electrode 32 connects the circular members 32a of the scan electrode 32 to each other in the x-axis direction.

또한, 어드레스전극(33)은 원형부재(33a)와 연결부재(33b)를 포함한다. 원형부재(33a)는 방전공간(37)을 그 측방에서 둘러싼다. 어드레스전극(33)의 연결부재(33b)는 어드레스전극(33)의 원형부재들(33a)을 y 축 방향으로 서로 연결한다.In addition, the address electrode 33 includes a circular member 33a and a connection member 33b. The circular member 33a surrounds the discharge space 37 on its side. The connecting member 33b of the address electrode 33 connects the circular members 33a of the address electrode 33 to each other in the y axis direction.

유지전극(31)의 원형부재(31a)와, 어드레스전극(33)의 원형부재(33a), 및 주사전극(32)의 원형부재(32a)는 전면기판(20)과 배면기판(10)의 수직 방향(z 축 방향)을 따라 서로 이격되어 나란하게 배치된다.The circular member 31a of the sustain electrode 31, the circular member 33a of the address electrode 33, and the circular member 32a of the scan electrode 32 are formed of the front substrate 20 and the rear substrate 10. They are arranged side by side spaced apart from each other along the vertical direction (z axis direction).

한편, 유지전극(31), 주사전극(32), 및 어드레스전극(33)은 저전압에 의한 플라즈마 방전을 가능하게 하는 구조로 형성되는 것이 바람직하다.On the other hand, it is preferable that the sustain electrode 31, the scan electrode 32, and the address electrode 33 are formed in a structure that enables plasma discharge by a low voltage.

도5는 유지전극, 주사전극, 및 어드레스전극의 단면 규격을 비교하는 단면도이다.5 is a cross-sectional view comparing the cross-sectional specifications of the sustain electrode, scan electrode, and address electrode.

양 기판(10, 20)을 수직 방향(z 축 방향)으로 절단한 단면에서, 유지전극(31), 주사전극(32), 어드레스전극(33) 각각은 직사각형의 수평 변(31c, 32c, 33c)과 수직 변(31d, 32d, 33d)을 가진다.In the cross section in which both substrates 10 and 20 are cut in the vertical direction (z-axis direction), each of the sustain electrode 31, the scan electrode 32, and the address electrode 33 has rectangular horizontal sides 31c, 32c, and 33c. ) And vertical sides 31d, 32d, and 33d.

유지전극(31), 주사전극(32), 어드레스전극(33)에서 각각의 수평 변(31c, 32c, 33c)은 서로 대응하는 길이를 가진다.Each of the horizontal edges 31c, 32c, and 33c of the sustain electrode 31, the scan electrode 32, and the address electrode 33 has a length corresponding to each other.

유지 방전을 일으키는 유지전극(31)과 주사전극(32)에서 각각의 수직 변(31d, 32d)은 서로 대응하는 길이를 가진다.Each of the vertical edges 31d and 32d of the sustain electrode 31 and the scan electrode 32 causing the sustain discharge has a length corresponding to each other.

어드레스전극(33)이 유지전극(31)과 주사전극(32) 사이에서 주사전극(32) 측으로 치우쳐 이격 구비됨에 따라, 초기 어드레싱 전압을 낮출 수 있고, 이로 인하여 낮은 전압으로 어드레스 방전을 일으키길 수 있다.As the address electrode 33 is spaced apart from the sustain electrode 31 and the scan electrode 32 toward the scan electrode 32, the initial addressing voltage can be lowered, thereby causing address discharge at a lower voltage. have.

또한, 전극층(30)은 유지전극(31), 어드레스전극(33), 및 주사전극(32)을 매립하는 제1 유전층(34)과 제2 유전층(35)을 구비한다.In addition, the electrode layer 30 includes a sustain electrode 31, an address electrode 33, and a first dielectric layer 34 and a second dielectric layer 35 filling the scan electrode 32.

제1 유전층(34)은 유지전극(31)을 매립하여 전면기판(20) 측에 구비된다. 제 2 유전층(35)은 주사전극(32)과 어드레스전극(33)을 매립하여 배면기판(10) 측에 구비된다.The first dielectric layer 34 is disposed on the front substrate 20 by filling the sustain electrode 31. The second dielectric layer 35 is provided on the rear substrate 10 by filling the scan electrode 32 and the address electrode 33.

제1 유전층(34)과 제2 유전층(35)은 서로 다른 유전율인 제1 유전율(ε1)과 제2 유전율(ε2)을 가진다. 제2 유전율(ε2)은 제1 유전율(ε1)보다 큰 것이 바람직하다.The first dielectric layer 34 and the second dielectric layer 35 have different dielectric constants of the first dielectric constant ε 1 and the second dielectric constant ε 2 . It is preferable that the second dielectric constant ε 2 is greater than the first dielectric constant ε 1 .

제2 유전율(ε2)을 가지는 제2 유전층은 주사전극(32)과 어드레스전극(33)을 매립하므로 어드레스 방전시 높은 유전율을 가지는 부분에서 어드레스 방전을 가능하게 한다.The second dielectric layer having the second dielectric constant ε 2 fills the scan electrode 32 and the address electrode 33, thereby enabling address discharge at a portion having a high dielectric constant during address discharge.

주사전극(32)과 어드레스전극(33) 사이의 커패시턴스(C)는 수학식 1.에서와 같이 제2 유전층(35)의 제2 유전율(ε2)에 비례하고, 주사전극(32)과 어드레스전극(33) 사이의 거리(d)에 반비례하고 주사전극(32)과 어드레스전극(33)의 대향 단면적(S)에 비례한다.The capacitance C between the scan electrode 32 and the address electrode 33 is proportional to the second dielectric constant ε 2 of the second dielectric layer 35 as in Equation 1. The scan electrode 32 and the address are It is inversely proportional to the distance d between the electrodes 33 and is proportional to the opposing cross-sectional area S of the scanning electrode 32 and the address electrode 33.

이러한데, 주사전극(32)과 어드레스전극(33)의 대향 단면적(S)을 상수로 하고, 거리(d)가 짧아짐에 따라 유지전극(32)과 어드레스전극(33) 사이의 커패시턴스(C)가 커지게 된다.In this case, the opposing cross-sectional area S of the scan electrode 32 and the address electrode 33 is constant, and the capacitance C between the sustain electrode 32 and the address electrode 33 becomes shorter as the distance d becomes shorter. Becomes large.

Figure 112005036548645-pat00001
Figure 112005036548645-pat00001

이 어드레스전극(33)과 주사전극(32) 사이의 정전용량(Q)은 수학식 2.에서와 같이, 커패시턴스(C)에 비례한다.The capacitance Q between the address electrode 33 and the scan electrode 32 is proportional to the capacitance C, as shown in equation (2).

이러한데, 어드레스전극(33)과 주사전극(32) 사이에 인가되는 전압(V)을 상수로 하고, 커패시턴스(C)가 커짐에 따라 정전용량(Q)이 커진다.In this case, the voltage V applied between the address electrode 33 and the scan electrode 32 is a constant, and the capacitance Q increases as the capacitance C increases.

Figure 112005036548645-pat00002
Figure 112005036548645-pat00002

이 정전용량(Q)이 커짐에 따라 제2 유전층(35)에 보다 많은 벽전하가 축적된다.As the capacitance Q increases, more wall charges accumulate in the second dielectric layer 35.

이 벽전하에 의한 벽전압이 높아짐에 따라, 어드레스 방전을 위한 어드레스 펄스의 어드레스 전압을 보다 낮출 수 있다. 즉 저전압에 의한 어드레스 방전이 가능하게 된다.As the wall voltage caused by the wall charges increases, the address voltage of the address pulse for address discharge can be lowered. That is, address discharge by low voltage is possible.

이 제2 유전층(35)과 제1 유전층(34)은 전면기판(20) 측에 형성되는 방전공간(27)에 대응하는 원통 형상의 방전공간(37)을 형성한다.The second dielectric layer 35 and the first dielectric layer 34 form a cylindrical discharge space 37 corresponding to the discharge space 27 formed on the front substrate 20 side.

이 제1 유전층(34)과 제2 유전층(35)은 방전셀(17)의 일측 방전공간(37)을 형성하는 그 내측면에서 보호막(36)으로 덮어진다. 이 보호막(36)은 방전공간(37) 내에서 일어나는 플라즈마 방전에 노출되는 부분에 형성될 수 있다.The first dielectric layer 34 and the second dielectric layer 35 are covered with a protective film 36 on the inner surface of the discharge cell 17 that forms the one side discharge space 37. The protective film 36 may be formed at a portion exposed to the plasma discharge occurring in the discharge space 37.

이 보호막(36)은 제1 유전층(34)과 제2 유전층(35)을 보호하고, 높은 이차전자 방출계수를 요구하지만, 가시광의 투과성을 가질 필요는 없다. 즉 전극들(31, 32, 33)이 전면기판(20)이나 배면기판(10)에 형성되는 것이 아니고 양 기판(10, 20) 사이에 구비되므로 전극들(31, 32, 33)을 매립하고 있는 제1 유전층(34)과 제2 유전층(35)에 도포되는 보호막(36)은 가시광 비투과성의 특성을 갖는 물질로 이루 어질 수 있다.The protective film 36 protects the first dielectric layer 34 and the second dielectric layer 35 and requires a high secondary electron emission coefficient, but does not need to have visible light transmission. That is, since the electrodes 31, 32, and 33 are not formed on the front substrate 20 or the back substrate 10, the electrodes 31, 32, and 33 are embedded between the substrates 10 and 20. The protective layer 36 applied to the first dielectric layer 34 and the second dielectric layer 35 may be formed of a material having visible light impermeability.

이 보호막(36)의 일례로써, 가시광 비투과성 MgO는 가시광 투과성 MgO에 비하여 훨씬 높은 이차전자 방출계수(secondary electron emission coefficient) 값을 가지며, 따라서 방전개시전압을 더욱 낮출 수 있다.As an example of the protective film 36, the visible light-transmissive MgO has a much higher secondary electron emission coefficient value than the visible light-transmissive MgO, and thus the discharge start voltage can be further lowered.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications or changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It goes without saying that it belongs to the scope of the present invention.

이상 설명한 바와 같이 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 의하면, 배면기판과 전면기판 사이에서 유지전극과 어드레스전극 및 주사전극을 양 기판의 수직 방향으로 이격 배치하고 방전공간을 측방에서 둘러싸는 구조로 형성하므로 방전공간의 개구율 또는 가시광의 투과율을 향상시키며, 휘도 및 발광효율을 향상시키는 효과가 있다.As described above, according to the plasma display panel according to the exemplary embodiment of the present invention, the sustain electrode, the address electrode, and the scan electrode are spaced apart in the vertical direction between the rear substrate and the front substrate, and the discharge space is surrounded on the side. Since the structure is formed, the aperture ratio of the discharge space or the transmittance of visible light is improved, and the brightness and luminous efficiency are improved.

또한, 본 발명의 일 실시예에 의하면, 어드레스전극을 유지전극보다 주사전극에 더 인접하게 배치하여, 초기 어드레싱 전압을 낮추어 어드레스 방전을 원활히 유도하고, 보다 넓은 어드레싱 전압 마진을 확보하는 효과가 있다.In addition, according to an embodiment of the present invention, the address electrode is disposed closer to the scan electrode than the sustain electrode, thereby lowering the initial addressing voltage to smoothly induce the address discharge and securing a wider addressing voltage margin.

또한, 본 발명의 일 실시예에 의하면, 어드레스전극과 주사전극을 매립하는 제2 유전층을 유지전극을 매립하는 제1 유전층의 유전율보다 높은 유전율을 가지는 유전체로 형성함으로써, 초기 어드레싱 전압을 낮추어 어드레스 방전을 원활히 유 도하고, 보다 넓은 어드레싱 전압 마진을 확보하는 효과가 있다.In addition, according to an embodiment of the present invention, the second dielectric layer filling the address electrode and the scan electrode is formed of a dielectric having a higher dielectric constant than that of the first dielectric layer filling the sustain electrode, thereby lowering the addressing voltage at the initial address. It leads to smoothly, and has the effect of securing a wider addressing voltage margin.

Claims (14)

소정의 간격을 두고 대향 배치되며, 그 사이에 다수로 구획되는 방전공간들을 구비하는 제1 기판 및 제2 기판;A first substrate and a second substrate disposed to face each other at a predetermined interval and having a plurality of discharge spaces interposed therebetween; 상기 방전공간들 내에 형성되는 형광체층;Phosphor layers formed in the discharge spaces; 상기 제1 기판과 제2 기판 사이에서, 어느 한 기판 측 방전공간들을 각각 둘러싸고, 제1 방향을 따라 연결되는 제1 전극;A first electrode between the first substrate and the second substrate, each of which surrounds one of the substrate-side discharge spaces and is connected in a first direction; 상기 제1 기판 및 제2 기판의 수직 방향을 따라 상기 제1 전극과 이격되어, 다른 한 기판 측 방전공간들을 각각 둘러싸고, 상기 제1 방향을 따라 연결되는 제2 전극; 및A second electrode spaced apart from the first electrode in a vertical direction of the first substrate and the second substrate, surrounding the other substrate-side discharge spaces, and connected in the first direction; And 상기 제1 전극 및 상기 제2 전극 사이에서, 상기 방전공간들을 각각 둘러싸고 상기 제1 방향과 교차하는 제2 방향으로 연결되는 어드레스전극An address electrode connected between the first electrode and the second electrode in a second direction that surrounds the discharge spaces and crosses the first direction, respectively. 을 포함하며,Including; 상기 제1 기판과 상기 제2 기판의 수직 방향으로의 거리에서,At a distance in the vertical direction between the first substrate and the second substrate, 상기 어드레스전극과 상기 제1 전극 사이의 제1 거리와, 상기 어드레스전극과 상기 제2 전극 사이의 제2 거리는, 서로 다른 크기로 형성되는 플라즈마 디스플레이 패널.And a first distance between the address electrode and the first electrode and a second distance between the address electrode and the second electrode have different sizes. 제1 항에 있어서,According to claim 1, 상기 제2 거리는 상기 제1 거리 보다 짧게 형성되는 플라즈마 디스플레이 패 널.And the second distance is shorter than the first distance. 제2 항에 있어서,The method of claim 2, 상기 제2 전극은 어드레싱 기간에 스캔 펄스를 인가하고, 유지 방전 기간에 유지 펄스를 인가하는 플라즈마 디스플레이 패널.And the second electrode applies a scan pulse in an addressing period and a sustain pulse in a sustain discharge period. 제1 항에 있어서,According to claim 1, 상기 제1 전극은 제1 유전율을 가지는 제1 유전층으로 매립되고,The first electrode is embedded with a first dielectric layer having a first dielectric constant, 상기 제2 전극은 상기 제1 유전율과 다른 제2 유전율을 가지는 제2 유전층으로 매립되는 플라즈마 디스플레이 패널.And the second electrode is filled with a second dielectric layer having a second dielectric constant different from the first dielectric constant. 제4 항에 있어서,The method of claim 4, wherein 상기 제2 유전율은 상기 제1 유전율보다 큰 플라즈마 디스플레이 패널.And said second dielectric constant is greater than said first dielectric constant. 제5 항에 있어서,The method of claim 5, 상기 어드레스전극은 상기 제2 유전층에 매립되는 플라즈마 디스플레이 패널.And the address electrode is buried in the second dielectric layer. 제1 항에 있어서,According to claim 1, 상기 제1 전극 및 제2 전극 각각은,Each of the first electrode and the second electrode, 상기 방전공간을 둘러싸는 원형부재와,A circular member surrounding the discharge space; 상기 원형부재들을 상기 제2 방향으로 연결하는 연결부재를 포함하는 플라즈마 디스플레이 패널.And a connection member connecting the circular members in the second direction. 제7 항에 있어서,The method of claim 7, wherein 상기 어드레스전극은,The address electrode, 상기 방전공간을 둘러싸는 원형부재와,A circular member surrounding the discharge space; 상기 원형부재들을 상기 제1 방향으로 연결하는 연결부재를 포함하는 플라즈마 디스플레이 패널.And a connection member connecting the circular members in the first direction. 제8 항에 있어서,The method of claim 8, 상기 제1 전극의 원형부재와, 상기 어드레스전극의 원형부재, 및 상기 제2 전극의 원형부재는,The circular member of the first electrode, the circular member of the address electrode, and the circular member of the second electrode, 상기 제1 기판 및 상기 제2 기판의 수직 방향을 따라 서로 이격되어 나란하게 배치되는 플라즈마 디스플레이 패널.And a plasma display panel disposed side by side and spaced apart from each other along a vertical direction of the first substrate and the second substrate. 제1 항에 있어서,According to claim 1, 상기 제1 전극, 상기 제2 전극, 및 상기 어드레스전극은 금속 전극으로 형성되는 플라즈마 디스플레이 패널.And the first electrode, the second electrode, and the address electrode are formed of a metal electrode. 제4 항에 있어서,The method of claim 4, wherein 상기 제1 유전층 및 상기 제2 유전층은, 상기 방전공간 내측면에 보호막으로 덮어지는 플라즈마 디스플레이 패널.The first dielectric layer and the second dielectric layer are covered with a protective film on the inner surface of the discharge space. 제1 항에 있어서,According to claim 1, 상기 방전공간은 상기 제2 기판을 식각하여 형성되는 플라즈마 디스플레이 패널.And the discharge space is formed by etching the second substrate. 제12 항에 있어서,The method of claim 12, 상기 형광체층은 상기 제2 기판 측에 형성되는 상기 방전공간의 내측에 형성되는 투과형 형광체로 이루어지는 플라즈마 디스플레이 패널.And the phosphor layer is formed of a transmissive phosphor formed inside the discharge space formed on the second substrate side. 제1 항에 있어서,According to claim 1, 상기 방전공간은 상기 제1 전극, 상기 어드레스전극, 및 상기 제2 전극의 배치에 대응하는 원통 형상으로 형성되는 플라즈마 디스플레이 패널.And the discharge space is formed in a cylindrical shape corresponding to the arrangement of the first electrode, the address electrode, and the second electrode.
KR1020050060676A 2005-07-06 2005-07-06 Plasma display panel KR100696630B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060676A KR100696630B1 (en) 2005-07-06 2005-07-06 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060676A KR100696630B1 (en) 2005-07-06 2005-07-06 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20070005376A KR20070005376A (en) 2007-01-10
KR100696630B1 true KR100696630B1 (en) 2007-03-19

Family

ID=37871041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060676A KR100696630B1 (en) 2005-07-06 2005-07-06 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100696630B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084913A (en) * 1999-09-16 2001-03-30 Hitachi Ltd Gas discharge type display panel
JP2001345054A (en) * 2000-03-28 2001-12-14 Mitsubishi Electric Corp Plasma display device
KR20050121844A (en) * 2004-06-23 2005-12-28 삼성에스디아이 주식회사 Plasma display panel
KR20060088766A (en) * 2005-02-02 2006-08-07 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084913A (en) * 1999-09-16 2001-03-30 Hitachi Ltd Gas discharge type display panel
JP2001345054A (en) * 2000-03-28 2001-12-14 Mitsubishi Electric Corp Plasma display device
KR20050121844A (en) * 2004-06-23 2005-12-28 삼성에스디아이 주식회사 Plasma display panel
KR20060088766A (en) * 2005-02-02 2006-08-07 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20070005376A (en) 2007-01-10

Similar Documents

Publication Publication Date Title
US20060158112A1 (en) Plasma display panel
JP4382707B2 (en) Plasma display panel
US7327084B2 (en) Plasma display panel
KR100581952B1 (en) Plasma display panel
US20060082307A1 (en) Plasma display panel
EP1646065A2 (en) Plasma display panel and plasma display apparatus comprising electrodes
KR100696630B1 (en) Plasma display panel
KR100669388B1 (en) A plasma display panel
KR100927712B1 (en) Plasma display panel
KR100612243B1 (en) Plasma display panel
US7629747B2 (en) Plasma display panel having specific electrode structure
KR20080042596A (en) Manufacturing method of plasma display panel
KR100658750B1 (en) Plasma display panel
KR100590083B1 (en) Plasma display panel
KR100728111B1 (en) Plasma display panel and driving method of the same
KR100612291B1 (en) A plasma display panel
KR100551065B1 (en) Plasma display panel
US20070018578A1 (en) Plasma display panel
KR100667942B1 (en) Plasma display panel and driving method of the same
KR100669383B1 (en) Plasma display panel
KR100739050B1 (en) Plasma display panel
KR100599729B1 (en) Plasma display panel
KR100649230B1 (en) Plasma display panel
KR100626067B1 (en) Plasma display panel
KR20060102664A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee