KR100689801B1 - 엘디피씨를 위한 반복트리부호기 - Google Patents

Abstract

본 발명의 반복트리부호기는 입력되는 정보 비트를 반복부호 변환하여 출력하는 반복 부호화부; 반복부호를 순서변환하여 재귀 정보비트 d_r 및 비재귀 정보비트 d_nr로서 소정 J_r:J_nr 의 비트수 비율로 나누어 출력하는 인터리버; 및 재귀 정보비트 d_r과 비재귀 정보비트 d_nr을 입력하여 다음 수학식

에 의해 논펑처링 패리티 비트 p_np를 출력하는 트리 부호화부를 구비하는 것을 특징으로 한다.

본 발명의 반복트리부호기는 기존에 논의된 레귤러 LDPC부호 및 RA부호, CT부호 등의 구조화된 LDPC부호에 비하여 더 좋은 성능과 낮은 부호화/복호화 구현 복잡도를 가지면서 복호화 안정성의 문제가 없는 새로운 구조의 부호기로서, IEEE 802.16 광대역 무선인터넷 응용분야에서 활용될 수 있는 우수한 오류정정부호이다.

Description

엘디피씨를 위한 반복트리부호기{Repetition tree coder for low density parity check}

도 1는 터보 부호의 부호기 및 복호기 구조를 나타낸 블록도이다.

도 2는 터보 부호의 부호기 및 복호기의 성능을 나타낸 그래프이다.

도 3은 LDPC 부호의 구조를 나타낸 도면이다.

도 4는 직렬결합 길쌈부호(SCCC)의 부호기 및 복호기 구조를 나타낸 도면이다.

도 5는 RA 인코더의 구조를 설명하기 위한 블록도이다.

도 6은 RA 인코더의 구조를 설명하기 위한 이분 그래프이다.

도 7은 펑처링된 않은 RA 인코더의 구조를 설명하기 위한 이분 그래프이다.

도 8은 펑처링된 RA 인코더의 구조를 설명하기 위한 이분 그래프이다.

도 9는 세미랜덤 LDPC부호의 구조를 설명하기 위한 이분 그래프이다.

도 10은 세미랜덤 LDPC부호의 구조를 패리티 검사 행렬 H 관점에서 표현한 블록도이다.

도 11은 세미랜덤 LDPC부호의 구조를 인터리버의 관점에서 표현한 블록도이다.

도 12는 연접 지그재그 코드의 구조를 설명하기 위한 블록도이다.

도 13은 연접 지그재그 코드의 구조를 설명하기 위한 이분 그래프이다.

도 14는 본 발명의 반복트리(RT)부호기의 구조를 설명하기 위한 블록도이다.

도 15는 본 발명의 RT부호의 패리티 검사 행렬 H의 예이다.

도 16은 본 발명의 RT부호를 설명하기 위한 이분그래프이다.

도 17은 본 발명에 의한 RT부호에 있어서 특정 인터리버에 대한 성능 바운드의 시뮬레이션 결과를 나타낸다.

도 18은 AWGN(additive white gaussian noise) 채널조건에서 정보블록의 크기 N=512 일 때 RT부호와 LDPC부호, RA부호의 시뮬레이션에 의한 성능 비교 결과이다.

도 19는 AWGN 채널조건에서 정보블록의 크기 N=1024, N=10000 일 때 RT부호와 LDPC부호, RA부호의 시뮬레이션에 의한 성능 비교 결과이다.

도 20은 AWGN 채널조건에서 정보블록의 크기 N=2048 일 때 RT부호와 LDPC부호, RA부호의 시뮬레이션에 의한 성능 비교 결과이다.

도 21은 정규화된 도플러 주파수가 f_d=0.005, f_d=0.01인 플랫 패이딩 채널조건에서 RT부호와 RA부호의 시뮬레이션에 의한 성능 비교 결과이다.

본 발명은 오류정정부호에 관한 것으로서, 특히 LDPC 방식의 새로운 오류정 정부호에 관한 것이다.

이동통신을 이용한 서비스의 종류가 다양해지고, 사용자들의 서비스에 대한 욕구가 상승함에 따라서 차세대 이동통신은 제한된 대역폭 안에서 더욱 많은 정보를 빠르게 오류없이 전송할 수 있어야 한다. 이것을 위해서 정보 압축에서 전송방식에 이르기까지 다양하고 혁신적인 많은 아이디어와 알고리즘들이 제안되어 사용되고 있다. 정보 압축률이 높아지고 전송방식이 복잡해질수록 하나하나의 정보단위가 차지하는 중요도가 높아지게 된다. 따라서 오류정정부호(error correction code)의 중요성이 더욱 부각되고 있다.

1993년에 출현한 터보 부호(turbo code)를 기점으로 오류정정부호 분야는 눈부신 연구 성과를 나타내고 있는데, 이것을 한 마디로 요약 한다면 다양한 결합 부호(concatenated code)들 예컨대 터보 부호, 엘디피씨 부호(Low Density Parity Check code, LDPC) 등의 출현과 그에 상응하는 효과적인 반복적 복호화(Iterative decoding) 알고리즘의 발전이다. 이러한 결합 오류정정부호, 이른바 터보 부호군은 이론적인 대역용량(channel capacity)에 근접하는 놀라운 성능을 보여줌으로서, 차세대 이동통신에 폭넓게 적용될 것으로 예상된다. 현재, 제3세대 이동통신규격에서 데이터 전송분야의 표준에 터보 부호가 채택된 것이 그 한 예이다.

그러나 결합 부호는 그 탁월한 성능에도 불구하고 부호화 및 복호화 알고리즘의 복잡한 구조 때문에 음성과 동화상 등 실시간 처리가 필요한 분야에서는 사용되지 못하고 있는 것이 현실이다. 현재, 미국과 유럽의 여러 대학과 산업체에서는 낮은 복잡도의 터보 부호군의 부호화 및 복호화 알고리즘을 개발하는 것에 많은 노 력을 쏟고 있으며, 그 가시적인 결과가 하나씩 나타나고 있는 상황이다. 특히 저전력 소모가 요구되는 이동통신서비스를 중심으로 간단한 알고리즘을 갖는 터보 부호군의 사용이 확대될 전망이다.

도 1는 터보 부호의 부호기 및 복호기 구조를 나타낸 블록도이다.

도 2는 터보 부호의 부호기 및 복호기의 성능을 나타낸 그래프이다.

1993년 터보코드의 출현으로 시작된 결합 부호에 대한 관심은 1995년 직렬결합 길쌈부호(Serially Concatenated Convolutional Code, SCCC)로 발전되면서, 그 속성이 파악되기 시작하였다. 터보 부호와 같은 결합 부호는 2개 이상의 길쌈부호 또는 블록부호가 인터리버(interleaver)를 거쳐서 연결되어 있는 구조를 나타내며, 각각의 오류정정부호(2개의 길쌈부호 또는 블록부호)는 수신단에서 그에 대응하는 각각의 복호기를 통하여 복호화된 신호의 확률정보를 계산해 낸 후, 서로 확률정보를 교환하는 과정을 반복적으로 수행한다. 이러한 반복적인 복호화 과정이 이루어지면서, 전송된 신호의 확률정보는 점점 신뢰도를 높이게 되고, 그 결과 오류정정능력이 향상되어져서 미리 정해진 반복 횟수가 끝나면 최종적으로 전송된 데이터 '0' 또는 '1'을 검출하게 된다.

도 1을 참조하면, 송신단에서 터보 부호는 두 개의 길쌈부호(CC1, CC2)가 인터리버(Π)를 통해서 연결된 구조를 갖는다. 수신단에서 복호화 과정도 송신단의 두 개의 길쌈부호에 대응하는 두 개의 복호기(SISO1, SISO2)로 이루어지며, 이 두 개의 복호기가 전송된 신호의 확률정보를 서로 교환하면서 오류정정능력을 높이게 된다.

도 2를 참조하면, 첫 번째 복호(1st iteration)에 비해 열 번 반복(10th iteration) 후의 복호가 훨씬 향상된 성능으로서 같은 신호대 잡음비(Signal to Noise Ratio, SNR, Eb/No)에 대하여 낮은 비트오류율(Bit Error Rate, BER)을 나타냄을 알 수 있다.

터보 부호는 기존의 오류정정부호와 비교하여 놀라운 성능 향상을 나타내고 있어서, 같은 에너지 소모(신호대 잡음비)를 가지고 더 좋은 품질의 통신 서비스를 구현하거나, 같은 통신 서비스의 품질 하에서 훨씬 적은 에너지 소모를 나타낸다. 그러나, 같은 복호화 과정을 보통 5회에서 10회 반복적으로 수행해야 하는 까닭에 현재의 알고리즘으로는 실시간 복호화가 불가능한 문제점이 있다.

도 3은 LDPC 부호의 구조를 나타낸 도면이다.

LDPC 부호[R. G. Gallager, "Low-density parity-check codes," IRE Trans. Inform. Theory, vol. IT-8, pp. 21-28, January 1962.]는 터보 부호보다 훨씬 이전에 소개되었으나, 복호화 과정이 복잡하여 주목을 받지 못하다가 1996년 MacKay에 의해서 재발견된 오류정정부호이다.

도 2를 참조하면, 왼쪽에 위치한 원(variable node)들은 수신된 부호어(codeword)의 각 심볼(symbol)에 해당되며, 오른쪽에 위치한 원(check node)들은 패리티 검사 행렬(parity check matrix) H 에서 전송상의 오류를 검증하는 과정이다.

LDPC 부호는 선형 블럭 부호의 일종으로 터보 부호와는 다른 구조와 속성을 나타낸다. LDPC 부호는 병렬연산처리 구조를 갖는 복호기에 적합한 구조로서 확률 정보의 확산속도가 느려서 터보 부호보다 훨씬 많은 횟수의 대략 20회이상 50회정도의 반복부호를 필요로 하지만, 병렬연산처리를 이용하면 전체적으로 복호화에 소요되는 시간은 오히려 줄일 수 있다. 또한, 수학적 분석이 용이한 구조를 갖는 까닭에 터보 부호군의 이론적 접근과 해석에 많이 사용된다.

도 4는 직렬결합 길쌈부호(SCCC)의 부호기 및 복호기 구조를 나타낸 도면이다.

SCCC 부호는 병렬구조를 갖는 터보 부호를 응용하여 1996년에 제안된 직렬구조를 갖는 결합 부호이다. SCCC 부호는 두 개의 오류정정부호를 직렬로 연결하여 터보 부호와 유사한 성능을 나타날 수 있음을 보여 주었으며, 두 개의 오류정정부호 뿐 아니라 하나의 오류정정부호와 ISI(Inter-Symbol Interference) 채널 사이에도 직렬결합 부호의 효과가 나타날 수 있어서 이동통신에 널리 응용될 수 있는 장점을 가지고 있다. 그러나 수학적인 해석이 어려워서 더 좋은 성능을 갖는 부호의 연구에 경험적인 요소가 많이 작용하고 있다.

전술한 LDPC부호는 많은 장점들을 가지고 있는 반면 인코딩 계산량이 크다는 단점이 있다. 이러한 LDPC 부호의 인코딩 계산량을 줄이는 방법중의 하나로 패리티 검사 행렬 H의 패리티 비트에 상응하는 부분을 듀얼 다이어고날(dual diagonal)의 형태로 나타내면 패리티 생성(parity generation) 블록을 누적기(Accumulator)로써 나타낼 수 있으며, H 행렬 중 불규칙하게 결정되는 시스테메틱 데이터 부분은 반복부호(repetition code)와 인터리버의 그리고 펑처링(puncturing)의 결합으로 나타낼 수 있다. 이와 같이 LDPC 부호의 H 행렬 구조에 제한을 두어서 인코딩 계산량을 줄이는 LDPC 부호군을 구조화된(structured) LDPC 라고 하며, 그 예로서 RA 부호, 세미랜덤(semi-random) LDPC 부호, 결합 지그재그(concatenated zigzag) 부호 등이 있다.

도 5는 RA 인코더를 설명하기 위한 블록도이다.

도 6은 RA 인코더를 설명하기 위한 이분 그래프(bipartite graph)이다.

RA부호[D. Divsalar, H. Jin, and R. McEliece, "Coding theorems for turbo-like codes," in Proc. 36^th Annu. Allerton Conference Communication, Control, Computing, pp. 201210, September 1998.]는 반복 코드(repetition code)와 누산기(accumulator)를 하나의 인터리버를 통하여 연결한 구조로서 간단한 인코딩을 가능하게 한다.

여기서 변수 노드(variable node)에 연결된 에지(edge)수 q는 반복부호의 반복횟수에 해당하며, 패리티 검사 행렬(parity check matrix) H의 열무게 d_v 와 같다. 또한 검사 노드(check node)와 인터리버 사이의 에지수 a는 하나의 패리티 검사 방정식에 포함되는 변수 노드의 수를 나타내며 H 행렬의 데이터 부분에 해당하는 행 무게 d_c 와 같다. H 행렬의 패리티 생성 부분인 듀얼 다이어고날 부분은 각각의 검사 노드에서 'Ｖ'자(字) 형태로 재귀적(recursive)으로 연결된 패리티 노드(parity node)로 나타내어진다.

도 RA부호의 입력 데이터(information bits) 블록의 크기를 K 라고 하면, 부호화율(code rate, R)은 다음 수학식 1로 표현될 수 있다.

불규칙 RA부호[H.Jin, A.Khandekar, and R. McEliece, "Irregular repeat-accumulate codes." Processing 2nd Inter -national Symposium on Turbo codes and Re -lated Topics, France Sep. 2000.]는 일반적인 RA부호에서 d_c, d_v가 불규칙하게 구성된 코드를 말한다. 즉 d_c, d_v가 2<d_c<d_cmax , 2<d_v<d_vmax 사이의 값을 불규칙하게 가질 수 있다. 불규칙 RA부호의 전체 부호화율은 다음 수학식 2와 같다.

여기서 λ_i는 불규칙하게 반복되는 비율이고, ρ_j는 불규칙하게 펑처링하는 비율이다.

누산기에서 생성된 패리티 비트는 입력이 d_k일때 다음 수학식 3과 도 7로 표시할 수 있다.

누산기를 통과한 후 펑처링을 하게 되면 패리티 비트는 다음 수학식 4와 도 8로 표시할 수 있다.

도 9는 세미랜덤 LDPC부호의 구조를 설명하기 위한 이분 그래프이다.

세미랜덤 LDPC부호[Li Ping, W.K. Leung and Nam Phamdo, "Low density parity check codes with semi-random parity check matrix." IEE Electronics letters, vol. 35, no.1, pp.83-39, Jan. 1999.]는 성능이 LDPC부호와 유사하지만 구현 복잡도는 낮다. LDPC부호와의 차이점은 패리티 검사 행렬 H를 정보 비트에 해당하는 H_d, 패리티 비트에 해당하는 H_p로 나눴을 때, H_d를 일정한 규칙을 가지고 구성하는 것이다.

도 10은 세미랜덤 LDPC부호의 구조를 패리티 검사 행렬 H 관점에서 표현한 블록도이다.

세미랜덤 LDPC부호의 H_p의 구조는 다음 수학식 5와 같다.

또한 세미랜덤 LDPC부호의 H_d는 다음 수학식 6과 같이 t개의 하위 H_d ⁱ로 구성할 수 있다.

이 때, H_d ⁱ는 열의 '1'의 개수가 t(=d_v)개이고 행의 '1'의 개수가 d_c인 행렬이다. 부호화율(R)은 다음 수학식 7과 같이 계산된다.

패리티 비트는 다음 수학식 8과 같이 표현될 수 있다.

여기서 h_ij ^d는 H_d 행렬의 i번째 행, j번째 열의 원소이다.

도 11은 세미랜덤 LDPC부호의 구조를 인터리버(Π¹, ..., Π^t) 관점에서 표현한 블록도이다.

도 9, 도 11의 세미랜덤 LDPC부호의 구조와 도 5, 도 6의 RA부호의 구조를 비교하면, RA부호에서 입력의 반복횟수 만큼의 인터리버(Π¹, ..., Π^t)를 구성하면 세미랜덤 LDPC부호의 구조가 이루어짐을 알 수 있다.

도 12는 연접 지그재그 코드의 구조를 설명하기 위한 블록도이다.

도 13은 연접 지그재그 코드의 구조를 설명하기 위한 이분 그래프이다.

지그재그 코드[Li Ping, Xiaoling Huang, and Nam Phamdo, "Zig-zag codes and Concatenated Zigzag codes." IEEE Trans. Inform. theory, vol.47, no.2, Feb. 2001. pp.800-807.]는 부호화율이 ½ 또는 그 이상에서 매우 좋은 성능을 나타내며 복호화 복잡도가 터보 코드에 비해 현저하게 낮다. 지그재그 코드의 패리티 비트는 다음 수학식 9로 나타낼 수 있다.

여기서 J는 인접한 두 개의 패리티 p(i)와 p(i-1) 사이에 결합되는 데이터 비트수(d_c)이다. 지그재그 코드는 다른 코드들을 이용하여 나타낼 수 있는데, 먼저 변형된 SPC(Single Parity Check code)라고 할 수 있다. SPC의 패리티 비트는 다음 수학식 10과 같다.

그리고 지그재그 코드의 검사 비트는 다음 수학식 17과 같다.

이러한 지그재그 코드를 여러 개 사용한 연접 지그재그(Concatenated Zigzag) 코드는 도 12, 도 13과 같이 나타낼 수 있다.

도 12, 도 13의 연접 지그재그 코드는 도 9, 도 10의 세미랜덤 LDPC부호와 거의 유사한 구조를 갖는다는 것을 알 수 있다. 다만 연접 지그재그 코드는 병렬구성(constituent) 코드가 각각 트렐리스 터미네이션(trellis termination)을 가지고 있데 비하여, 세미랜덤 LDPC부호는 하나에 모두 연결된 트렐리스 구조를 갖는 점에 차이가 있다.

한편 핑(Ping)에 의해 제안된 CT부호[L. Ping and W. Y. Keying, "Concatenated tree codes: A low-complexity, high-performance approach,"IEEE Trans. Inform. Theory, vol. 47, pp. 791799, February 2001.]는 낮은 부호화/복호화 복잡도를 가지면서 좋은 성능을 나타낸다. 특히 재귀정보 비트와 비재귀 정보비트를 갖는 트리 구조의 구성 부호에 의하여 좋은 성능을 나타내는 CT부호는 병렬연접코드(parallel concatenated code, PCC)의 하나이다.

전술한 구조화된 LDPC부호중 RA부호는 그 구현 복잡도는 낮은 반면에 오류정정 성능면에서는 부족하다. 반면에 세미랜덤 LDPC부호, 연접 지그재그 코드, CT부호는 병렬연접코드의 구조를 갖는다. 병렬연접코드의 단점은 구성 부호의 개수가 4개를 초과하면 수렴성(convergence)에 문제로 인하여 복호화 불안정 문제가 발생한다는 것이다.

본 발명이 이루고자 하는 기술적 과제는, 종래의 구조화된 LDPC부호에 비하여 향상된 성능과 낮은 구현 복잡도를 갖는 새로운 구조의 구조화된 검사 행렬을 갖는 LDPC를 위한 반복트리(RT)부호를 제공하는데 있다.

상기한 기술적 과제를 이루기 위한 본 발명에 의한 반복트리부호는, 입력되는 정보 비트를 반복부호 변환하여 출력하는 반복 부호화부; 상기 반복부호를 순서변환하여 재귀 정보비트 d_r 및 비재귀 정보비트 d_nr로서 소정 J_r:J_nr 의 비트수 비율로 나누어 출력하는 인터리버; 및 상기 재귀 정보비트 d_r과 비재귀 정보비트 d_nr을 입력하여 다음 수학식

에 의해 논펑처링 패리티 비트 p_np를 출력하는 트리 부호화부를 구비하는 것을 특징으로 한다.

상기 반복트리부호는 입력되는 정보 비트를 그대로 출력하는 시스티매틱 출력부를 더 구비하는 것이 바람직하다.

상기 인터리버는 랜덤 인터리버로 구비되는 것이 바람직하다.

여기서 재귀 정보비트 d_r과 비재귀 정보비트 d_nr의 비트수 비율은 J_r:J_nr=2:2 인 것이 바람직하다.

상기 트리 부호화부는 다음 수학식

에 의해 논펑처링 패리티 비트 p_np를 출력하는 것이 바람직하다.

또한 상기 반복 부호화부는 상기 입력되는 정보 비트를 확률분포진화이론에 의한 불규칙한 횟수의 반복부호로 변환하여 출력하는 것을 바람직하다.

전술한 본 발명의 반복트리부호는 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체로 구현될 수 있다.

이하, 본 발명의 구성과 동작을 첨부한 도면들을 참조하여 상세히 설명한다.

도 14는 본 발명의 반복트리(RT)부호기의 구조를 설명하기 위한 블록도로서, 반복 부호화부, 인터리버, 트리 부호화부를 구비하는 것을 특징으로 한다.

본 발명의 반복트리부호(이하 "RT부호")는 반복부호(repetition)와 트리부호(tree code)가 인터리버를 사이에 두고 직렬연접된 구조이다.

반복 부호화부(Repeat)는 입력되는 정보 비트를 소정 반복횟수를 갖는 반복부호로 변환하여 출력한다.

인터리버(interleaver)는 반복부호를 순서변환하여 재귀 정보비트(recursive information bit) d_r 및 비재귀 정보비트(non-recursive information bit) d_nr로서 J_r:J_nr 의 비트수 비율로 나누어 출력한다.

트리 부호화부(SPC+accumulator+SPC)는 인터리버로부터 출력된 재귀 정보비트 d_r과 비재귀 정보비트 d_nr을 입력하여 다음 수학식 18에 의해 논펑처링(non-punctured) 패리티 비트 p_np를 출력한다.

여기서 도 14를 참조하면 본 발명의 반복트리(RT)부호기는 입력되는 정보 비트를 그대로 출력하는 시스티매틱 비트(systematic bit)를 더 구비하는 것을 바람직하다.

여기에서 J_r은 재귀 SPC(recursive Single Parity Check)에 속하는 재귀 비트의 수를 나타내며 J_nr은 비재귀 SPC(non-recursive Single Parity Check)에 속하는 비재귀 비트의 수를 나타낸다. 펑처링 패리티 비트 P_p는 재귀 비트의 SPC와 누산기(accumulator)로부터 얻어진다. 한편 논펑처링 패리티 비트 P_np는 펑처링 패리티 비트의 SPC와 비재귀 정보 비트로부터 얻어지게 된다.

이 때 전체 부호화율(code rate) R은 반복회수 q에 대하여 다음 수학식 19와 같다.

도 15는 본 발명의 RT부호의 패리티 검사 행렬 H의 예이다.

패리티 검사 행렬 H는 2개의 부행렬(sub matrix) H_d와 H_p로 나누어질 수 있다. 여기서 H_d는 재귀 정보비트와 비재귀 정보비트를 구성하고, H_p는 비재귀 검사비트를 구성한다. 여기서 H의 각각의 행은 하나의 SPC로 표현되어지게 된다. 이러한 SPC들은 하나의 누산기로 연결되어진다. 이러한 역할을 하는 부분이 행렬 H의 듀얼 다이어고날 구조를 가지는 H_p 부분이다.

도 15의 예에서 재귀 정보비트의 개수(J_r)와 비재귀 정보비트의 개수(J_nr)는 각각 Jr=3, Jnr=1이다. 그러므로 제1행을 제외한 각 행벡터(row)들은 2개의 비재귀 정보비트를 갖는다(이탤릭체 '1'). 이러한 비재귀 패리티 비트 p_np는 수학식 20과 같이 표현될 수 있다.

위의 수학식 21은 직접적으로 인코딩과 연관되어 RT부호가 선형 시간 안에 인코딩 될 수 있음을 의미한다.

다음으로 바람직한 인터리버 설계에 대하여 보다 상세히 설명한다.

부행렬 H_d 내에서 "1"의 위치는 검사행렬 방정식을 따르면서 랜덤하게 구현될 수 있다. 이러한 랜덤 포지셔닝(random positioning)은 랜덤 인터리버(random interleaver)에 의해 구현될 수도 있다. 그러므로 패리티 검사 행렬의 설계는 랜덤 인터리버의 설계와 같은 관점에서 볼 수 있다.

반복부호는 하나의 정보 비트를 복수개의 비트로 부호화하고, 복수개의 부호화된 비트들은 인터리버를 통하여 트리코드내의 서로 다른 위치로 퍼져 나간다.

양호한 성능을 위하여 하나의 정보 비트는 적어도 2개의 재귀부호(recursive codes)에 연결되어야 한다. 즉 다음 수학식 21을 만족하는 것이 바람직하다.

이러한 법칙을 따라 정보 비트가 적어도 두 번은 재귀 검사합(recursive check sum)에 속하도록 패리티 검사 행렬이 설계되는 것이 바람직하다.

전체 인터리버는 반복횟수 q 만큼의 복수개의 서브 인터리버로 나뉘어진다. 그리고 각각의 반복 부호화된 비트는 서로 다른 서브 인터리버로 연결된다.

동일한 길이 N의 정보블록을 갖는 각각의 서브 인터리버는 다음 수학식 22의 크기를 갖는 재귀 부분(recursive interleaver)과 수학식 23의 크기를 갖는 비재귀 부분(non-recursive interleaver)으로 나뉘어진다.

이러한 재귀 부분과 비재귀 부분은 트리코드내에서 각각 2개의 재귀 노드와 비재귀 노드에 연결된 독립적인 랜덤 인터리버를 구성한다.

이러한 구조화된 인터리버 설계를 이용하여 정보비트의 반복 부호화된 비트들이 트리코드내에서 단지 비재귀 노드에만 연결되는 것을 방지할 수 있다.

한편 반복 부호화부(도 14의 repeat)는 입력되는 정보 비트를 확률분포진화이론(Density Evolution)에 의한 불규칙한 횟수의 반복부호로 변환하여 출력하는 것이 바람직하다. 즉 불규칙(irregular) RT 부호가 더욱 향상된 오류정정 성능을 나타낸다. 이하에서는 불규칙 RT 부호에 대하여 상세히 설명한다.

RT부호는 반복부호와 트리부호를 인터리버를 사이에 두고 직렬로 연접해 놓은 구조이며, 반복부호에서 정보를 반복시킬때 항상 일정한 수로 반복시키지 않고 확률분포진화이론을 사용하여 얻을수 있는 비율에 따라서 정보에 따라 불규칙하게 반복횟수를 달리하면 훨씬 좋은 성능을 얻을수 있다. 즉, 전체 정보량 중에서 어느 비율만큼은 2회 반복시키고, 어느 비율만큼은 3회 반복시키는 식으로 입력정보에 따라 반복횟수를 불규칙하게 조정할 수 있다. 이 때 최대 반복횟수는 통상 구현을 고려하면 10회 안팎이 적정하고, 성능만을 고려하면 40회 이상으로 증가될 수도 있다.

본 발명에서는 확률분포진화이론을 이용하여 제안한 RT부호의 반복부호부분을 가장 성능이 좋도록 불규칙하게 변형하여 불규칙 RT부호를 설계한다. 특히, 불규칙RT 부호는 직렬연접부호(serial concatenated code, SCC)이므로 기존의 CT(Concatenated Tree) 부호와 같은 병렬연접부호(PCC)에 비하여 불규칙하게 구현함에 있어서 커다란 장점을 나타낸다. CT부호와 같은 병렬연접부호를 불규칙하게 설계하려면 최대 반복횟수 만큼의 병렬 부호기가 필요하므로 그 복잡도가 매우 높아지게 되며, 또한 병렬 부호화기가 4개 이상 연접될 경우에 복호화가 불안정하게 되는 문제점이 있다.

이에 비하여 RT부호와 같은 직렬연접부호의 경우에는 반복부호의 횟수만 조절하는 것으로 불규칙 부호를 구현 할 수 있으며, 복호화 불안정 문제도 발생하지 않는다.

이하에서는 확률분포진화이론 기술에 의한 RT부호의 성능 분석 결과를 상세히 설명한다.

도 16은 본 발명의 RT부호를 설명하기 위한 이분그래프이다.

도 16의 이분그래프에는 RT부호에서 각 노드간에 교환된 메시지들의 LLR(log-lilelihood ratio) 변수들이 표시되어 있다. 다음 표 1은 도 16의 이분그래프에 표시된 LLR 변수들이다.

variable	source	destination
zr	variable node	recursive check node
znr	variable node	non-recursive check node
wr	recursive check node	variable node
wnr	non-recursive check node	variable node
ur	recursive check node	punctured parity node
unr	non-recursive check node	punctured parity node
vr	punctured parity node	recursive check node
vnr	punctured parity node	non-recursive check node

확률분포진화이론에서의 표 1의 변수들이 구해지는 과정을 다음과 같이 설명한다.

도 16에서 변수노드(variable node)로부터의 출력 메시지 z, z_r, z_nr 의 기대값은 다음 수학식 24, 수학식 25과 같이 표현될 수 있다.

여기서 q는 변수 노드의 에지수이고,

는 x의 기대값(expectation), λ_c는 채널로부터의 시스티메틱 비트(systematic bit)의 관측값(observation)이다.

재귀 검사 노드 및 비재귀 검사 노드로부터의 출력 메시지 u_r 및 u_nr의 기대값은 다음 수학식 26과 같다. 상기 기대값은 펑처링된 패리티 노드로 입력된다.

여기서 λ_c는 채널로부터의 비재귀 패리티 비트의 관측값이다.

펑처링된 패리티 노드로부터 재귀 검사 노드로의 출력 메시지 v_r과, 펑처링된 패리티 노드로부터 비재귀 검사 노드로의 출력 메시지 v_nr의 기대값은 다음 수학식 27과 같이 구해진다.

재귀 검사 노드로부터 인터리버로의 출력 메시지 w_r, 비재귀 검사 노드로부터 인터리버로의 출력 메시지 w_nr은 다음 수학식 28과 같이 구해진다.

인터리버를 통과한 전체 메시지 중에서 J_r/(J_r+J_nr) 및 J_nr/(J_r+J_nr) 은 각각 재귀검사노드와 비재귀검사노드의 비(比)이다. 그러므로 변수노드로 입력되는 평균 메시지는 다음 수학식 29과 같다.

여기서 고정된 부호화율 R=½ 인 경우에는 반복횟수 q와 재귀 비트 J_r이 동일하고 비재귀 비트 J_nr=0 인데, 이 경우는 RA부호와 동일하다. 따라서 기존의 RA부호는 본 발명의 RT부호에서 비재귀 비트가 0인 특정한 경우를 의미한다.

한편 전술한 확률분포진화이론 기술을 통해 얻어지는 역치(threshold) 값은 오류 확률이 영으로 수렴하는 최소의 신호대잡음비(dB) 값을 의미한다.

표 2를 참조하면, 최고의 역치(highest threshold) 1.0dB는 q=4, J_r=4 인 경우에 얻어지며, 이는 RA부호의 결과와 동일함을 알 수 있다.

또한 표 2를 참조하면 비재귀 비트가 0이 아닌 경우에는 최저의 역치값은 J_r=2, J_nr=2 인 경우에 나타남을 알 수 있다. 그리고, RT부호의 역치값이 레귤러 LDPC부호와 RA부호에 비하여 향상된 것을 알 수 있다.

RT codes		(3,6) LDPC codes	RA codes
Jr=4, Jnr=0	1.0	1.17	1.0
Jr=3, Jnr=1	0.8
Jr=2, Jnr=2	0.65

도 17은 앙상블 애버리지가 아닌 본 발명에 의한 RT부호에 있어서 특정 인터리버에 대한 성능 바운드의 시뮬레이션 결과를 나타낸다.

실제 통신 시스템에서 사용되는 특정 인터리버에 대한 성능 바운드가 요구된다. 최근에는 큰 샘플 부호어의 MLE(maximum likelihood estimation)을 기반으로 특정 인터리버에 대한 어퍼 바운드 기법이 도입되었다[K. Chung, "Iterative data detection: Bounding performance and complexity reduction," Ph.D. dissertation, University of Southern California, 2003.].

특정 인터리버에 대한 RT부호의 성능 바운드를 나타낸 도 17을 참조하면 높은 SNR(Eb/No) 영역에서 성능 바운드에 수렴하는 것을 볼 수 있다. 여기서 시뮬레이션에 사용된 코드워드의 길이는 500 비트이다.

도 18 내지 도 21은 본 발명의 RT부호의 성능을 컴퓨터 시뮬레이션을 통해서 구한 결과 그래프들로서, 성능 비교를 위하여 LDPC부호와 RA부호의 성능 그래프가 포함되어 있다.

도 18은 AWGN 채널조건에서 정보블록의 크기 N=1024, N=10000 일 때 RT부호와 LDPC부호, RA부호의 시뮬레이션에 의한 성능 비교 결과이다. 본 시뮬레이션 조건으로서 반복복호의 수는 20 회로 고정하였다. 같은 크기의 정보블록와 인터리버를 갖는 RA부호에 대하여는 고정된 반복복호 20회, 레귤러 (3,6) LDPC부호에 대해서는 고정된 반복복호 50회를 적용하였다. 간략화를 위하여 BPSK 변조가 사용되었다. RT부호는 BER 이 10^-4인 영역에서 RA부호(LDPC부호)에 대한 성능 이득은 약 0.3dB(0.4-0.5dB)를 나타낸다. 여기서 주목할 점은 RT부호의 성능 결과에서 동일한 정보블록의 크기에 대하여 J_r:J_nr=2:2인 경우가 J_r:J_nr=3:1인 경우보다 더 나은 성능을 나타낸다는 것이다.

도 19는 AWGN 채널조건에서 정보블록의 크기 N=2048 일 때 RT부호와 LDPC부호, RA부호의 시뮬레이션에 의한 성능 비교 결과이다. 본 시뮬레이션의 조건으로서 재귀 비트와 비재귀 비트의 비율 J_r:J_nr=2:2 이며, 반복복호의 수는 20 회로 고정하였다. 같은 크기의 RA부호에 대하여는 고정된 반복복호 20회, 레귤러 (3,6) LDPC부호에 대해서는 고정된 반복복호 50회를 적용하였다. 이러한 조건하에서 RT부호는 BER 이 10^-3인 영역에서 RA부호에 비하여는 약0.3dB, 레귤러 LDPC부호에 대해서는 약0.45dB 정도의 성능 향상을 나타낸다.

이러한 도 18, 도 19의 성능 비교 결과는 확률분포진화이론을 통해 얻어진 표 2의 결과와도 잘 일치하는 것을 볼 수 있다. 즉 RT부호에서 J_r:J_nr=2:2에서 더 좋은 성능을 나타내며, 정보블록의 크기가 커질수록 표 2의 RT부호(J_r:J_nr=2:2)와 RA부호(LDPC부호)와의 역치 차이값 0.35dB(0.52dB)에 수렴하게 된다.

도 20은 정규화된 도플러 주파수가 f_d=0.005, f_d=0.01인 플랫 패이딩(flat fading) 채널조건에서 RT부호와 RA부호의 시뮬레이션에 의한 성능 비교 결과이다. 고정된 반복복호 5회를 적용하였다. 이러한 조건하에서 RT부호는 BER 이 10^-3, 10^-4인 영역에서 RA부호에 비하여는 약0.4dB 정도의 성능 향상을 나타낸다.

전술한 본 발명에 의한 반복트리부호기는, 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 이러한 기록매체의 개념은 본 발명의 RT부호가 상기 기록매체에 휴대폰, PDA(personal digital assistant), 노트북 컴퓨터 등에서 읽고 실행할 수 있는 코드로서 구현되는 경우를 포함한다.

또한, 전술한 본 발명에 의한 반복트리부호기는, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는 이러한 프로그램 가능한 집적회로를 포함한다. 또한 상기 기록매체는 본 발명의 RT부호가 집적회로에 의해 구현되어 휴대폰, PDA(personal digital assistant), 노트북 컴퓨터 등에 내장될 수 있는 ASIC(application specific integrated circuit)을 포함하는 개념이다.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상에서 설명한 바와 같이 본 발명의 LDPC를 위한 반복트리(RT) 부호에 의하면 다음과 같은 효과가 있다.

첫째, 본 발명의 RT부호는 종래의 RA 부호 및 LDPC 부호에 비하여 오류정정 성능이 향상되었다.

둘째, 본 발명의 RT부호는 직렬연접 구조를 가지므로 병렬연접 구조를 갖는 종래의 CT 부호에 비하여 구현이 복잡도가 낮다. 즉 종래의 병렬연접구조의 난점이 복호화 불안정 문제가 발생하지 않는다.

셋째, 본 발명의 RT부호는 불규칙 반복부호를 구현하는 병렬연접부호에 비하여 매우 용이하여 성능 향상을 도모할 수 있고, 안정된 복호화 성능을 얻을 수 있다.

본 발명에 의한 RT부호는 반복부호에서 정보를 반복시킬때 확률분포진화이론을 이용하여 정보에 따라 불규칙(Irregular)한 반복횟수를 적용함으로써 훨씬 좋은 오류정정 성능을 얻을 수 있다.

기존의 CT 부호와 같은 병렬연접부호에서 불규칙한 반복부호를 설계하려면 최대 반복횟수 만큼의 병렬 부호기가 구비되어야 하기 때문에 부호화기를 구현함에 있어서 복잡성이 발생할 뿐 아니라 병렬 부호화기가 4개 이상 연접될 경우에 복호화가 불안정하게 되는 문제점이 있다.

이에 비하여 본 발명의 RT부호는 단지 반복부호의 횟수만을 조절하는 것으로 불규칙 부호를 구현할 수 있다.

정리하면 본 발명의 RT부호는 기존에 논의된 레귤러 LDPC부호 및 RA부호, CT부호 등의 구조화된 LDPC부호에 비하여 더 좋은 성능과 낮은 부호화/복호화 구현 복잡도를 갖는 새로운 구조의 코드로서, IEEE 802.16 광대역 무선 인터넷의 응용분야에서 우수한 오류정정부호로서 활용될 수 있다.

본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.

Claims (7)

1. 입력되는 정보 비트를 반복부호 변환하여 출력하는 반복 부호화부;

   상기 반복부호를 순서변환하여 재귀 정보비트 d_r 및 비재귀 정보비트 d_nr로서 소정 J_r:J_nr 의 비트수 비율로 나누어 출력하는 인터리버; 및

   상기 재귀 정보비트 d_r과 비재귀 정보비트 d_nr을 입력하여 다음 수학식

   

   

   에 의해 논펑처링 패리티 비트 p_np를 출력하는 트리 부호화부를 구비하는 것을 특징으로 하는 반복트리부호기.
2. 제1항에 있어서, 입력되는 정보 비트를 그대로 출력하는 시스티매틱 출력부를 더 구비하는 것을 특징으로 하는 반복트리부호기.
3. 제1항에 있어서, 상기 인터리버는 랜덤 인터리버로 구비되는 것을 특징으로 하는 반복트리부호기.
4. 제1항에 있어서, 상기 트리 부호화부는 다음 수학식

   

   에 의해 논펑처링 패리티 비트 p_np를 출력하는 것을 특징으로 하는 반복트리부호기.
5. 제1항에 있어서, 상기 반복 부호화부는 상기 입력되는 정보 비트를 확률분포진화이론에 의한 불규칙한 횟수의 반복부호로 변환하여 출력하는 것을 특징으로 하는 반복트리부호기.
6. 제1항에 있어서, 재귀 정보비트 d_r과 비재귀 정보비트 d_nr의 비트수 비율은 J_r:J_nr=2:2 인 것을 특징으로 하는 반복트리부호기.
7. 제1항 내지 제6항 중 어느 한 항의 반복트리부호기를 컴퓨터에서 실행시키기 위한 프로그램으로 기록한 컴퓨터로 읽을 수 있는 기록매체.

Images