KR100685960B1 - 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패검출 방법 - Google Patents

파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패검출 방법 Download PDF

Info

Publication number
KR100685960B1
KR100685960B1 KR1020000005480A KR20000005480A KR100685960B1 KR 100685960 B1 KR100685960 B1 KR 100685960B1 KR 1020000005480 A KR1020000005480 A KR 1020000005480A KR 20000005480 A KR20000005480 A KR 20000005480A KR 100685960 B1 KR100685960 B1 KR 100685960B1
Authority
KR
South Korea
Prior art keywords
frame synchronization
frame
correlation
pilot pattern
pilot
Prior art date
Application number
KR1020000005480A
Other languages
English (en)
Other versions
KR20010077592A (ko
Inventor
송영준
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000005480A priority Critical patent/KR100685960B1/ko
Publication of KR20010077592A publication Critical patent/KR20010077592A/ko
Application granted granted Critical
Publication of KR100685960B1 publication Critical patent/KR100685960B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2656Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2668Details of algorithms
    • H04L27/2673Details of algorithms characterised by synchronisation parameters
    • H04L27/2675Pilot or known symbols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Abstract

본 발명은 차세대 이동통신 시스템에 관한 것으로, 특히 광대역 코드 분할 다중 접속 방식(이하, W-CDMA 라 약칭함)의 차세대 이동통신 시스템에서 파일럿 패턴의 이상적인 상관 특성을 이용한 프레임 동기 확인(synchronization confirmation) 및 동기 실패(out-of synchronization) 검출 방법에 관한 것이다.
이에 대해 본 발명에서는 파일럿 패턴을 이용하는 모든 차세대 이동통신 시스템에서 프레임 동기를 확인하거나 프레임 동기 실패를 검출하는데 가장 큰 장점을 지닌 통일된 판단 기준을 제공하며, 이 판단 기준을 파일럿 패턴의 상관 특성에 적용한 프레임 동기 확인 및 동기 실패 검출 방법을 제공한다.
프레임 동기 확인, 프레임 동기 실패

Description

파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패 검출 방법{Frame synchronization confirmation and out-of synchronization detection method using pilot pattern}
도 1은 본 발명의 제1 실시 예에 따른 상관기 구성을 나타낸 도면.
도 2는 본 발명의 제2 실시 예에 따른 상관기 구성을 나타낸 도면.
본 발명은 차세대 이동통신 시스템에 관한 것으로, 특히 W-CDMA의 차세대 이동통신 시스템에서 파일럿 패턴의 이상적인 상관 특성을 이용한 프레임 동기 확인 및 동기 실패 검출 방법에 관한 것이다.
최근 3세대 공동 프로젝트(Third Generation Partnership Project ; 이하, 3GPP 라 약칭함)에서는 보다 진보된 차세대 이동통신을 위한 전송 채널(Transport channel)과 물리 채널(Physical channel)에 대한 정의 및 이에 대한 설명을 기술하고 있다.
물리 채널에는 상향 링크 및 하향 링크에 전용 물리 채널(DPCH : Dedicated Physical Channel)을 사용하며, 이 전용 물리 채널(DPCH)은 일반적으로 슈퍼 프레 임(Superframes), 무선 프레임(Radio frames) 및 타임 슬롯(Timeslots)의 3개의 계층 구조로 이루어진다.
전용 물리 채널(DPCH)은 두 가지 타입이 있는데, 이는 전용 물리 데이터 채널(DPDCH)과 전용 물리 제어 채널(DPCCH)이다. 전용 물리 데이터 채널(DPDCH)은 전용 데이터를 전달하기 위한 것이며, 나머지 전용 물리 제어 채널(DPCCH)은 제어 정보를 전달하기 위한 것으로, 제어 정보를 전달하는 전용 물리 제어 채널(DPCCH)은 파일럿 필드(Pilot), 전송 포맷 결합 표시자 필드(TFCI), 피이드백 정보 필드(FBI) 및 전송 전력 제어 필드(TPC)와 같은 여러 개의 필드로 구성된다.
특히 파일럿 필드(NPILOT)에는 코히어런트 검출(Coherent detection)을 위한 채널 추정(channel estimation)을 지원하는 파일럿 비트(또는 심볼)와 프레임 동기를 위한 파일럿 비트(또는 심볼)가 포함되어 있다.
특히 차세대 이동통신 시스템의 수신측에서 상기한 파일럿 필드(NPILOT)의 파일럿 패턴을 이용하여, 프레임 동기를 확인하고 또한 프레임 동기 실패를 검출하는 것이 매우 중요하다.
따라서 종래 기술에서는 프레임 동기 확인 및 프레임 동기 실패 검출을 위해 파일럿 패턴을 이용하여 상관 처리를 수행하였다.
그 파일럿 패턴에 대한 상관 결과로부터 프레임 동기 확인 및 프레임 동기 실패 검출을 실시할 때, 기존에는 미리 임계치를 설정해 두도록 하였으며, 각 슬롯 당 산출되는 상관값과 그 임계치를 비교하여 동기 확인 또는 동기 실패를 검출하였 다.
그런데 종래에는 이러한 임계치를 단말기(UE) 또는 기지국(Node B)에 따라 임의로 설정하여 사용하므로, 단말기(UE)나 기지국(Node B)의 제조업체가 다를 경우에는 프레임 동기 확인이나 프레임 동기 실패 검출을 위한 판단 기준이 서로 통일되지 않을 것이 분명하다.
이는 차세대 이동통신 시스템이 추구하는 전세계적인 로밍(Roaming)에 있어 커다란 난점으로 작용할 수 있다. 따라서 프레임 동기 확인이나 프레임 동기 실패 검출을 위한 통일된 판단 기준이 요구된다.
그러나 아직까지 이러한 통일된 판단 기준이 제시된 바 없다.
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 파일럿 패턴을 이용하는 모든 차세대 이동통신 시스템에서 프레임 동기를 확인하거나 프레임 동기 실패를 검출하는데 가장 큰 장점을 지닌 통일된 판단 기준을 제공하며, 이 판단 기준을 파일럿 패턴의 상관 특성에 적용한 프레임 동기 확인 및 동기 실패 검출 방법을 제공한다.
상기한 목적을 달성하기 위한 본 발명에 따른 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패 검출 방법의 특징은, 수신측이 예상되는 수신신호의 동기화 타이밍에서, 각 프레임당 기준이 될 슬롯 시간지연에서 상관기로부터 출력된 상관 결과를 구하는 단계와, 상기 기준이 되는 슬롯 시간지연을 제외한 나머지 슬롯 시간지연에서 상기 상관기로부터 출력된 상관 결과를 구하는 단계와, 미리 정해진 연속되는 프레임 시간 동안에, 상기 구해진 두 상관 결과를 해당 각 슬롯 시간에 서로 비교하는 단계와, 상기 비교 결과에 따라 프레임 동기 확인 여부를 판단하여, 그 판단 결과를 보고하는 단계로 이루어진다.
바람직하게는, 상기 두 상관 결과를 구하고 이들을 서로 비교하여, 상기 프레임 동기 확인 여부 판단하는 시간 기준인 상기 프레임 시간은, 상위 계층을 통해 네트워크측에서 정해주거나, 수신측에 미리 설정된 일정 값이 사용된다.
여기서, 상기 프레임 동기 확인 여부는 연속되는 두 개의 프레임 또는 세 개의 단위로 판단된다.
또한, 상기 두 상관 결과를 구하고 이들을 서로 비교한 결과에서, 상기 기준 슬롯 시간지연을 제외한 나머지 슬롯 시간지연의 상관 결과가 상기 기준 슬롯 시간지연의 상관 결과보다 상대적으로 큰 경우가 한 번이라도 발생될 경우 프레임 동기 실패로 판정한다.
이하, 본 발명에 따른 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패 검출 방법에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.
본 발명에서는 상향링크 전용 물리 채널(Uplink DPCH), 하향링크 전용 물리 채널(Downlink DPCH)에 사용되는 파일럿 패턴을 중심으로 설명한다. 그러나 본 발명의 기술적 사상은 상향링크 및 하향링크에서 파일럿 패턴을 사용하는 모든 채널에 대해서도 적용 가능하다. 예로써, 그 물리 채널들은 2차 공통제어물리채널(SCCPCH : Secondary Common Control Physical Channel), 랜덤 액 세스 채널(RACH : Random Access Channel), 공통 패킷 채널(CPCH : Common Packet Channel) 등이 있다.
다음의 표 1은 본 발명에 적용된 상향링크 전용 물리 제어 채널(DPCCH)의 파일럿 비트 패턴을 나타낸 것으로, 한 슬롯을 구성하는 파일럿 비트(NPILOT)가 3, 4, 5 및 6비트인 파일럿 비트 패턴을 나타내었다. 또한 표 2에는 한 슬롯을 구성하는 파일럿 비트(NPILOT)가 7비트 및 8비트인 경우의 상향링크 전용 물리 제어 채널(DPCCH)의 파일럿 비트 패턴을 나타내었다.
Figure 112000002122786-pat00015
Figure 112000002122786-pat00016
상기한 표 1 및 표 2에서 길이가 15인 종렬 시퀀스를 프레임 동기를 위한 상관 처리에 사용한다.
다음의 표 3은 본 발명에 적용된 하향링크 전용 물리 제어 채널(DPCCH)의 파일럿 심볼 패턴을 나타낸 것으로, 한 슬롯을 구성하는 파일럿 심볼(NPILOT)이 2, 4, 8 및 16비트인 파일럿 심볼 패턴을 나타내었다. 또한 표 4에는 표 3에 나타낸 파일럿 심볼 패턴에 대해 시공 전송 다이버시티(STTD : Space Time Transmit Diversity)를 고려한 파일럿 심볼 패턴을 나타내었다.
Figure 112000002122786-pat00017
Figure 112000002122786-pat00018
삭제
상기한 표 1 및 표 2에서 전체 파일럿 비트 중 음영 부분이 프레임 동기를 위한 상관 처리에 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 비트는 "1"의 값을 갖는다. 모두 "1"의 비트값을 갖는 종렬 시퀀스는 코히어런트 검출(coherent detection)을 위한 채널 추정(channel estimation)에 사용된다.
다음은 상기에서 나타낸 파일럿 패턴을 상관 처리에 사용하여, 본 발명에 따른 프레임 동기 확인 절차 및 프레임 동기 실패 검출 절차에 대해 보다 상세히 설명한다.
이하 설명되는 도 1, 도 2 및 도 3에서는, 표 1과 표 2에서 C1, C2, C3, C4에 해당되는 비트길이 15의 종렬 시퀀스가 사용되는 예를 들었다.
이하 사용되는 종렬 시퀀스 C1, C2, C3, C4는 상관 처리 주기(N)의 시작 지점(τ=0), 즉 지연이 0에서 최대 상관값을 나타내며, 이를 제외한 나머지 지점에서는 최소 상관값(-1)을 나타낸다.
이러한 종렬 시퀀스 C1, C2, C3, C4의 자기 상관 함수 특성은 다음 식 1과 같다.
Figure 112000002122786-pat00005
여기서 Ri(τ)는 프레임 동기 코드워드 Ci의 자기 상관 함수를 나타내며, 표 1 및 표 2의 종렬 시퀀스에 대해서는 i = 1, 2, 3, 4 이며, 표 3 및 표 4의 종렬 시퀀스에 대해서는 i = 1, 2, 3, 4, 5, 6, 7, 8 이다.
또한 본 발명에서 사용되는 종렬 시퀀스들(C1, C2, C3, C4)의 상호 상관 함수 특성 예는 다음 식 2와 같다.
Figure 112000002122786-pat00006
Figure 112000002122786-pat00007
Figure 112000002122786-pat00008
여기서 Ri,j는 {C1,C2},{C3,C4},{C5,C6},{C7,C8} 쌍들의 상호 상관 함수이다.
상기한 식 2에 나타낸 상호 상관 함수 특성의 예에 따르면, 다음 식 3과 같은 결과식을 얻을 수 있다.
Figure 112000002122786-pat00009
α=1,2,3,....,8
Figure 112000002122786-pat00010
α=2,4,6,8
이에 따라 슬롯 시간지연이 '0'인 시점에서 C1과 C2의 상호 상관(Cross correlation)값이 슬롯 시간지연이 '7'인 시점에서 C1의 자기 상관값 및 슬롯 시간지연이 '7'인 시점에서 C2의 자기 상관값과 크기는 같고 반대 극성을 갖는다는 것을 나타낸다.
이러한 상관 특성의 파일럿 패턴을 적용한 본 발명에 따른 프레임 동기 확인 및 프레임 동기 실패 검출 절차는 다음과 같다.
도 1은 본 발명의 제1 실시 예에 따른 상관기 구성을 나타낸 도면으로, 표 2에서 파일럿 비트(Npilot)가 8비트인 경우에 상관기가 자기 상관 함수 특성을 사용하는 예를 보인 것이다.
도 1의 상관기 구성을 참조하여 본 발명의 프레임 동기 실패 검출 절차를 설명하면, 먼저 수신측은 예상되는 수신신호의 동기화 타이밍에서 기준이 될 다음 식 4의 슬롯 시간지연에서의 각 상관기 출력들을 합산한 상관 결과(X0)를 구한다.
τ= iTslot , i=0(mod15)
다음은 상기 기준이 되는 슬롯 시간지연 이후의 각 슬롯 시간지연, 즉 다음 식 5와 같은 슬롯 시간지연에서의 각 상관기 출력들을 합산한 상관 결과(Xj, 여기서 1≤j≤14)를 구한다.
τ= jTslot , j≠0(mod15)
한 프레임 시간(=15Tslot) 동안에, 상기 식 3의 슬롯 시간지연에서 구해진 상관 결과(X0)와 상기 식 5의 각 슬롯 시간지연에서 구해진 상관 결과(Xj)들을 비교한다. 이때는 기준 슬롯 시간지연의 상관 결과(X0)를 기준으로 다른 슬롯 시간지연에 서의 상관 결과(Xj)에 대해 상대적 비교를 행한다.
그런데 만약 비교 결과에서 다음 식 6과 같은 경우가 발생하면, 프레임 동기 실패(out-of synchronization) 라고 판단한다.
Figure 112006083511468-pat00019
Figure 112000002122786-pat00011
여기서 α=1 ∼ 8 이며, 상기 모든 절차를 상기 식 7과 같이 동등하게 나타낼 수 있다.
상기한 식 7에서 임의 상수 Z보다 왼쪽 항의 값이 더 큰 경우에는 프레임 동기 성공으로 판정하며, 상기 식 7에서 임의 상수 Z보다 왼쪽 항의 값이 더 작은 경우에는 프레임 동기 실패로 판정한다. 여기서 Z는 1로 설정하는 것이 가장 바람직하다.
상기한 일련의 절차는 연속적인 임의의 프레임 시간(SR)에 걸쳐 수행된다. 상기한 절차를 수행할 연속적인 프레임 시간(SR)은 상위 계층을 통해 네트워크측(UTRAN)에서 정해준다. 그러나 구현의 특성상 미리 정해진 일정한 값을 사용할 수도 있다. 본 발명에서는 프레임 시간(SR)으로, SR=2 또는 SR=3을 가장 바람 직한 것으로 고려한다. 그러나 연속적인 프레임 시간은 시스템에 따라 조절할 수 있다.
상위 계층을 통해 네트워크측에서 정해준 프레임 시간(SR)에 걸친 상관 결과 비교에서 상기한 식 6과 같은 경우가 한 번이라도 발생하면, 수신측은 프레임 동기 실패로 판단하고 이를 보고한다.
반면에 정해진 프레임 시간(SR)에 걸친 상관 결과 비교에서 상기한 식 6과 같은 경우가 한 번이라도 발생하지 않으면, 프레임 동기 확인으로 판단하고 이를 보고한다.
따라서 본 발명에서는 프레임 동기 확인을 위해 상관기 출력을 비교할 임계치를 미리 정하지 않아도 된다.
상기한 도 1에 따른 제1 실시 예는 상기에서 나타낸 표 3 및 표 4의 파일럿 심볼 패턴에 대해서도 적용 가능하다.
도 2는 본 발명의 제2 실시 예에 따른 상관기 구성을 나타낸 도면으로, 표 2에서 파일럿 비트(Npilot)가 8비트인 경우에 상관기가 상호 상관 함수 특성을 사용하는 예를 보인 것이다. 이 경우에는 이미 설명된 표 2의 파일럿 비트 패턴의 상호 상관 함수 특성이 그 프레임의 중간 슬롯 시간지연에서 서로 다른 부호의 최대 상관 결과를 나타낸다는 것을 이용한다.
도 2의 상관기 구성을 참조하여 본 발명의 프레임 동기 실패 검출 절차를 설명하면, 먼저 수신측은 예상되는 수신신호의 동기화 타이밍에서 기준이 될 상기 식 8의 슬롯 시간지연에서의 각 상관기 출력들을 합산한 상관 결과(Y7)를 구한다.
τ= iTslot , i=7(mod15)
다음은 상기 기준이 되는 슬롯 시간지연 이후의 각 슬롯 시간지연, 즉 다음 식 9와 같은 슬롯 시간지연에서의 각 상관기 출력들을 합산한 상관 결과(Yj, 여기서 j≠7 그리고 0≤j≤14)를 구한다.
τ= jTslot , j≠7(mod15)
한 프레임 시간(=15Tslot) 동안에, 상기 식 8의 슬롯 시간지연에서 구해진 상관 결과(Y7)와 상기 식 9의 각 슬롯 시간지연에서 구해진 상관 결과(Yj)들을 비교한다. 이때는 기준 슬롯 시간지연의 상관 결과(Y7)를 기준으로 다른 슬롯 시간지연에서의 상관 결과(Yj)에 대해 상대적 비교를 행한다.
Figure 112006083511468-pat00020
그런데 만약 비교 결과에서 상기 식 10과 같은 경우가 발생하면, 프레임 동기 실패(out-of synchronization) 라고 판단한다.
Figure 112000002122786-pat00012
여기서 α=2,4,6,8 이며, 상기 제2 실시 예의 모든 절차를 상기 식 11과 같이 동등하게 나타낼 수 있다.
상기한 식 11에서 임의 상수 Z보다 왼쪽 항의 값이 더 큰 경우에는 프레임 동기 실패로 판정하며, 상기 식 11에서 임의 상수 Z보다 왼쪽 항의 값이 더 작은 경우에는 프레임 동기 성공으로 판정한다. 여기서 Z는 1로 설정하는 것이 가장 바람직하다.
상기한 제2 실시 예의 일련의 절차도 또한 상기한 제1 실시 예와 같이 연속적인 임의의 프레임 시간(SR)에 걸쳐 수행된다. 상기한 절차를 수행할 연속적인 프레임 시간(SR)은 상위 계층을 통해 네트워크측(UTRAN)에서 정해준다. 그러나 구현의 특성상 미리 정해진 일정한 값을 사용할 수도 있다. 이 때도 본 발명에서는 프레임 시간(SR)으로, SR=2 또는 SR=3을 가장 바람직한 것으로 고려한다.
상위 계층을 통해 네트워크측에서 정해준 프레임 시간(SR)에 걸친 상관 결과 비교에서 상기한 식 10과 같은 경우가 한 번이라도 발생하면, 수신측은 프레임 동기 실패로 판단하고 이를 보고한다.
반면에 정해진 프레임 시간(SR)에 걸친 상관 결과 비교에서 상기한 식 10과 같은 경우가 한 번이라도 발생하지 않으면, 프레임 동기 확인으로 판단하고 이를 보고한다.
따라서 본 발명에서는 프레임 동기 확인을 위해 상관기 출력을 비교할 임계치를 미리 정하지 않아도 된다.
또한 본 발명에서는 앞에서 설명된 본 발명의 파일럿 패턴의 자기 상관 함수 특성과 상호 상관 함수 특성을 동시에 고려하여, 본 발명의 프레임 동기 확인 및 프레임 동기 실패 검출에 적용할 수도 있다. 만약 이렇게 자기 상관 함수 특성 및 상호 상관 함수 특성을 동시에 고려한다면 연속되는 프레임에 대한 동기화가 보다 신속하게 이루어진다는 장점을 가진다.
이상에서 설명한 바와 같이 본 발명에서는 다음과 같은 효과를 얻어낼 수 있게 된다.
본 발명에서는 프레임 동기 실패의 명확한 판단 기준을 제공하며, 특히 본 발명의 파일럿 패턴을 이용하는 모든 차세대 이동통신 시스템에서 프레임 동기를 확인하거나 프레임 동기 실패를 검출하는데 통일된 판단 기준을 제공할 수 있다.
결국 세계적인 로밍을 추구하는 범지구적인 통신 시스템에서 동일한 파일럿 패턴을 사용할 경우에, 프레임 동기에 대한 성능 평가 기준을 동일하게 적용할 수 있다는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (4)

  1. 이동 통신 시스템의 수신 측에 있어 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패 검출 방법에 있어서,
    각 프레임당 기준이 될 슬롯 시간지연에서 상관기로부터 출력된 상관 결과를 구하는 단계와,
    상기 기준이 되는 슬롯 시간지연을 제외한 나머지 슬롯 시간지연에서 상기 상관기로부터 출력된 상관 결과를 구하는 단계와,
    미리 정해진 연속되는 프레임 시간 동안에, 상기 구해진 두 상관 결과를 서로 비교하는 단계와,
    상기 비교 결과에 따라 프레임 동기 확인 여부를 판단하는 단계로 이루어지는 것을 특징으로 하는 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패 검출 방법.
  2. 제 1 항에 있어서, 상기 프레임 시간은, 상위 계층을 통해 네트워크 측에서 정해주거나, 상기 수신 측에 미리 설정된 일정 값이 사용되는 것을 특징으로 하는 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패 검출 방법.
  3. 제 2 항에 있어서, 상기 프레임 동기 확인 여부는 연속되는 두 개의 프레임 또는 세 개의 단위로 판단되는 것을 특징으로 하는 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패 검출 방법.
  4. 제 1 항에 있어서, 상기 두 상관 결과를 구하고 이들을 서로 비교한 결과에서, 상기 기준 슬롯 시간지연을 제외한 나머지 슬롯 시간지연의 상관 결과가 상기 기준 슬롯 시간지연의 상관 결과보다 상대적으로 큰 경우가 한 번이라도 발생될 경우 프레임 동기 실패로 판정하는 것을 특징으로 하는 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패 검출 방법.
KR1020000005480A 2000-02-03 2000-02-03 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패검출 방법 KR100685960B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000005480A KR100685960B1 (ko) 2000-02-03 2000-02-03 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패검출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000005480A KR100685960B1 (ko) 2000-02-03 2000-02-03 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패검출 방법

Publications (2)

Publication Number Publication Date
KR20010077592A KR20010077592A (ko) 2001-08-20
KR100685960B1 true KR100685960B1 (ko) 2007-02-23

Family

ID=19644251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000005480A KR100685960B1 (ko) 2000-02-03 2000-02-03 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패검출 방법

Country Status (1)

Country Link
KR (1) KR100685960B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717878B1 (ko) * 2005-12-09 2007-05-14 한국전자통신연구원 파일럿이 삽입된 위성 통신 시스템에서의 차등검출을활용한 프레임 동기 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326624A (ja) * 1993-05-11 1994-11-25 Hitachi Denshi Ltd フェージング歪補償方式及びその回路
JPH10126331A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd 移動通信システム及びその装置
KR19990058103A (ko) * 1997-12-30 1999-07-15 윤종용 전송시스템의 프레임 동기 검출 방법
KR20000028638A (ko) * 1998-09-03 2000-05-25 가네꼬 히사시 보간 동기 검출 방법 및 무선 통신 시스템
KR20000060382A (ko) * 1999-03-15 2000-10-16 서평원 최적의 파일럿 심볼을 이용한 프레임 동기 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326624A (ja) * 1993-05-11 1994-11-25 Hitachi Denshi Ltd フェージング歪補償方式及びその回路
JPH10126331A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd 移動通信システム及びその装置
KR19990058103A (ko) * 1997-12-30 1999-07-15 윤종용 전송시스템의 프레임 동기 검출 방법
KR20000028638A (ko) * 1998-09-03 2000-05-25 가네꼬 히사시 보간 동기 검출 방법 및 무선 통신 시스템
KR20000060382A (ko) * 1999-03-15 2000-10-16 서평원 최적의 파일럿 심볼을 이용한 프레임 동기 방법

Also Published As

Publication number Publication date
KR20010077592A (ko) 2001-08-20

Similar Documents

Publication Publication Date Title
US6721299B1 (en) Pilot signals for synchronization and/or channel estimation
EP1363406B1 (en) Mobile communication system, base station, and communication control method
US8711805B2 (en) Communications in an asynchronous cellular wireless network
EP1039654B1 (en) Pilot signals for synchronisation and/or channel estimation
EP1126637A2 (en) Method for synchronizing frame by using pilot pattern in compressed mode
EP1048116B1 (en) PN sequence identifying device in CDMA communication system
EP1186119B1 (en) Method for transmitting a sequence of symbols
JP4772122B2 (ja) 無線送信装置及び無線送信方法
CA2312772A1 (en) Method and apparatus for coherently-averaged power estimation
US20050174968A1 (en) Apparatus and Method for Transmission
US6804264B1 (en) Pilot signals for synchronization and/or channel estimation
US7012906B1 (en) Pilot signals for synchronization and/or channel estimation
KR100685960B1 (ko) 파일럿 패턴을 이용한 프레임 동기 확인 및 동기 실패검출 방법
US20050007975A1 (en) Method and apparatus estimating cell interference and noise for CDMA packet data channels
KR100720542B1 (ko) 이동 통신 단말에서 프레임 동기의 성공 여부를 검출하는 방법
KR100311523B1 (ko) 프레임 동기 획득 방법
KR100720570B1 (ko) 이동 통신 시스템에서의 프레임 동기 방법 및 압축 모드 지원 방법
KR100735281B1 (ko) 부호분할다중접속 통신시스템의 동기워드 생성 및송수신장치 및 방법
KR100710344B1 (ko) 이동통신 시스템에서의 무선 프레임 구조 및 파일롯 패턴전송 방법
KR100606673B1 (ko) 파일럿 패턴을 이용한 프레임 동기 방법
JP2003283377A (ja) Cdma受信装置及び同期捕捉サーチ方法
GB2382958A (en) Phased synchronisation for Time Division Duplex
JP2002077102A (ja) 基地局装置及び無線通信方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee