KR100685846B1 - 풀칼라 유기전계발광표시장치 및 그의 제조 방법 - Google Patents

풀칼라 유기전계발광표시장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100685846B1
KR100685846B1 KR1020050122677A KR20050122677A KR100685846B1 KR 100685846 B1 KR100685846 B1 KR 100685846B1 KR 1020050122677 A KR1020050122677 A KR 1020050122677A KR 20050122677 A KR20050122677 A KR 20050122677A KR 100685846 B1 KR100685846 B1 KR 100685846B1
Authority
KR
South Korea
Prior art keywords
layer
trench
substrate
pixel
light emitting
Prior art date
Application number
KR1020050122677A
Other languages
English (en)
Inventor
이승현
유경진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050122677A priority Critical patent/KR100685846B1/ko
Application granted granted Critical
Publication of KR100685846B1 publication Critical patent/KR100685846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair

Abstract

본 발명은 평판표시장치에 관한 것으로서, R, G, B 화소 영역을 구비한 기판과, 상기 기판 전면의 R, G, B 화소 영역에 형성되고 상기 R 화소 영역에는 트렌치가 형성되어 있는 평탄화막과, 상기 R 화소 영역의 평탄화막 상의 트렌치 내측과 G, B 화소 영역의 평탄화막 상에 형성된 하부전극과, 상기 하부 전극 상에 형성되며 기판으로부터 동일한 높이에 형성되어 있는 R, G, B 화소의 발광층을 포함하는 유기막 및 상기 유기막 상에 형성된 상부전극을 포함하는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치 및 그 제조방법에 관한 것이다.
트렌치, 정공주입층, R, G, B 화소 영역, 평탄화막

Description

풀칼라 유기전계발광표시장치 및 그의 제조 방법{Full Color Organic Electroluminescent Device and Method for Manufacturing the same}
도 1은 종래의 풀칼라 유기전계 발광표시장치의 구조를 나타낸 단면도이다.
도 2는 본 발명에 따른 풀칼라 유기전계 발광표시장치의 단위 화소에 대한 평면도이다.
도 3a 내지 도 3i는 본 발명의 실시예에 따른 풀칼라 유기전계 발광표시장치를 제조하는 공정을 순서적으로 보여주는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
1. 스캔라인 2. 데이터라인
3. 공통전원라인 5. 스위칭 박막트랜지스터
6. 구동 박막트랜지스터 7. 캐패시터
8. 하부전극 9. 화소부
200. 기판 210. 버퍼층
220. 게이트절연막 230. 반도체층
232. 소오스영역 234. 채널영역
236. 드레인영역 238. 게이트전극
240. 층간절연막 250. 평탄화막
252. 소오스전극 254. 드레인전극
256, 258. 콘택홀 265. 비아홀
270. 반사막 272. 하부전극
280. 화소정의막 290. 유기막
291. 정공주입층 292. 정공수송층
293a. R 화소의 발광층 293b. G 화소의 발광층
293c. B 화소의 발광층 294. 전자수송층
295. 전자주입층 300. 상부전극
Ⅰ. R 화소 영역 Ⅱ. G 화소 영역
Ⅲ. B 화소 영역 Ⅳ. 트렌치
본 발명은 평판표시장치에 관한 것으로서, 보다 상세하게는 R 화소 영역의 평탄화막이나 보호막 상에 포토리소그래피나 에칭을 통해 트렌치(trench)를 형성하여 인위적으로 단차를 주고, 상기 트렌치 내측에 하부전극을 형성하며, 상기 하부전극을 포함한 상부에 정공주입층, 정공수송층 또는 이들의 2중층을 스핀 코팅의 방법으로 형성함으로써, 공진 효과를 향상시킬 수 있는 전면발광 풀칼라 유기전계 발광표시장치 및 그의 제조방법에 관한 것이다.
일반적으로, 유기전계 발광표시장치는 기판 상에 형성된 하부전극 및 상부전극과, 상기 하부전극과 상부전극 사이에 형성된 다층의 유기막을 구비한다. 상기 유기막은 각 층의 기능에 따라 정공주입층, 정공수송층, 발광층, 정공억제층, 전자수송층 및 전자주입층으로부터 선택된다. 이러한 구조를 갖는 표시장치는 상부전극과 하부전극이 투명 또는 불투명전극으로 형성됨에 따라 상기 유기막으로부터 기판 방향 또는 기판과 반대 방향의 일 측면으로 광이 방출되거나 또는 기판 방향과 기판의 반대 방향의 양 측면으로 방출되는 구조를 갖는다.
도 1은 일반적인 풀칼라 유기전계 발광표시장치의 구조를 나타낸 단면도이다. 도 1을 참조하면, 기판(100) 상에 각 화소에 따라 하부전극으로 애노드 전극(111, 113, 115)이 패터닝되어 형성되고, 정공주입층(120)과 정공수송층(130)이 상기 기판(100) 전면에 형성된다. 각 화소의 하부전극에 대응하여 유기물의 R, G, B 화소의 발광층(141,143,145)이 형성되고, 정공억제층(150)과 전자수송층(160)이 전면에 형성된다. 상기 전자수송층(170) 상에 상부전극으로 캐소드 전극(170)이 형성된다.
상기 R, G, B 화소의 발광층(EML)(141,143,145)은 각각의 R, G, B 칼라에 적합한 두께로 R, G, B 화소의 하부전극(111,113,115) 상부에 형성되며, 유기막인 정공주입층(HIL)(120)과 정공수송층(HTL)(130) 그리고 정공억제층(HBL)(150)과 전자수송층(ETL)(160)은 공통층으로 기판 전면에 형성된다. 상기한 종래의 방법은 유기 막인 정공주입층(120)과 정공수송층(130)을 기판 전면에 형성하며, R, G, B 발광층을 각각 미세패턴 마스크(fine metal mask)를 이용하여 형성하고, 다시 정공억제층(150)과 전자수송층(160)을 기판(100) 전면에 형성하였다.
그러나, 상기한 바와 같은 방식으로 풀칼라 유기전계 발광표시장치를 제조하게 되면, 각 R, G, B 화소 별로 공진 특성을 고려하여 미세패턴 마스크(fine metal mask)나 레이저 열전사법을 이용하여 정공주입층의 두께를 다르게 형성해야 하므로 공정이 복잡하며 효율 특성이 저하되는 문제점과 공정 비용이 상승되는 문제점이 있었다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, R 화소 영역의 평탄화막이나 보호막 상에 포토리소그래피나 에칭을 통해 트렌치(trench)를 형성하여 인위적으로 단차를 주고, 상기 트렌치 내측에 하부전극을 형성하며, 상기 하부전극을 포함한 상부에 공통층으로 정공주입층, 정공수송층 또는 이들의 2중층을 스핀 코팅의 방법으로 형성함으로써, 공진 효과를 향상시킬 수 있는 전면발광 풀칼라 유기전계 발광표시장치를 얻을 수 있는데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 풀칼라 유기전계 발광표시장치는,
R, G, B 화소 영역을 구비하는 기판;
상기 기판 전면의 R, G, B 화소 영역에 형성되고 상기 R 화소 영역에는 트렌치가 형성되어 있는 평탄화막;
상기 R 화소 영역의 평탄화막 상의 트렌치 내측과 G, B 화소 영역의 평탄화막 상에 형성된 하부전극;
상기 하부 전극 상에 형성되며 기판으로부터 동일한 높이에 형성되어 있는 R, G, B 화소의 발광층을 포함하는 유기막; 및
상기 유기막 상에 형성된 상부전극;을 포함하는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치와,
상기 평탄화막 상에는 보호막을 더 포함하고 상기 보호막 상에 트렌치가 형성된 것을 특징으로 하는 것과,
상기 트렌치는 150 내지 250Å의 깊이로 형성된 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명에 따른 풀칼라 유기전계 발광표시장치의 제조방법은,
R, G, B 화소 영역을 구비하며 소정의 소자가 형성된 기판을 제공하고;
상기 기판 전면의 R, G, B 화소 영역에 형성하고 상기 R 화소 영역에는 트렌치가 있는 평탄화막을 형성하며;
상기 R 화소 영역의 평탄화막 상의 트렌치 내측과 G, B 화소 영역의 평탄화막 상에 하부전극을 형성하고;
상기 하부전극 상에 정공주입층과 적어도 발광층을 포함하는 유기막을 형성하며;
상기 유기막 상에 상부전극을 형성하는 것을 포함하는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치의 제조방법과,
상기 평탄화막 상에는 보호막을 더 포함하고 상기 보호막 상에 트렌치를 형성하는 것을 특징으로 하는 것과,
상기 트렌치는 150 내지 250Å의 깊이로 형성하는 것을 특징으로 하는 것과,
상기 트렌치는 포토리소그래피나 에칭으로 형성하는 것을 특징으로 하는 것과,
상기 정공주입층은 트렌치를 포함한 상부에 스핀 코팅으로 형성하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부하는 도면을 참조하여 더욱 상세하게 설명하면 다음과 같다. 다음에 소개되는 실시예는 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예로서 제공되어 지는 것이다. 따라서 본 발명은 이하 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 본 발명은 실시예로 능동 매트릭스 방식에 대하여 설명을 하지만, 반드시 이에 한정할 것이 아니라 수동 매트릭스 방식에도 적용될 수 있다.
도 2는 본 발명에 따른 유기전계 발광표시장치의 단위 화소에 대한 평면도이다.
도 2를 참고하면, 일방향으로 배열된 스캔라인(1), 상기 스캔라인(1)과 서로 절연되면서 교차하는 데이터라인(2) 및 상기 스캔라인(1)과 서로 절연되면서 교차하고 상기 데이터라인(2)에 평행하게 공통전원라인(3)이 위치한다. 상기 스캔라인(1), 상기 데이터라인(2) 및 공통전원라인(3)에 의해 다수의 단위 화소, 예를 들면, 적색(R), 녹색(G) 및 청색(B) 중의 어느 하나를 나타내는 단위 화소로 정의된다.
이로써, 상기 단위 화소에는 상기 스캔라인(1)에 인가된 신호에 따라 상기 데이터라인(2)에 인가된 데이터 신호를, 예를 들면, 데이터 전압과 상기 공통전원라인(3)에 인가된 전압차에 따른 전하를 축적하는 캐패시터(7) 및 상기 캐패시터(7)에 축적된 전하에 의한 신호를 상기 스위칭 박막트랜지스터(5)를 통해 구동 박막트랜지스터(6)로 입력한다. 이어서 데이터 신호를 입력받은 상기 구동 박막트랜지스터(6)는 하부전극(8), 상부전극 및 두 전극 사이에 유기막을 구비한 상기 화소부(9)에 전기적 신호를 보내 광을 방출하게 한다.
도 3a 내지 3e는 본 발명에 실시예에 따른 유기전계 발광표시장치를 제조하는 공정을 R, G, B 화소 중 어느 하나의 단위 화소에 한정하여 순서적으로 보여주는 단면도들로서, 도 2의 단위 화소를 A-A'에 대해 절단한 단면도들이다.
도 3a를 참조하면, 본 발명에 따른 유기전계 발광표시장치는 유리나 합성 수지, 스테인레스 스틸 등의 재질로 이루어진 기판(200) 상에 소정의 두께로 선택적 으로 버퍼층(210)을 형성한다. 이때, 상기 버퍼층(210)은 후속 공정으로 형성되는 비정질 실리콘의 결정화 공정시 상기 기판(200) 내의 불순물이 확산되는 것을 방지한다.
다음으로, 도 3b에 도시되어 있는 바와 같이, 상기 버퍼층(210)의 상부에 소정의 두께로 비정질 실리콘층(도시안됨)을 증착한 후, 상기 비정질 실리콘층을 결정화하고 사진 식각공정으로 패터닝하여 반도체층(230)을 형성하며, 상기 기판(200) 상의 전체 표면 상부에 게이트 절연막(220)을 증착한다. 이때, 상기 게이트 절연막(220)은 실리콘산화막(SiO2), 실리콘질화막(SiNx) 또는 그 적층구조를 사용하여 형성할 수 있다.
계속해서, 상기 게이트절연막(220) 상부에 알루미늄(Al) 또는 알루미늄- 네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층으로 게이트전극용 금속층(도시안됨)을 형성하고, 사진식각공정으로 상기 게이트전극용 금속층을 식각하여 상기 반도체층(230)과 대응되는 소정 부분에 게이트전극(238)을 형성한다. 이어서, 상기 게이트 전극(238)을 마스크로 사용하여 도전형의 불순물을 도핑하여 소오스 영역(232)과 드레인 영역(236)을 형성한다. 상기 소오스 영역(232)과 드레인 영역(236)의 사이에 위치한 불순물이 도핑되지 않은 영역은 채널 영역(234)으로 작용한다. 그러나, 상기 도핑 공정은 게이트전극(238)을 형성하기 전에 포토레지스트를 형성하여 진행할 수도 있다.
다음으로, 도 3c에 도시되어 있는 바와 같이, 상기 기판(200) 상에 무기 절연막을 증착하여 소정 두께의 층간 절연막(240)을 형성하고, 상기 층간 절연막(240) 및 게이트 절연막(220)을 사진 식각하여 소오스 영역(232)과 드레인 영역(236)의 일부를 노출시키는 콘택홀(256,258)을 형성한다.
이어서, 도 3d에 도시되어 있는 바와 같이, 상기 콘택홀(256,258)을 포함한 층간 절연막(240) 상부에 도전 물질을 증착한 후, 상기 도전 물질을 패터닝하여 콘택홀(256)을 통해 소오스 영역(232)에 연결되는 소오스 전극(252)과 콘택홀(258)을 통해 드레인 영역(236)에 연결되는 드레인 전극(254)을 형성한다. 이때, 상기 도전 물질로는 몰리텅스텐(MoW) 또는 알루미늄-네오디뮴(Al-Nd) 등이 사용될 수 있다.
다음으로, 도 3e에 도시되어 있는 바와 같이 전체표면 상부에 평탄화막(250)을 형성하는데, 상기 평탄화막(250)은 아크릴 등의 유기절연막이나 실리콘 산화물 등의 무기 절연막이 사용될 수 있으며, 소오스/드레인 전극(252,254)이 형성된 기판(200) 상부 전체 표면에 형성된다. 이때, 상기 평탄화막(250) 상에는 보호막이 더 포함될 수 있다.
도 3f 내지 3i는 상기의 방법으로 제조한 R, G, B 단위 화소를 구비한 유기전계 발광표시장치를 나타낸 단면도이다.
도 3f에 도시된 바와 같이 R 화소 영역(Ⅰ)의 평탄화막(250) 상에 트렌치(trench)(Ⅳ)를 형성한다. 또한, 상기 평탄화막(250) 상에 보호막이 형성된 경우에는 상기 트렌치(Ⅳ)는 상기 보호막 상에 형성될 수도 있다. 상기 트렌치(Ⅳ)는 포토리소그래피 공정이나 식각(etching)의 방법에 의해 형성하는데, 상부에 형성되는 R 화소 영역(Ⅰ) 발광층의 적색(R) 광의 파장이 녹색(G), 청색(B) 광과 다른 광 파장 특성 차이를 고려하여 150 내지 250Å의 깊이로 형성한다.
이어서, 도 3g에 도시된 바와 같이 상기 트렌치(Ⅳ)를 포함한 평탄화막(250) 상의 R, G, B 화소 영역(Ⅰ,Ⅱ,Ⅲ)의 소정 영역을 사진 식각하여 상기 평탄화막(250)에 소오스 전극(252) 또는 드레인 전극(254) 중의 어느 하나, 예를 들어 드레인 전극(254)의 일부분을 노출시키는 비아홀(265)을 형성한다. 이는 후속 공정에서 형성될 하부전극과 드레인 전극(254)을 연결하기 위함이다.
그 다음, 도 3h에 도시되어 있는 바와 같이 비아홀(265)을 포함한 평탄화막(250) 상에 도전성 물질을 증착하여 비아홀(265)을 통하여 상기 소오스/드레인 전극(252,254) 중 어느 하나, 예를 들면 드레인 전극(254)에 접속되는 하부전극(272)을 형성한다.
상기 하부전극(272)은 반사전극이나 투명전극으로 형성할 수 있는데, 상기 반사전극(270)은 후속 공정에서 형성되는 유기막에서 나오는 빛을 기판(200)과 반대 방향으로 반사시키기 위하여 형성한다. 여기서, 상기 하부전극(272)은 애노드 전극으로 작용한다.
이때, 상기 반사전극(270)의 물질로는 은(Ag), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 탈륨(Ta)의 단일 금속 및 이들의 합금 등이 사용되고 있으며, 상기 하부전극(272)의 투명 전극의 구성 물질로는 일함수가 높은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 사용될 수 있고, 반사 효율 및 일함수 등을 고려하여 알루미늄(Al) 또는 이의 합금과 ITO가 가장 폭 넓게 사용되고 있다.
이어서, 전체 표면 상부에 화소정의막패턴(도시안됨)을 형성한다. 이때, 상기 화소정의막패턴은 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 페놀계 수지(phenol resin) 및 아크릴레이트(acrylate)로 이루어진 군에서 선택되는 1종의 물질로 형성할 수 있다. 상기와 같은 박막은 노광 및 현상 공정으로 실시되는 사진 공정에 의해 패터닝이 가능하다.
그 다음, 사진 공정으로 상기 화소정의막패턴을 패터닝하여 발광영역을 노출시키는 화소정의막(280)을 형성한 후, 상기 화소정의막(280)에 의해 노출되는 하부전극(272)의 표면에 정공주입층과 적어도 발광층을 포함하는 유기막을 상기 하부전극(272) 상부에 형성한다.
먼저, 도 3i에 도시되어 있는 바와 같이, 상기 하부전극(272) 상부에 정공주입층(291) 및 정공수송층(292)을 기판(200) 전면에 걸쳐 공통층으로 적층한다. 이때, 상기 R, G, B 화소의 발광층(293a,293b,293c)은 기판(200)으로부터 동일 높이에 형성하여야 한다. 이렇게 형성됨에 따라, 상기 하부전극(272)과 R 화소의 발광층(293a) 및 G, B 화소의 발광층(293b,293c)과의 거리인 d1과 d2가 서로 다르게 형성될 수 있어 적색(R), 녹색(G), 청색(B) 광의 파장 특성 차이에 따른 최적의 공진 조건을 구비할 수 있다. 따라서, 상기 R, G, B 화소의 발광층(293a,293b,293c) 하부에는 적어도 정공주입층(291) 또는 정공수송층(292) 및 이들의 2중층 중 어느 하나의 층을 형성하며 상기 층의 상부는 평탄하도록 형성한다.
상기 정공주입층(291)은 공통층으로 작용하고 상기 트렌치(Ⅳ)를 포함한 상 기 하부전극(272) 상에 스핀 코팅(spin coating) 등의 방법으로 형성하는데, 통상 정공주입층(291)으로 사용되는 CuPc TNATA, TCTA, TDAPB와 같은 저분자와 PANI, PEDOT와 같은 고분자를 사용하고, 정공수송층(292)으로는 통상적으로 사용되는 아릴아민계 저분자, 히드라존계 저분자, 스틸벤계 저분자 스타버스트계 저분자로 NPB, TPD, s-TAD, MTADATA등의 저분자와 카바졸계 고분자, 아릴아민계 고분자, 페릴렌계 및 피롤계 고분자로 PVK와 같은 고분자를 사용한다. 상기 정공수송층(292)은 진공 증착 또는 스퍼터링과 같은 방법을 사용하여 형성한다.
상기 적색 발광 물질로는 Alq3, CBP 등의 저분자 물질과 PFO계 고분자, PPV계 고분자 등의 고분자를 사용할 수 있다. 또한, 녹색 발광 물질로는 Alq3 및 BGP 등의 저분자 물질과 PFO계 고분자, PPV계 고분자 등을 사용할 수 있다. 그리고, 청색 발광 물질로는 DPVBi, 스피로-DPVBi, 스피로-6P, 디스틸벤제(DSB), 디스티릴아릴렌(DSA) 등의 저분자 물질과 PFO계 고분자, PPV계 고분자 등을 사용할 수 있으며, 통상적으로 이 분야에서 사용되는 물질들이 사용된다.
상기 R, G, B 화소의 발광층(293a,293b,293c) 상부에 기판(200) 전면에 걸쳐 공통층으로 전자수송층(294)을 형성한다. 상기 전자수송층(294)의 형성은 저항가열 진공 증착, 전자 빔 진공 증착법, 스퍼터링 방법 등의 건식 방법 또는 스핀 코팅, 딥 코팅 등의 습식 방법에 의해 박막으로 형성할 수 있으며, 바람직하게는 건식 방법으로 수행한다.
상기 전자수송층(294)은 LiF, Ca 등의 무기물, Alq3(tris (8-퀴놀리놀) 알루미늄)과 같은 퀴놀리놀 유도체 금속 착물, 또는 2,5-비스(1-나프틸)-1,3,4-옥사디 아졸(2,5-Bis(1-naphthyl)-1,3,4-oxadiazole, BND) 및 2-(4-터-부틸페닐)-5-(4-바이페닐)-1,3,4-옥사디아졸(2-(4-tert-Butylphenyl)-5-(4-Biphenylyl)-1,3,4-oxadiazole, PBD)과 같은 옥사디아졸 유도체 및 트라아졸 유도체가 사용될 수 있다.
또한, 상기 유기막(290)은 필요에 따라 상기 R, G, B 화소의 발광층(293a,293b,293c) 및 상부전극(300) 사이에 정공억제층 및/또는 전자주입층(295) 등을 더욱 포함할 수 있다. 상기 각층을 형성하는 물질은 통상적으로 사용되는 물질을 사용할 수 있으며, 일예로, 정공억제층으로는 Alq3, BCP, CF-X, TAZ, 스피로-TAZ와 같은 저분자를 사용하고, 전자주입층(295)으로는 Alq3, 갈륨 혼합물(Ga Complex), PBD와 같은 저분자 물질이나 옥사디아졸계 고분자 물질을 사용한다. 상기 층의 형성 방법 또한 통상적으로 사용되는 스핀코팅, 딥코팅 등의 코팅방법 및 압출, 스핀, 나이프 코팅방법, 진공 증착법, 화학 기상 증착법 등과 같은 증착방법을 사용하여 형성한다.
이어서, 기판(200) 상의 상기 유기막(290) 상부에 상부전극(300)을 형성한다. 상기 상부전극(300)은 캐소드 전극으로 작용하며 투명 전극으로 형성하는데, 일함수가 낮은 도전성의 금속으로 Mg, Ca, Al, Ag 및 이들의 합금으로 이루어진 군에서 선택된 1종의 물질로 형성한다.
상기한 바와 같이 본 발명에 따르면, 공진 효과를 향상시킬 수 있고 공정이 단순하여 공정 비용이 감소되며 효율 특성이 향상되는 풀칼라 유기전계 발광표시창치를 얻을 수 있다.

Claims (8)

  1. R, G, B 화소 영역을 구비한 기판;
    상기 기판 전면의 R, G, B 화소 영역에 형성되고 상기 R 화소 영역에는 트렌치가 형성되어 있는 평탄화막;
    상기 R 화소 영역의 평탄화막 상의 트렌치 내측과 G, B 화소 영역의 평탄화막 상에 형성된 하부전극;
    상기 하부 전극 상에 형성되며 기판으로부터 동일한 높이에 형성되어 있는 R, G, B 화소의 발광층을 포함하는 유기막; 및
    상기 유기막 상에 형성된 상부전극;을 포함하는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치.
  2. 제 1항에 있어서,
    상기 평탄화막 상에는 보호막을 더 포함하고 상기 보호막 상에 트렌치가 형성된 것을 특징으로 하는 풀칼라 유기전계 발광표시장치.
  3. 제 1항에 있어서,
    상기 트렌치는 150 내지 250Å의 깊이로 형성된 것을 특징으로 하는 풀칼라 유기전계 발광표시장치.
  4. 제 1항에 있어서,
    상기 R, G, B 화소의 발광층 하부에는 정공주입층, 정공수송층 또는 이들의 2중층이 더욱 형성되어 있는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치.
  5. 제 4항에 있어서,
    상기 정공주입층, 정공수송층 또는 이들의 2중층의 상부는 평탄하게 형성되어 있는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치.
  6. 제 1항에 있어서,
    상기 트렌치는 포토리소그래피나 에칭으로 형성하는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치.
  7. 제 4항에 있어서,
    상기 정공주입층, 정공수송층 또는 이들의 2중층은 트렌치를 포함한 상부에 스핀 코팅으로 형성하는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치.
  8. R, G, B 화소 영역을 구비한 기판을 제공하고;
    상기 기판 전면의 R, G, B 화소 영역에 형성하고 상기 R 화소 영역에는 트렌치가 있는 평탄화막을 형성하며;
    상기 R 화소 영역의 평탄화막 상의 트렌치 내측과 G, B 화소 영역의 평탄화막 상에 하부전극을 형성하고;
    상기 하부 전극 상에 기판으로부터 동일한 높이의 R, G, B 화소의 발광층을 포함하는 유기막을 형성하며;
    상기 유기막 상에 상부전극을 형성하는 것을 포함하는 것을 특징으로 하는 풀칼라 유기전계 발광표시장치의 제조방법.
KR1020050122677A 2005-12-13 2005-12-13 풀칼라 유기전계발광표시장치 및 그의 제조 방법 KR100685846B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050122677A KR100685846B1 (ko) 2005-12-13 2005-12-13 풀칼라 유기전계발광표시장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050122677A KR100685846B1 (ko) 2005-12-13 2005-12-13 풀칼라 유기전계발광표시장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR100685846B1 true KR100685846B1 (ko) 2007-02-22

Family

ID=38104374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122677A KR100685846B1 (ko) 2005-12-13 2005-12-13 풀칼라 유기전계발광표시장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100685846B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210091152A1 (en) * 2019-09-23 2021-03-25 Boe Technology Group Co., Ltd. Display Substrate and Preparation Method Thereof, and Display Apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210091152A1 (en) * 2019-09-23 2021-03-25 Boe Technology Group Co., Ltd. Display Substrate and Preparation Method Thereof, and Display Apparatus
US11877476B2 (en) * 2019-09-23 2024-01-16 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, and display apparatus

Similar Documents

Publication Publication Date Title
KR100721554B1 (ko) 유기 전계 발광 소자 및 그의 제조 방법
KR100623696B1 (ko) 고효율 유기 전계 발광 소자 및 그의 제조방법
KR100611756B1 (ko) 유기 전계 발광 소자 및 그의 제조 방법
US7190111B2 (en) Organic electroluminescent device employing multi-layered anode
KR100721569B1 (ko) 칼라필터층을 갖는 유기전계발광소자
US9570534B2 (en) Organic light emitting diode display
US8154197B2 (en) Organic light emitting diode display device having refraction layers that improve light extraction efficiency and color reproducibility
US7834547B2 (en) Organic light emitting diode display device and method of fabricating the same
JP4977196B2 (ja) 有機発光素子
US8754406B2 (en) Organic light emitting diode device with a plurality of buffer layers and method of manufacturing the same
KR100796604B1 (ko) 유기전계발광소자 및 그의 제조방법
KR100560789B1 (ko) 풀칼라유기전계발광소자 및 그의 제조방법
US7710024B2 (en) Organic light emitting display device and method of fabricating the same
KR20160017388A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102113034B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20010051318A (ko) 디스플레이 장치 및 그 제조 방법
JP2006156390A (ja) 有機電界発光素子及びその製造方法
KR20170065069A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
KR100685846B1 (ko) 풀칼라 유기전계발광표시장치 및 그의 제조 방법
US11430965B2 (en) Organic light emitting diode and organic light emitting display device including the same
KR20240015794A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14