KR100683776B1 - Plasma Display Panel - Google Patents

Plasma Display Panel Download PDF

Info

Publication number
KR100683776B1
KR100683776B1 KR1020050042779A KR20050042779A KR100683776B1 KR 100683776 B1 KR100683776 B1 KR 100683776B1 KR 1020050042779 A KR1020050042779 A KR 1020050042779A KR 20050042779 A KR20050042779 A KR 20050042779A KR 100683776 B1 KR100683776 B1 KR 100683776B1
Authority
KR
South Korea
Prior art keywords
electrode
display electrode
address
address electrode
display
Prior art date
Application number
KR1020050042779A
Other languages
Korean (ko)
Other versions
KR20060119631A (en
Inventor
김세종
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050042779A priority Critical patent/KR100683776B1/en
Publication of KR20060119631A publication Critical patent/KR20060119631A/en
Application granted granted Critical
Publication of KR100683776B1 publication Critical patent/KR100683776B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명에 따르면, 상호 대향되게 배치되는 전면 기판 및 배면 기판; 상기 배면 기판의 내표면에 형성된 격벽; 상기 격벽 사이에서 상기 배면 기판의 내표면에 형성된 X 표시 전극과; 상기 격벽의 내측에 형성된 Y 표시 전극; 상기 전면 기판의 내표면에 형성되며 상기 Y 표시 전극이 삽입된 격벽에 근접하여 연장되는 절곡부를 가지는 어드레스 전극; 상기 어드레스 전극을 덮도록 상기 전면 기판의 내표면에 형성된 전면 유전층; 상기 격벽 사이에 한정된 방전 공간에 도포된 형광체층; 상기 X 표시 전극을 덮도록 상기 전면 기판의 내표면에 형성된 배면 유전층;을 구비하는 플라즈마 디스플레이 패널이 제공된다. According to the present invention, a front substrate and a rear substrate disposed to face each other; Barrier ribs formed on an inner surface of the rear substrate; An X display electrode formed on an inner surface of the rear substrate between the partition walls; A Y display electrode formed inside the partition wall; An address electrode formed on an inner surface of the front substrate and having a bent portion extending close to the partition wall in which the Y display electrode is inserted; A front dielectric layer formed on an inner surface of the front substrate to cover the address electrode; A phosphor layer applied to a discharge space defined between the partition walls; And a back dielectric layer formed on an inner surface of the front substrate to cover the X display electrode.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

도 1 은 종래의 일 예에 따른 플라즈마 디스플레이 패널에 대한 개략적인 분해 사시도이다. 1 is a schematic exploded perspective view of a plasma display panel according to a conventional example.

도 2 는 도 1 에 도시된 플라즈마 디스플레이 패널의 개략적인 단면도이다. FIG. 2 is a schematic cross-sectional view of the plasma display panel shown in FIG. 1.

도 3 은 도 1 에 도시된 플라즈마 디스플레이 패널의 개략적인 평면도이다.FIG. 3 is a schematic plan view of the plasma display panel shown in FIG. 1.

도 4 는 본 발명에 따른 플라즈마 디스플레이 패널에 대한 개략적인 분해 사시도이다.4 is a schematic exploded perspective view of a plasma display panel according to the present invention.

도 5 는 도 4 에 도시된 플라즈마 디스플레이 패널의 개략적인 단면도이다.FIG. 5 is a schematic cross-sectional view of the plasma display panel shown in FIG. 4.

도 6 은 도 4에 도시된 플라즈마 디스플레이 패널에 구비된 전극과 격벽들을 개략적인 평면도로 도시한 것이다. FIG. 6 is a schematic plan view of electrodes and partitions provided in the plasma display panel of FIG. 4.

<도면의 주요 부호에 대한 간단한 설명〉<Brief description of the major symbols in the drawings>

41. 전면 기판 42. 어드레스 전극41.Front substrate 42.Address electrode

51. 배면 기판 53. X 표시 전극51.Back substrate 53.X display electrode

54. Y 표시 전극 56. 형광체층54.Y display electrode 56.Phosphor layer

57. 배면 유전층 58. 격벽57. Backside dielectric layer 58. Bulkhead

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레스 전극이 전면 기판의 내표면에 배치되고 표시 전극이 격벽 내에 배치된 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which an address electrode is disposed on an inner surface of a front substrate and a display electrode is disposed in a partition wall.

플라즈마 디스플레이 패널을 채용한 장치는 대화면을 가지면서도, 고화질, 초박형, 경량화 및, 광시야각(廣視野角)의 우수한 특성을 갖고 있으며, 다른 평판 디스플레이 장치에 비해 제조방법이 간단하고 대형화가 용이하다. 플라즈마 디스플레이 패널은 인가되는 방전 전압에 따라 직류(DC)형, 교류(AC)형 및, 혼합형(Hybrid)형으로 분류되고, 방전 구조에 따라 대향 방전형 및 면방전형으로 분류될 수 있다. The device employing the plasma display panel has a large screen, high quality, ultra-thin, light weight, and excellent characteristics of a wide viewing angle, and the manufacturing method is simpler and easier to enlarge than other flat panel display devices. The plasma display panel may be classified into a direct current (DC) type, an alternating current (AC) type, and a hybrid type according to an applied discharge voltage, and may be classified into a counter discharge type and a surface discharge type according to a discharge structure.

도 1에는 통상적인 교류형 3전극 면방전 플라즈마 디스플레이 패널이 도시되어 있다. 도시된 플라즈마 디스플레이 패널(10)에는, 전면 기판(11)과 이와 대향되는 배면 기판(21)이 구비되어 있다. 전면 기판(11)과 배면 기판(21)은 각각의 내부 구조와 함께 서로에 대하여 접합됨으로써 플라즈마 디스플레이 패널(10)을 형성한다. 1 shows a conventional AC three-electrode surface discharge plasma display panel. The illustrated plasma display panel 10 includes a front substrate 11 and a rear substrate 21 facing the front substrate 11. The front substrate 11 and the rear substrate 21 are bonded to each other with their respective internal structures to form the plasma display panel 10.

상기 전면 기판(11)의 내표면에는 X 표시 전극(13)과, 상기 X 표시 전극(13)에 대하여 방전 갭을 이루는 Y 표시 전극(14)의 쌍으로 이루어진 유지 전극쌍(12)들이 형성되어 있으며, 상기 X 표시 전극(13)과 Y 표시 전극(14)에는 버스 전극(17)이 형성되어 있다. 버스 전극(17)은 도전성이 우수한 금속 재료로 형성되는데, 이는 상기 X 표시 전극(13)과 Y 표시 전극(14)이 ITO 와 같은 투명 전극 재 료로 형성되어 전기적인 저항이 상대적으로 크기 때문에 이를 극복하기 위한 것이다. 상기 X 표시 전극(13)들 및 Y 표시 전극(14)들은 전면 유전층(15)에 의해 매립되어 있다. 상기 전면 유전층(15)의 내표면에는 보호층(16)이 형성되어 있다. On the inner surface of the front substrate 11, sustain electrode pairs 12 formed of an X display electrode 13 and a pair of Y display electrodes 14 forming a discharge gap with respect to the X display electrode 13 are formed. A bus electrode 17 is formed on the X display electrode 13 and the Y display electrode 14. The bus electrode 17 is formed of a metallic material having excellent conductivity. The X display electrode 13 and the Y display electrode 14 are formed of a transparent electrode material such as ITO, thereby overcoming the electrical resistance. It is to. The X display electrodes 13 and the Y display electrodes 14 are buried by the front dielectric layer 15. A protective layer 16 is formed on the inner surface of the front dielectric layer 15.

상기 배면 기판(21)의 내표면에는 어드레스 전극(22)들이 상기 공통 전극(13)들 및 스캔 전극(14)들과 교차하게 형성되어 있으며, 상기 어드레스 전극(22)들은 배면 유전층(23)에 의해 매립되어 있다. 상기 배면 유전층(23)의 상면에는 격벽(24)들이 소정 간격으로 이격되게 형성됨으로써 방전 공간들이 구획되어 있다. 상기 방전 공간들에는 형광체층(26)이 각각 형성되어 있으며, 상기 방전 공간들에는 방전 가스가 채워진다. Address electrodes 22 are formed on the inner surface of the rear substrate 21 to intersect the common electrodes 13 and the scan electrodes 14, and the address electrodes 22 are formed on the rear dielectric layer 23. It is buried by. Discharge spaces are partitioned on the top surface of the rear dielectric layer 23 by forming the partition walls 24 spaced apart at predetermined intervals. Phosphor layers 26 are formed in the discharge spaces, respectively, and discharge gas is filled in the discharge spaces.

도 2 에 도시된 것은 도 1 에 도시된 플라즈마 디스플레이 패널의 개략적인 단면도이며, 도 3 에 도시된 것은 도 1 에 도시된 플라즈마 디스플레이 패널의 개략적인 평면도이다.2 is a schematic cross-sectional view of the plasma display panel shown in FIG. 1, and FIG. 3 is a schematic plan view of the plasma display panel shown in FIG. 1.

도 2를 참조하면, X 표시 전극(13)과 Y 표시 전극(14)은 전면 기판(11)의 내표면에 형성되고 유전층(15)에 의해 덮혀 있는 반면에, 어드레스 전극(22)은 배면 기판의 내표면에 형성된 것을 알 수 있다. 또한 도 3을 참조하면, 평면상에서 보았을 때 어드레스 전극(22)이 X 표시 전극(13) 및 Y 표시 전극(14)에 대하여 직각으로 교차하고 있는 것을 알 수 있다.Referring to FIG. 2, the X display electrode 13 and the Y display electrode 14 are formed on the inner surface of the front substrate 11 and covered by the dielectric layer 15, while the address electrode 22 is the rear substrate. It can be seen that formed on the inner surface of. Referring to FIG. 3, it can be seen that the address electrode 22 crosses the X display electrode 13 and the Y display electrode 14 at right angles in plan view.

위와 설명된 바와 같은 통상적인 플라즈마 디스플레이 패널에서는 어드레스 방전시에 어드레스 전극(22)과 Y 표시 전극(14) 사이에서 어드레스 방전이 발생하고, 이후에 X 표시 전극(13)과 Y 표시 전극(14) 사이에서 표시 방전이 발생하여 형 광체층(26)의 형광체를 여기시킴으로써 소정의 화상을 표시할 수 있다. In the conventional plasma display panel as described above, an address discharge occurs between the address electrode 22 and the Y display electrode 14 during the address discharge, and then the X display electrode 13 and the Y display electrode 14 A display image can be displayed by generating display discharge between and excitation of the fluorescent substance of the phosphor layer 26. FIG.

공지된 바로서, 어드레스 전극(22)과 Y 표시 전극(14)의 대향하는 면적이 증가할수록 어드레스 구동 전압이 하강하여 어드레스 전압 마진을 증가시킨다. 그러나 도 3 의 평면도에서 알 수 있는 바와 같이 어드레스 전극(22)과 Y 표시 전극(14)은 상호 직교하는 방향으로 연장되기 때문에 그들 사이의 대향 면적을 증가시키는 것은 통상적으로 어드레스 전극 자체의 폭을 증가시킴으로써 이루어졌다. 그러나 어드레스 전극 자체의 면적 증가는 패널 캐패시턴스의 증가를 유발하여 패널 온도 및 변류 전위 상승의 원인이 되므로 제한적이다. As is known, the address driving voltage is lowered to increase the address voltage margin as the opposing areas of the address electrode 22 and the Y display electrode 14 increase. However, as can be seen in the plan view of Fig. 3, since the address electrode 22 and the Y display electrode 14 extend in directions perpendicular to each other, increasing the opposing area therebetween usually increases the width of the address electrode itself. Was done by. However, the increase in the area of the address electrode itself is limited because it causes an increase in the panel capacitance and causes an increase in the panel temperature and the current flow potential.

한편, X 표시 전극(13)과 Y 표시 전극(14)은 전면 기판(11)의 내표면에 형성되어 유전층(15)에 의해 덮이게 되는데, 유전층(15)은 방전 공간 내부에서 발생하는 광이 외부로 입사되는 것을 저해하는 주 원인이 되고 있다는 문제점이 있다. 예를 들어 30 마이크로미터 이상의 유전층을 형성할 경우에 가시광의 투과율이 약 40 프로 이상 억제되는 경향을 가진다는 문제점이 있다.On the other hand, the X display electrode 13 and the Y display electrode 14 are formed on the inner surface of the front substrate 11 and covered by the dielectric layer 15, the dielectric layer 15 is a light generated inside the discharge space There is a problem that the main cause of inhibiting the incident to the outside. For example, when a dielectric layer of 30 micrometers or more is formed, the transmittance of visible light tends to be suppressed by about 40% or more.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 개선된 플라즈마 디스플레이 패널을 제공하는 것이다.The present invention has been made to solve the above problems, and an object of the present invention is to provide an improved plasma display panel.

본 발명의 다른 목적은 어드레스 방전 구동 전압의 마진을 확대시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.Another object of the present invention is to provide a plasma display panel capable of expanding the margin of the address discharge driving voltage.

본 발명의 다른 목적은 전면 기판을 통한 가시광의 투과율이 증대될 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.Another object of the present invention is to provide a plasma display panel in which the transmittance of visible light through the front substrate can be increased.

상기의 목적을 달성하기 위하여, 본 발명에 따르면, In order to achieve the above object, according to the present invention,

상호 대향되게 배치되는 전면 기판 및 배면 기판; A front substrate and a back substrate disposed to face each other;

상기 배면 기판의 내표면에 형성된 격벽; Barrier ribs formed on an inner surface of the rear substrate;

상기 격벽 사이에서 상기 배면 기판의 내표면에 형성된 X 표시 전극과;An X display electrode formed on an inner surface of the rear substrate between the partition walls;

상기 격벽의 내측에 형성된 Y 표시 전극;,A Y display electrode formed inside the partition wall;

상기 전면 기판의 내표면에 형성되며 상기 Y 표시 전극이 삽입된 격벽에 근접하여 연장되는 절곡부를 가지는 어드레스 전극; An address electrode formed on an inner surface of the front substrate and having a bent portion extending close to the partition wall in which the Y display electrode is inserted;

상기 어드레스 전극을 덮도록 상기 전면 기판의 내표면에 형성된 전면 유전층;A front dielectric layer formed on an inner surface of the front substrate to cover the address electrode;

상기 격벽 사이에 한정된 방전 공간에 도포된 형광체층;A phosphor layer applied to a discharge space defined between the partition walls;

상기 X 표시 전극을 덮도록 상기 전면 기판의 내표면에 형성된 배면 유전층;을 구비하는 플라즈마 디스플레이 패널이 제공된다.And a back dielectric layer formed on an inner surface of the front substrate to cover the X display electrode.

본 발명의 일 특징에 따르면, 상기 격벽은 제 1 방향으로 연장되는 제 1 부분과 상기 제 1 방향에 직각으로 연장되는 제 2 부분을 구비하며, 상기 Y 표시 전극은 상기 격벽의 제 2 부분내에서 연장되도록 형성된다. According to one aspect of the invention, the partition wall has a first portion extending in a first direction and a second portion extending at right angles to the first direction, wherein the Y display electrode is in the second portion of the partition wall It is formed to extend.

본 발명의 다른 특징에 따르면, 상기 어드레스 전극은 전체적으로 제 1 방향으로 연장되며, 상기 어드레스 전극의 절곡부는 상기 제 1 방향에 직각인 제 2 방향으로 연장됨으로써 상기 Y 표시 전극에 근접하게 배치된다. According to another feature of the present invention, the address electrode extends in the first direction as a whole, and the bent portion of the address electrode is disposed in close proximity to the Y display electrode by extending in the second direction perpendicular to the first direction.

본 발명의 다른 특징에 따르면, 상기 어드레스 전극은 ITO, 금, 은, 구리 재 료들중 어느 하나를 선택하여 형성된다.According to another feature of the invention, the address electrode is formed by selecting any one of ITO, gold, silver, copper material.

본 발명의 다른 특징에 따르면, 상기 어드레스 전극은 12 마이크로미터의 두께로 형성된다. According to another feature of the invention, the address electrode is formed to a thickness of 12 micrometers.

이하, 본 발명을 첨부된 도면에 도시된 바람직한 실시예를 참고하여 보다 상세하게 설명하기로 한다. Hereinafter, with reference to the preferred embodiment shown in the accompanying drawings the present invention will be described in more detail.

도 4 에 도시된 것은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 개략적인 사시도이다.4 is a schematic perspective view of a plasma display panel according to the present invention.

도면을 참조하면, 본 발명에 따른 플라즈마 디스플레이 패널은 상호 대향되게 배치되는 전면 기판(41) 및 배면 기판(51)과; 상기 전면 기판(41)의 내표면에 형성되며 절곡부(42a)가 형성된 어드레스 전극(42)과; 상기 어드레스 전극(42)을 덮는 전면 유전층(43)과; 상기 배면 기판(42)의 내표면에 형성된 격벽(58)과; 상기 격벽(58) 사이에서 상기 배면 기판(42)의 내표면에 형성된 X 표시 전극(53)과; 상기 격벽(58)의 내측에 형성된 Y 표시 전극(54)과; 상기 격벽(58) 사이에 한정된 방전 공간(59)에 도포된 형광체층(56);을 구비한다. 상기 X 표시 전극(53)은 배면 유전층(57)에 의해 덮혀있다. Referring to the drawings, the plasma display panel according to the present invention includes a front substrate 41 and a rear substrate 51 disposed to face each other; An address electrode 42 formed on an inner surface of the front substrate 41 and having a bent portion 42a; A front dielectric layer (43) covering the address electrode (42); Barrier ribs 58 formed on an inner surface of the rear substrate 42; An X display electrode 53 formed on an inner surface of the rear substrate 42 between the partitions 58; A Y display electrode 54 formed inside the partition 58; And a phosphor layer 56 coated in the discharge space 59 defined between the partition walls 58. The X display electrode 53 is covered by the back dielectric layer 57.

어드레스 전극(42)은 도면에 도시된 바와 같이 전체적으로 제 1 방향(화살표 A 로 표시)으로 연장되며, 중간 부분에 절곡부(42a)가 형성되어 있다. 절곡부(42a)는 전체적으로 제 1 방향(화살표 A 로 표시됨)으로 연장되는 어드레스 전극(42)을 직각 방향인 제 2 방향(화살표 B 로 표시)으로 절곡시킴으로써 형성된다. 절곡부(42a)는 전면 기판(41)이 배면 기판(51)과 조립되었을 때 격벽(58)내에 형성 된 Y 표시 전극(54)과 근접하여 평행하게 연장되도록 배치된다. 이후에 설명되는 바로서, 절곡부(42a)가 격벽(58)내에 형성된 Y 표시 전극(54)에 근접하게 배치됨으로써 어드레스 구동 전압이 낮아질 수 있어서 어드레스 구동 마진이 증가된다. 어드레스 전극(42)은 도면에 도시된 바와 같이 전체적으로 제 1 방향으로 연장되면서 절곡부(42a)를 형성하기 위해 제 2 방향으로 절곡 연장된다. As shown in the drawing, the address electrode 42 extends in the first direction (indicated by arrow A) as a whole, and a bent portion 42a is formed in the middle portion. The bent portion 42a is formed by bending the address electrode 42 extending in the first direction (indicated by the arrow A) as a whole in the second direction (indicated by the arrow B) which is a right angle direction. The bent portion 42a is disposed to extend in parallel with the Y display electrode 54 formed in the partition 58 when the front substrate 41 is assembled with the rear substrate 51. As will be described later, the bent portion 42a is disposed close to the Y display electrode 54 formed in the partition 58 so that the address driving voltage can be lowered, thereby increasing the address driving margin. As shown in the drawing, the address electrode 42 extends in the first direction and extends in the second direction to form the bent portion 42a.

어드레스 전극(42)은 전면 유전층(43)에 의해 덮혀있다. 전면 유전층(43)은 전면 기판(41)의 내표면에 전면 도포되어 형성된 것이다. 전면 유전층(43)의 두께는 통상적인 플라즈마 디스플레이 패널에 비하여 상대적으로 얇게 형성될 수 있는데, 이는 어드레스 전극(42)과 트리거 방전을 일으키는 Y 표시 전극(54)이 격벽(58) 안에 배치되기 때문이다. The address electrode 42 is covered by the front dielectric layer 43. The front dielectric layer 43 is formed by coating the entire surface on the inner surface of the front substrate 41. The thickness of the front dielectric layer 43 may be formed relatively thinner than that of a conventional plasma display panel, because the address electrode 42 and the Y display electrode 54 causing the trigger discharge are disposed in the partition 58. .

격벽(58)은 제 1 방향으로 연장되는 제 1 부분(58a)과 제 2 방향으로 연장되는 제 2 부분(58b)으로 이루어진다. 그러나 도시되지 않은 다른 실시예에서는 제 2 방향으로 연장되는 제 2 부분(58b)만을 구비한 격벽일 수도 있다. 격벽(58)에 의해서 둘러싸인 방전 공간(59)이 배면 기판(51)의 내측 표면상에 한정된다.The partition 58 is composed of a first portion 58a extending in the first direction and a second portion 58b extending in the second direction. However, in another embodiment, not shown, it may be a partition having only the second portion 58b extending in the second direction. The discharge space 59 surrounded by the partition wall 58 is defined on the inner surface of the back substrate 51.

격벽(58)의 제 1 부분(58a)들 사이에서 배면 기판(51)의 내표면에는 X 표시 전극(53)이 형성된다. X 표시 전극(53)은 도면에 도시된 바와 같이 제 2 방향(화살표 B로 표시된 방향)으로 연장된다. An X display electrode 53 is formed on the inner surface of the back substrate 51 between the first portions 58a of the partition 58. The X display electrode 53 extends in the second direction (direction indicated by arrow B) as shown in the figure.

X 표시 전극(53)은 배면 유전층(57)에 의해서 덮혀 있다. 도면에 도시된 배면 유전층(57)은 X 표시 전극(53)의 둘레만을 덮도록 배치되어 있으며, 배면 기판(51)의 내측 표면 전체에 형성되지는 않는다. 그러나 도면에 도시되지 않은 다 른 실시예에서는 배면 기판(51)의 내측 표면 전체를 덮도록 형성될 수 있을 것이다. The X display electrode 53 is covered by the back dielectric layer 57. The rear dielectric layer 57 shown in the figure is disposed to cover only the periphery of the X display electrode 53 and is not formed on the entire inner surface of the rear substrate 51. However, in another embodiment not shown in the drawings may be formed to cover the entire inner surface of the back substrate 51.

방전 공간(59)에는 격벽(58)의 내표면에 형광체층(56)이 형성되어 있다. 형광체층(56)은 공지된 바와 같이 레드, 그린, 블루등의 형광체를 도포함으로써 형성된 것이다. In the discharge space 59, the phosphor layer 56 is formed on the inner surface of the partition wall 58. The phosphor layer 56 is formed by applying phosphors such as red, green, and blue as is known.

Y 표시 전극(54)은 격벽(58)내에 형성된다. Y 표시 전극(54)은 제 1 방향(화살표 A 로 표시)으로 연장된 격벽(58)의 제 1 부분(58a)내에 형성된다. 따라서 Y 표시 전극(54)은 상이한 높이로 X 표시 전극(53)과 평행하게 연장된다.The Y display electrode 54 is formed in the partition 58. The Y display electrode 54 is formed in the first portion 58a of the partition 58 extending in the first direction (indicated by arrow A). Thus, the Y display electrode 54 extends in parallel with the X display electrode 53 at different heights.

도 5 에 도시된 것은 도 4 에 도시된 플라즈마 디스플레이 패널의 개략적인 단면도이다.5 is a schematic cross-sectional view of the plasma display panel shown in FIG. 4.

도면을 참조하면, 격벽(58)의 사이에서 배면 기판(51)의 내표면에 X 표시 전극(53)이 형성되어 있으며, 상기 X 표시 전극(53)이 배면 유전층(57)에 의해 덮혀있는 것을 알 수 있다. 위에서 설명된 바와 같이 배면 유전층(57)은 X 표시 전극(53)의 둘레에만 형성되므로, 형광체(56)의 도포 면적을 넓힐 수 있다. 또한 격벽(58)의 내부에 Y 표시 전극(54)들이 삽입되어 연장되는 것을 알 수 있다. Y 표시 전극(54)은 X 표시 전극(53)가 동일한 방향으로 평행하게 연장된다. Referring to the drawings, an X display electrode 53 is formed on an inner surface of the rear substrate 51 between the partitions 58, and the X display electrode 53 is covered by the rear dielectric layer 57. Able to know. As described above, the back dielectric layer 57 is formed only around the X display electrode 53, thereby increasing the coating area of the phosphor 56. In addition, it can be seen that the Y display electrodes 54 are inserted into and extending from the partition 58. The Y display electrode 54 extends in parallel with the X display electrode 53 in the same direction.

전면 기판(41)의 내표면에는 어드레스 전극(42)이 형성되는데, 어드레스 전극(42)의 두께는 절연 파괴가 발생하지 않는 최소한 두께를 확보하는 것이 바람직스럽다. 어드레스 전극(42)은 ITO 재료와 같은 투명 전극으로 할 수도 있으나, 금, 은, 구리와 같은 도전성이 우수한 금속 전극을 사용할 수도 있다. 어드레스 전극은 예를 들면 12 마이크로의 두께를 가질 수 있다. 본원 발명에서는 격벽(58)내에 Y 표시 전극을 형성함으로써 어드레스 전극(42)을 덮는 전면 유전층(43)의 두께를 감소시킬 수 있으며, 따라서 내부에서 발생하는 광이 외부로 입사될 때 전면 기판(41)의 내표면에 형성된 전면 유전층에 의해 광의 손실이 방지되는 것을 현저하게 감소시킬 수 있다. The address electrode 42 is formed on the inner surface of the front substrate 41. It is desirable that the thickness of the address electrode 42 be at least as long as insulation breakdown does not occur. The address electrode 42 may be a transparent electrode such as an ITO material, but a metal electrode having excellent conductivity such as gold, silver, and copper may be used. The address electrode may have a thickness of, for example, 12 microns. In the present invention, the thickness of the front dielectric layer 43 covering the address electrode 42 can be reduced by forming the Y display electrode in the partition 58, so that when the light generated therein is incident to the outside, the front substrate 41 can be reduced. It is possible to significantly reduce the loss of light by the front dielectric layer formed on the inner surface of the substrate.

도 6 에 도시된 것은 도 3 에 도시된 바와 같은 플라즈마 디스플레이에 구비된 전극과 격벽들을 개략적인 평면도로 도시한 것이다.6 illustrates a schematic plan view of electrodes and partitions provided in the plasma display as illustrated in FIG. 3.

도면을 참조하면, Y 표시 전극(54)이 격벽(58)의 내부에서 격벽(58)의 제 2 부분(58b)을 따라서 제 2 방향(화살표 B 로 표시)으로 연장되는 것을 알 수 있다. 또한 X 표시 전극(54)도 제 2 방향(화살표 B 로 표시)으로 연장된다. 이에 반하여, 어드레스 전극(42)은 전체적으로 제 1 방향(화살표 A 로 표시)으로 연장되며, 절곡 부분(42a)은 제 2 방향으로 연장되는 것을 알 수 있다. 절곡 부분(42a)은 평면도에서 명확하게 알 수 있는 바와 같이 격벽(58)의 제 2 부분(58b)에 근접하여 연장된다. 즉, 절곡부(42a)가 형성됨으로써 어드레스 전극(42)과 Y 표시 전극(54)이 대향하는 면적이 증가할 수 있는 것이다.Referring to the drawings, it can be seen that the Y display electrode 54 extends in the second direction (indicated by arrow B) along the second portion 58b of the partition 58 within the partition 58. The X display electrode 54 also extends in the second direction (indicated by arrow B). In contrast, it can be seen that the address electrode 42 extends in the first direction (indicated by arrow A) as a whole, and the bent portion 42a extends in the second direction. The bent portion 42a extends close to the second portion 58b of the partition 58 as can be clearly seen in the plan view. That is, by forming the bent portion 42a, the area where the address electrode 42 and the Y display electrode 54 face each other can increase.

어드레스 전극(42)과 Y 표시 전극(54)이 대향하는 면적이 증가하면 어드레스 구동 전압을 낮출 수 있다. 즉, 어드레스 전극(42)과 Y 표시 전극(54) 사이의 대향 면적이 증가함으로써, 상대적으로 낮은 어드레스 전압을 인가할지라도 정상적인 어드레스 구동이 가능해진다. 또한 낮은 어드레스 전압을 채용할 수 있으므로 전압 마진이 늘어나고, 최대한의 어드레싱 효율이 보장된다. 더욱이, 높은 어드레스 전 압 때문에 발생되었던 전압 인가용 케이블의 단자에서 발생되었던 발열 문제등을 동시에 해결할 수 있게 된다. 한편 어드레스 전극(42)은 방전 공간내에서 격벽(58)에 근접하게 배치되므로 방전 공간에서 발생되는 광이 외부로 입사될 때 광을 상대적으로 적게 차단하게 된다. When the area where the address electrode 42 and the Y display electrode 54 face each other increases, the address driving voltage can be lowered. That is, since the opposing area between the address electrode 42 and the Y display electrode 54 increases, normal address driving is possible even when a relatively low address voltage is applied. The low address voltage can also be employed to increase voltage margins and ensure maximum addressing efficiency. In addition, it is possible to simultaneously solve the heat generation problem generated at the terminal of the voltage application cable generated due to the high address voltage. On the other hand, since the address electrode 42 is disposed close to the partition 58 in the discharge space, when the light generated in the discharge space is incident to the outside, the light is relatively blocked.

위와 같은 구성을 가진 플라즈마 패널의 구동을 개략적으로 설명하면 다음과 같다.Referring to the driving of the plasma panel having the configuration as described above as follows.

우선 어드레스 전극(42)과 Y 표시 전극(54) 사이의 방전을 일으킬 수 있도록 어드레스 전압으로 고전압인 트리거 전압(trigger voltage)이 인가된다. 트리거 전압에 의해 유전층에 양이온이 축전되면 방전이 발생하게 된다. 트리거 전압이 쓰레숄드 전압(threshold voltage)을 넘어서면 방전 공간(59)내에 충전된 방전 개스등은 방전에 의해 플라즈마 상태가 되며, X 표시 전극(53)과 Y 표시 전극(54) 사이에서 안정적인 방전 상태를 유지할 수 있다. 이러한 유지 방전 상태에서는 방전광중에서 자외선 영역의 광들이 형광체층(56)에 충돌하여 발광하게 되며, 그에 따라서 방전 공간(59)별로 형성되는 각각의 화소는 화상을 디스플레이할 수 있게 된다. First, a high trigger voltage is applied to the address voltage so as to cause a discharge between the address electrode 42 and the Y display electrode 54. Discharge occurs when cations are accumulated in the dielectric layer by the trigger voltage. When the trigger voltage exceeds the threshold voltage, the discharge gas or the like charged in the discharge space 59 becomes a plasma state by discharge, and is stable between the X display electrode 53 and the Y display electrode 54. State can be maintained. In this sustain discharge state, the light in the ultraviolet region collides with the phosphor layer 56 in the discharge light and emits light. Accordingly, each pixel formed for each discharge space 59 can display an image.

본 발명에 따른 플라즈마 디스플레이 패널에서는 전면 기판(41)의 내표면에 유전층이 상대적으로 얇게 형성될 수 있으므로 패널 내부에서 발생되는 광이 상대적으로 적은 손실로써 외부로 입사될 수 있다는 장점이 있다. 또한 어드레스 전극이 Y 표시 전극에 근접하여 배치되므로 어드레스 구동 전압을 낮출 수 있고, 신호 전달 케이블에서 발생되는 발열 현상을 방지할 수 있다. In the plasma display panel according to the present invention, since the dielectric layer may be formed relatively thin on the inner surface of the front substrate 41, light generated inside the panel may be incident to the outside with a relatively small loss. In addition, since the address electrode is disposed in proximity to the Y display electrode, the address driving voltage can be lowered, and heat generation from the signal transmission cable can be prevented.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims (5)

상호 대향되게 배치되는 전면 기판 및 배면 기판; A front substrate and a back substrate disposed to face each other; 상기 배면 기판의 내표면에 형성된 격벽; Barrier ribs formed on an inner surface of the rear substrate; 상기 격벽 사이에서 상기 배면 기판의 내표면에 형성된 X 표시 전극과;An X display electrode formed on an inner surface of the rear substrate between the partition walls; 상기 격벽의 내측에 형성된 Y 표시 전극;,A Y display electrode formed inside the partition wall; 상기 전면 기판의 내표면에 형성되며 상기 Y 표시 전극이 삽입된 격벽에 근접하여 연장되는 절곡부를 가지는 어드레스 전극; An address electrode formed on an inner surface of the front substrate and having a bent portion extending close to the partition wall in which the Y display electrode is inserted; 상기 어드레스 전극을 덮도록 상기 전면 기판의 내표면에 형성된 전면 유전층;A front dielectric layer formed on an inner surface of the front substrate to cover the address electrode; 상기 격벽 사이에 한정된 방전 공간에 도포된 형광체층;A phosphor layer applied to a discharge space defined between the partition walls; 상기 X 표시 전극을 덮도록 상기 전면 기판의 내표면에 형성된 배면 유전층;을 구비하는 플라즈마 디스플레이 패널. And a rear dielectric layer formed on an inner surface of the front substrate to cover the X display electrode. 제 1 항에 있어서, The method of claim 1, 상기 격벽은 제 1 방향으로 연장되는 제 1 부분과 상기 제 1 방향에 직각으로 연장되는 제 2 부분을 구비하며, 상기 Y 표시 전극은 상기 격벽의 제 2 부분내에서 연장되도록 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. The barrier rib has a first portion extending in a first direction and a second portion extending perpendicular to the first direction, wherein the Y display electrode is formed to extend in the second portion of the barrier rib. Plasma display panel. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 어드레스 전극은 전체적으로 제 1 방향으로 연장되며, 상기 어드레스 전극의 절곡부는 상기 제 1 방향에 직각인 제 2 방향으로 연장됨으로써 상기 Y 표시 전극에 근접하게 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널. Wherein the address electrode extends in a first direction as a whole, and the bent portion of the address electrode extends in a second direction perpendicular to the first direction, so that the address electrode is disposed close to the Y display electrode. 제 1 항에 있어서, The method of claim 1, 상기 어드레스 전극은 ITO, 금, 은, 구리 재료들중 어느 하나를 선택하여 형성한 것을 특징으로 하는 플라즈마 디스플레이 패널. And the address electrode is formed by selecting any one of ITO, gold, silver and copper materials. 제 1 항에 있어서, The method of claim 1, 상기 어드레스 전극은 12 마이크로미터의 두께로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the address electrode is formed to a thickness of 12 micrometers.
KR1020050042779A 2005-05-21 2005-05-21 Plasma Display Panel KR100683776B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050042779A KR100683776B1 (en) 2005-05-21 2005-05-21 Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042779A KR100683776B1 (en) 2005-05-21 2005-05-21 Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20060119631A KR20060119631A (en) 2006-11-24
KR100683776B1 true KR100683776B1 (en) 2007-02-20

Family

ID=37706465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042779A KR100683776B1 (en) 2005-05-21 2005-05-21 Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100683776B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035317A (en) * 2003-10-10 2005-04-18 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035317A (en) * 2003-10-10 2005-04-18 삼성에스디아이 주식회사 Plasma display panel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050035317

Also Published As

Publication number Publication date
KR20060119631A (en) 2006-11-24

Similar Documents

Publication Publication Date Title
US7791279B2 (en) Flexible plasma display panel assembly incorporting base members coupled with connection members for supporting the flexible panel assembly
JP2001167704A (en) Plasma display element
US7265492B2 (en) Plasma display panel with discharge cells having curved concave-shaped walls
JP3989460B2 (en) Plasma display panel
JP4292178B2 (en) Plasma display panel
US20060082307A1 (en) Plasma display panel
KR100769789B1 (en) Plasma display pannel
KR100683776B1 (en) Plasma Display Panel
US6501221B1 (en) Alternating-current plasma display panel
US6411031B1 (en) Discharge electrodes for a color plasma display panel capable of lowering a discharge voltage
KR100325852B1 (en) Plasma display panel
KR100590104B1 (en) Plasma display panel
KR100683780B1 (en) Plasma display panel
KR100947954B1 (en) PDP and method thereof
KR100488157B1 (en) Plasma display panel
KR100592255B1 (en) Plasma Display Panel to Reduce Light Loss
KR100708708B1 (en) Plasma display panel
KR100670320B1 (en) Plasma display panel
KR20080042596A (en) Manufacturing method of plasma display panel
KR20080011570A (en) Plasma display panel
KR100467688B1 (en) Plasma display panel
KR100954497B1 (en) Front substrate of AC-PDP and AC-PDP using the front substrate
KR20060013030A (en) Plasma display panel
KR100708650B1 (en) Plasma display panel
KR100637524B1 (en) plasma display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee