KR100681123B1 - Method for changeing the discarding threshold value for improvement of performance in the digital communication system - Google Patents
Method for changeing the discarding threshold value for improvement of performance in the digital communication system Download PDFInfo
- Publication number
- KR100681123B1 KR100681123B1 KR1019990068022A KR19990068022A KR100681123B1 KR 100681123 B1 KR100681123 B1 KR 100681123B1 KR 1019990068022 A KR1019990068022 A KR 1019990068022A KR 19990068022 A KR19990068022 A KR 19990068022A KR 100681123 B1 KR100681123 B1 KR 100681123B1
- Authority
- KR
- South Korea
- Prior art keywords
- communication system
- reference value
- predetermined reference
- comparison
- result
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/43—Majority logic or threshold decoding
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법에 관한 것임.The present invention relates to a method of changing the thresholding threshold in a Viterbi decoding apparatus for improving the performance of a digital communication system.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
본 발명은 디스카딩 임계치(T)를 통신시스템 사용중에 적응성 있게 변동함으로써, 효율적으로 통신시스템을 사용할 수 있도록 하는, 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법 및 그를 실현시키기 위한 프로그램을 제공하는데 그 목적이 있음.The present invention provides a method of changing the thresholding threshold in a Viterbi decoding apparatus for improving the performance of a digital communication system, by adaptively varying the thresholding T during use of the communication system, thereby enabling efficient use of the communication system. The purpose is to provide a program to make him a reality.
3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention
본 발명은, 디지털 통신시스템의 비터비 디코딩 장치에 적용되는 디스카딩 임계치의 변동 방법에 있어서, 통신 시스템 동작 중에 상기 시스템의 부하량을 검출하여, 제 1 소정의 기준치와 비교하는 제 1 단계; 상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 크면, 디스카딩 임계치(discarding threshold value)를 감소시키는 제 2 단계; 상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 작으면, 상기 디스카딩 임계치(discarding threshold value)를 증가시키는 제 3 단계; 상기 통신 시스템 동작 중에 비트에러율(BER)을 검출하여, 제 2 소정의 기준치와 비교하는 제 4 단계; 상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 크면, 상기 디스카딩 임계치(discarding threshold value)를 증가시키는 제 5 단계; 및 상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 작으면, 상기 디스카딩 임계치(discarding threshold value)를 감소시키는 제 6 단계를 포함함.According to an aspect of the present invention, there is provided a method of changing a thresholding value applied to a Viterbi decoding apparatus of a digital communication system, comprising: a first step of detecting a load of the system during a communication system operation and comparing it with a first predetermined reference value; A second step of reducing a discarding threshold value if the detected system load is greater than the first predetermined reference value as a result of the comparison of the first step; A third step of increasing the discarding threshold value if the detected system load is less than the first predetermined reference value as a result of the comparison of the first step; A fourth step of detecting a bit error rate (BER) during operation of the communication system and comparing it with a second predetermined reference value; A fifth step of increasing the discarding threshold value when the detected bit error rate is greater than the second predetermined reference value as a result of the comparison of the fourth step; And a sixth step of reducing the discarding threshold value if the detected bit error rate is less than the second predetermined reference value as a result of the comparison of the fourth step.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 디지털 통신시스템의 비터비 디코딩 등에 이용됨.The present invention is used for Viterbi decoding of digital communication system.
디지털 통신 시스템, 비터비 디코딩 장치, 시스템 부하, 비트에러율, 디스카딩 임계치.Digital communication system, Viterbi decoding device, system load, bit error rate, discarding threshold.
Description
도 1 은 본 발명이 적용되는 부가백색가우스잡음(AWGN) 아래에서의 시뮬레이터의 구조도.1 is a structural diagram of a simulator under an additive white Gaussian noise (AWGN) to which the present invention is applied.
도 2 는 본 발명에 적용되는 이진 대칭 채널(binary symmetric channel) 아래에서 T=1인 AVA의 시퀀스를 디코딩하는 방법에 대한 설명도.2 is an explanatory diagram of a method of decoding a sequence of AVA with T = 1 under a binary symmetric channel applied to the present invention.
도 3 은 본 발명에 따른 K=7 및 2-레벨 하드 디시젼(hard-decision)에서 디스카딩 임계치(T)의 함수로서의 VA 과 AVA의 BER에 대한 실험도.Figure 3 is an experimental diagram of the BER of VA and AVA as a function of the discarding threshold T in K = 7 and two-level hard decision according to the present invention.
도 4 는 본 발명에 따른 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법에 대한 일실시예 흐름도. 4 is a flowchart illustrating a method of changing a thresholding threshold in a Viterbi decoding apparatus for improving performance of a digital communication system according to the present invention.
본 발명은 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법에 관한 것으로서, 특히 시스템의 성능, 처리해야할 데이터의 특성 등에 따라 디스카딩 임계치를 적응성있게 변동시키는, 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법 및 그를 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 관한 것이다.BACKGROUND OF THE
이동통신 시스템에서는 에러를 줄이기 위해 채널 코딩(channel coding)을 할 필요가 있는데, 이 채널 코딩 방법에는 크게 블록 코드(block codes)와 컨벌루션 코드(convolutional codes)가 있고, 이 중에서 컨벌루션 코드(convolutional codes)의 디코딩 방법으로는 비터비 알고리즘(Viterbi algorithm)이 알려져 있다.In a mobile communication system, channel coding is necessary to reduce an error. The channel coding methods include block codes and convolutional codes, among which, convolutional codes are used. The Viterbi algorithm is known as a decoding method.
그러나, 컨스트레인트(constraint length) K인 비터비 알고리즘(Viterbi algorithm)은 각 레벨마다 총 2 k-1(K: constraint length)개 상태(states)를 계산해야하기 때문에, 계산상의 부하가 크다는 문제점이 있었다.However, the constraint (constraint length) K of the Viterbi algorithm (Viterbi algorithm) is at each level a total of 2 k-1 (K: constraint length) one state because the need to calculate the (states), the load on calculation is greater problems There was this.
또한, 시스템을 적응성 있게 사용할 수 없기 때문에 비효율적이라는 문제점이 있었다. In addition, there is a problem that the system is inefficient because it can not be used adaptively.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 디스카딩 임계치(T)를 통신시스템 사용중에 적응성 있게 변동함으로써, 효율적으로 통신시스템을 사용할 수 있도록 하는, 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치에서의 디스카딩 임계치의 변동 방법 및 그를 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and by varying adaptively the discarding threshold T during use of the communication system, it is possible to efficiently use the communication system. SUMMARY OF THE INVENTION An object of the present invention is to provide a computer-readable recording medium recording a method of changing a threshold value in a Viterbi decoding apparatus and a program for realizing the same.
상기의 목적을 달성하기 위한 본 발명은, 디지털 통신시스템의 비터비 디코딩 장치에 적용되는 디스카딩 임계치의 변동 방법에 있어서, 통신 시스템 동작 중에 상기 시스템의 부하량을 검출하여, 제 1 소정의 기준치와 비교하는 제 1 단계;상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 크면, 디스카딩 임계치(discarding threshold value)를 감소시키는 제 2 단계; 상기 제 1 단계의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 증가시키는 제 3 단계; 상기 통신 시스템 동작 중에 비트에러율(BER)을 검출하여, 제 2 소정의 기준치와 비교하는 제 4 단계; 상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 크면, 상기 디스카딩 임계치를 증가시키는 제 5 단계; 및 상기 제 4 단계의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 감소시키는 제 6 단계를 포함한다.According to an aspect of the present invention, there is provided a method of changing a thresholding value applied to a Viterbi decoding apparatus of a digital communication system, the method comprising detecting a load of the system during a communication system operation and comparing it with a first predetermined reference value. A second step of reducing a discarding threshold value if the detected system load is greater than the first predetermined reference value as a result of the comparison of the first step; A third step of increasing the discarding threshold if the detected system load is less than the first predetermined reference value as a result of the comparison of the first step; A fourth step of detecting a bit error rate (BER) during operation of the communication system and comparing it with a second predetermined reference value; A fifth step of increasing the discarding threshold value when the detected bit error rate is greater than the second predetermined reference value as a result of the comparison of the fourth step; And a sixth step of reducing the thresholding threshold if the detected bit error rate is less than the second predetermined reference value as a result of the comparison in the fourth step.
또한, 본 발명은, 적응성 있는 디스카딩 임계치를 결정하기 위한 디지털 통신 시스템에, 통신 시스템 동작 중에 상기 시스템의 부하량을 검출하여 제 1 소정의 기준치와 비교하는 제 1 기능; 상기 제 1 기능의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 크면, 디스카딩 임계치(discarding threshold value)를 감소시키는 제 2 기능; 상기 제 1 기능의 비교 결과, 상기 검출된 시스템 부하량이 상기 제 1 소정의 기준치보다 작으면, 상기 디스카딩 임계치를 증가시키는 제 3 기능; 상기 통신 시스템 동작 중에 비트에러율(BER)을 검출하여, 제 2 소정의 기준치와 비교하는 제 4 기능; 상기 제 4 기능의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 크면, 상기 디스카딩 임계치를 증가시키는 제 5 기능; 및 상기 제 4 기능의 비교 결과, 상기 검출된 비트에러율이 상기 제 2 소정의 기준치보다 작으면, 상기 디스카딩 임계치(discarding threshold value)를 감소시키는 제 6 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다. The present invention also provides a digital communication system for determining an adaptive disking threshold, comprising: a first function of detecting a load of said system during communication system operation and comparing it with a first predetermined reference value; A second function of reducing a discarding threshold value if the detected system load is greater than the first predetermined reference value as a result of the comparison of the first function; A third function of increasing the discarding threshold if the detected system load is less than the first predetermined reference value as a result of the comparison of the first function; A fourth function of detecting a bit error rate (BER) during operation of the communication system and comparing it with a second predetermined reference value; A fifth function of increasing the discarding threshold value when the detected bit error rate is greater than the second predetermined reference value as a result of the comparison of the fourth function; And if the detected bit error rate is less than the second predetermined reference value, as a result of the comparison of the fourth function, a program for realizing a sixth function for reducing the discarding threshold value is read by a computer. Provides a record medium that can be.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
에러 정정 능률(error correcting capability)을 향상시키기 위해 컨벌루션 코드(convolutional codes)는 널 사용되는 채널(channel codes)의 한 방법이다. 그러나, 디코딩(decoding) 방법인 Viterbi algorithm(VA)은 계산의 복잡성과 메모리 요구량이 컨스레인트 길이(constraint length) K에 따라서 지수 함수적으로 증가한다. Convolutional codes are one method of channel codes that are used null to improve error correcting capability. However, the decoding method of the Viterbi algorithm (VA) exponentially increases the complexity of the calculation and the memory requirement according to the constraint length K.
따라서, 현실적으로 K≤9에서만 구현이 가능하다. 상기와 같은, 계산상의 부하를 효율적으로 줄이기 위해 K의 의존성을 줄이는 것이 필요하다. 그에 따라 제시된 방법이 어댑티브 비터비 알고리즘(AVA: adaptive Viterbi algorithm)이다.Therefore, it is practically possible to implement only K ≦ 9. As described above, it is necessary to reduce the dependency of K in order to effectively reduce the computational load. The method proposed accordingly is the adaptive Viterbi algorithm (AVA).
이진 대칭 채널(BSC: binary symmetric channel)의 AVA에서 각각의 상태(state)의 해밍 거리(Hamming distances)가 dm+T (dm: 각 level에서의 minimum Hamming distance, T : discarding threshold)보다 작게 되면, 그 상태(state)의 모든 생존 경로(survived path)는 (l-1) 레벨에서 다음 l 레벨로 연결된다.If the Hamming distances of each state in the AVA of a binary symmetric channel (BSC) is less than dm + T (dm: minimum Hamming distance at each level, T : discarding threshold), All survived paths of the state are connected from the ( l -1) level to the next l level.
도 1 은 본 발명이 적용되는 부가백색가우스잡음(AWGN) 아래에서의 시뮬레이터의 구조도이다. 1 is a structural diagram of a simulator under an additive white Gaussian noise (AWGN) to which the present invention is applied.
인코더로는 컨벌루션 인코더를 사용하고, 부가백색가우스잡음(AWGN)을 통과한 데이터 값들은 연속적이기 때문에, 이를 몇가지로 나누기 위하여 양자화기를 사용한다. 그리고, 비터비 디코더를 사용하여 최종적으로 출력을 구한다. The encoder uses a convolutional encoder, and since the data values passed through the additive white Gaussian noise (AWGN) are continuous, a quantizer is used to divide them into several. The output is finally obtained using a Viterbi decoder.
도 2 는 본 발명에 적용되는 이진 대칭 채널(BSC: binary symmetric channel) 아래에서 T=1인 AVA의 시퀀스를 디코딩하는 방법에 대한 설명도이다.2 is an explanatory diagram of a method of decoding a sequence of AVA with T = 1 under a binary symmetric channel (BSC) applied to the present invention.
BSC에서 K=3인 AVA의 디코딩 과정은 다음과 같다.The decoding process of AVA with K = 3 in BSC is as follows.
총 4 개의 상태(states)가 있고, 전송 시퀀스(transmitted sequence)는 11 10 00 01 01 ……이다. BSC를 통과한 수신 시퀀스(received sequence)는 01 10 00 01 00 ……이다. There are 4 states in total, and the transmitted sequence is 11 10 00 01 01. … to be. Received sequence passed through the BSC is 01 10 00 01 00. … to be.
디코딩 과정(decoding process)이 진행됨에 따라, 상태(states)의 일부는 사라지고(이것은 도면에서, X로 표시됨), 나머지는 그대로 유지된다.As the decoding process proceeds, some of the states disappear (this is indicated by X in the figure) and the remainder remain.
디스카딩 임계치(discarding threshold value)(T)를 작게 하면, 생존 상태(survived states)의 개수는 감소하게 되지만, 정확한 경로(path)를 잃을 확률은 증가하게 된다. Decreasing the discarding threshold value T reduces the number of survived states, but increases the probability of losing the correct path.
반대로, 디스카딩 임계치(discarding threshold value)(T)를 크게 하면, 생존(survived states)의 개수는 증가하게 되고 정확한 경로(path)를 잃을 확률은 감소하게 된다. 따라서, 상태(states)의 개수를 줄일 수 있다는 이점이 줄어들게 된 다. Conversely, increasing the discarding threshold value T increases the number of survived states and reduces the probability of losing the correct path. Thus, the advantage of reducing the number of states is reduced.
만일, 에러 퍼포먼스(error performance)의 하락을 감수할 수 있다면, T를 작게 선택하는 것이 바람직하며, 그에 따라 상태(states)의 개수를 줄일 수 있다. 반대로 에러 퍼포먼스(error performance)를 VA와 비슷하게 되기를 원한다면, T를 크게 선택해야 한다. 결국, 적절한 T를 결정하는 것이 중요하다. If a decrease in error performance can be tolerated, it is preferable to select T small, thereby reducing the number of states. Conversely, if you want your error performance to be similar to VA, you should choose T large. In the end, it is important to determine the appropriate T.
상기와 같이, 중요한 T 를 시스템 사용중에 적절하게 변화시킬 수 있는데, 변화시키는 이유는 크게 두 가지로 나눌 수 있다.As mentioned above, the important T can be appropriately changed during the use of the system. There are two main reasons for changing the T.
첫 번째는 시스템을 사용하는데 있어서 충분한 효율을 높이기 위해서이다. 엠펙(mpeg) 처리, 웹 브라우저(web browser) 사용 등과 같은 부분들이 시스템의 큰 비중을 차지하기 때문에, 그 이외의 부분들에서는 계산상의 부하를 낮추어 효율성을 최대한 증대시켜야 한다. 따라서, 적응성 있는 T 를 사용함으로써 효율성 있는 채널 코딩(channel coding)의 설계가 가능하다.The first is to increase the efficiency enough to use the system. Since parts such as mpeg processing and web browser use are a big part of the system, other parts of the system need to reduce the computational load to maximize efficiency. Therefore, the use of adaptive T enables the design of efficient channel coding.
두 번째로는 시스템이 처리해야 할 데이터의 특성이 바뀔 경우, 요구되어 지는 비트에러율(BER)(이하, 간단히,BER 이라 함)이 바뀔 수 있다. T 를 통해 원하는 BER을 얻을 수 있다.Secondly, if the characteristics of the data to be processed by the system change, the required bit error rate (BER) (hereinafter, simply BER) may change. Through T you can get the desired BER.
도 3 은 본 발명에 따른 K=7 및 2-레벨 하드 디시젼(hard-decision)에서 디스카딩 임계치(T)의 함수로서의 VA 과 AVA의 BER에 대한 실험도이다.3 is an experimental diagram of the BER of VA and AVA as a function of the discarding threshold T at K = 7 and two-level hard decision according to the present invention.
예를 들어, T=4 일 때가 일반적으로 선택되지만, 데이터(data)의 BER이 굳이 좋을 필요가 없을 때는 T=3 을 선택하여 사용할 수 있다. 그럴 경우에는 계산상의 부하를 더욱 감소시킬 수 있다. For example, when T = 4 is generally selected, but when BER of the data does not need to be good, T = 3 can be selected and used. If so, the computational load can be further reduced.
반대로, 보다 작은 데이터 BER이 요구될 경우에는 T=6 또는 T=7을 선택하여 사용할 수 있다. 하지만, 이때는 계산상의 부하를 늘려야 한다. On the contrary, when smaller data BER is required, T = 6 or T = 7 can be selected and used. However, this requires increasing the computational load.
결국, 하나의 T 를 일괄적으로 사용하는 것이 아니라, 환경에 따라 적응성 있게 사용할 수가 있고, 이로 인하여 시스템의 효율을 향상시킨다.As a result, instead of using one T collectively, it can be used adaptively according to the environment, thereby improving the efficiency of the system.
도 4 는 본 발명에 따른 디지털 통신시스템의 성능향상을 위한 비터비 디코딩 장치(도 1에서의 비터비 디코더)에서의 디스카딩 임계치의 변동 방법에 대한 일실시예 흐름도이다. 즉, 도 4는 도 1의 비터비 디코딩 장치(비터비 디코더)에서 수행되는 디스카딩 임계치의 변동 방법을 나타내며, 이러한 방법은 하드웨어나 소프트웨어적으로 구현될 수 있다.4 is a flowchart illustrating a method of changing a thresholding threshold in a Viterbi decoding apparatus (Viterbi decoder in FIG. 1) for improving performance of a digital communication system according to the present invention. That is, FIG. 4 illustrates a method of changing the thresholding threshold performed in the Viterbi decoding apparatus (Viterbi decoder) of FIG. 1, which may be implemented in hardware or software.
통신 시스템 동작 중에 통신시스템의 부하량을 검출한 후(401), 그 검출된 부하량(시스템 부하량)을 기준치(제 1 기준치)와 비교하여(402), 검출된 시스템 부하량이 제 1 기준치보다 크면 디스카딩 임계치(discarding threshold value)를 일정한 값만큼 감소시키고(404), 검출된 시스템 부하량이 제 1 기준치보다 작으면 디스카딩 임계치(discarding threshold value)를 일정한 값만큼 증가시키며(403), 검출된 시스템 부하량이 제 1 기준치와 같으면 현재의 디스카딩 임계치를 유지한다.After detecting the load of the communication system during operation of the communication system (401), the detected load (system load) is compared with the reference value (first reference value) (402), and if the detected system load is larger than the first reference value Decrease the thresholding value by a constant value (404), and if the detected system load is less than the first threshold, increase the discarding threshold value by a constant value (403), and detect the system load If equal to the first reference value, the current discarding threshold is maintained.
여기서, 시스템의 부하는 엠펙(mpeg) 처리, 웹 브라우저(web browser) 사용 등으로 인하여 증가한다.Here, the load of the system is increased due to mpeg processing, web browser use, and the like.
그리고, 독립적으로 통신시스템 동작 중에 비트에러율(BER)을 검출한 후 (405), 이를 비트에러율에 대한 기준치(제 2 기준치)와 비교하여(406), 그 검출된 비트에러율이 제 2 기준치보다 크면 디스카딩 임계치를 일정한 값만큼 증가시키고(407), 그 검출된 비트에러율이 제 2 기준치보다 작으면 디스카딩 임계치를 일정한 값만큼 감소시키며(408), 그 검출된 비트에러율이 제 2 기준치와 같으면 현재의 디스카딩 임계치를 유지한다.
상기와 같은 디스카딩 임계치 변동 과정을 수행함으로써, 통신시스템의 성능은 향상시킬 수 있다.After independently detecting the bit error rate (BER) during operation of the communication system (405), and comparing it with the reference value (second reference value) for the bit error rate (406), if the detected bit error rate is greater than the second reference value If the detected bit error rate is less than the second reference value, the discarding threshold is increased by a constant value (407), and if the detected bit error rate is less than the second reference value, then the discarding threshold is decreased by the constant value (408). Keep the discarding threshold of.
By performing the above thresholding threshold variation process, the performance of the communication system can be improved.
통신시스템은 동작중에 상기와 같은 동작을 '계속' 수행(반복 수행)하여, 시스템의 성능을 향상시킨다.The communication system 'continues' to perform the above operation during the operation, thereby improving the performance of the system.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변동이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. The present invention described above is capable of various substitutions, modifications, and variations without departing from the technical spirit of the present invention for those of ordinary skill in the art to which the present invention pertains. It is not limited by the drawings.
상기와 같은 본 발명은, 비트에러율과 시스템 부하에 따라 가변적으로 구한 적응성 있는 디스카딩 임계치(T)를 통해 어댑티브 비터비 알고리즘(AVA)을 사용함으로써, 성능면에 있어서는 비터비 알고리즘(VA)과 거의 유사하게 유지하면서, 통신 시스템의 계산상의 부하를 효과적으로 줄일 수 있는 우수한 효과가 있다. As described above, the present invention uses the adaptive Viterbi algorithm (AVA) through the adaptive disking threshold T which is variably determined according to the bit error rate and the system load, and thus, in terms of performance, the present invention is almost identical to that of the Viterbi algorithm (VA). Keeping similar, there is an excellent effect that can effectively reduce the computational load of the communication system.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068022A KR100681123B1 (en) | 1999-12-31 | 1999-12-31 | Method for changeing the discarding threshold value for improvement of performance in the digital communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068022A KR100681123B1 (en) | 1999-12-31 | 1999-12-31 | Method for changeing the discarding threshold value for improvement of performance in the digital communication system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010060025A KR20010060025A (en) | 2001-07-06 |
| KR100681123B1 true KR100681123B1 (en) | 2007-02-08 |
Family
ID=19635110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990068022A KR100681123B1 (en) | 1999-12-31 | 1999-12-31 | Method for changeing the discarding threshold value for improvement of performance in the digital communication system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100681123B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274653A (en) * | 1995-04-04 | 1996-10-18 | Fujitsu Ltd | Maximum likelihood viterbi detector using dynamic threshold |
| JPH10190485A (en) * | 1996-10-25 | 1998-07-21 | Matsushita Electric Ind Co Ltd | Metric value threshold deciding method of viterbi synchronous deciding circuit and metric value threshold deciding device |
| KR20000025225A (en) * | 1998-10-09 | 2000-05-06 | 정선종 | Method for reducing complexity by using statistical value of path metric in trellis decoder |
| KR20000052143A (en) * | 1999-01-30 | 2000-08-16 | 윤종용 | Adaptive viterbi decoder and operating method thereof |
-
1999
- 1999-12-31 KR KR1019990068022A patent/KR100681123B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274653A (en) * | 1995-04-04 | 1996-10-18 | Fujitsu Ltd | Maximum likelihood viterbi detector using dynamic threshold |
| JPH10190485A (en) * | 1996-10-25 | 1998-07-21 | Matsushita Electric Ind Co Ltd | Metric value threshold deciding method of viterbi synchronous deciding circuit and metric value threshold deciding device |
| KR20000025225A (en) * | 1998-10-09 | 2000-05-06 | 정선종 | Method for reducing complexity by using statistical value of path metric in trellis decoder |
| KR20000052143A (en) * | 1999-01-30 | 2000-08-16 | 윤종용 | Adaptive viterbi decoder and operating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010060025A (en) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7716565B2 (en) | Method and system for decoding video, voice, and speech data using redundancy | |
| JP4777876B2 (en) | Early termination of turbo decoder iterations | |
| US8081719B2 (en) | Method and system for improving reception in wired and wireless receivers through redundancy and iterative processing | |
| JP3153425B2 (en) | Digital signal processor | |
| US7263652B2 (en) | Maximum likelihood detector and/or decoder | |
| CN111224676B (en) | Self-adaptive serial offset list polarization code decoding method and system | |
| RU2214679C2 (en) | Method of quantization for iterative decoder in communication system | |
| US7925964B2 (en) | High-throughput memory-efficient BI-SOVA decoder architecture | |
| US9793944B2 (en) | System and apparatus for decoding tree-based messages | |
| WO2003039008A2 (en) | Method and apparatus for decoding lattice codes and multilevel coset codes | |
| US6614858B1 (en) | Limiting range of extrinsic information for iterative decoding | |
| KR102144732B1 (en) | A method and apparatus for fast decoding a linear code based on soft decision | |
| JP3512176B2 (en) | Turbo decoding device and method of controlling number of decoding repetitions in turbo decoding | |
| US7272771B2 (en) | Noise and quality detector for use with turbo coded signals | |
| KR100681123B1 (en) | Method for changeing the discarding threshold value for improvement of performance in the digital communication system | |
| JP2004349901A (en) | Turbo decoder and dynamic decoding method used therefor | |
| KR102118899B1 (en) | A method and apparatus for fast decoding a linear code based on soft decision | |
| KR0157121B1 (en) | Vitervi decoder metric calculating circuit | |
| Ping et al. | An effective simplifying scheme for Viterbi decoder | |
| KR100681122B1 (en) | Method for determining the optimum discarding threshold value in the Viterbi decoder of the digital communication system | |
| Song et al. | Efficient adaptive successive cancellation list decoders for polar codes | |
| KR102526387B1 (en) | Fast soft decision decoding method and apparatus for linear codes using successive partial syndrome search | |
| KR100850744B1 (en) | LLR computing device and method | |
| KR950010386A (en) | Soft Decision Method Using Adaptive Quantization | |
| KR100267370B1 (en) | A low-complexity syndrome check error estimation decoder for convolutional codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110201 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |