KR100675637B1 - Crystallization method for removing moire and method for fabricating display device using thereof - Google Patents

Crystallization method for removing moire and method for fabricating display device using thereof Download PDF

Info

Publication number
KR100675637B1
KR100675637B1 KR1020040049778A KR20040049778A KR100675637B1 KR 100675637 B1 KR100675637 B1 KR 100675637B1 KR 1020040049778 A KR1020040049778 A KR 1020040049778A KR 20040049778 A KR20040049778 A KR 20040049778A KR 100675637 B1 KR100675637 B1 KR 100675637B1
Authority
KR
South Korea
Prior art keywords
crystallization
substrate
display device
pattern formed
predetermined angle
Prior art date
Application number
KR1020040049778A
Other languages
Korean (ko)
Other versions
KR20060000807A (en
Inventor
유재성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040049778A priority Critical patent/KR100675637B1/en
Publication of KR20060000807A publication Critical patent/KR20060000807A/en
Application granted granted Critical
Publication of KR100675637B1 publication Critical patent/KR100675637B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/105Materials and properties semiconductor single crystal Si

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 영상표시장치에서 모아레 무늬를 제거하는 결정화방법에 관한 것으로, 모아레무늬를 발생시키는 격자가 소정의 각도를 이룰 때 모아레무늬가 개선되는 점에 착안하여 레이저 결정화시 어레이 기판상에 형성되는 단위화소 패턴과 소정의 각도를 이루도록 레이저 스캔방향을 결정하고, 그 결과 형성된 결정질의 그레인 바운더리가 형성하는 격자무늬가 단위화소패턴과 소정의 각도를 이루도록 결정화하는 것을 특징으로 한다.The present invention relates to a crystallization method for removing a moire fringe in an image display device. The present invention relates to a unit formed on an array substrate during laser crystallization, focusing on the fact that the moire fringe is improved when a lattice generating the moire fringe forms a predetermined angle. The laser scanning direction is determined to have a predetermined angle with the pixel pattern, and the lattice pattern formed by the formed crystalline grain boundary is crystallized to have a predetermined angle with the unit pixel pattern.

모아레, 결정화, 스캔방향Moiré, Crystallization, Scan Direction

Description

모아레 현상을 제거하는 결정화 방법 및 이를 이용한 영상표시장치 제조방법{CRYSTALLIZATION METHOD FOR REMOVING MOIRE AND METHOD FOR FABRICATING DISPLAY DEVICE USING THEREOF}Crystallization method to remove moiré phenomenon and manufacturing method of image display device using same {CRYSTALLIZATION METHOD FOR REMOVING MOIRE AND METHOD FOR FABRICATING DISPLAY DEVICE USING THEREOF}

도 1은 종래의 액정표시소자의 단위화소를 나타내는 단면도.1 is a cross-sectional view showing a unit pixel of a conventional liquid crystal display device.

도 2a는 SLS결정화에 의해 형성되는 결정질의 평면도.2A is a plan view of the crystalline formed by SLS crystallization.

도 2b는 SLS결정화에 의해 형성되는 결정질의 단면도.2B is a cross-sectional view of the crystalline formed by SLS crystallization.

도 3은 영상표시장치에 나타나는 모아레 무늬의 사진.3 is a photograph of a moire fringe appearing on an image display device.

도 4는 모아레 무늬와 격자사이의 관계를 나타내는 개념도.4 is a conceptual diagram showing a relationship between a moire fringe and a lattice.

도 5는 모아레 무늬를 제거하는 실험을 나타내는 사진.5 is a photograph showing an experiment to remove the moire pattern.

도 6은 모아레 무늬와 격자간의 사이각의 관계를 나타내는 그래프.6 is a graph showing the relationship between the angle between the moire fringe and the lattice.

도 7은 본 발명의 결정화방법을 나타내는 평면도.7 is a plan view showing a crystallization method of the present invention.

도 8a~8i는 본 발명의 일 실시 예에 의해 영상표시소자 제조방법을 나타내는 수순도.8A to 8I are flowcharts illustrating a method of manufacturing an image display device according to an embodiment of the present invention.

*********도면의 주요부분에 대한 부호의 설명******************** Description of the symbols for the main parts of the drawings ***********

701:기판 702:단위스캔영역701: substrate 702: unit scan area

703:단위화소 704:결정화영역703: unit pixel 704: crystallization area

810:기판 811:버퍼층810: substrate 811: buffer layer

812,813:액티브층 814,816,818:절연층812,813 Active layer 814,816,818 Insulation layer

812b:소스영역 812c:드레인영역812b: Source area 812c: Drain area

815;게이트전극 817:스토리지전극815: gate electrode 817: storage electrode

819a:소스전극 819b:드레인전극819a: source electrode 819b: drain electrode

820,822:보호층 821:아노드전극820, 822: protective layer 821: anode electrode

823:유기발광층 824:캐소드전극823: organic light emitting layer 824: cathode electrode

본 발명은 폴리실리콘을 사용하는 영상표시장치의 결정화 방법에 관한 것으로 특히, 영상표시장치의 화면에 나타나는 모아레를 제거하는 결정화 방법에 관한 것이다.The present invention relates to a crystallization method of an image display device using polysilicon, and more particularly, to a crystallization method for removing moiré on a screen of an image display device.

오늘날 정보처리장치의 활발한 개발에 따라 영상표시장치의 개발 또한 활발히 이루어지고 있다. 특히 경박단소하고 휴대성이 우수한 액정표시장치(Liquid Crystal Display Device) 및 유기(Organic) EL(Electro luminescence)소자의 개발이 활발히 이루어지고 있다.With the active development of information processing apparatuses today, the development of image display apparatuses is also actively being made. In particular, the development of a liquid crystal display device (LCD) and an organic EL (Electro luminescence) device, which is light and simple and excellent in portability, is being actively performed.

액정표시장치는 단위화소가 매트릭스 배열을 하는 어레이기판과, 상기 어레이기판과 대향하는 컬러필터 기판과 상기 어레이 기판과 컬러필터 기판 사이에 충진되는 액정층을 구비하는 액정표시패널을 중심으로 구성된다.The liquid crystal display device includes a liquid crystal display panel including an array substrate having unit pixels arranged in a matrix, a color filter substrate facing the array substrate, and a liquid crystal layer filled between the array substrate and the color filter substrate.

도 1을 참조하여 상기 어레이기판의 구조를 살펴본다.Referring to Figure 1 looks at the structure of the array substrate.

도 1에 도시된 바와 같이, 어레이기판은 복수의 게이트라인(101)과 상기 게이트라인(101)과 수직교차하는 복수의 데이터라인(102)이 형성된다. 상기 게이트라인(101) 및 데이터라인(102)의 교차에 의해 단위화소영역이 정의되며 상기 단위화소영역 마다 스위칭소자인 박막트랜지스터(103)가 형성된다. 또한 상기 단위화소마다 액정층에 전계를 인가하기 위한 화소전극(105)이 형성된다.As illustrated in FIG. 1, a plurality of gate lines 101 and a plurality of data lines 102 perpendicular to the gate lines 101 are formed in the array substrate. A unit pixel region is defined by the intersection of the gate line 101 and the data line 102, and a thin film transistor 103, which is a switching element, is formed in each unit pixel region. In addition, a pixel electrode 105 for applying an electric field to the liquid crystal layer is formed for each unit pixel.

상기 박막트랜지스터(103)는 채널층(104)으로 비정질실리콘을 사용하는 것이 일반적인데, 오늘날 액정표시장치의 고속동작의 수요에 따라 전기이동도가 높은 폴리실리콘의 개발이 활발하다.In general, the thin film transistor 103 uses amorphous silicon as the channel layer 104. In accordance with the demand for high-speed operation of the liquid crystal display, polysilicon having high electric mobility is actively developed.

폴리실리콘을 활성층으로 사용하는 액정표시장치는 결정화 방법에 따라 엑시머 레이저 어닐링 방법(ELA), 순차적 수평결정화 방법(SLS)등으로 구분된다. 엑시머 레이저 어닐링 방법(ELA)은 레이저에 의해 실리콘을 완전용융 근접 영역까지 가열하여 결정화하는 방법으로 큰 그레인 바운더리(grain boundary)를 가지는 폴리실리콘을 얻을 수 있다. 또한 상기 순차적 수평결정화 방법은 결정화 대상인 실리콘층을 슬릿을 통해 노광하고, 그 노광되는 실리콘층을 완전용융시킨 후 결정화하는 방법으로 측면 방향으로 수평하게 성장된 대형의 결정질 실리콘을 얻을 수 있다.The liquid crystal display using polysilicon as an active layer is classified into an excimer laser annealing method (ELA) and a sequential horizontal crystallization method (SLS) according to the crystallization method. The excimer laser annealing method (ELA) can obtain polysilicon having a large grain boundary by crystallizing the silicon by heating it to the near-melt region by laser. In the sequential horizontal crystallization method, a large-scale crystalline silicon grown horizontally in the lateral direction may be obtained by exposing a silicon layer to be crystallized through a slit, completely melting the exposed silicon layer and then crystallizing it.

그런데, 상기 결정화 방법들은 결정질과 결정질이 만나는 그레인 경계에서 결정이 위로 치솟아 요철을 이루는 데, 상기 요철을 형성하는 그레인 경계는 평면상에서 격자무늬를 형성한다.However, in the crystallization methods, crystals soar upward at grain boundaries where crystalline and crystalline meet, and the grain boundaries forming the irregularities form a lattice pattern on a plane.

도 2a은 SLS결정화 방법에 의해 결정화된 폴리실리콘의 평면도를 도시한 것이며 도 2b는 상기 도 2a의 측면도를 도시한 것이다.
도 2a 및 2b에서 그레인 바운더리 사이에 요철 형상의 경계부가 형성된 것을 볼 수 있다. 상기 그레인 바운더리의 요철 잔상은 박막트랜지스터의 활성층 뿐 아니라 어레이 기판 전체에 형성되어 격자 무늬를 형성한다. 또한 액정표시패널이 형성되는 기판은 대형이기 때문에 한번의 레이저 조사만으로는 이루어질 수 없어 하나의 기판에 여러번의 레이저 샷을 조사하여야 하는데, 상기 레이저 샷에 의해 샷 자국이 기판상에 남게 된다.
FIG. 2A shows a plan view of polysilicon crystallized by the SLS crystallization method, and FIG. 2B shows a side view of FIG. 2A.
2A and 2B, it can be seen that a concave-convex boundary is formed between the grain boundaries. The uneven afterimage of the grain boundary is formed not only in the active layer of the thin film transistor but also in the entire array substrate to form a lattice pattern. In addition, since the substrate on which the liquid crystal display panel is formed is large, it cannot be achieved by only one laser irradiation. Therefore, several laser shots must be irradiated to one substrate, and shot marks remain on the substrate by the laser shot.

결과적으로 박막트랜지터가 형성되는 어레이기판은 게이트라인 및 데이터라인의 교차에 의해 형성되는 격자무늬, 레이저 샷에 의해 형성되는 샷자국의 격자무늬 및 결정화 과정에서 발생하는 그레인 바운더리에 의한 격자무늬등 적어도 3개의 반복 패턴이 발생한다.As a result, the array substrate on which the thin film transistor is formed has at least a lattice pattern formed by the intersection of the gate line and the data line, a lattice pattern formed by the laser shot, and a lattice pattern formed by the grain boundary generated in the crystallization process. Three repeating patterns occur.

그런데 상기 반복패턴은 액정표시장치가 영상을 표시할 때 입사되는 빛의 간섭 및 회절 현상의 슬릿으로 작용하여 화질에 부정적인 모아레(moire) 무늬를 형성하는 문제를 발생시킨다.However, the repetitive pattern causes a problem of forming a negative moire pattern in image quality by acting as a slit of interference and diffraction of incident light when the LCD displays an image.

도 3은 유기 EL영상표시장치의 표면에 나타나는 모아레 무늬를 보여주고 있다.3 shows moiré patterns appearing on the surface of an organic EL image display device.

모아레(moire)는 규칙적으로 분포하는 점 또는 선을 포갰을 때 발생하는 무늬를 지칭하는 것으로, 예를 들어 삼색판 또는 사색판 인쇄등에서 각 판이 각도가 정확히 맞지않으면 각도에 따라 얼룩이 지는 현상이 나타난다. 이를 모아레 현상이라 하는데, 이와 같은 모아레 현상이 화면에 나타나면 화질을 저하시키는 문제가 있다.Moire refers to a pattern generated when a point or line is regularly distributed. For example, in tricolor or four-color printing, when each plate does not have the correct angle, staining occurs. This is called a moiré phenomenon, and when such a moiré phenomenon appears on the screen, there is a problem of degrading image quality.

이하 상기 모아레 현상에 대해서 좀더 상세히 살펴본다. 모아레에 관해 알아 보기 전에 모아레 현상을 이해하기 위해서는 음파의 맥놀이 현상에 대한 이해가 선행될 필요가 있다.Hereinafter, the moiré phenomenon will be described in more detail. Before we get to know Moiré, in order to understand the moiré phenomena, we need to first understand the beat phenomena of sound waves.

맥놀이 현상이란 주파수가 비슷한 두 개의 파동이 서로 영향을 미쳐 두 주파수의 차이에 따라 주파수 폭이 일정한 주기로 변하는 것을 말한다. 서로 비슷한 주파수를 가진 파동들은 상대방 주파수에 상쇄와 보강을 일으켜 일정한 주기를 형성하게 된다. 바로 이 주기에 의해 파동이 커지거나 소멸하게 된다.The beat phenomenon is that two waves of similar frequency affect each other, and the frequency width changes in a constant cycle according to the difference between the two frequencies. Waves with similar frequencies cancel and reinforce each other's frequencies to form a constant period. It is this cycle that causes the wave to grow or disappear.

모아레 현상은 맥놀이 현상이 시각적으로 발생하는 것이라 볼 수 있는데, 물체가 일정한 간격을 가지면 그 물체 사이에 간섭무늬가 발생한다. 그러므로 액정표시패널에서는 격자를 형성하는 게이트라인, 데이터라인, 그레인 바운더리 등이 빛의 간섭 및 회절의 슬릿을 작용하여 화면에 모아레 무늬를 형성한다. 상기 모아레 무늬는 무지개 모양의 격자나 빗살 무늬의 격자를 형성하는 수가 있다.The moiré phenomenon can be considered that the beat phenomenon occurs visually. If the objects have a certain distance, interference patterns are generated between them. Therefore, in a liquid crystal display panel, a gate line, a data line, a grain boundary, and the like that form a lattice form a moire pattern on a screen by acting as a slit for interference and diffraction of light. The moiré pattern may form a rainbow lattice or a comb-toothed lattice.

상기 모아레 무늬는 액정표시장치등 영상표시장치의 해결과제인데, 특히 유기 EL을 발광소자로 사용하는 유기 EL영상표시장치에서 크게 문제된다.The moire pattern is a problem of an image display device such as a liquid crystal display device, and is particularly problematic in an organic EL image display device using an organic EL as a light emitting element.

유기 EL을 발광소자로 사용하는 영상표시장치는 서로 평행하게 배열되는 복수의 게이트라인 및 상기 게이트라인과 수직 교차하는 복수의 데이트라인을 구비하고 상기 게이트라인 및 데이터라인의 교차에 의해 단위화소가 정의되며, 상기 각 단위화소마다 스위칭 소자로서 박막트랜지스터를 구비하는 점에서는 액정표시장치와 유사한다. An image display apparatus using an organic EL as a light emitting device includes a plurality of gate lines arranged in parallel with each other and a plurality of data lines perpendicular to the gate lines, and unit pixels are defined by the intersection of the gate lines and the data lines. Each of the unit pixels is similar to a liquid crystal display in that a thin film transistor is provided as a switching element.

그러나 유기 EL 영상표시장치는 자체적으로 발광하는 유기 EL을 광원으로 사용하므로 액정표시장치의 광원인 백라이트 어셈블리가 필요없고, 전압의 조절에 의 해 유기 EL의 발광량을 조절하여 색상을 표현하므로 액정표시장치에 사용되는 액정층이 불필요하며, 유기 EL 자체로 적,녹,청색의 색상을 가지므로 천연색 표현을 위한 액정표시장치의 컬러필터층이 불필요하다는 점에서 차이가 있다.However, since the organic EL image display device uses an organic EL that emits light as a light source, it does not need a backlight assembly, which is a light source of the liquid crystal display device, and expresses color by controlling the amount of light emitted from the organic EL by controlling voltage. There is a difference in that the liquid crystal layer used in the present invention is unnecessary, and the organic EL itself has red, green, and blue colors, so that the color filter layer of the liquid crystal display device for expressing natural colors is unnecessary.

상기 유기 EL영상표시장치 및 액정표시장치 모두에서 상기 모아레 문제가 발생하지만 유기 EL은 액정표시장치에 사용되는 편광판이 없으므로 모아레 현상이 더욱 두드러지게 나타난다.Although the moire problem occurs in both the organic EL image display device and the liquid crystal display device, the moire phenomenon is more prominent since the organic EL has no polarizing plate used in the liquid crystal display device.

이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명은 액정표시장치 및 유기 EL 영상표시장치의 화면에 나타나는 모아레 현상을 개선할 수 있는 모아레 현상을 제거하는 결정화 방법 및 이를 이용한 영상표시장치를 제공함에 그 목적이 있다. 특히, 본 발명은 스위칭소자의 활성층으로 SLS결정화 방법 또는 ELA결정화 방법에 의해 결정화된 폴리실리콘을 사용하는 유기 EL 영상표시장치에서 발생하는 모아레 현상을 제거할 수 있는 모아레 현상을 제거하는 결정화 방법 및 이를 이용한 영상표시장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems of the prior art, the present invention is a crystallization method for removing the moiré phenomenon that can improve the moiré phenomenon appearing on the screen of the liquid crystal display and the organic EL image display device and the same Its purpose is to provide a video display device. In particular, the present invention provides a crystallization method for removing the moiré phenomenon that can remove the moiré phenomenon occurring in the organic EL image display device using polysilicon crystallized by the SLS crystallization method or ELA crystallization method as the active layer of the switching element and the same Its purpose is to provide a video display device.

상기 목적을 달성하기 위해 본 발명의 영상표시장치의 제조방법은 기판상에 복수의 게이트라인을 형성하는 단계; 상기 게이트라인과 수직교차하는 복수의 데이터라인을 형성하는 단계; 상기 게이트라인 및 데이터라인의 교차에 의해 정의되는 복수의 단위화소가 이루는 격자무늬와 광의 스캐닝방향이 소정의 각도를 이루도록 하고 상기 기판상에 형성된 비정질실리콘층을 결정화하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing an image display device includes: forming a plurality of gate lines on a substrate; Forming a plurality of data lines perpendicular to the gate lines; And crystallizing the amorphous silicon layer formed on the substrate so that the lattice pattern formed by the plurality of unit pixels defined by the intersection of the gate line and the data line and the scanning direction of light form a predetermined angle. .

또한 본 발명의 영상표시장치 제조방법은 기판상에 게이트라인을 형성하는 단계; 상기 게이트라인상에 게이트절연층을 형성하는 단계; 상기 게이트절연층상에 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층의 결정화를 위해 조사하는 광의 스케닝 방향과 상기 게이트라인의 형성방향이 소정의 각도를 이루도록 하고 상기 비정질실리콘층을 결정화하는 단계; 상기 결정화된 실리콘층을 패턴닝하여 액티브층을 형성하는 단계; 상기 액티브층상에 소스 및 드레인 전극을 형성하는 단계 및 상기 드레인전극과 연결되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the image display device manufacturing method of the present invention comprises the steps of forming a gate line on the substrate; Forming a gate insulating layer on the gate line; Forming an amorphous silicon layer on the gate insulating layer; Crystallizing the amorphous silicon layer so that the scanning direction of the irradiated light and the forming direction of the gate line form a predetermined angle for crystallization of the amorphous silicon layer; Patterning the crystallized silicon layer to form an active layer; And forming a source electrode and a drain electrode on the active layer, and forming a pixel electrode connected to the drain electrode.

또한 본 발명의 영상표시장치는 기판상에 형성되는 복수의 게이트라인 및 상기 게이트라인과 수직교차하는 복수의 데이터라인에 의해 형성되는 제 1 격자무늬; 상기 제 1 격자무늬와 소정의 각도를 이루며 상기 기판상에 형성되는 폴리실리콘의 그레인바운더리가 형성하는 제 2 격자무늬; 상기 기판상에 형성되는 실리콘층에 조사되는 광이 발생시키는 샷 마크가 형성하는 제 3 격자무늬를 포함하는 것을 특징으로 한다.In addition, the image display device of the present invention comprises: a first lattice pattern formed by a plurality of gate lines formed on a substrate and a plurality of data lines perpendicular to the gate lines; A second lattice pattern formed by grain boundaries of polysilicon formed on the substrate at a predetermined angle with the first lattice pattern; And a third lattice pattern formed by a shot mark generated by light irradiated onto the silicon layer formed on the substrate.

모아레는 빛이 격자무늬에 의해 간섭 및 회절되면서 일어나는데, 도 4를 참조하여 격자와 모아레 무늬와의 관계를 살펴본다.Moire occurs when light is interfered and diffracted by the lattice pattern. Referring to FIG. 4, the relationship between the lattice and the moire pattern will be described.

도 4은 평행한 제 1 선형패턴(401)과, 상기 제 1 선형패턴(401)과 소정의 각(2α)을 가지는 제 2 선형패턴(402)과, 상기 제 1 선형패턴(401) 및 제 2 선형패턴(402)에 의해 발생하는 모아레 무늬(403)을 도시하고 있다.4 illustrates a parallel first linear pattern 401, a second linear pattern 402 having a predetermined angle 2α, and a first linear pattern 401 and a first linear pattern 401. The moire fringe 403 generated by the two linear patterns 402 is shown.

상기 제 1 선형패턴(401)은 d1의 간격을 가지며 서로 평행하게 배열되며, 상기 제 2 선형패턴(402)은 d2의 간격을 가지며 서로 평행하게 배열되어 있다.The first linear patterns 401 are arranged parallel to each other with a spacing of d1, and the second linear patterns 402 are arranged parallel to each other with a spacing of d2.

상기 제 1 선형패턴(401) 및 제 2 선형패턴(402)에 의해 d0의 간격을 가지는 선형의 모아레 무늬(403)가 발생한다.The linear moiré pattern 403 having an interval of d 0 is generated by the first linear pattern 401 and the second linear pattern 402.

상기 제 1 선형패턴(401), 제 2 선형패턴(402) 및 모아레 무늬(403)사이의 관계를 수식으로 나타내면 다음과 같다.The relation between the first linear pattern 401, the second linear pattern 402, and the moire fringe 403 is represented as follows.

(1 식) AB= d1/sin(θ-α)=d2/sin(θ+α)AB = d 1 / sin (θ-α) = d 2 / sin (θ + α)

(2 식) CD= d1/sin2α= d0/sin(θ+α)CD = d 1 / sin 2α = d 0 / sin (θ + α)

(3 식) d0= d1d2/(d1 2+d2 2-2d 1d2cos2α)1/2 (Formula 3) d 0 = d 1 d 2 / (d 1 2 + d 2 2 -2d 1 d 2 cos2α) 1/2

(4 식) θ= tan-1(tanα(d1+d2/d2-d1))(4 expressions) θ = tan -1 (tanα (d 1 + d 2 / d 2 -d 1 ))

제 3식에서 보는 바와 같이,상기 모아레 무늬의 간격 d0는 제 1선형패턴(401)과 제 2 선형패턴(402)이 이루는 사이각 2α및 d1 및 d2와 일정한 관계를 가지는 것을 볼 수 있다. 즉, d1,d2 값이 고정될 때, 제 1 선형패턴(401)과 제 2 선형패턴(402)이 이루는 각 2α가 크지면 모아레 무늬의 간격이 좁아지게 된다.As shown in Equation 3, it can be seen that the spacing d 0 of the moire fringe has a constant relationship with the angles 2α and d 1 and d 2 between the first linear pattern 401 and the second linear pattern 402. . That is, when the values of d 1 and d 2 are fixed, the interval between the moiré patterns becomes narrow when the angle 2α formed by the first linear pattern 401 and the second linear pattern 402 becomes large.

사람의 육안은 분해능에 한계가 있으므로, 모아레 무늬 간격이 눈의 분해능 이하이면 모아레 무늬를 관측할 수 없을 수 있다.Since the human eye has a limited resolution, the moiré pattern may not be observed if the moiré pattern interval is less than the resolution of the eye.

상기 결과를 게이트라인 및 데이터라인을 구비하는 영상표시장치에 대비해 보면, 상기 제 1 선형패턴은 게이트라인 및 데이터라인이 만드는 격자무늬에 대응될 수 있고, 제 2 격자무늬는 결정화과정에서 발생하는 레이저 샷 마크 또는 결정 화 결과 발생하는 그레인 바운더리의 격자무늬일 수 있다.In contrast to the result of the image display device having a gate line and a data line, the first linear pattern may correspond to a lattice pattern formed by the gate line and the data line, and the second lattice pattern is a laser generated during the crystallization process. It may be a grid of grain boundaries resulting from shot marks or crystallization.

다음 실험을 통해 소정의 각도를 이루는 선형패턴과 모아레 무늬와의 관계를 살펴본다.Through the following experiments, we will examine the relationship between the linear pattern and the moire pattern forming a predetermined angle.

도 5는 서로 겹쳐진 두개의 영상표시패널을 도시하고 있다. 상기 영상표시패널은 액정표시패널일 수 있고, 유기 EL영상표시패널일 수도 있다. 본 실험은 유기 EL영상표시패널을 대상으로 실험한 것이다. 5 illustrates two image display panels overlapping each other. The image display panel may be a liquid crystal display panel or an organic EL image display panel. This experiment was conducted on the organic EL image display panel.

도 5에 도시된 바와 같이, 상기 두개의 영상표시패널을 겹치므로서 각 영상표시패널에 형성된 격자무늬, 즉 게이트라인 및 데이터라인이 형성하는 격자패턴은 서로 소정의 각도를 이룬다.As illustrated in FIG. 5, the lattice patterns formed on each image display panel, that is, the lattice patterns formed by the gate lines and the data lines, form a predetermined angle with each other by overlapping the two image display panels.

이렇게 각 영상표시패널에 형성된 격자패턴이 서로 소정의 각도를 이루도록 겹치고 그 중 어느하나의 영상표시패널을 다른 영상표시패널의 표면에서 회전시키면서 발생하는 모아레 무늬의 간격을 측정하였다. 즉, 도 5의 제 1 패널(501)과 제 2 패널(502)가 서로 소정의 각도를 이루며 겹쳐 있다.Thus, the grid patterns formed on the image display panels overlap each other to form a predetermined angle, and the gap between the moire patterns generated while rotating one of the image display panels on the surface of the other image display panel was measured. That is, the first panel 501 and the second panel 502 of FIG. 5 overlap each other at a predetermined angle.

도 6은 모아레 무늬 간격과 격자 패턴이 이루는 각과의 관계를 나타낸다.6 shows the relationship between the moire fringe spacing and the angle formed by the lattice pattern.

도 6의 x축은 상기 제 1 패널(501)과 제 2 패널(502)이 서로 이루는 각 2α를 나타내며, 좌측 y축은 제 2 선형패턴(402)와 모아레 무늬(403)가 이루는 각, 즉 모아레 무늬의 생성각 θ+α를 나타내며, 우측 y축은 모아레 무늬 간의 간격(d0)를 나타낸다.The x axis of FIG. 6 represents an angle 2α formed by the first panel 501 and the second panel 502, and the left y axis represents an angle formed by the second linear pattern 402 and the moire pattern 403, that is, the moire pattern. The generation angle of θ + α is shown, and the right y-axis shows the interval d 0 between moire fringes.

도 6의 그래프에 도시 된 바와 같이, 두 선형패턴의 사이각의 변화에 따라 모아레 무늬의 간격이 변하는 것을 볼 수 있다.As shown in the graph of Figure 6, it can be seen that the spacing of the moire pattern changes with the change of the angle between the two linear patterns.

도 6에 도시된 바와 같이, 모아레 무늬는 교차하는 두 선형패턴이 이루는 각에 따라 육안으로는 구분할 수 없는 영역, 즉 도 6의 A,B영역이 나타난다.As shown in FIG. 6, in the moire fringe, an area indistinguishable with the naked eye according to an angle formed by two intersecting linear patterns, that is, areas A and B of FIG. 6 appear.

다시말해 모아레 무늬의 간격은 두 격자 사이의 각도에 의해 변하고 소정 각도에서는 육안으로는 모아레를 구분할 수 없는 미세한 모아레를 형성할 수 있다. 상기 결과로 부터 서로 교차하는 격자가 소정의 각도를 이루면 모아레 무늬를 개선할 수 있음을 알 수 있다. In other words, the spacing of the moire fringes is changed by the angle between the two grids, and at a predetermined angle, the moiré can be formed with a fine moiré which cannot be distinguished by the naked eye. From the above results, it can be seen that the moire fringe can be improved when the lattice crossing each other has a predetermined angle.

본 발명은 상기 결과에 착안하여 액티브층으로 결정질의 실리콘을 사용하는 영상표시장치에서 결정화에 의해 형성되는 그레인 바운더리가 형성하는 격자 또는 결정화를 위해 사용되는 레이저 샷이 형성하는 격자와 게이트라인 및 데이터라인이 형성하는 격자가 소정을 각도를 이루도록 결정화를 진행하여 모아레 발생을 방지하고자 한다.In view of the above results, the present invention relates to a lattice, a gate line, and a data line formed by a lattice formed by a grain boundary formed by crystallization or a laser shot used for crystallization in an image display device using crystalline silicon as an active layer. Crystallization is performed so that the lattice to form a predetermined angle to prevent moiré generation.

이하 도 7을 참조하여 본 발명의 결정화 방법에 관하여 설명한다.Hereinafter, the crystallization method of the present invention will be described with reference to FIG. 7.

본 발명의 결정화 방법은 기판(701)과 레이저 샷 방향이 소정의 각도를 이루도록 레이저 샷을 진행하는 것을 주요 내용으로 한다.In the crystallization method of the present invention, the laser shot is performed such that the direction of the laser shot and the substrate 701 is at a predetermined angle.

도7의 결정화 방법은 결정화 후, 상대적으로 큰 결정질을 얻을 수 있는 SLS결정화 방법을 채용하는 것을 예로 든다.As an example of the crystallization method of FIG. 7, the crystallization method employs an SLS crystallization method capable of obtaining a relatively large crystal quality.

SLS결정화 방법은 레이저 샷 방향과 결정화 방향이 일치하는 경향을 나타내며, 결정이 만나 형성하는 요철형상의 그레인 바운더리는 레이저 샷 방향과 수직하도록 형성된다. In the SLS crystallization method, the laser shot direction and the crystallization direction tend to coincide, and the uneven grain boundary formed by the crystal meets and is formed to be perpendicular to the laser shot direction.

도 7을 참조하여 모아레 무늬 발생을 감소시키는 결정화 방법을 설명하면, 결정화의 대상이 되는 기판(701)과 결정화를 위해 조사되는 레이저 샷의 방향은 평행하지 않고 소정의 각도를 이루며 레이저 샷을 실시하여 결정화를 형성한다. 즉 결정화방향과 단위화소 패턴이 서로 어긋나게 형성한다. 도 7은 기판(701)과 레이저 샷 방향이 이루는 각도를 2α로 나타낸다.Referring to FIG. 7, a crystallization method for reducing moiré pattern generation is performed. The laser shot is formed at a predetermined angle without parallel to the direction of the substrate 701 to be crystallized and the laser shot irradiated for crystallization. To form crystallization. That is, the crystallization direction and the unit pixel pattern are formed to be shifted from each other. 7 shows the angle formed by the substrate 701 and the laser shot direction as 2α.

그리고 도 7의 702는 한번의 레이저 샷에 의해 결정화되는 면적, 즉, 단위 레이저 샷영역(702)를 나타낸다. 또한 상기 기판(701)에 나타나는 격자무늬는 게이트라인 및 데이터라인의 교차에 의해 형성되는 단위화소(703)를 나타낸다. 704는 SLS결정화에 의해 나타나는 그레인 바운더리의 모습을 나타낸다.In addition, 702 of FIG. 7 shows the area crystallized by one laser shot, that is, the unit laser shot region 702. Also, the lattice pattern appearing on the substrate 701 represents the unit pixel 703 formed by the intersection of the gate line and the data line. 704 shows the grain boundary exhibited by SLS crystallization.

기판(701)상에 비정질실리콘층을 PECVD방법등에 의해 증착한 후, 엑시머레이저발생기등의 레이저 발생장치를 이용하여 상기 비정질실리콘층에 레이저를 조사한다. 한번의 레이저 샷에 의해 조사되는 영역은 단위 레이저샷 영역(702)으로, 레이저발생기 또는 기판(701)을 일정한 방향으로 이동하면서 기판전체를 결정화시킨다.After depositing an amorphous silicon layer on the substrate 701 by a PECVD method or the like, the amorphous silicon layer is irradiated with a laser using a laser generator such as an excimer laser generator. The area irradiated by one laser shot is the unit laser shot area 702, which crystallizes the entire substrate while moving the laser generator or the substrate 701 in a predetermined direction.

도 7에서는 왼쪽에서 오른쪽으로 기판이 스캐닝되도록 한 것을 도시하고 있다. 스캔방향으로 결정화가 이루어진 후, 스탭 방향으로 기판 또는 레이저발생기를 이동시켜 다시 레이저 샷에 의한 결정화를 진행한다.In FIG. 7, the substrate is scanned from left to right. After crystallization is performed in the scan direction, the substrate or the laser generator is moved in the step direction to perform crystallization by laser shot again.

이와 같이 결정화를 진행하면, 기판상에는 레이저 샷에 의한 샷 패턴이 발생하고 그 세부적으로는 결정질내의 그레인 바운더리에 의한 격자패턴이 더 형성된다. 상기 그레인 바운더리에 의한 격자패턴은 수평결정화가 그레인이 만나서 형성하는 요철부의 패턴에 의해 형성되는 경우가 많다.When the crystallization proceeds in this way, a shot pattern by a laser shot is generated on the substrate, and in detail, a lattice pattern by grain boundaries in crystalline is further formed. In the grid pattern formed by the grain boundary, the horizontal crystallization is often formed by the pattern of the uneven portion formed by the meeting of the grains.

그러므로 도 7에 도시 된 바와 같이, 본 발명의 결정화 방법에 의해 기판(701)에는 게이트라인 및 데이터라인에 의해 형성되는 제 1 격자무늬 패턴과, 결정화를 위한 레이저 샷의 마크에 의해 형성되는 제 2 격자무늬 패턴과, 결정화 결과 나타나는 그레인 바운더리가 만드는 제 3 격자무늬 패턴의 적어도 3가지 격자무늬 패턴을 가진다.Therefore, as shown in FIG. 7, according to the crystallization method of the present invention, the substrate 701 has a first lattice pattern formed by a gate line and a data line, and a second formed by a mark of a laser shot for crystallization. At least three plaid patterns of the plaid pattern and the third plaid pattern produced by the grain boundary resulting from the crystallization.

그리고 상기 제 1격자무늬 패턴과 제 2, 및 제 3 격자무늬 패턴은 서로 소정의 각도를 이루고 있다.The first grid pattern pattern, the second grid pattern, and the third grid pattern pattern form a predetermined angle with each other.

그러므로 상기 격자들은 모아레 발생의 격자로 작용하고 소정의 각에서는 모아레 무늬간격이 육안의 분해능 이하가 되어 모아레 무늬가 나타나지 않는다.Therefore, the gratings act as a grating for moiré generation, and at a predetermined angle, the moiré pattern spacing becomes less than the visual resolution so that the moiré pattern does not appear.

이하 도 8a~8i을 참조하여 본 발명의 결정화 방법을 적용하고 유기 EL을 발광소자로 사용하는 어레이 기판을 형성하는 방법에 관하여 살펴본다.Hereinafter, a method of applying the crystallization method of the present invention and forming an array substrate using an organic EL as a light emitting device will be described with reference to FIGS. 8A to 8I.

도 8a에 도시한 바와 같이, 투명한 기판(810)위에 버퍼층(811)을 형성하고 그 위에 비정질실리콘층을 형성한다. 이후 상기 비정질실리콘층을 레이저결정화 방법에 의해 결정화를 진행한다. 상기 결정화 방법은 SLS결정화 방법 또는 ELA결정화 방법일 수 있다.As shown in FIG. 8A, a buffer layer 811 is formed on a transparent substrate 810, and an amorphous silicon layer is formed thereon. Thereafter, the amorphous silicon layer is crystallized by a laser crystallization method. The crystallization method may be an SLS crystallization method or an ELA crystallization method.

본 실시 예는 결정화 방법으로 SLS결정화방법을 채택한다.This embodiment adopts the SLS crystallization method as the crystallization method.

상기 비정질실리콘층을 결정화하여 다결정의 실리콘층을 형성하면, 다결정질은 일정한 방향을 그레인바운더리 패턴이 발생하고 도 7을 참조하여 살핀 바와 같이, 그레인 바운더리가 만나는 지점에서 요철형의 패턴을 형성한다. 상기 요철형의 패턴의 평면도를 볼때, 기판상에서 일정한 격자 패턴을 형성한다.When the amorphous silicon layer is crystallized to form a polycrystalline silicon layer, the polycrystalline forms a grain boundary pattern in a predetermined direction and forms a concave-convex pattern at the point where the grain boundary meets as shown in FIG. 7. In view of the plan view of the concave-convex pattern, a certain lattice pattern is formed on the substrate.

이어서, 상기 다결정 실리콘을 제 1 마스크를 적용하고 패턴닝하여 아일랜드 형의 액티브층(812,813)을 형성한다.Subsequently, the polycrystalline silicon is applied and patterned to form island type active layers 812 and 813.

이어서, 도 8b에 도시된 바와 같이, 상기 액티브층(812,813)상부에 실리콘상화막과 같은 절연층을 층착하고 그 위에 금속과 같은 도전물질을 증착한 후, 제 2 마스크를 이용하여 패턴닝함으로써 게이트 절연층(814) 및 게이트전극(815)을 형성한다. 이때 상기 게이트전극의 형성시 게이트라인이 동시에 형성되는데, 상기 게이트라인의 형성방향과 상기 요철형의 패턴이 이루는 격자가 소정의 각도를 형성하도록 게이트라인을 형성한다.Subsequently, as shown in FIG. 8B, an insulating layer such as a silicon oxide film is deposited on the active layers 812 and 813 and a conductive material such as a metal is deposited thereon, followed by patterning using a second mask. The insulating layer 814 and the gate electrode 815 are formed. At this time, the gate line is simultaneously formed when the gate electrode is formed. The gate line is formed such that the lattice formed between the gate line formation direction and the uneven pattern forms a predetermined angle.

이어서, 상기 게이트전극(815)을 마스크로 적용하고 상기 액티브층(812,813)에 불순물 이온을 주입하여 소스와 드레인 영역(812a,812b) 및 커패시터 전극(813a)을 형성한다. 상기 소스 및 드레인 영역(812a,812b)은 액티브층의 양측에 형성된다.Subsequently, the gate electrode 815 is applied as a mask and impurity ions are implanted into the active layers 812 and 813 to form source and drain regions 812a and 812b and a capacitor electrode 813a. The source and drain regions 812a and 812b are formed at both sides of the active layer.

이어서 도 8c에 도시된 바와 같이, 게이트 전극(815)위에 제 1층간절연층(816)을 형성하고, 그 위에 금속과 같은 도전물질을 증착한 후, 제 3 마스크를 적용하고 패턴닝하여 커패시터 전극(813a)상부에 스토리지라인(817)을 형성한다. 상기 스토리지라인(817)은 상기 커패시터전극(813a)과 더불어 스토리지 커패시터를 형성한다.Subsequently, as shown in FIG. 8C, a first interlayer insulating layer 816 is formed on the gate electrode 815, a conductive material such as a metal is deposited thereon, and then a third mask is applied and patterned to form a capacitor electrode. A storage line 817 is formed on the upper portion 813a. The storage line 817 together with the capacitor electrode 813a forms a storage capacitor.

이어서, 도 8d에 도시된 바와 같이, 스토리지라인(817)상부에 제 2 층간절연층(818)을 형성하고 제 4 마스크를 적용하여 패턴닝함으로써 제 1~3 콘택홀(818a,818b,818c)을 형성한다. 상기 제 1 콘택홀(818a)은 드레인 영역(812b) 을 노출시키고, 제 2 콘택홀(818b)은 소스 영역(812c)을 노출시키며, 제 3 콘택홀(818c)는 상기 스토리지라인(817)을 노출시킨다.Subsequently, as shown in FIG. 8D, the second interlayer insulating layer 818 is formed on the storage line 817 and patterned by applying a fourth mask to the first to third contact holes 818a, 818b, and 818c. To form. The first contact hole 818a exposes the drain region 812b, the second contact hole 818b exposes the source region 812c, and the third contact hole 818c exposes the storage line 817. Expose

다음, 도 8e에 도시된 바와 같이, 상기 제 2 층간절연층(818)상부에 금속과 같은 도전물질을 증착하고 제 5 마스크로 패턴닝하여, 드레인 전극(819b)을 형성한다. 드레인 전극(819a)은 제 1 콘택홀(818a)을 통해 드레인 영역(812b)과 연결되고 소스 전극(819b)은 제 2 및 제3 콘택홀(818b,818c)을 통해 소스 영역(812c)및 스토리지 라인(817)과 각각 연결된다.Next, as shown in FIG. 8E, a conductive material such as a metal is deposited on the second interlayer insulating layer 818 and patterned with a fifth mask to form a drain electrode 819b. The drain electrode 819a is connected to the drain region 812b through the first contact hole 818a, and the source electrode 819b is connected to the source region 812c and the storage through the second and third contact holes 818b and 818c. Connected to lines 817, respectively.

다음, 도 8f에 도시된 바와 같이, 드레인전극(819a)과 소스 전극(819c)상부에 제 1 보호층(820)을 형성하고, 이를 제 6마스크로 패턴닝하여 드레인 전극(819a)을 노출시키는 제 4 콘택홀(820a)을 형성한다.Next, as shown in FIG. 8F, a first passivation layer 820 is formed on the drain electrode 819a and the source electrode 819c and patterned with a sixth mask to expose the drain electrode 819a. The fourth contact hole 820a is formed.

이어서, 도 8g에 도시된 바와 같이, 투명도전물질을 층착하고 제 7 마스크를 적용하여 패턴닝하므로써, 제 4 콘택홀(820a)을 통해 드레인 전극(819a)과 연결되는 아노드(anode) 전극(821)을 형성한다.Subsequently, as illustrated in FIG. 8G, an anode electrode (not shown) connected to the drain electrode 819a through the fourth contact hole 820a is formed by depositing a transparent conductive material and patterning the seventh mask. 821).

다음, 도 8h에 도시된 바와 같이, 아노드 전극(821)상부에 제 2 보호층(822)으 형성하고 제 8 마스크를 적용하고 패턴닝하여 아노드 전극(821)을 노출시키는 뱅크(822a)를 형성한다.Next, as shown in FIG. 8H, a bank 822a exposing the anode electrode 821 by forming a second passivation layer 822 on the anode electrode 821, applying an eighth mask, and patterning the pattern to expose the anode electrode 821. To form.

이어서, 도 8i에 도시된 바와 같이, 제 2 보호층(822)의 뱅크(822a)상부에 유기발광층(823)을 형성하고, 그 위에 금속과 같은 불투명 도전물질을 증착하여 캐소드(cathode)전극(824)을 형성한다.Subsequently, as shown in FIG. 8I, an organic light emitting layer 823 is formed on the bank 822a of the second protective layer 822, and an opaque conductive material such as metal is deposited thereon to form a cathode electrode ( 824).

상기와 같은 방법은 유기EL영상표시장치 제조공정의 일례를 나타낸 것인데, 상기 방법에 의해 게이트라인 및 데이터라인이 형성하는 격자패턴과 결정화시 발생하는 그레인바운더리가 형성하는 격자패턴이 서로 소정의 각도를 이루게 됨으로 빛의 간섭 및 회절에 의해 발생하는 모아레 현상을 줄일 수 있다.The above method shows an example of a manufacturing process of the organic EL image display device, wherein the lattice pattern formed by the gate line and the data line and the lattice pattern formed by the grain boundary generated during crystallization have a predetermined angle. This can reduce moiré phenomena caused by light interference and diffraction.

상기 실시 예에서 결정화 방법으로 SLS결정화를 사용하였으나, 본 발명은 일정한 격자 패턴을 형성하는 ELA결정화 방법에 의해서도 이루어 질 수 있다. 뿐만아니라 상기 실시 예에서 유기 EL영상표시장치에서 발생하는 모아레를 줄이는 결정화방법을 소개했으나 본 발명은 액정표시장치에서도 적용될 수 있다.Although the SLS crystallization is used as the crystallization method in the above embodiment, the present invention may also be achieved by the ELA crystallization method to form a certain lattice pattern. Furthermore, in the above embodiment, a crystallization method for reducing moiré generated in the organic EL image display device is introduced, but the present invention can be applied to a liquid crystal display device.

상기에서 설명한 바와 같이, 본 발명은 유기 EL영상표시장치 및 액정표시장치 등의 결정화에 의해 그레인 바운더리 패턴이 발생하는 영상표시장치에서 그레인 바운더리가 형성하는 격자패턴과 기판상에 형성되는 게이트라인 및 데이터라인이 형성하게 되는 격자패턴이 소정을 각도를 이루도록 형성함으로써 모아레 무늬 발생을 방지한다. 상기 모아레 무늬는 화질을 저하시키는데, 본 발명은 별도의 공정 없이 단지 결정화 방향을 조절함으로써 모아레 무늬를 제거하고 화질을 향상시킬 수 있다.As described above, the present invention relates to a lattice pattern formed by a grain boundary and a gate line and data formed on a substrate in an image display apparatus in which a grain boundary pattern is generated by crystallization of an organic EL image display device and a liquid crystal display device. The grid pattern formed by the lines is formed to form a predetermined angle to prevent the generation of moire fringes. The moire fringes deteriorate the image quality, and the present invention can remove the moire fringes and improve the image quality only by adjusting the crystallization direction without a separate process.

Claims (21)

기판상에 복수의 게이트라인을 형성하는 단계;Forming a plurality of gate lines on the substrate; 상기 게이트라인과 수직교차하는 복수의 데이터라인을 형성하는 단계; 및Forming a plurality of data lines perpendicular to the gate lines; And 실리콘층의 결정화를 통해 상기 게이트라인 및 데이터라인의 교차에 의해 정의되는 복수의 단위화소가 이루는 격자무늬와 실리콘층의 결정화에 의해 형성되는 그레인 바운더리가 이루는 격자무늬 또는 레이저 샷마크가 형성하는 격자무늬가 소정의 각도를 이루도록 하는 단계를 포함하여 구성되는 것을 특징으로 하는 실리콘 결정화방법.A lattice pattern formed by a plurality of unit pixels defined by the intersection of the gate line and a data line through crystallization of a silicon layer and a lattice pattern formed by a grain boundary formed by crystallization of a silicon layer or a lattice pattern formed by a laser shot mark. Silicon crystallization method comprising the step of making a predetermined angle. 제 1 항에 있어서, 상기 실리콘층의 결정화 방법은 SLS결정화 방법 또는 ELA결정화 방법중에서 선택되는 것을 특징으로 하는 실리콘 결정화 방법.The silicon crystallization method of claim 1, wherein the crystallization method of the silicon layer is selected from an SLS crystallization method or an ELA crystallization method. 삭제delete 삭제delete 삭제delete 제 1항에 있어서, 상기 그레인 바운더리가 형성하는 격자무늬는 결정화 결과 그레인 바운더리의 충돌부에서 발생하는 요철형 패턴에 의해 형성되는 것을 특징으로 하는 실리콘 결정화 방법.The silicon crystallization method of claim 1, wherein the lattice pattern formed by the grain boundary is formed by a concave-convex pattern generated in the impact portion of the grain boundary as a result of crystallization. 삭제delete 기판상에 비정질실리콘층을 형성하는 단계;Forming an amorphous silicon layer on the substrate; 일정한 방향으로 이동하는 레이저를 상기 기판에 조사하여 상기 비정질실리콘층의 결정화를 통해 형성되는 그레인 바운더리에 의한 격자무늬 또는 레이저 샷마크가 형성하는 격자무늬를 형성하는 단계;Irradiating a laser moving in a predetermined direction to the substrate to form a grid pattern formed by a grain boundary formed by crystallization of the amorphous silicon layer or a grid pattern formed by a laser shot mark; 상기 결정질실리콘층을 패턴닝하여 액티브층을 형성하는 단계;Patterning the crystalline silicon layer to form an active layer; 상기 실리콘결정화에 의해 형성되는 그레인 바운더리에 의한 격자무늬 또는 레이저 샷마크가 형성하는 격자무늬와 소정의 각도를 이루는 게이트라인 및 상기 게이트라인으로부터 분기하는 게이트전극을 상기 기판상에 형성하는 단계;Forming a gate line having a predetermined angle with the grid pattern formed by the grain boundary formed by the silicon crystallization or the grid pattern formed by the laser shot mark, and a gate electrode branching from the gate line on the substrate; 상기 게이트라인상에 층간 절연층을 형성하는 단계;Forming an interlayer insulating layer on the gate line; 상기 액티브층중 소스 및 드레인 영역을 노출시키는 콘택홀을 상기 층간 절연층상에 형성하는 단계; 및Forming a contact hole on the interlayer insulating layer to expose source and drain regions of the active layer; And 상기 콘택홀을 통해 상기 소스 및 드레인 영역과 연결되는 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 영상표시장치 제조방법.And forming source and drain electrodes connected to the source and drain regions through the contact hole. 삭제delete 삭제delete 제 8 항에 있어서, 상기 소스전극이 형성되는 단계에서 상기 게이트라인과 수직교차하는 데이터라인이 더 형성되는 것을 특징으로 하는 영상표시장치 제조방법.The method of claim 8, wherein a data line perpendicular to the gate line is further formed when the source electrode is formed. 제 11항에 있어서, 상기 게이트라인 및 데이터라인은 기판상에 격자패턴을 형성하는 것을 특징으로 하는 영상표시장치 제조방법.The method of claim 11, wherein the gate line and the data line form a grid pattern on a substrate. 제 12항에 있어서, 상기 격자패턴은 레이저 이동방향과 수직하지 않은 소정의 각도를 이루는 것을 특징으로 하는 영상표시장치 제조방법.The method of claim 12, wherein the grating pattern forms a predetermined angle that is not perpendicular to the laser movement direction. 제 8 항에 있어서, 상기 결정화 방법은 SLS결정화 방법 또는 ELA결정화 방법중에서 선택되는 것을 특징으로 하는 영상표시장치 제조방법.The method of claim 8, wherein the crystallization method is selected from an SLS crystallization method or an ELA crystallization method. 삭제delete 제 8항에 있어서, 상기 레이저 샷 마크가 형성하는 격자무늬는 상기 게이트라인 및 상기 게이트라인과 수직 교차하는 데이터라인이 형성하는 격자무늬와 수직이 아닌 소정의 각도를 이루는 것을 특징으로 하는 영상표시장치 제조방법.The image display apparatus of claim 8, wherein the lattice pattern formed by the laser shot mark forms a predetermined angle that is not perpendicular to the lattice pattern formed by the gate line and the data line perpendicular to the gate line. Manufacturing method. 기판상에 형성되는 복수의 게이트라인 및 상기 게이트라인과 수직교차하는 복수의 데이터라인에 의해 형성되는 제 1 격자무늬;A first lattice pattern formed by a plurality of gate lines formed on a substrate and a plurality of data lines perpendicular to the gate lines; 상기 제 1 격자무늬와 소정의 각도를 이루며 상기 기판상에 형성되는 폴리실리콘의 그레인바운더리가 형성하는 제 2 격자무늬; 및A second lattice pattern formed by grain boundaries of polysilicon formed on the substrate at a predetermined angle with the first lattice pattern; And 상기 기판상에 형성되는 실리콘층에 조사되는 광이 발생시키는 레이저 샷 마크가 형성하는 제 3 격자무늬를 포함하는 것을 특징으로 하는 영상표시장치.And a third lattice pattern formed by a laser shot mark generated by light irradiated onto the silicon layer formed on the substrate. 삭제delete 제 17항에 있어서, 상기 제 1 격자무늬와 제 3 격자무늬는 수직이 아닌 소정의 각도를 이루는 것을 특징으로 하는 영상표시장치.18. The image display device of claim 17, wherein the first grid pattern and the third grid pattern form a predetermined angle, not vertical. 제 17항에 있어서, 상기 격자무늬들에 의해 발생하는 모아레 무늬의 간격이 육안의 분해능 이하인 것을 특징으로 하는 영상표시장치.18. The video display device of claim 17, wherein the spacing of the moire fringes generated by the lattice fringes is less than or equal to visual resolution. 제 20항에 있어서, 상기 영상표장치는 광원으로서 유기전계발광소자를 사용하는 것을 특징으로 하는 영상표시장치.21. The video display device of claim 20, wherein the video display device uses an organic light emitting display device as a light source.
KR1020040049778A 2004-06-29 2004-06-29 Crystallization method for removing moire and method for fabricating display device using thereof KR100675637B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049778A KR100675637B1 (en) 2004-06-29 2004-06-29 Crystallization method for removing moire and method for fabricating display device using thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049778A KR100675637B1 (en) 2004-06-29 2004-06-29 Crystallization method for removing moire and method for fabricating display device using thereof

Publications (2)

Publication Number Publication Date
KR20060000807A KR20060000807A (en) 2006-01-06
KR100675637B1 true KR100675637B1 (en) 2007-02-02

Family

ID=37104042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049778A KR100675637B1 (en) 2004-06-29 2004-06-29 Crystallization method for removing moire and method for fabricating display device using thereof

Country Status (1)

Country Link
KR (1) KR100675637B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214700A (en) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd Semiconductor display device
KR20010039230A (en) * 1999-10-29 2001-05-15 구본준 Fabricating method of liquid crystal display pannel
JP2003197630A (en) 2001-12-25 2003-07-11 Matsushita Electric Ind Co Ltd Thin film transistor, display device and manufacturing method of the same
KR20030062723A (en) * 2002-01-18 2003-07-28 삼성에스디아이 주식회사 Polysilicon thin layer for thin film transistor and device using thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214700A (en) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd Semiconductor display device
KR20010039230A (en) * 1999-10-29 2001-05-15 구본준 Fabricating method of liquid crystal display pannel
JP2003197630A (en) 2001-12-25 2003-07-11 Matsushita Electric Ind Co Ltd Thin film transistor, display device and manufacturing method of the same
KR20030062723A (en) * 2002-01-18 2003-07-28 삼성에스디아이 주식회사 Polysilicon thin layer for thin film transistor and device using thereof

Also Published As

Publication number Publication date
KR20060000807A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
KR100712648B1 (en) Process of crystallizing semiconductor thin film, laser irradiation system, a methods of manufacturing a thin film transistor, a display and an organic el display
TWI459105B (en) Method of producing an active matrix substrate of a transverse electric field type active matrix liquid crystal display device
KR101061843B1 (en) Polycrystalline Mask and Silicon Crystallization Method Using The Same
KR100572519B1 (en) Mask for laser crystallization process and laser crystallization process using the mask
US7892955B2 (en) Laser mask and crystallization method using the same
TWI494677B (en) Array substrate for liquid crystal display and method for manufacturing the same
KR100519948B1 (en) crystallization process of amorphous silicon and switching device using the same
JPWO2016170571A1 (en) Thin film transistor manufacturing method and display panel
KR100573225B1 (en) Method of crystallizing of an amorphous silicon layer
KR100492152B1 (en) A method for crystallizing of an amorphous Si
KR100640210B1 (en) Liquid crystal display device and method for fabricating thereof
JP2000180894A (en) Liquid crystal display device and its manufacture
CN107589631A (en) Mask plate and its manufacture method, display panel, Trackpad
KR20070008929A (en) Method of fabricating polysilicon thin film for thin film transistor and method for fabricating flat panel display device using the same
KR100675637B1 (en) Crystallization method for removing moire and method for fabricating display device using thereof
CN108700771A (en) The method of display equipment and display base plate and manufacture display base plate and display equipment with display area and black matrix region
KR100724481B1 (en) Crystallization method for removing moire and mask applied therefor
WO2021114377A1 (en) Tft array substrate and display panel
KR100546711B1 (en) Device of Annealing Laser Beam and Method for Sequential Lateral Solidification Silicon Using the same
KR20040080780A (en) method for manufacturing a panel of a liquid crystal display
KR101054339B1 (en) Polycrystalline Mask and Silicon Crystallization Method Using The Same
KR101026796B1 (en) poly silicon layer, mask for forming the poly silicon layer, panel for a display device including the poly silicon layer, and method for manufacturing thereof
KR100992143B1 (en) Silicon crystallization system and silicon crystallization method
KR101289066B1 (en) Method for crystallizing layer and method for fabricating crystallizing mask
KR20110062300A (en) Array substrate including thin film transistor of polycrystalline silicon and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 14