KR100674708B1 - Vertically structured gan type light emitting diode device and method of manufacturing the same - Google Patents
Vertically structured gan type light emitting diode device and method of manufacturing the same Download PDFInfo
- Publication number
- KR100674708B1 KR100674708B1 KR1020060003355A KR20060003355A KR100674708B1 KR 100674708 B1 KR100674708 B1 KR 100674708B1 KR 1020060003355 A KR1020060003355 A KR 1020060003355A KR 20060003355 A KR20060003355 A KR 20060003355A KR 100674708 B1 KR100674708 B1 KR 100674708B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- substrate
- gan layer
- junction structure
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Devices (AREA)
Abstract
Description
도 1은 종래기술에 따른 수직구조 질화갈륨계 LED 소자의 구조를 나타내는 단면도.1 is a cross-sectional view showing the structure of a vertical gallium nitride-based LED device according to the prior art.
도 2는 제너 다이오드가 적용된 종래기술에 따른 LED 패키지의 구조를 나타내는 단면도.2 is a cross-sectional view showing the structure of a LED package according to the prior art to which a zener diode is applied.
도 3은 도 2에 도시한 패키지내 회로를 개략적으로 나타내는 도면.3 is a schematic representation of the circuit in the package shown in FIG.
도 4는 본 발명의 실시예에 따른 수직구조 질화갈륨계 LED 소자의 구조를 나타내는 단면도.4 is a cross-sectional view showing the structure of a vertical structure gallium nitride-based LED device according to an embodiment of the present invention.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 수직구조 질화갈륨계 LED 소자의 제조방법을 설명하기 위한 공정별 단면도.Figures 5a to 5c is a cross-sectional view for each process for explaining the manufacturing method of the vertical structure gallium nitride based LED device according to an embodiment of the present invention.
도 6은 본 발명의 실시예에 따른 LED 소자를 포함하는 패키지의 구조를 나타내는 단면도.6 is a cross-sectional view showing the structure of a package including an LED device according to an embodiment of the present invention.
도 7은 도 6에 도시한 패키지내 회로를 개략적으로 나타내는 도면.FIG. 7 is a schematic representation of the circuitry in the package shown in FIG. 6; FIG.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
400: LED 소자 410: n형 콘택400: LED element 410: n-type contact
420: n형 GaN층 430: 활성층420: n-type GaN layer 430: active layer
440: p형 GaN층 450: p형 전극440: p-type GaN layer 450: p-type electrode
460: 접합층 470: pn접합구조 기판460: bonding layer 470: pn junction structure substrate
470p: p형 기판 470n: n형 기판470p: p-
480: 본딩패드480: bonding pad
본 발명은 수직구조(수직전극형) 질화갈륨계(GaN) 발광 다이오드(Light Emitting Diode; 이하, 'LED'라 칭함) 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 ESD 특성을 강화시킬 수 있는 수직구조 질화갈륨계 LED 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical structure (vertical electrode type) gallium nitride based (GaN) light emitting diode (hereinafter referred to as "LED") device and a method of manufacturing the same. The present invention relates to a vertical structure gallium nitride-based LED device and a method of manufacturing the same.
일반적으로 질화갈륨계 LED는 사파이어 기판 상에 성장하지만, 이러한 사파이어 기판은 단단하고 전기적으로 부도체이며 열전도 특성이 좋지 않아 질화갈륨계 LED의 크기를 줄여 제조원가를 절감하거나, 광출력 및 칩의 특성을 개선시키는데 한계가 있다. 특히, LED의 고출력화를 위해서는 대전류 인가가 필수이기 때문에 LED의 열 방출 문제를 해결하는 것이 중요하다.In general, gallium nitride-based LEDs grow on sapphire substrates, but these sapphire substrates are hard, electrically nonconducting, and have poor thermal conductivity, reducing the size of gallium nitride-based LEDs, thereby reducing manufacturing costs, or improving light output and chip characteristics. There is a limit to this. In particular, it is important to solve the heat dissipation problem of the LED because a large current is required for the high output of the LED.
이러한 문제를 해결하기 위한 수단으로, 종래에는 레이저 리프트 오프(Laser Lift-Off: LLO; 이하, 'LLO' 라 칭함)를 이용하여 사파이어 기판을 제거한 수직구조 질화갈륨계 LED 소자가 제안되었다.As a means for solving this problem, a vertical gallium nitride-based LED device has been proposed in which a sapphire substrate is removed by using a laser lift-off (LLO; hereinafter referred to as 'LLO').
그러면, 이하 도 1을 참조하여 종래기술에 따른 수직구조 질화갈륨계 LED 소자에 대하여 상세히 설명한다.Next, a vertical gallium nitride based LED device according to the prior art will be described in detail with reference to FIG. 1.
도 1은 종래기술에 따른 수직구조 질화갈륨계 LED 소자의 구조를 나타내는 단면도이다.1 is a cross-sectional view showing the structure of a vertical gallium nitride-based LED device according to the prior art.
도 1에 도시한 바와 같이, 종래기술에 따른 수직구조 질화갈륨계 LED 소자(100)의 최하부에는, LED 소자(100)의 지지 역할을 수행하는 구조지지층(170)이 형성되어 있다. 상기 구조지지층(170)은 Si 기판, GaAs 기판 및 금속층 중 어느 하나를 이용하여 형성하는 것이 바람직하다.As shown in FIG. 1, a
상기 구조지지층(170) 상에는, 접합층(160) 및 p형 전극(150)이 차례로 형성되어 있다. 여기서, 상기 p형 전극(150)은, 전극 역할 및 반사 역할을 동시에 하도록 반사율이 높은 금속으로 이루어지는 것이 바람직하다.The
상기 p형 전극(150) 상에는, p형 GaN층(140), 다중양자 우물(Multi Quantum Well)형 구조인 GaN/InGaN 활성층(130) 및 n형 GaN층(120)이 차례로 형성되어 있다.On the p-
상기 n형 GaN층(120) 상에는 n형 콘택(110)이 형성되어 있다. 여기서, 상기 n형 GaN층(120)과 n형 콘택(110) 사이에는, 전류 퍼짐 현상을 향상시키기 위한 투명 전극(도시안함) 등이 더 형성될 수도 있다.An n-
이러한 LED 소자는 저전압으로 고효율의 광을 조사할 수 있으므로, 가전제품, 리모콘, 전광판, 표시기, 및 각종 자동화기기 등에 사용된다. 특히, 정보 통신기기의 소형화 및 슬림화 추세에 따라 기기의 각종 부품인 저항, 콘덴서, 노이즈 필터 등은 더욱 소형화되고 있으며, LED 소자도 인쇄 회로 기판(printed circuit board; PCB)에 직접 실장하기 위하여 표면 실장 소자(surface mount device; SMD) 방식으로 만들어지고 있다.Since such LED elements can irradiate light with high efficiency at low voltage, they are used in home appliances, remote controls, electronic signs, indicators, and various automation devices. In particular, according to the trend of miniaturization and slimming of information and communication devices, various components such as resistors, capacitors, and noise filters are becoming more compact, and surface-mounting is required to directly mount LED elements to printed circuit boards (PCBs). It is made by a surface mount device (SMD) method.
상기 SMD 방식의 LED 패키지는 주로 휴대폰에 사용되는 액정 디스플레이용 백라이트 유닛으로 사용되고 있는데, 일반적으로 LED 소자는 ESD(electrostatic discharge) 특성에 취약한 것으로 알려져 있다.The SMD type LED package is mainly used as a backlight unit for a liquid crystal display used in a mobile phone. In general, an LED device is known to be vulnerable to electrostatic discharge (ESD) characteristics.
따라서, 이러한 LED 소자의 취약점을 보완하기 위하여 역방향으로 전류가 흐를 수 있는 수단을 제공하고 있으며, 그러한 수단으로 바람직하게는 제너 다이오드(zener diode)를 LED 소자와 병렬로 연결함으로써 정전기에 효율적으로 대응하도록 하고 있다. 즉, 음극과 양극에 LED 및 제너 다이오드를 실장하고, 이 LED와 제너 다이오드를 골드(Au) 와이어(wire) 등으로 서로 연결함으로써 병렬구조를 갖도록 한다.Therefore, in order to compensate for the weakness of the LED device, a means for flowing current in a reverse direction is provided, and in such a way, it is preferable to efficiently respond to static electricity by connecting a zener diode in parallel with the LED device. Doing. That is, the LED and the zener diode are mounted on the cathode and the anode, and the LED and the zener diode are connected to each other with gold (Au) wire or the like to have a parallel structure.
도 2는 제너 다이오드가 적용된 종래기술에 따른 LED 패키지의 구조를 나타내는 단면도이고, 도 3은 도 2에 도시한 패키지내 회로를 개략적으로 나타내는 도면이다.FIG. 2 is a cross-sectional view illustrating a structure of an LED package according to the prior art to which a zener diode is applied, and FIG. 3 is a diagram schematically illustrating a circuit in a package shown in FIG. 2.
도 2에 도시한 바와 같이, 종래기술에 따른 LED 패키지는, 음극(210a) 및 양극(210b)으로 이루어진 한 쌍의 패키지 전극(210)과, 상기 패키지 전극(210)을 내 측에 수용하면서, 몰딩재 충진 공간을 정의하도록 프리 몰딩에 의해 형성된 패키지(220)를 구비하고 있다.As shown in FIG. 2, the LED package according to the related art includes a pair of
상기 패키지(220) 내부의 음극(210a) 및 양극(210b) 상에는 각각 LED 소자(230) 및 제너 다이오드(240)가 실장되어 있다. 여기서, 도면에서는, 수평구조의 LED 소자(230)가 실장된 상태를 예를 들어 도시하였으나, 전술한 바와 같은 수직구조에 있어서도 그 패키지의 기본 구성은 크게 다르지 않다.The
상기 LED 소자(230) 및 제너 다이오드(240)는, 와이어(250)를 통해 상기 패키지 전극(210)과 전기적으로 연결되어 있다.The
상기 와이어(250)는, 금(Au)으로 이루어지는 것이 일반적이다. 이러한 와이어(250)는, 상기 LED 소자(230)와 음극(210a)을 전기적으로 연결하는 제1와이어(250a)와, 상기 LED 소자(230)와 양극(210b)을 전기적으로 연결하는 제2와이어(250b), 및 상기 제너 다이오드(240)와 상기 음극(210a)을 전기적으로 연결하는 제3와이어(250c)를 포함한다.The
이때, 상기 와이어(250)의 본딩영역을 확보하기 위하여, 상기 음극(210a) 및 양극(210b)에는 본딩패드(270)가 형성되어 있다.In this case, in order to secure a bonding area of the
상기한 바와 같은 와이어(250)에 의해, 상기 제너 다이오드(240)는 LED 소자(230)와 도 3에 나타낸 바와 같이 병렬구조로 연결된다.By the
상기 패키지(220)의 내부에는, 상기 LED 소자(230), 제너 다이오드(240) 및 와이어(250)를 보호하는 몰딩재(260)가 충진되어 있다.In the
상술한 바와 같은 구조를 갖는 LED 패키지의 작동과정을 상세하게 설명하면 다음과 같다.Referring to the operation of the LED package having a structure as described above in detail as follows.
상기 LED 패키지에 순방향의 전류가 인가되는 경우, 이 전류는 상기 양극(210b) 및 제2와이어(250b)를 통해 LED 소자(230)로 공급됨으로써 상기 LED 소자(230)가 광을 조사하게 된다. 이 때에, 제너 다이오드(240)는 역방향 상태이므로 전기적으로는 오픈(open) 상태이며 일정 전압 이상에서는 쇼트 상태로 LED 소자를 보호한다.When forward current is applied to the LED package, the current is supplied to the
이와 같이 일정 범위 이내의 정방향 전압(양극에서 음극방향)을 갖는 전류가 LED 소자(230)에 공급되는 상태가 유지되는 동안은 안정적으로 발광이 유지될 수 있다.As such, while the state in which the current having the positive voltage (positive to negative) within a predetermined range is supplied to the
이러한 과정 중, 정전기 등으로 인하여 역방향의 전압이 인가되면, 이러한 역방향의 전압은 전기적으로 순방향인 제너 다이오드(240)로 공급된다. 이 때에, LED 소자(230)는 전기적으로 오픈 상태이다.During this process, if a reverse voltage is applied due to static electricity or the like, the reverse voltage is supplied to the
따라서, 역방향으로 전압이 인가될 때에는 제너 다이오드(240)가 쇼트 상태로 전류를 바이패스(by pass)시켜 상기 LED 소자(230)가 손상되는 것을 방지할 수 있다. 상기한 바와 같이 제너 다이오드(240)를 LED 소자(230)와 병렬로 배치함으로써 순방향 및 역방향 전류로 인한 LED 소자(230)의 손상을 방지할 수 있다.Therefore, when voltage is applied in the reverse direction, the
그러나, 전술한 바와 같이 ESD 특성을 강화시키기 위하여 제너 다이오드(240)를 적용할 경우에는, LED 소자(230) 이외에 상기 제너 다이오드(240)를 따로 장착해야 하는 공정상의 복잡함이 발생하고, 상기 LED 소자(230)로부터 방출되는 빛의 일부가 상기 제너 다이오드(240)에 흡수되어 휘도가 저하될 가능성이 있다는 문제점이 있었다.However, when the
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 제너 다이오드의 장착으로 인한 공정의 복잡성 및 휘도 저하 가능성을 제거하면서, ESD 특성을 강화시킬 수 있는 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to eliminate the complexity of the process due to the mounting of the zener diode and the possibility of lowering the brightness, while maintaining a vertical gallium nitride-based light emission that can enhance the ESD characteristics The present invention provides a diode device and a method of manufacturing the same.
상기 목적을 달성하기 위한 본 발명에 의한 수직구조 질화갈륨계 발광 다이오드 소자는,Vertical structure gallium nitride-based light emitting diode device according to the present invention for achieving the above object,
pn접합구조 기판;pn junction structure substrate;
상기 pn접합구조 기판의 소정영역 상에 형성된 p형 전극;A p-type electrode formed on a predetermined region of the pn junction structure substrate;
상기 p형 전극 상에 형성된 p형 GaN층;A p-type GaN layer formed on the p-type electrode;
상기 p형 GaN층 상에 형성된 활성층;An active layer formed on the p-type GaN layer;
상기 활성층 상에 형성된 n형 GaN층; 및An n-type GaN layer formed on the active layer; And
상기 n형 GaN층 상에 형성된 n형 콘택을 포함한다.And an n-type contact formed on the n-type GaN layer.
여기서, 상기 pn접합구조 기판은, p형 기판 및 n형 기판이 차례로 적층된 것을 특징으로 한다.The pn junction structure substrate is characterized in that a p-type substrate and an n-type substrate are sequentially stacked.
그리고, 상기 p형 기판은 Si, Ge, InP, SiC, GaAs, GaN 및 세라믹 기판으로 구성된 군으로부터 선택되는 어느 하나에 p형 불순물이 도핑된 것을 특징으로 한다.The p-type substrate is characterized in that the p-type impurity is doped in any one selected from the group consisting of Si, Ge, InP, SiC, GaAs, GaN, and a ceramic substrate.
또한, 상기 n형 기판은 Si, Ge, InP, SiC, GaAs, GaN 및 세라믹 기판으로 구성된 군으로부터 선택되는 어느 하나에 n형 불순물이 도핑된 것을 특징으로 한다.In addition, the n-type substrate is characterized in that the n-type impurities are doped in any one selected from the group consisting of Si, Ge, InP, SiC, GaAs, GaN and a ceramic substrate.
또한, 상기 p형 전극이 형성되지 않은 상기 pn접합구조 기판의 소정영역 상에 형성된 본딩패드를 더 포함하는 것을 특징으로 한다.The method may further include a bonding pad formed on a predetermined region of the pn junction structure substrate on which the p-type electrode is not formed.
또한, 상기 pn접합구조 기판과 상기 p형 전극 사이에 형성된 구조지지층을 더 포함하는 것을 특징으로 한다.The apparatus may further include a structure support layer formed between the pn junction structure substrate and the p-type electrode.
그리고, 상기 목적을 달성하기 위한 본 발명에 의한 수직구조 질화갈륨계 발광 다이오드 소자의 제조방법은,In addition, the manufacturing method of the vertical structure gallium nitride-based light emitting diode device according to the present invention for achieving the above object,
사파이어 기판 상에 n형 GaN층, 활성층 및 p형 GaN층을 차례로 형성하는 단계;Sequentially forming an n-type GaN layer, an active layer, and a p-type GaN layer on the sapphire substrate;
상기 p형 GaN층 상에 p형 전극을 형성하는 단계;Forming a p-type electrode on the p-type GaN layer;
상기 p형 전극 상에 pn접합구조 기판을 형성하는 단계;Forming a pn junction structure substrate on the p-type electrode;
상기 사파이어 기판을 LLO 공정으로 제거하는 단계; 및Removing the sapphire substrate by an LLO process; And
상기 사파이어 기판이 제거된 상기 n형 GaN층 상에 n형 콘택을 형성하는 단계를 포함한다.And forming an n-type contact on the n-type GaN layer from which the sapphire substrate is removed.
여기서, 상기 pn접합구조 기판을 형성하는 단계는,Here, the step of forming the pn junction structure substrate,
상기 p형 전극 상에 n형 기판 및 p형 기판을 차례로 형성하는 것을 특징으로 한다.An n-type substrate and a p-type substrate are sequentially formed on the p-type electrode.
그리고, 상기 p형 기판은 Si, Ge, InP, SiC, GaAs, GaN 및 세라믹 기판으로 구성된 군으로부터 선택되는 어느 하나에 p형 불순물을 도핑하여 형성하는 것을 특징으로 한다.The p-type substrate may be formed by doping p-type impurities into any one selected from the group consisting of Si, Ge, InP, SiC, GaAs, GaN, and ceramic substrates.
또한, 상기 n형 기판은 Si, Ge, InP, SiC, GaAs, GaN 및 세라믹 기판으로 구성된 군으로부터 선택되는 어느 하나에 n형 불순물을 도핑하여 형성하는 것을 특징으로 한다.The n-type substrate may be formed by doping n-type impurities to any one selected from the group consisting of Si, Ge, InP, SiC, GaAs, GaN, and ceramic substrates.
또한, 상기 pn접합구조 기판은, 상기 p형 전극보다 넓은 폭으로 형성하고, 상기 p형 전극에 의해 노출된 상기 pn 접합구조 기판의 소정영역 상에 본딩패드를 형성하는 것을 특징으로 한다.The pn junction structure substrate may be formed to have a wider width than the p-type electrode, and form a bonding pad on a predetermined region of the pn junction structure substrate exposed by the p-type electrode.
또한, 상기 pn접합구조 기판을 형성하는 단계 전에, Further, before forming the pn junction structure substrate,
구조지지층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.Forming a structural support layer is characterized in that it further comprises.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
수직구조 질화갈륨계 LED 소자의 구조에 관한 실시예Embodiment of the structure of the vertical structure gallium nitride-based LED device
도 4는 본 발명의 실시예에 따른 수직구조 질화갈륨계 LED 소자의 구조를 나타내는 단면도이다.4 is a cross-sectional view showing the structure of a vertical gallium nitride based LED device according to an embodiment of the present invention.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 수직구조 질화갈륨계 LED 소자(400)의 최하부에는 pn접합구조 기판(470)이 형성되어 있다. 상기 pn접합구조 기판(470)은 p형 기판(470p) 및 n형 기판(470n)이 차례로 적층되어 있는 것으로서, 상기 p형 기판(470p)은, Si, Ge, InP, SiC, GaAs, GaN 및 세라믹 기판으로 구성된 군으로부터 선택되는 어느 하나에 p형 불순물이 도핑된 것이 바람직하고, 상기 n형 기판(470n)은, 상기 p형 기판(470p)과 마찬가지로, Si, Ge, InP, SiC, GaAs, GaN 및 세라믹 기판으로 구성된 군으로부터 선택되는 어느 하나에 n형 불순물이 각각 도핑된 것이 바람직하다.As shown in FIG. 4, a pn
이러한 p형 기판(470p) 및 n형 기판(470n)이 차례로 적층되어 형성된 pn접합구조 기판(470)은, LED 소자(400)의 지지 역할을 수행한다. 또한, 상기 pn접합구조 기판(470)에는 pn접합이 형성되어 있기 때문에, 상기한 지지 역할 뿐만 아니라, 정의 역방향으로 전압이 인가될 경우에 LED 소자(400)의 정전내압을 강화하는 제너 다이오드의 역할까지도 수행할 수 있다.The pn
상기 pn접합구조 기판(470)의 소정영역 상에는, 접합층(460) 및 p형 전극(450)이 차례로 형성되어 있다. 상기 접합층(460)은, 일반적으로 Au, Sn, In, Ag, Pd 및 Cu 중 어느 하나 또는 어느 둘 이상의 합금으로 이루어질 수 있고, 상기 p형 전극(450)은, 전극 역할 및 반사 역할을 동시에 하도록 반사율이 높은 금속으로 이루어지는 것이 바람직하다.The
여기서, 도면에 도시하지는 않았지만, 상기 pn접합구조 기판(470)과 상기 p형 전극(450) 사이에, 더욱 자세하게는 상기 pn접합구조 기판(470)과 상기 접합층 (460) 사이에, 구조지지층(도시안함)이 더 형성되어 있을 수도 있다. 이 때에, 상기 구조지지층은, 금속, Si, GaAs 및 Ge 기판으로 구성된 군으로부터 선택되는 어느 하나인 것이 바람직하다.Although not shown in the drawings, a structural support layer is provided between the pn
상기 p형 전극(450) 상에는, p형 GaN층(440), 활성층(430) 및 n형 GaN층(420)이 차례로 형성되어 있다.The p-
상기 n형 GaN층(420) 상에는 n형 콘택(410)이 형성되어 있다. 상기 n형 GaN층(420)과 n형 콘택(410) 사이에는, 전류 퍼짐 현상을 향상시키기 위한 투명 전극(도시안함) 등이 더 형성될 수도 있다.An n-
상기 p형 전극(450)이 형성되지 않은 상기 pn접합구조 기판(470)의 소정영역 상에는 본딩패드(480)가 형성되어 있다. A
이와 같이, 본 발명의 실시예에 의한 수직구조 질화갈륨계 LED 소자는, 일반적인 수직구조 질화갈륨계 LED 소자에서 사용되는 구조지지층을 pn접합구조로 사용함으로써, LED 소자 내부에 제너 다이오드가 내장된 형태의 LED 소자를 구현할 수 있다. 따라서, 본 발명에 의하면, 기존의 제너 다이오드의 장착으로 인한 공정의 복잡성 및 휘도 저하 가능성을 제거하면서, LED 소자의 ESD 특성을 강화시킬 수 있는 효과가 있다.As described above, the vertically structured gallium nitride-based LED device according to the embodiment of the present invention uses a structural support layer used in a general vertically structured gallium nitride-based LED device as a pn junction structure, whereby a zener diode is built into the LED device. LED device can be implemented. Therefore, according to the present invention, there is an effect that can enhance the ESD characteristics of the LED device, while eliminating the complexity of the process and the possibility of lowering the brightness due to the mounting of the existing zener diode.
수직구조 질화갈륨계 LED 소자의 제조방법에 관한 실시예Embodiment of the manufacturing method of the vertical structure gallium nitride-based LED device
이하에서는, 전술한 바와 같은 본 발명의 실시예에 따른 수직구조 질화갈륨계 LED 소자의 제조방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing a vertical gallium nitride based LED device according to an embodiment of the present invention as described above will be described.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 수직구조 질화갈륨계 LED 소자의 제조방법을 설명하기 위한 공정별 단면도이다.5A to 5C are cross-sectional views of processes for describing a method of manufacturing a vertical gallium nitride based LED device according to an exemplary embodiment of the present invention.
도 5a에 도시한 바와 같이, 사파이어 기판(500) 상에 n형 GaN층(420), 활성층(430) 및 p형 GaN층(440)을 차례로 성장시켜 발광 구조물을 형성한다. 상기 발광 구조물 중에서, n형 GaN층(420)은 n형 불순물 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있고, 상기 활성층(430)은 InGaN/GaN층으로 구성된 다중 양자 우물(Multi-Quantum Well) 구조로 형성될 수 있으며, 상기 p형 GaN층(440)은 상기 n형 GaN층(420)과 마찬가지로 p형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있다.As shown in FIG. 5A, an n-
다음으로, 상기 발광 구조물 상에 p형 전극(450)을 형성한다. 상기 p형 전극(450)은 전극 역할 및 반사 역할을 동시에 하도록 반사율이 높은 금속으로 이루어지는 것이 바람직하다.Next, a p-
그 다음에, 상기 p형 전극(450) 상에 접합층(460)을 형성한 후, 상기 접합층(460) 상에, n형 기판(470n) 및 p형 기판(470p)을 차례로 형성한다. 이에 따라, 상기 접합층(460) 상에, 상기 n형 기판(470n) 및 p형 기판(470p)으로 이루어진 pn접합구조 기판(470)이 형성된다. 여기서, 상기 pn접합구조 기판(470)은, 와이어의 본딩영역을 확보하기 위하여, 상기 p형 전극(450)보다 넓은 폭으로 형성하는 것이 바람직하다.Next, after the
상기 pn접합구조 기판(470)은, 공융 본딩(eutectic bonding)법 또는 리플로우(reflow)법 등을 통해, 상기 p형 전극(450) 상에 접합될 수 있다. 이때, pn접합 구조 기판(470)과 p형 전극(450) 사이에 형성되는 상기 접합층(460)은, Au, Sn, In, Ag, Pd 및 Cu 중 어느 하나 또는 어느 둘 이상의 합금을 이용하여 형성할 수 있다. 또한, 상기 p형 기판(470p)은, 상술한 바와 같이, Si, Ge, InP, SiC, GaAs, GaN 및 세라믹 기판으로 구성된 군으로부터 선택되는 어느 하나에 p형 불순물을 도핑하여 형성하는 것이 바람직하고, 상기 n형 기판(470n) 역시, Si, Ge, InP, SiC, GaAs, GaN 및 세라믹 기판으로 구성된 군으로부터 선택되는 어느 하나에 n형 불순물을 도핑하여 형성하는 것이 바람직하다.The pn
여기서, 상기 pn접합구조 기판(470)은, 도면에 도시한 바와 같이, 접합층(460)을 통해 상기 p형 전극(450) 상에 접합되어지는 것이 바람직하지만, 경우에 따라서는, 상기 접합층(460) 상에 상기 pn접합구조 기판(470)을 형성하기 전에, 구조지지층(도시안함)을 형성하고 나서, 상기 구조지지층 상에 상기 pn접합구조 기판(470)을 추가로 접합시킬 수도 있다. 이 때, 상기 구조지지층은, 금속, Si, GaAs 및 Ge 기판으로 구성된 군으로부터 선택되는 어느 하나인 것이 바람직하다.Here, the pn
도 5b에 도시한 바와 같이, 상기 사파이어 기판(500)을 LLO 공정으로 제거한다.As shown in FIG. 5B, the
도 5c에 도시한 바와 같이, 상기 사파이어 기판(500)이 제거된 상기 n형 GaN층(420) 상에 n형 콘택(410)을 형성한다. 그리고, 상기 p형 전극(450)에 의해 노출된 상기 pn접합구조 기판(470)의 소정영역 상에 본딩패드(480)를 형성한다. 한편, 도면에 도시하지는 않았지만, 상기 n형 콘택(410)을 형성하기 전에, 상기 n형 GaN층(420) 상에, 전류 퍼짐 현상을 향상시키기 위한 투명 전극(도시안함) 등을 형 성할 수도 있다.As shown in FIG. 5C, an n-
수직구조 질화갈륨계 LED 소자를 포함하는 패키지Package containing vertical gallium nitride based LED device
여기서, 도 6은 본 발명의 실시예에 따른 LED 소자를 포함하는 패키지의 구조를 나타내는 단면도이고, 도 7은 도 6에 도시한 패키지내 회로를 개략적으로 나타내는 도면이다.6 is a cross-sectional view illustrating a structure of a package including an LED device according to an exemplary embodiment of the present invention, and FIG. 7 is a diagram schematically illustrating a circuit in a package illustrated in FIG. 6.
도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 LED 소자를 포함하는 패키지는, 음극(610a) 및 양극(610b)으로 이루어진 한 쌍의 패키지 전극(610)과, 상기 패키지 전극(610)을 내측에 수용하면서, 몰딩재 충진 공간을 정의하도록 프리 몰딩에 의해 형성된 패키지(620)를 구비하고 있다.As shown in FIG. 6, a package including an LED device according to an embodiment of the present invention includes a pair of
상기 패키지(620) 내부의 음극(610a) 상에는, 본 발명의 실시예에 따라 제너 다이오드가 내장된 형태의 LED 소자(400)가 실장되어 있다.On the
상기 LED 소자(400)는, 와이어(650)를 통해 상기 패키지 전극(610)과 전기적으로 연결되어 있다. 여기서, 상기 와이어(650)는, 상기 LED 소자(400)의 n형 콘택(410)과 음극(619a)을 전기적으로 연결하는 제1와이어(650a), 및 상기 LED 소자(230)의 pn접합구조 기판(470) 상에 형성된 본딩패드(480)와 양극(610b)을 전기적으로 연결하는 제2와이어(650b)를 포함한다. 이때, 상기 와이어(650)의 본딩영역을 확보하기 위하여, 상기 음극(610a) 및 양극(610b)에는 본딩패드(670)가 형성되어 있다.The
상기 패키지(620)의 내부에는, 상기 LED 소자(400) 및 와이어(650)를 보호하 는 몰딩재(660)가 충진되어 있다.The inside of the
여기서, 상술한 바와 같은 본 실시예에 의한 수직구조 LED 소자는, 일반적인 수직구조 LED 소자에서 사용되는 구조지지층 대신에 pn접합구조 기판을 사용함으로써, 제너 다이오드가 내장된 형태의 LED 소자를 구현할 수 있다.Here, the vertical structure LED device according to the present embodiment as described above, by using a pn junction structure substrate in place of the structure support layer used in the general vertical structure LED device, it is possible to implement the LED device of the built-in type Zener diode. .
즉, 본 발명에 의하면, 도 7에 도시한 바와 같이, 제너 다이오드부인 pn접합구조 기판(470)은, LED부인 발광 구조물과 병렬구조로 연결된다. 이 때에, 도 7에 도시된 병렬구조는 앞서 설명한 도 3에 도시된 병렬구조와 구조적으로 일치함을 알 수가 있다. 따라서, 본 발명에서는 제너 다이오드가 내장된 형태의 수직구조 LED 소자를 구현함으로써, 기존의 제너 다이오드의 장착으로 인한 공정의 복잡성 및 휘도 저하 가능성을 제거하면서, LED 소자의 ESD 특성을 강화시킬 수 있는 효과가 있다.That is, according to the present invention, as shown in Fig. 7, the pn
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.
상기한 바와 같이, 본 발명은 pn접합구조 기판을, 일반적인 수직구조 LED 소자에서 사용되는 구조지지층 대신에 사용함으로써, 제너 다이오드가 내장된 형태의 LED 소자를 구현할 수 있다. 따라서, 본 발명에 의하면, 기존의 제너 다이오드의 장착으로 인한 공정의 복잡성 및 휘도 저하 가능성을 제거하면서, LED 소자의 ESD 특성을 강화시킬 수 있는 효과가 있다.As described above, the present invention can implement an LED device having a built-in zener diode by using a pn junction structure substrate instead of a structure support layer used in a general vertical structure LED device. Therefore, according to the present invention, there is an effect that can enhance the ESD characteristics of the LED device, while eliminating the complexity of the process and the possibility of lowering the brightness due to the mounting of the existing zener diode.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003355A KR100674708B1 (en) | 2006-01-12 | 2006-01-12 | Vertically structured gan type light emitting diode device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003355A KR100674708B1 (en) | 2006-01-12 | 2006-01-12 | Vertically structured gan type light emitting diode device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100674708B1 true KR100674708B1 (en) | 2007-01-25 |
Family
ID=38014952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060003355A KR100674708B1 (en) | 2006-01-12 | 2006-01-12 | Vertically structured gan type light emitting diode device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100674708B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100942367B1 (en) | 2008-01-04 | 2010-02-12 | 광주과학기술원 | Light Emitting Diode for Protecting from Electro-Static Discharge by using Plasma Discharging through Air |
WO2010127320A2 (en) * | 2009-04-30 | 2010-11-04 | Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University | Methods for wafer bonding, and for nucleating bonding nanophases |
DE102009060750A1 (en) * | 2009-12-30 | 2011-07-07 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelectronic semiconductor chip and method for its production |
US9418963B2 (en) | 2012-09-25 | 2016-08-16 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University | Methods for wafer bonding, and for nucleating bonding nanophases |
US9589801B2 (en) | 2011-10-31 | 2017-03-07 | Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization |
-
2006
- 2006-01-12 KR KR1020060003355A patent/KR100674708B1/en active IP Right Grant
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100942367B1 (en) | 2008-01-04 | 2010-02-12 | 광주과학기술원 | Light Emitting Diode for Protecting from Electro-Static Discharge by using Plasma Discharging through Air |
WO2010127320A2 (en) * | 2009-04-30 | 2010-11-04 | Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University | Methods for wafer bonding, and for nucleating bonding nanophases |
WO2010127320A3 (en) * | 2009-04-30 | 2011-01-13 | Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University | Methods for wafer bonding, and for nucleating bonding nanophases |
US9018077B2 (en) | 2009-04-30 | 2015-04-28 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Methods for wafer bonding, and for nucleating bonding nanophases |
DE102009060750A1 (en) * | 2009-12-30 | 2011-07-07 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelectronic semiconductor chip and method for its production |
US9029177B2 (en) | 2009-12-30 | 2015-05-12 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for fabrication thereof |
US9761576B2 (en) | 2009-12-30 | 2017-09-12 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for fabrication thereof |
US10418355B2 (en) | 2009-12-30 | 2019-09-17 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for fabrication thereof |
US9589801B2 (en) | 2011-10-31 | 2017-03-07 | Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization |
US9418963B2 (en) | 2012-09-25 | 2016-08-16 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University | Methods for wafer bonding, and for nucleating bonding nanophases |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6101001B2 (en) | Light emitting device package and illumination system including the same | |
JP4325412B2 (en) | LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD | |
US8692270B2 (en) | Light emitting device | |
KR100775574B1 (en) | LED package with high efficiency | |
US20060267040A1 (en) | High-brightness LED with protective function of electrostatic discharge damage | |
EP2355177A2 (en) | Light emitting device, method of manufacturing the same | |
CA2530614A1 (en) | Light emitting device | |
KR100875128B1 (en) | Light emitting diode having high withstand voltage and manufacturing method thereof | |
JP2007294981A (en) | Semiconductor light emitting device with integrated electronic component | |
US7098543B2 (en) | Flip-chip packaged SMD-type LED with antistatic function and having no wire bonding | |
KR20090015514A (en) | Semiconductor light emitting device | |
EP2803715A1 (en) | Phosphor and light emitting device package including the same | |
KR20100042987A (en) | Semiconductor light emitting device and fabrication method thereof, light emitting apparatus having the same | |
KR100562488B1 (en) | Semiconductor light emitting device | |
KR100674708B1 (en) | Vertically structured gan type light emitting diode device and method of manufacturing the same | |
EP2492976B1 (en) | Light emitting device | |
KR100604408B1 (en) | Light emitting diode package | |
KR20140023512A (en) | Nitride light emitting device | |
KR100831712B1 (en) | LED chip and LED package having the same | |
JP2002185049A (en) | Flip-chip light-emitting diode and method for directly bonding flip-chip electrostatic discharge protection chip to electrode in package | |
EP2439794A2 (en) | Light emitting device | |
KR100591688B1 (en) | Leadframe and Side Light Emitting Diode Package Using the Same | |
KR20130057675A (en) | Light emitting device and light emitting device package | |
KR20090102209A (en) | Printed circuit board for mounting led there on | |
KR102474301B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |