KR100673654B1 - Semiconductor device and manufacturing method therof - Google Patents

Semiconductor device and manufacturing method therof Download PDF

Info

Publication number
KR100673654B1
KR100673654B1 KR1020040047522A KR20040047522A KR100673654B1 KR 100673654 B1 KR100673654 B1 KR 100673654B1 KR 1020040047522 A KR1020040047522 A KR 1020040047522A KR 20040047522 A KR20040047522 A KR 20040047522A KR 100673654 B1 KR100673654 B1 KR 100673654B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
aluminum
pad
aluminum nitride
Prior art date
Application number
KR1020040047522A
Other languages
Korean (ko)
Other versions
KR20050122425A (en
Inventor
이재석
서보민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040047522A priority Critical patent/KR100673654B1/en
Publication of KR20050122425A publication Critical patent/KR20050122425A/en
Application granted granted Critical
Publication of KR100673654B1 publication Critical patent/KR100673654B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

본 발명에 따른 반도체 소자는 반도체 기판 위에 형성된 반도체 소자의 최상층 금속 배선의 소정 영역이 보호막으로부터 노출되어 패드를 이루는 구조에서, 패드는 알루미늄층, 알루미늄층 위에 형성되어 있는 질화알루미늄층으로 이루어진다. In the semiconductor device according to the present invention, in a structure in which a predetermined region of the uppermost metal wiring of a semiconductor device formed on a semiconductor substrate is exposed from a protective film to form a pad, the pad is made of an aluminum layer and an aluminum nitride layer formed on the aluminum layer.

본딩패드, 반도체Bonding Pads, Semiconductors

Description

반도체 소자 및 그의 제조 방법{Semiconductor device and manufacturing method therof}Semiconductor device and manufacturing method thereof

도 1 은 본 발명의 실시예에 따른 반도체 소자의 구조를 도시한 단면도이고,1 is a cross-sectional view showing the structure of a semiconductor device according to an embodiment of the present invention,

도 2 내지 도 4는 본 발명에 따른 반도체 소자 제조 방법을 공정 순서대로 도시한 단면도이다.2 to 4 are cross-sectional views showing a semiconductor device manufacturing method according to the present invention in the order of process.

본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 본딩 패드를 포함하는 반도체 소자 및 그의 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device including a bonding pad and a manufacturing method thereof.

통상적으로 본딩 패드는 반도체 소자와 패키지를 연결해주는 단자로서의 역할을 하는 것으로, 소자의 최상층 금속배선이 일정 부분 노출된 패드를 패키지 후 핀(pin)으로 사용되는 부분과 상호 연결시켜주는 본딩 작업을 통해 반도체 소자의 배선을 전원 공급장치와 같은 외부와 전기적으로 접속하는 것이다.In general, the bonding pad serves as a terminal for connecting a semiconductor device and a package. The bonding pad interconnects a pad where the uppermost metal wiring of the device is exposed to a portion used as a pin after the package. The wiring of the semiconductor element is electrically connected to the outside such as a power supply device.

이러한 본딩 패드를 이루는 금속박막은 표면에는 이물질이 없고 산화막이 형성되지 않아야 본딩 작업이 원활하게 이루어진다. 그러나 현재 주로 사용하는 알루미늄의 경우에는 산화가 쉽게 일어난다. 패드에 산화가 일어나면 반도체 소자를 테 스트하기 위해서 검사팁(probe tip)에 강한 압력을 가해서 검사하기 때문에 패드의 표면이 손상될 수 있으며 이로 인해 패드의 표면이 떨어져 나와 불순물로 잔존한다. The metal thin film constituting the bonding pad has no foreign matter on the surface and an oxide film is not formed to smoothly perform the bonding operation. However, in the case of aluminum which is mainly used, oxidation easily occurs. When the pad is oxidized, the pad surface may be damaged because a strong pressure is applied to the probe tip to test the semiconductor device, and the pad surface may fall off and remain as impurities.

이러한 불순물 및 산화막은 이후의 본딩 작업이 제대로 이루어지지 않고 본딩 라인이 이탈하는 등의 문제점이 발생한다. The impurities and the oxide film may have a problem such that a subsequent bonding operation is not performed properly and the bonding line is separated.

본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 본딩 불량을 일으키지 않는 본딩 패드를 가지는 반도체 소자 및 그 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor device having a bonding pad which does not cause poor bonding and a method of manufacturing the same.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자는 반도체 기판 위에 형성된 반도체 소자의 최상층 금속 배선의 소정 영역이 보호막으로부터 노출되어 패드를 이루는 구조에서, 패드는 알루미늄층, 알루미늄층 위에 형성되어 있는 질화알루미늄층으로 이루어진다. In the semiconductor device according to the present invention for achieving the above object, in a structure in which a predetermined region of a top metal wiring of a semiconductor device formed on a semiconductor substrate is exposed from a protective film to form a pad, the pad is formed on an aluminum layer and an aluminum layer. It consists of an aluminum layer.

그리고 질화알루미늄층은 10~200Å의 두께로 형성되어 있는 것이 바람직하다.And it is preferable that the aluminum nitride layer is formed in the thickness of 10-200 GPa.

상기한 다른 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 위에 알루미늄막을 형성하는 단계, 알루미늄막의 상부를 질화하여 질화알루미늄막을 형성하는 단계, 질화알루미늄막 및 알루미늄막을 패터닝하여 패드를 가지는 금속 배선을 형성하는 단계, 금속 배선을 덮는 보호막을 형성한 후 패드를 노출하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including forming an aluminum film on a semiconductor substrate, nitriding an aluminum film to form an aluminum nitride film, and patterning an aluminum nitride film and an aluminum film to form a pad. The method includes forming a metal wiring, and exposing a pad after forming a protective film covering the metal wiring.

여기서 질화는 NH3 또는 N2 분위기에서 진행하는 것이 바람직하다. The nitride is preferably conducted in NH 3 or N 2 atmosphere.

그리고 질화알루미늄막은 10~200Å의 두께로 형성하는 것이 바람직하다.The aluminum nitride film is preferably formed to a thickness of 10 to 200 kPa.

또한, 금속 배선을 형성하는 단계에서 질화알루미늄막 위에 반사 방지막을 형성한 후 패터닝하는 것이 바람직하다.In addition, in the step of forming the metal wiring, it is preferable to form an antireflection film on the aluminum nitride film and then pattern it.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

도 1은 본 발명의 실시예에 따른 반도체 소자의 구조를 도시한 단면도이다. 1 is a cross-sectional view illustrating a structure of a semiconductor device in accordance with an embodiment of the present invention.

도 1에 도시한 바와 같이, 반도체 기판(도시하지 않음), 즉, 개별 소자가 형성되어 있는 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어지는 절연막(10)이 형성되어 있다. As shown in Fig. 1, an insulating film 10 made of an oxide film or the like is formed on a semiconductor substrate (not shown), that is, on a semiconductor substrate on which individual elements are formed or on a lower metal wiring layer.

그리고 절연막(10) 위에는 최상층 금속 배선이 형성되어 있으며 금속 배선의 한쪽 끝부분은 외부 신호를 인가받기 위한 패드로 사용된다. 최상층 금속 배선은 알루미늄층(20)과 질화알루미늄층(22)으로 이루어진다. The uppermost metal wiring is formed on the insulating film 10, and one end of the metal wiring is used as a pad for receiving an external signal. The uppermost metal wiring consists of an aluminum layer 20 and an aluminum nitride layer 22.

금속 배선(20, 22)은 산화막(40)과 질화막(50)으로 이루어지는 보호막으로 덮 여 있으며, 보호막은 소정 영역은 제거되어 하부의 질화알루미늄층(22)을 노출한다. 노출된 질화알루미늄층(22)은 본딩 패드로 사용된다. The metal wires 20 and 22 are covered with a protective film made of the oxide film 40 and the nitride film 50, and the protective film is removed to expose the lower aluminum nitride layer 22. The exposed aluminum nitride layer 22 is used as a bonding pad.

이상 설명한 본 발명에 다른 반도체 소자의 패드를 형성하는 방법을 도 2 내지 도 4 및 기 설명한 도 1을 참조하여 상세히 설명한다. A method of forming a pad of a semiconductor device according to the present invention described above will be described in detail with reference to FIGS. 2 to 4 and FIG. 1 described above.

도 2 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 공정 순서대로 도시한 단면도이다. 2 to 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention in order of process.

먼저 도 2에 도시된 바와 같이, 반도체 기판(도시하지 않음)의 구조물, 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 절연막(10)을 형성하고, 절연막(10) 상에 스퍼터링 또는 CVD 등의 방법으로 알루미늄막(20)을 형성한다. First, as shown in FIG. 2, an insulating film 10 made of an oxide film or the like is formed on a structure of a semiconductor substrate (not shown), that is, a semiconductor substrate on which individual elements are formed or a lower metal wiring layer, and then formed on the insulating film 10. The aluminum film 20 is formed by a method such as sputtering or CVD.

이후 질소 분위기에서 알루미늄막(20)의 상부를 질화시켜 알루미늄막(20) 위에 AlxNy 형태의 질화알루미늄막(22)을 형성한다. 이때 질화알루미늄막(22)은 10~200Å의 두께로 형성하는 것이 바람직하다. 이때 질화는 NH3, N2 등의 기체 분위기에서 진행한다. Thereafter, the upper portion of the aluminum film 20 is nitrided in a nitrogen atmosphere to form an AlxNy type aluminum nitride film 22 on the aluminum film 20. At this time, the aluminum nitride film 22 is preferably formed to a thickness of 10 ~ 200Å. At this time, nitriding proceeds in a gas atmosphere such as NH 3 or N 2 .

다음 도 3에 도시한 바와 같이, 질화알루미늄막(22) 위에 티타늄(Ti), 질화티타늄(TiN)을 차례로 증착하여 반사 방지막(30)을 형성한다. 그런 다음 반사 방지막(30) 위에 감광막을 도포하고 노광 및 현상하여 감광막 패턴을 형성한다. 그런 다음 감광막 패턴을 마스크로 질화알루미늄막(22) 및 알루미늄막(20)을 식각하여 금속 배선(20, 22)을 형성한다. Next, as shown in FIG. 3, titanium (Ti) and titanium nitride (TiN) are sequentially deposited on the aluminum nitride film 22 to form an anti-reflection film 30. Then, a photoresist film is applied on the antireflection film 30, and exposed and developed to form a photoresist pattern. Then, the aluminum nitride film 22 and the aluminum film 20 are etched using the photoresist pattern as a mask to form the metal wires 20 and 22.

다음 도 4에 도시한 바와 같이, 금속 배선(20, 22)을 덮도록 산화막(40)과 질화막(50)을 적층하여 보호막을 형성한다. Next, as shown in FIG. 4, the protective film is formed by stacking the oxide film 40 and the nitride film 50 so as to cover the metal wirings 20 and 22.

이후 도 1에 도시한 바와 같이, 질화막(50) 위에 감광막 패턴을 형성한 후 감광막 패턴을 마스크로 소정 영역의 보호막 및 반사 방지막을 제거하여 소정 영역의 질화알루미늄막(22)을 노출한다. 노출된 금속 배선은 외부 신호를 입력받는 패드로 사용된다. 1, after forming the photoresist pattern on the nitride film 50, the protective film and the anti-reflection film of the predetermined area are removed using the photoresist pattern as a mask to expose the aluminum nitride film 22 of the predetermined area. The exposed metal wire is used as a pad for receiving an external signal.

이처럼 도전성 질화알루미늄막을 포함하는 본딩 패드를 형성하면 패드에 검사팁을 사용하여 신호를 입력할 때 무리하게 압력을 가하지 않아도 되므로 패드부의 표면이 손상되는 불량을 방지할 수 있다. As such, when the bonding pad including the conductive aluminum nitride layer is formed, a defect in which the surface of the pad is damaged may be prevented because the bonding pad does not need to be excessively applied when a signal is input using the test tip.

이상의 본 발명의 바람직한 실시예에서 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although described in detail in the preferred embodiment of the present invention, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also rights of the present invention. It belongs to the range.

이상 설명한 바와 같이, 본 발명에서는 알루미늄막을 질화시켜 산화막의 형성을 방지하고, 도전성막을 형성함으로써 용이하게 패드에 신호를 입력할 수 있다. 따라서 검사팁에 무리하게 힘을 가하지 않아도 되므로 패드가 손상되는 것을 방지할 수 있다. As described above, in the present invention, the aluminum film is nitrided to prevent the formation of the oxide film, and the conductive film can be formed to easily input a signal to the pad. Therefore, it is not necessary to apply excessive force to the test tip to prevent the pad from being damaged.

Claims (6)

삭제delete 삭제delete 반도체 기판 위에 알루미늄막을 형성하는 단계,Forming an aluminum film on the semiconductor substrate, 상기 알루미늄막의 상부를 질화하여 질화알루미늄막을 형성하는 단계,Nitriding an upper portion of the aluminum film to form an aluminum nitride film; 상기 질화알루미늄막 및 알루미늄막을 패터닝하여 패드를 가지는 금속 배선을 형성하는 단계,Patterning the aluminum nitride film and the aluminum film to form a metal wiring having a pad, 상기 금속 배선을 덮는 보호막을 형성한 후 상기 패드를 노출하는 단계를 포함하는 반도체 소자의 제조 방법.And forming the passivation layer covering the metal line, and then exposing the pad. 제3항에서,In claim 3, 상기 질화는 NH3 또는 N2 분위기에서 진행하는 반도체 소자의 제조 방법.The nitriding is carried out in a NH 3 or N 2 atmosphere manufacturing method of a semiconductor device. 제3항에서,In claim 3, 상기 질화알루미늄막은 10~200Å의 두께로 형성하는 반도체 소자의 제조 방법.The aluminum nitride film is a manufacturing method of a semiconductor device to form a thickness of 10 ~ 200Å. 제3항에서,In claim 3, 상기 금속 배선을 형성하는 단계에서 상기 질화알루미늄막 위에 반사 방지막을 형성한 후 패터닝하는 반도체 소자의 제조 방법.And patterning the anti-reflection film on the aluminum nitride film in the step of forming the metal wiring.
KR1020040047522A 2004-06-24 2004-06-24 Semiconductor device and manufacturing method therof KR100673654B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040047522A KR100673654B1 (en) 2004-06-24 2004-06-24 Semiconductor device and manufacturing method therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047522A KR100673654B1 (en) 2004-06-24 2004-06-24 Semiconductor device and manufacturing method therof

Publications (2)

Publication Number Publication Date
KR20050122425A KR20050122425A (en) 2005-12-29
KR100673654B1 true KR100673654B1 (en) 2007-01-24

Family

ID=37294259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040047522A KR100673654B1 (en) 2004-06-24 2004-06-24 Semiconductor device and manufacturing method therof

Country Status (1)

Country Link
KR (1) KR100673654B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075405A (en) * 1998-03-20 1999-10-15 윤종용 Contact structure of aluminum film and itio film, thin film transistor substrate using same and method for manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075405A (en) * 1998-03-20 1999-10-15 윤종용 Contact structure of aluminum film and itio film, thin film transistor substrate using same and method for manufacturing same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990075405

Also Published As

Publication number Publication date
KR20050122425A (en) 2005-12-29

Similar Documents

Publication Publication Date Title
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
US6479900B1 (en) Semiconductor device and method of manufacturing the same
US5707894A (en) Bonding pad structure and method thereof
US7659632B2 (en) Solder bump structure and method of manufacturing same
US20080048334A1 (en) Semiconductor devices and methods of fabricating the same
US20050073048A1 (en) Sealing and protecting integrated circuit bonding pads
US20090032945A1 (en) Solder bump on a semiconductor substrate
TWI807087B (en) Semiconductor device structure and method of forming the same
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
JP3439144B2 (en) Semiconductor device and manufacturing method thereof
JP2009538537A (en) Passivation and contact surrounded by polyimide and method of manufacturing the same
US7648902B2 (en) Manufacturing method of redistribution circuit structure
US6388337B1 (en) Post-processing a completed semiconductor device
KR100673654B1 (en) Semiconductor device and manufacturing method therof
JP2006318988A (en) Semiconductor device
JP6757293B2 (en) Compound semiconductor integrated circuit and its manufacturing method
KR100681676B1 (en) Method for forming pad in semiconductor device
US8168526B2 (en) Semiconductor chip package and method for manufacturing thereof
US20090091004A1 (en) Semiconductor device
KR100866687B1 (en) Method for fabricating a semiconductor including a fuse
KR100876286B1 (en) Semiconductor device and manufacturing method thereof
KR100216730B1 (en) Semiconductor metal film etching step
KR100588892B1 (en) Method for preventing pads of semiconductor device from being oxidized
KR20040023311A (en) Method for forming pad of semiconductor drvice
JPH04324958A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee