KR100670529B1 - Graphic signal driving method - Google Patents

Graphic signal driving method Download PDF

Info

Publication number
KR100670529B1
KR100670529B1 KR1020050052307A KR20050052307A KR100670529B1 KR 100670529 B1 KR100670529 B1 KR 100670529B1 KR 1020050052307 A KR1020050052307 A KR 1020050052307A KR 20050052307 A KR20050052307 A KR 20050052307A KR 100670529 B1 KR100670529 B1 KR 100670529B1
Authority
KR
South Korea
Prior art keywords
common line
line
common
driving
binary number
Prior art date
Application number
KR1020050052307A
Other languages
Korean (ko)
Other versions
KR20060132146A (en
Inventor
유대영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050052307A priority Critical patent/KR100670529B1/en
Publication of KR20060132146A publication Critical patent/KR20060132146A/en
Application granted granted Critical
Publication of KR100670529B1 publication Critical patent/KR100670529B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B39/00Circuit arrangements or apparatus for operating incandescent light sources
    • H05B39/04Controlling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0248Precharge or discharge of column electrodes before or after applying exact column voltages

Abstract

본 발명은 디스플레이 패널, 특히 유기 EL 같은 전류 구동 방식의 디스플레이 패널을 구동시키기 위한 PWM(Pulse Width Modulation) 드라이빙 방법이다.The present invention is a pulse width modulation (PWM) driving method for driving a display panel, particularly a display panel of a current driving type such as an organic EL.

즉, 전류 구동 방식의 디스플레이 패널을 구동하기 위한 소스 드라이버에서 수행되는 세그먼트 라인 드라이빙 방법으로서, 제1 공통라인으로 출력할 밝기 표시에 따른 소정의 제1 턴오프 구간 동안 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S200); 소정의 프리차지 기간 동안 고전류를 상기 세그먼트 라인으로 공급하는 단계(S300); 제1 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S400); 상기 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S450); 제2 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S500); 제2 공통라인으로 출력할 밝기 표시에 따른 소정의 제2 턴오프 구간 동안 상기 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S600); 및 상기 세그먼트 라인에 축적된 전하를 제거하는 단계(S700)를 포함한다.That is, a segment line driving method performed by a source driver for driving a display panel of a current driving method, the current being supplied to the segment line is cut off during a predetermined first turn-off period according to the brightness indication to be output to the first common line. Step (S200); Supplying a high current to the segment line for a predetermined precharge period (S300); Supplying a driving current for a first common line to the segment line (S400); Blocking current supplied to the segment line (S450); Supplying a driving current for a second common line to the segment line (S500); Blocking current supplied to the segment line during a second turn-off period according to the brightness indication to be output to the second common line (S600); And removing the charge accumulated in the segment line (S700).

PWM, 프리차지, 디스차지, OLED, 유기EL, 소스 드라이버 PWM, precharge, discharge, OLED, organic EL, source driver

Description

영상 신호 드라이빙 방법{GRAPHIC SIGNAL DRIVING METHOD}Video signal driving method {GRAPHIC SIGNAL DRIVING METHOD}

도 1은 종래기술의 영상 신호 드라이빙 방법에 따라 세그먼트 라인으로 출력되는 신호의 파형도,1 is a waveform diagram of a signal output to a segment line according to a video signal driving method of the prior art,

도 2는 본 발명 일실시예에 따른 영상 신호 드라이빙 방법을 구현하기 위한 팔레트 펄스를 설명하는 파형도 및 그 세부 파형도,2 is a waveform diagram illustrating a palette pulse for implementing an image signal driving method according to an embodiment of the present invention and a detailed waveform diagram thereof;

도 3은 본 발명 일실시예에 따라 프리차지 구간을 결정하는데 사용되는 프리차지 팔레트 펄스를 설명하는 파형도,3 is a waveform diagram illustrating a precharge palette pulse used to determine a precharge interval in accordance with one embodiment of the present invention;

도 4는 본 발명의 영상 신호 드라이빙 방법을 구현하기 위한 픽셀 소자의 소스 드라이버 및 게이트 드라이버와의 연결을 나타낸 회로도,4 is a circuit diagram illustrating a connection between a source driver and a gate driver of a pixel device for implementing a video signal driving method of the present invention;

도 5는 본 발명의 영상 신호 드라이빙 방법에 따라 세그먼트 라인으로 출력되는 신호의 파형도,5 is a waveform diagram of a signal output to a segment line according to the video signal driving method of the present invention;

도 6은 제1 공통라인으로 출력되는 픽셀의 밝기 표시가 최소값일 때, 본 발명의 영상 신호 드라이빙 방법에 따라 세그먼트 라인으로 출력되는 신호의 파형도,6 is a waveform diagram of a signal output to a segment line according to the video signal driving method of the present invention when the brightness display of the pixel output to the first common line is a minimum value;

도 7은 본 발명에 따른 영상 신호 드라이빙 방법에 의한 개조차를 극복하는 제1 방법을 나타낸 화상 프레임도,7 is an image frame diagram showing a first method for overcoming dogs by the video signal driving method according to the present invention;

도 8은 본 발명에 따른 영상 신호 드라이빙 방법에 의한 개조차를 극복하는 제2 방법을 나타낸 파형도.8 is a waveform diagram showing a second method for overcoming dogs by the video signal driving method according to the present invention;

본 발명은 디스플레이 패널을 구동시키기 위한 PWM(Pulse Width Modulation) 드라이빙 방법에 관한 것으로, 특히, 전류 구동 방식의 디스플레이 패널을 구동시키기 위한 것이다.The present invention relates to a pulse width modulation (PWM) driving method for driving a display panel, and more particularly, to driving a display panel of a current driving method.

평면형 디스플레이 장치로서 LCD 패널, 유기EL 패널 등이 사용되는데, 이 중 유기EL 패널은, 전류에 의해 구동되는 소자인 유기EL을 이용한 것으로, 이것의 휘도나 계조를 조절하기 위해서는 각 유기EL 소자로 공급되는 전류량을 조절한다. As a flat panel display device, an LCD panel, an organic EL panel, or the like is used. Among them, an organic EL panel uses an organic EL, a device driven by a current, and is supplied to each organic EL element in order to control its brightness and gray level. Adjust the amount of current.

상기 유기EL 장치의 휘도/계조를 조절하기 위한 다양한 제어 장치/방법이 제안되어 있는데, 본 발명이 적용되는 PWM 방식은, 프레임을 구성하는 각 라인별로 소정의 라인 구동 펄스에 따라 시분할적으로 순차 구동시키는 방법에 있어서, 휘도(전체 화면 밝기, luminance)를 조절하기 위해 상기 라인 구동 펄스의 폭을 조절하는 방식이다.Various control devices / methods for adjusting the luminance / gradation of the organic EL device have been proposed, and the PWM method to which the present invention is applied is sequentially driven in time division according to a predetermined line driving pulse for each line constituting the frame. In this method, the width of the line driving pulse is adjusted to adjust luminance (full screen brightness, luminance).

도 1은 종래기술에 의한 PWM 구동 방식을 나타낸 신호의 타이밍도이다. 도시한 바와 같이 커먼 어드레스가 활성화되는 시점 이후, 보다 고(高)전류로 프리차지가 수행되며, 프리차지가 종료되면 각 픽셀 데이타가 라인 상의 픽셀에 반영되는 드라이빙 구간이 이어지며, 드라이빙 구간이 종료하면 패널의 에이징(aging)을 방 지하기 위한 디스차지(discharge) 구간이 이어진다. 여기서 휘도 조절은 상기 드라이빙 구간의 길이로써 수행된다.1 is a timing diagram of a signal showing a PWM driving method according to the prior art. As shown in the figure, after the common address is activated, precharging is performed with a higher current, and when the precharging is completed, a driving section in which each pixel data is reflected in the pixels on the line is continued, and the driving section ends. Then, a discharge period for preventing aging of the panel is continued. In this case, the brightness control is performed by the length of the driving section.

그런데, 상기 종래기술은 매 공통(common)라인마다 각각 프리차지와 디스차지를 수행하므로, 전력의 낭비가 존재하다는 문제점이 있었다.However, the prior art has a problem in that waste of power exists because precharge and discharge are performed for each common line.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 전력의 불필요한 낭비를 방지할 수 있는 영상 신호 드라이빙 방법을 제공하는데, 그 목적이 있다.The present invention has been made to solve the above problems, and provides an image signal driving method capable of preventing unnecessary waste of power.

상기 목적을 달성하기 위한 본 발명의 영상 신호 드라이빙 방법은, 소정의 프리차지 기간 동안 고전류를 상기 세그먼트 라인으로 공급하는 단계(S300); 제1 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S400); 제2 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S500); 및 상기 세그먼트 라인에 축적된 전하를 제거하는 단계(S700)를 포함한다. According to another aspect of the present invention, there is provided a video signal driving method comprising: supplying a high current to the segment line during a predetermined precharge period (S300); Supplying a driving current for a first common line to the segment line (S400); Supplying a driving current for a second common line to the segment line (S500); And removing the charge accumulated in the segment line (S700).

또한, 짝수번째 프레임에 대한 영상 신호를 드라이빙하는 경우에는, 짝수번째 공통라인이 상기 제1 공통라인이 되며, 홀수번째 공통라인이 상기 제2 공통라인이 되고, 홀수번째 프레임에 대한 영상 신호를 드라이빙하는 경우에는, 홀수번째 공통라인이 상기 제1 공통라인이 되며, 짝수번째 공통라인이 상기 제2 공통라인이 되는 것을 특징으로 한다.In addition, when driving an image signal for an even frame, an even common line becomes the first common line, an odd common line becomes the second common line, and drives an image signal for an odd frame. In this case, the odd common line becomes the first common line, and the even common line becomes the second common line.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

(실시예)(Example)

평면형 디스플레이 장치는 유기 EL, LCD 등 각 픽셀의 표시를 담당하는 소자를 지정하여 구동하기 위한 장비가 필요하다. 디스플레이 평면상의 각 픽셀의 위치는 가로축의 X좌표와 세로축의 Y좌표로 지정할 수 있으며, 이 점을 이용하여 디스플레이 장치를 구동하기 위한 장비도, 디스플레이 패널의 X축 상에 배치되며 각 세로라인(세그먼트 라인 또는 소스 라인이라고 칭한다)에 대한 해당 신호를 출력하는 소스 드라이버 소자와, 디스플레이 패널의 Y축 상에 배치되며 각 가로라인(공통라인 또는 게이트 라인이라 칭한다)에 대한 해당 신호를 출력하는 게이트 드라이버 소자를 포함한다. 도 2에 도시한 바와 같이, 일반적으로 게이트 드라이버(200)로 어느 한 공통라인에 포함되는 픽셀 소자(Dp)들만을 활성화시킨 상태에서, 소스 드라이버(100)는 각 세그먼트 라인에 포함되는 픽셀 소자(Dp)들에 해당 밝기 표시에 따른 구동 전력을 공급하는 방식으로 디스플레이가 수행된다.The flat panel display device requires equipment for designating and driving an element which is responsible for displaying each pixel such as an organic EL and an LCD. The position of each pixel on the display plane can be specified by the X coordinate of the horizontal axis and the Y coordinate of the vertical axis, and the equipment for driving the display device using this point is also disposed on the X axis of the display panel. A source driver element for outputting a corresponding signal for a line or a source line, and a gate driver element disposed on the Y axis of the display panel for outputting a corresponding signal for each horizontal line (called a common line or a gate line) It includes. As shown in FIG. 2, in a state in which only the pixel elements Dp included in any one common line are activated by the gate driver 200, the source driver 100 includes the pixel elements included in each segment line ( The display is performed in such a manner as to supply driving power to Dp) according to the brightness indication.

본 실시예의 영상 신호 드라이빙 방법은, 전류 구동 방식의 디스플레이 패널을 구동하기 위한 소스 드라이버에서 수행되는 세그먼트 라인 드라이빙 방법으로서, 제1 공통라인으로 출력할 밝기 표시에 따른 소정의 제1 턴오프 구간 동안 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S200); 소정의 프리차지 기간 동안 고전류를 상기 세그먼트 라인으로 공급하는 단계(S300); 제1 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S400); 상기 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S450); 제2 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S500); 제2 공통라인으로 출력할 밝기 표시에 따른 소정의 제2 턴오프 구간 동안 상기 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S600); 및 상기 세그먼트 라인에 축적된 전하를 제거하는 단계(S700)를 포함한다.The video signal driving method according to the present embodiment is a segment line driving method performed by a source driver for driving a display panel of a current driving method, and performs segment segmenting during a first turn-off period according to brightness indication to be output to a first common line. Blocking the current supplied to the line (S200); Supplying a high current to the segment line for a predetermined precharge period (S300); Supplying a driving current for a first common line to the segment line (S400); Blocking current supplied to the segment line (S450); Supplying a driving current for a second common line to the segment line (S500); Blocking current supplied to the segment line during a second turn-off period according to the brightness indication to be output to the second common line (S600); And removing the charge accumulated in the segment line (S700).

한편, 상기 밝기 표시에는 전체 화면의 밝기를 나타내는 휘도(luminance)과, 이미지 데이터에 따라 각 픽셀의 밝기를 나타내는 계조(gradient)가 있는데, 현재 평면형 디스플레이 장치에서는 휘도 및 계조를 제어하기 위한 다양한 방법 및 구조가 존재한다. 따라서, 상기 S200 단계 및 S600 단계에서 적용하는 밝기 표시는 휘도 또는 계조가 될 수도 있고, 또는 휘도 및 계조를 모두 포함한 값일 수도 있다. 상기 S200 단계 및 S600 단계에서 적용하는 밝기 표시가 휘도 또는 계조 중 하나만을 적용한 것이라면, 나머지 하나는 상기 S400 단계 및 S500 단계에서의 드라이빙 전류에 적용하거나, 별도의 게이트 드라이버의 공통라인 선택신호에 적용할 수 있다.Meanwhile, the brightness display includes luminance indicating brightness of the entire screen and gradation indicating brightness of each pixel according to image data. Various methods for controlling brightness and gradation in current flat panel display apparatuses and The structure exists. Accordingly, the brightness display applied in steps S200 and S600 may be luminance or gray scale, or a value including both luminance and gray scale. If the brightness display applied in steps S200 and S600 applies only one of luminance or gray scale, the other one may be applied to the driving currents in steps S400 and S500 or to a common line selection signal of a separate gate driver. Can be.

상기 S400 단계에서 출력하는 제1 공통라인에 대한 드라이빙 전류 및 상기 S500 단계에서 출력하는 제2 공통라인에 대한 드라이빙 전류는 동일한 세그먼트 라인으로 출력되며, 그 구분은 별도의 게이트 드라이버에 의한 공통라인 선택으로써 이루어진다. 상기 S450 단계를 수행함으로써, 상기 공통라인 선택 타이밍의 미스매치에 의한 어긋난 영상 출력을 방지한다. 따라서, 상기 S450 단계는 상기 별도의 게이트 드라이버에 의한 활성화 공통라인의 선택(즉, 절환)시점을 포함하는 짧은 기간 동안, 소스드라이버와 상기 세그먼트 라인의 연결을 턴오프시키게 된다.The driving current for the first common line output in step S400 and the driving current for the second common line output in step S500 are output as the same segment line, and the division is made by selecting a common line by a separate gate driver. Is done. By performing the step S450, the output of the shifted image due to the mismatch of the common line selection timing is prevented. Therefore, the step S450 is to turn off the connection of the source driver and the segment line for a short period including the time of selecting (ie, switching) the activation common line by the separate gate driver.

공통 어드레스가 활성화되는 구간 중, S200 단계 및 S600 단계에서 정해지는 턴오프 구간을 제외한 구간 동안 S400 단계 및 S500 단계의 드라이빙이 수행되어, S200 단계 및 S600 단계에서 산정한 밝기 표시가 디스플레이 장치에 적용된다.During the sections in which the common address is activated, driving of steps S400 and S500 is performed during the sections except the turn-off periods determined in steps S200 and S600, and the brightness display calculated in steps S200 and S600 is applied to the display device. .

상기 S200 단계는, 제1 공통라인에 대한 공통 어드레스의 활성화 시점부터 소정의 이진수를 카운트하는 단계(S210); 상기 제1 공통라인에 출력할 밝기 표시에 따라 결정되는 제1 마일스톤 이진수와 상기 카운트되는 이진수를 비교하는 단계(S220); 및 상기 제1 공통라인에 대한 공통 어드레스의 활성화 시점부터 상기 S220 단계에서 비교하는 두 이진수가 동일해지는 시점까지를 상기 제1 턴오프 구간으로 결정하는 단계(S230)로 구체화할 수 있다. 상기 S210 내지 S230 단계로 구체 화한 방법은 S210 단계의 밝기 표시가 계조 신호 또는 계조 신호와 휘도 신호를 포함한 것일 경우에 적용될 수 있다.The step S200 may include: counting a predetermined binary number from a time point of activating a common address for a first common line (S210); Comparing the first milestone binary number determined according to the brightness indication to be output to the first common line with the counted binary number (S220); And determining the first turn-off period from the activation time of the common address for the first common line to the time when two binary numbers compared in the operation S220 are the same (S230). The method embodied in steps S210 to S230 may be applied when the brightness display of step S210 includes a gray level signal or a gray level signal and a luminance signal.

상기 마일스톤 이진수는 그래픽 메모리에서 읽은 픽셀 데이터로부터 산정된 제1 공통라인에 대한 계조(또는 계조 및 휘도)에 따른 값이 되며, 상기 S210 단계의 소정 이진수에 대한 카운팅은 일반적인 카운터를 사용할 수도 있으나, S210 단계의 상기 소정의 이진수에 대한 카운팅은 후술하는 팔레트 펄스를 사용하여 수행할 수 있다.The milestone binary number is a value according to the gradation (or gradation and luminance) of the first common line calculated from the pixel data read from the graphic memory, and the counting of the predetermined binary digit in the step S210 may use a general counter, Counting for the predetermined binary number of the step may be performed using a palette pulse described below.

상기 S500 단계는, 제2 공통라인에 대한 공통 어드레스의 활성화 시점부터 소정의 이진수를 카운트하는 단계(S510); 상기 제2 공통라인에 출력할 밝기 표시에 따라 결정되는 제2 마일스톤 이진수와 상기 카운트되는 이진수를 비교하는 단계(S520); 및 상기 제2 공통라인에 대한 공통 어드레스의 활성화 시점부터 상기 S520 단계에서 비교하는 두 이진수가 동일해지는 시점까지를 상기 제2 턴오프 구간으로 결정하는 단계(S530)로 구체화할 수 있다. 상기 S510 내지 S530 단계로 구체화한 방법은 S210 단계의 밝기 표시가 계조 신호 또는 계조 신호와 휘도 신호를 포함한 것일 경우에 적용될 수 있다. 상기 S510 단계도, 상기 S210 단계와 마찬가지로 팔레트 펄스를 사용하여 수행할 수 있으며, 이 또한 후술하기로 한다.The step S500 may include: counting a predetermined binary number from an activation time point of a common address for a second common line (S510); Comparing a second milestone binary number determined according to the brightness indication to be output to the second common line with the counted binary number (S520); And determining the second turn-off period from the activation time of the common address for the second common line to the time when two binary numbers compared in the operation S520 are the same (S530). The method embodied in steps S510 to S530 may be applied when the brightness display of step S210 includes a gray level signal or a gray level signal and a luminance signal. The step S510 may also be performed using a palette pulse similarly to the step S210, which will be described later.

이하, 도 2 및 도 3을 참조하여 상기 팔레트 펄스의 원리를 상술하기로 한다. 먼저, 제1/제2 공통라인에 대한 각 드라이빙 구간의 제어에 대해 알아본다.Hereinafter, the principle of the pallet pulse will be described in detail with reference to FIGS. 2 and 3. First, the control of each driving section for the first / second common line will be described.

도 2의 팔레트 펄스의 형태를 살펴보면 드라이빙 구간과 구간 사이에서 양쪽 으로 대칭을 보이는 것을 볼 수 있다. 제1 공통라인의 드라이빙의 경우 팔레트 펄스의 역할은 메모리 데이타와 팔레트 펄스들을 버스로 만들었을 때의 6비트 데이터 값이 작거나 일치하는 시점으로 각 공통라인의 드라이빙 구간을 결정하기 위한 것이다. 즉, 메모리 데이터와 팔레트 펄스의 각 비트들을 비교하는 것이 상기 S220 단계 및 S520 단계에 해당되며, 이에 따라 해당 공통라인에 대한 드라이빙 PWM 신호를 인에이블/디스에이블시키는 것이 상기 S230 단계 및 S530 단계에 해당된다.Looking at the shape of the palette pulse of Figure 2 it can be seen that the symmetry between both the driving section and the section. In the case of driving the first common line, the role of the palette pulse is to determine the driving section of each common line at a point where the 6-bit data value when the memory data and the palette pulses are made into a bus is small or coincident. That is, comparing the bits of the memory data with the pallet pulses corresponds to steps S220 and S520, and thus enabling / disabling the driving PWM signal for the corresponding common line corresponds to steps S230 and S530. do.

즉, 상기 팔레트 펄스를 이용하는 경우, 상기 S210 단계에서는, 카운트 주파수의 1/2 주파수로 하이값과 로우값을 출력하는 제1 팔레트 펄스(palette_pulse_0), 카운트 주파수의 1/4 주파수로 하이값과 로우값을 출력하는 제2 팔레트 펄스(palette_pulse_1), 카운트 주파수의 1/8 주파수로 하이값과 로우값을 출력하는 제3 팔레트 펄스(palette_pulse_2) 내지 카운트 주파수의 1/26 주파수로 하이값과 로우값을 출력하는 제6 팔레트 펄스를 생성하게 된다. 또한, 상기 S220 단계에서는, 상기 제1 내지 제6 팔레트 펄스의 논리값과 6비트의 제1 마일스톤 이진수의 각 자리의 논리값을 각각 비교하게 된다.That is, when using the palette pulse, in step S210, the first palette pulse (palette_pulse_0) for outputting the high value and the low value at 1/2 frequency of the count frequency, the high value and low at 1/4 frequency of the count frequency second palette pulse (palette_pulse_1), third palette pulse (palette_pulse_2) to a high frequency one-half 6 and the low frequency value of the count value and outputting a high value and a low value by 1/8 the frequency of the count frequency of the output value It generates a sixth palette pulse for outputting the. In operation S220, the logic values of the first to sixth palette pulses are compared with the logic values of the respective digits of the 6-bit first milestone binary.

또한, PWM 신호는 반드시 드라이빙 타임 구간 안에서만 발생하도록 되어 있다. 도 2에서의 확대된 구간의 동작을 보면 메모리 데이터는 58, 바이너리 넘버로는 111010이고 이때 팔레트 펄스의 값을 읽어보면 마찬가지로 111010임을 알 수 있다. 제1 공통라인에 대한 드라이빙 구간(PWM 신호)은 상기 일치하는 지점에서 시작하여 제1 공통라인 어드레스가 비활성화될 때까지로 결정되며, 제2 공통라인에 대 한 드라이빙 구간(PWM 신호)은 제2 공통라인 어드레스가 활성화된 때부터 상기 일치하는 지점까지 수행된다.In addition, the PWM signal is necessarily generated only within the driving time period. Referring to the operation of the enlarged section in FIG. 2, it can be seen that the memory data is 58, the binary number is 111010, and the value of the palette pulse is 111010. The driving period (PWM signal) for the first common line is determined as starting from the matching point until the first common line address is deactivated, and the driving period (PWM signal) for the second common line is determined as the second. From the time when the common line address is activated until the matching point.

다음, 제1 공통라인에 대한 프리차지 구간의 제어도 별도의 팔레트 펄스로써 수행할 수 있는 바, 도 3 및 하기 설명과 같다.Next, the control of the precharge section for the first common line may also be performed as a separate palette pulse, as shown in FIG. 3 and the following description.

먼저 가장 중심적인 동작은 상기 드라이빙 PWM 의 경우와 같은 형태를 가진 별도의 프리차지 팔레트 펄스를 발생시키고 이를 원하는 프리차지 PWM 크기(예: 16클럭) 만큼 시프트시켜서 로컬 블록으로 보내는 것이다. 이때 로컬 블록에서는 이 신호를 이용하여 드라이빙 때와 마찬가지로 팔레트 펄스의 버스 데이터가 메모리 데이터와 작거나 같을때 까지만 PWM 신호를 만들어 낸다. 그리고 다시 이 신호를 프리차지 드라이빙 구간 안에서만 인버젼 시켜주는 것이다. 이렇게 하면 도 3에서 보이는 pre_pwm_r_en이라는 신호가 만들어 진다. 이 신호의 형태를 잘 관찰해 보면 드라이빙 PWM 신호(pwm_r_1)와 상기 pre_pwm_r_en 신호 사이의 구간이 정확히 프리차지 PWM 신호의 크기만큼 존재하게 된다는 것을 알 수 있다. 이 신호들을 이용하여 조함논리를 만들어주면 세팅 크기만큼의 프리차지 PWM 신호가 메모리 데이터에 따라서 항상 드라이빙 PWM 신호를 따라다니게 되는 것이다. 그리고 만약 메모리 데이타가 0일 경우 드라이빙 PWM 신호는 발생하지 않고 프리차지 PWM 신호만 발생하게 되는 것이다. First, the most central operation is to generate a separate precharge palette pulse having the same shape as the driving PWM, shift it by a desired precharge PWM size (for example, 16 clocks) and send it to the local block. In this case, the local block uses this signal to generate the PWM signal only until the bus data of the pallet pulse is smaller than or equal to the memory data as in the case of driving. And again, this signal is only inverted within the precharge driving range. This creates a signal pre_pwm_r_en, shown in FIG. Observing the shape of this signal, it can be seen that the section between the driving PWM signal pwm_r_1 and the pre_pwm_r_en signal exists exactly as the size of the precharge PWM signal. When the coarse logic is created using these signals, the precharge PWM signal of the set size always follows the driving PWM signal according to the memory data. If the memory data is 0, the driving PWM signal is not generated and only the precharge PWM signal is generated.

이하, 도 4 및 도 5를 참조하여, 상기 S200 단계 내지 S700 단계의 수행 구간을 정의하고, 그 구간에서의 소스 드라이버 및 게이트 드라이버의 동작에 대해 알아보기로 한다.4 and 5, an execution section of steps S200 to S700 will be defined, and operation of the source driver and the gate driver in the section will be described.

상기 S200 단계는 도 5의 ①번으로 표시된 구간에 수행되는 과정이며, 이 단계에서 도 4의 소스 드라이버는 모든 스위치를 턴오프하여 해당 세그먼트 라인에 전류를 공급하지 않는다.The step S200 is performed in the section indicated by ① of FIG. 5, and in this step, the source driver of FIG. 4 does not supply current to the corresponding segment line by turning off all switches.

상기 S300 단계는 도 5의 ②번으로 표시된 구간에서 수행되는 과정이며, 이 단계에서 소스 드라이버는 S1 스위치를 턴온하여 고전압 전류원(20)의 출력 전류(프리차지 전류)를 해당 세그먼트 라인으로 출력한다. 상기 프리차지 전류는 해당 세그먼트의 픽셀들 중 별도의 게이트 드라이버의 S4 스위치의 턴온에 의해 선택된 픽셀의 플레이트 커패시터(Cp)를 충전하게 된다. The step S300 is performed in the section indicated by ② of FIG. 5, in which the source driver turns on the S1 switch and outputs the output current (pre-charge current) of the high voltage current source 20 to the corresponding segment line. The precharge current charges the plate capacitor Cp of the pixel selected by the turn-on of the S4 switch of the separate gate driver among the pixels of the segment.

상기 S400 단계는 도 5의 ③번으로 표시된 구간에서 수행되는 과정이며, 이 단계에서 소스 드라이버는 S2 스위치를 턴온하여 구동 전류원(30)의 출력 전류(드라이빙 전류)를 해당 세그먼트 라인으로 출력한다. 상기 드라이빙 전류는 해당 세그먼트의 픽셀들 중 별도의 게이트 드라이버의 S4 스위치의 턴온에 의해 선택된 제1 공통라인에 포함되는 픽셀의 발광 소자(Dp)만을 구동하게 된다. 상기 S400 단계는 공통 어드레스의 비활성화에 따라 종료된다.The step S400 is performed in the section indicated by ③ of FIG. 5, in which the source driver turns on the S2 switch to output the output current (driving current) of the driving current source 30 to the corresponding segment line. The driving current drives only the light emitting device Dp of the pixel included in the first common line selected by the turn-on of the S4 switch of the separate gate driver among the pixels of the corresponding segment. The step S400 ends with the deactivation of the common address.

상기 S450 단계는 도 5의 ④번으로 표시된 구간에서 수행되는 과정이며, 이 단계에서 소스 드라이버는 모든 스위치를 턴오프하고, 별도의 게이트 드라이버도 모든 공통라인에 휴지전위(Vdc)를 공급하여, 디스플레이 패널의 모든 픽셀을 휴지시키게 된다.The step S450 is a process performed in the section ④ of FIG. 5, in which the source driver turns off all switches, and a separate gate driver also supplies an idle potential (Vdc) to all common lines, thereby displaying the display. Pause all pixels in the panel.

상기 S500 단계는 도 5의 ⑤번으로 표시된 구간에서 수행되는 과정이며, 이 단계에서 소스 드라이버는 S2 스위치를 턴온하여 구동 전류원(30)의 출력 전류(드라이빙 전류)를 해당 세그먼트 라인으로 출력한다. 상기 드라이빙 전류는 해당 세그먼트의 픽셀들 중 별도의 게이트 드라이버의 S4 스위치의 턴온에 의해 선택된 제2 공통라인에 포함되는 픽셀의 발광 소자(미도시)만을 구동하게 된다. S500 단계도 해당 픽셀 데이타값에 따른 카운팅 수 만큼만 유지되는데, 상기 설명과 같이 S200 단계와 유사한 팔레트 펄스를 이용할 수도 있다. The step S500 is performed in the section ⑤ of FIG. 5, in which the source driver turns on the S2 switch to output the output current (driving current) of the driving current source 30 to the corresponding segment line. The driving current drives only a light emitting device (not shown) of a pixel included in a second common line selected by turning on an S4 switch of a separate gate driver among pixels of the corresponding segment. Step S500 is also maintained only by the number of counts according to the pixel data value. As described above, a palette pulse similar to step S200 may be used.

상기 S600 단계는 도 5의 ⑥번으로 표시된 구간에서 수행되는 과정이며, 상기 S500 단계의 종료시에 시작되어 해당 공통 어드레스가 비활성화되기 소정 시간전에 종료된다. 상기 팔레트 신호를 이용하는 경우, 도 2에 도시한 바와 같이, 팔레트 신호가 발진해서 종료하기 까지의 기간을 드라이빙 신호의 최대 구간 길이(밝기표시값이 가장 큰 때의 드라이빙 구간 길이)를 가지도록 설정한다. 그러면, 상기 S500 단계의 종료 시점부터 상기 팔레트 신호의 발진 종료시까지를 ⑥번 구간으로 결정할 수 있다.The step S600 is a process performed in the section indicated by ⑥ of FIG. 5 and starts at the end of the step S500 and ends before a predetermined time before the corresponding common address is deactivated. In the case of using the pallet signal, as shown in FIG. 2, the period from when the pallet signal starts to oscillate and ends is set to have a maximum section length (driving section length when the brightness display value is the largest) of the driving signal. . Then, it may be determined as a section ⑥ from the end of the step S500 to the end of the oscillation of the pallet signal.

상기 S700 단계는 도 5의 ⑦번으로 표시된 구간에서 수행되는 과정이며, 상기 게이트 드라이버에 의해 모든 공통 라인에 휴지전위(Vdc)가 인가된 상태에서, S3가 턴온되어 세그먼트 라인에 접지전압(VSS)을 공급하게 된다. 이에 따라 디스플레이 패널의 모든 픽셀의 플레이트 커패시터(Cp)에 축적되었던 전하가 방전된다. The step S700 is a process performed in the section ⑦ of FIG. 5, and in the state in which the idle potential Vdc is applied to all common lines by the gate driver, S3 is turned on and the ground voltage VSS is applied to the segment line. Will be supplied. As a result, the charge accumulated in the plate capacitor Cp of all the pixels of the display panel is discharged.

상기 S100 단계 내지 S700 단계의 과정들은 도 4에 도시한 소스 드라이버(100) 및 게이트 드라이버(200)에 의해 수행된다. 그런데, 이 경우 게이트 드라이버(200)의 동작은 종래기술에 의한 경우와 다르지 않으며, 본 발명의 사상은 소스 드라이버(100)에 의해 실현된다. 상기 S100 단계 내지 S700 단계가 수행되는 도 5의 ①번 구간 내지 ⑦번 구간에서의 S1 내지 S5 스위치의 상태는 하기 표 1과 같다.The processes of steps S100 to S700 are performed by the source driver 100 and the gate driver 200 shown in FIG. 4. However, in this case, the operation of the gate driver 200 is not different from the case of the related art, and the idea of the present invention is realized by the source driver 100. The states of the switches S1 to S5 in the sections ① to ⑦ of FIG. 5 in which the steps S100 to S700 are performed are shown in Table 1 below.

Figure 112005032146577-pat00001
Figure 112005032146577-pat00001

상기 ①번 구간 내지 ⑦번 구간의 각 길이에 대하여 도 5 및 도 6을 참조하여 부연 설명하면 다음과 같다. The length of each of sections ① to ⑦ will be described in detail with reference to FIGS. 5 and 6 as follows.

도 5 및 도 6의 A번 파형은 밝기 표시(휘도 및/또는 계조)가 최대값일 때의 세그먼트 라인으로 출력되는 신호를 도시한 것이며, B번 파형은 각 픽셀에 대한 밝기 표시에 따라 세그먼트 라인으로 출력되는 신호를 도시한 것이다.Waveform A of FIGS. 5 and 6 shows a signal output to the segment line when the brightness display (luminance and / or gradation) is the maximum value, and waveform B is a segment line according to the brightness display for each pixel. The output signal is shown.

A번 파형에 대하여, 프리차지가 수행되는 제1 공통라인에 대한 공통 어드레스가 활성화되는 구간은, 프리차지 구간(PR0) 및 제1 풀드라이빙 구간(FR1)으로 구분되며, 디스차지가 수행되는 제2 공통라인에 대한 공통 어드레스가 활성화되는 구간은, 제2 풀드라이빙 구간(FR2) 및 디스차지 구간(CR0)으로 구분된다.For waveform A, the section in which the common address for the first common line is activated is divided into a precharge section PR0 and a first full driving section FR1, and the discharge is performed. The section in which the common address for the two common lines is activated is divided into a second full driving section FR2 and a discharge section CR0.

B번 파형에 대하여, 프리차지가 수행되는 제1 공통라인에 대한 공통 어드레스가 활성화되는 구간은, 제1 턴오프 구간(OR1), 프리차지 구간(PR) 및 제1 드라이빙 구간(DR1)으로 구분되며, 디스차지가 수행되는 제2 공통라인에 대한 공통 어드레스가 활성화되는 구간은, 제2 드라이빙 구간(DR2), 제2 턴오프 구간(OR2) 및 디스차지 구간(CR)으로 구분된다. For waveform B, the section in which the common address for the first common line on which the precharge is performed is activated is divided into a first turn-off section OR1, a precharge section PR, and a first driving section DR1. The period in which the common address for the second common line is discharged is activated is divided into a second driving period DR2, a second turn-off period OR2, and a discharge period CR.

A번 파형의 프리차지 구간(PR0) 및 디스차지 구간(CR0)은 B번 파형의 프리차지 구간(PR) 및 디스차지 구간(CR)과 길이가 동일하다. B번 파형의 제1 드라이빙 구간(DR1)은 제1 공통라인의 해당 픽셀에 표시할 계조 및/또는 휘도에 따라 그 길이가 결정되며, 제2 드라이빙 구간(DR2)은 제2 공통라인의 해당 픽셀에 표시할 계조 및/또는 휘도에 따라 그 길이가 결정된다. The precharge section PR0 and the discharge section CR0 of the waveform A have the same length as the precharge section PR and the discharge section CR of the waveform B. FIG. The length of the first driving section DR1 of waveform B is determined according to the grayscale and / or luminance to be displayed on the corresponding pixel of the first common line, and the second driving section DR2 has the corresponding pixel of the second common line. The length is determined according to the gradation and / or luminance to be displayed on the screen.

B번 파형의 제1 턴오프 구간(OR1)은, A번 파형의 제1 풀드라이빙 구간(FR1)에서 번 파형의 제1 드라이빙 구간(DR1)을 뺀 길이와 같으며, 제1 공통라인의 해당 픽셀에 나타낼 계조 및/또는 휘도값으로부터 미리 그 길이를 산정하여, 앞서 설명한 바와 같이 팔레트 신호 등을 이용하여 적용하게 된다. The first turn-off period OR1 of the waveform B is equal to the length of the first driving section DR1 of the waveform A minus the first full driving period FR1 of the waveform A and corresponds to the first common line. The length is calculated in advance from grayscale and / or luminance values to be displayed on the pixels, and is applied using a palette signal or the like as described above.

B번 파형의 제2 턴오프 구간(OR2)은, A번 파형의 제2 풀드라이빙 구간(FR2)에서 번 파형의 제2 드라이빙 구간(DR2)을 뺀 길이와 같으며, 앞서 설명한 바와 같이 그 시점은 제2 드라이빙 구간(DR2)의 종료시로 결정되며, 그 종점은 팔레트 신호 등의 카운팅 완료시로 결정된다.The second turn-off period OR2 of the waveform B is equal to the length of the second driving period DR2 of the waveform A minus the second driving period FR2 of the waveform A, as described above. Is determined at the end of the second driving section DR2, and the end point is determined at the completion of counting of the pallet signal or the like.

그런데, 상기와 같은 영상 신호 드라이빙 방법을 사용하면, 다음과 같은 색감상 문제가 발생한다.However, when using the video signal driving method as described above, the following color problem occurs.

제1 공통라인은 프리차지가 항상 동일한 양으로 충분히 이루어진 상태에서 수행되나, 제2 공통라인은 프리차지가 변동하며 보다 부족한 양으로 이루어진 상태에서 수행된다. 따라서 제1 공통라인과 제2 공통라인 간에는 다소간 휘도차가 존재할 수 밖에 없어, 색감을 떨어뜨리게 된다. The first common line is performed in a state where the precharge is always sufficiently made in the same amount, but the second common line is performed in a state where the precharge is variable and made in a lesser amount. Therefore, there may be a difference in luminance between the first common line and the second common line, which reduces color.

상기 색감상 문제를 완화하기 위한 제1 방법은, 도 7에 도시한 바와 같이, 상기 제1 공통라인과 제2 공통라인에 해당되는 디스플레이 패널상의 물리적 공통라인을 각 디스플레이 프레임 마다 교번해 주는 것이다. 이를 위한 한 구현으로서, 디스플레이는 항상 짝수개의 공통라인을 구동하지만, 소스 드라이버 내부에서는 한 프레임당 가상의 공통라인을 한 개 추가하여, 홀수개의 공통라인을 구동하는 효과를 부여한다. 그러면, 프리차지 구간에 의한 프리차지 수행이, 프레임에 따라 짝수 공통라인과 홀수 공통라인에 번갈아가며 이루어진다. 그리고, 인간의 잔상 유지 시간 보다 빠른 프레임 주파수로 인해, 프리차지가 수행된 공통라인과 수행되지 않은 공통라인간의 휘도차는 시각적으로 제거된다.As shown in FIG. 7, the first method for alleviating the color image problem is to alternate physical common lines on the display panel corresponding to the first common line and the second common line for each display frame. As an implementation for this, the display always drives an even number of common lines, but the source driver adds one virtual common line per frame, thereby driving an odd number of common lines. Then, the precharge is performed by the precharge section alternately between the even common line and the odd common line according to the frame. In addition, due to the frame frequency faster than the afterimage retention time of the human, the luminance difference between the common line where precharge is performed and the common line which is not performed is visually eliminated.

즉, 상기 S200 단계 내지 S700 단계를 포함하는 영상 신호의 드라이빙 방법에 있어서, 짝수번째 프레임에 대한 영상 신호를 드라이빙하는 경우에는, 짝수번째 공통라인이 상기 제1 공통라인이 되며, 홀수번째 공통라인이 상기 제2 공통라인이 된다. 반면, 홀수번째 프레임에 대한 영상 신호를 드라이빙하는 경우에는, 홀수번째 공통라인이 상기 제1 공통라인이 되며, 짝수번째 공통라인이 상기 제2 공통라인이 된다.That is, in the driving method of the video signal including the steps S200 to S700, when driving the video signal for the even-numbered frame, the even-numbered common line becomes the first common line, and the odd-numbered common line It becomes the second common line. On the other hand, when driving an image signal for an odd frame, the odd common line becomes the first common line, and the even common line becomes the second common line.

상기 색감상 문제를 완화하기 위한 제2 방법은, 도 8에 도시한 바와 같이 제1 공통라인의 드라이빙 구간의 길이와 제2 공통라인의 드라이빙 구간 길이에 차이를 부여하는 것이다. 이는 제1 공통라인의 경우 충분한 프리차지 구간이 존재하여, 그 드라이빙 구간에서의 신호는 픽셀 소자의 구동에 사용되지만, 제2 공통라인의 경우 프리차지가 충분하지 못하여, 그 드라이빙 구간 중 초기 부분의 신호가 프리차지를 완료하는데 사용되는 것을 보상하기 위함이다. 따라서, 제1 공통라인과 제2 공통라인이 동일한 휘도 및/또는 계조를 표시하는 경우에, 제1 공통라인의 드라이빙 구간이 제2 공통라인의 드라이빙 구간 보다 약간 짧은 길이를 가지게 된다.As shown in FIG. 8, the second method for alleviating the color image problem may provide a difference between the length of the driving section of the first common line and the length of the driving section of the second common line. This means that there is sufficient precharge section in the case of the first common line, and the signal in the driving section is used to drive the pixel elements, but in the second common line, the precharge is not enough, To compensate for the signal being used to complete the precharge. Therefore, when the first common line and the second common line display the same luminance and / or gray level, the driving section of the first common line has a length slightly shorter than that of the second common line.

앞서 설명과 같이, 본 실시예의 영상 신호 드라이빙 방법을 수행하면, 만약 제1 공통라인의 해당 픽셀에 적용할 밝기 표시가 0(가장 어두운 밝기)인 경우 드라이빙 PWM 신호(도 4의 ③번 구간)는 발생하지 않고 프리차지 PWM 신호(도 4의 ②번 구간)만 발생하게 되는 것이다. 그런데, 색감상 문제를 완화하기 위한 상기 제1 방법 및 제2 방법을 사용하는 경우에는, 0의 밝기 표시를 가진 제1 공통라인의 경우에 발생하는 프리차지에 의해 픽셀의 플레이트 커패시터(Cp)에 과다한 전하가 축적되어 제2 공통라인의 드라이빙이 과다하게 수행되어 개조에 악영향을 줄 수도 있다. 따라서, 강제로 제로 디텍션(detection) 기능을 추가하여 제1 공통라인의 해당 픽셀의 밝기 표시가 0인(또는 그에 가까운) 경우, S300 단계의 프리차지 구간을 생략하도록 구현할 수도 있다. 상기 밝기 표시가 0(또는 0근처 임계치)임을 판단하는 방법은 S300단계에서의 제1 마일스톤 이진수의 값으로서 판단한다. 본 실시예에서 제1 마일스톤 이진수는 턴오프구간의 길이를 나타내므로 소정의 임계치보다 큰 경우 프리차지 구간을 생략하도록 구현할 수 있다.As described above, if the image signal driving method of the present embodiment is performed, the driving PWM signal (section ③ of FIG. 4) is performed when the brightness indication to be applied to the corresponding pixel of the first common line is 0 (darkest brightness). Only the precharge PWM signal (section ② of FIG. 4) is generated without being generated. By the way, in the case of using the first method and the second method for mitigating the color problem, the preliminary charge generated in the case of the first common line having zero brightness indication is applied to the plate capacitor Cp of the pixel. Excess charge may accumulate, causing excessive driving of the second common line, thereby adversely affecting the retrofit. Therefore, by forcibly adding a zero detection function, when the brightness display of the corresponding pixel of the first common line is 0 (or close to), the precharge section of step S300 may be omitted. The method of determining whether the brightness indication is 0 (or near zero threshold) is determined as a value of the first milestone binary number in step S300. In the present embodiment, since the first milestone binary number represents the length of the turn-off section, the first milestone binary number may be implemented to omit the precharge section if it is larger than a predetermined threshold.

본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto, and the technical spirit of the present invention and the claims to be described below by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents.

본 발명에 따른 영상 신호 드라이빙 방법을 수행함에 의해, 플레이트 커패시터에 빈번한 충전 및 방전으로 인한 전력 소모를 방지할 수 있는 효과가 있다.By performing the video signal driving method according to the present invention, there is an effect that can prevent power consumption due to frequent charging and discharging of the plate capacitor.

Claims (20)

삭제delete 제1 공통라인으로 출력할 밝기 표시에 따라 길이가 정해지는 소정의 제1 턴오프 구간 동안 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S200); Cutting off a current supplied to the segment line during a predetermined first turn-off period, the length of which is determined according to the brightness indication to be output to the first common line (S200); 소정의 프리차지 기간 동안 고전류를 상기 세그먼트 라인으로 공급하는 단계(S300); Supplying a high current to the segment line for a predetermined precharge period (S300); 제1 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S400);Supplying a driving current for a first common line to the segment line (S400); 상기 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S450);Blocking current supplied to the segment line (S450); 제2 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S500);Supplying a driving current for a second common line to the segment line (S500); 제2 공통라인으로 출력할 밝기 표시에 따라 길이가 정해지는 소정의 제2 턴오프 구간 동안 상기 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S600); 및 Cutting off a current supplied to the segment line during a second turn-off period, the length of which is determined according to the brightness indication to be output to the second common line (S600); And 상기 세그먼트 라인에 축적된 전하를 제거하는 단계(S700)Removing charges accumulated in the segment line (S700) 를 포함하는 영상 신호 드라이빙 방법.Image signal driving method comprising a. 제2항에 있어서, 상기 S200 단계는, The method of claim 2, wherein the step S200, 제1 공통라인에 대한 공통 어드레스의 활성화 시점부터 소정의 이진수를 카운트하는 단계(S210);Counting a predetermined binary number from an activation time of a common address for a first common line (S210); 상기 제1 공통라인에 출력할 밝기 표시에 따라 결정되는 제1 마일스톤 이진수와 상기 카운트되는 이진수를 비교하는 단계(S220); 및Comparing the first milestone binary number determined according to the brightness indication to be output to the first common line with the counted binary number (S220); And 상기 제1 공통라인에 대한 공통 어드레스의 활성화 시점부터 상기 S220 단계에서 비교하는 두 이진수가 동일해지는 시점까지를 상기 제1 턴오프 구간으로 결정하는 단계(S230)Determining the first turn-off period from the time of activating the common address for the first common line to the time when two binary numbers compared in the step S220 are the same (S230) 를 포함하는 영상 신호 드라이빙 방법.Image signal driving method comprising a. 제3항에 있어서,The method of claim 3, 상기 S210 단계는, The S210 step, 카운트 주파수의 1/2 주파수로 하이값과 로우값을 출력하는 제1 팔레트 펄스, 카운트 주파수의 1/4 주파수로 하이값과 로우값을 출력하는 제2 팔레트 펄스, 내지 카운트 주파수의 1/2N 주파수로 하이값과 로우값을 출력하는 제N 팔레트 펄스(N은 자연수)를 생성하며,A first palette pulse that outputs high and low values at half frequency of the count frequency, a second palette pulse that outputs high and low values at 1/4 frequency of the count frequency, to 1/2 N of the count frequency Generates an N-th palette pulse (N is a natural number) that outputs high and low values as frequencies, 상기 S220 단계는, The step S220, 상기 제1 내지 제N 팔레트 펄스의 논리값과 상기 제1 마일스톤 이진수의 각 자리의 논리값을 각각 비교하는 Comparing the logic values of the first to Nth palette pulses with the logic values of the respective digits of the first milestone binary number, respectively. 것을 특징으로 하는 영상 신호 드라이빙 방법.Video signal driving method, characterized in that. 제2항에 있어서, 상기 S300 단계는,The method of claim 2, wherein the step S300, 상기 S200 단계의 종료 시점부터 시작되며, Beginning at the end of the step S200, 소정의 고정된 지연 시간이 지나면 종료되는 것을 특징으로 하는 영상 신호 드라이빙 방법.The video signal driving method is terminated when a predetermined fixed delay time passes. 제2항에 있어서, 상기 S400 단계는,The method of claim 2, wherein the S400 step, 상기 S300 단계의 종료 시점부터 시작되며,Beginning at the end of the step S300, 상기 제1 공통라인에 대한 공통 어드레스의 비활성화 시점에 종료되는 것을 특징으로 하는 영상 신호 드라이빙 방법.And the video signal driving method is terminated when the common address for the first common line is inactivated. 제2항에 있어서, 상기 S500 단계는, The method of claim 2, wherein the step S500, 제2 공통라인에 대한 공통 어드레스의 활성화 시점부터 소정의 이진수를 카운트하는 단계(S510);Counting a predetermined binary number from an activation time point of a common address for a second common line (S510); 상기 제2 공통라인에 출력할 밝기 표시에 따라 결정되는 제2 마일스톤 이진수와 상기 카운트되는 이진수를 비교하는 단계(S520); 및Comparing a second milestone binary number determined according to the brightness indication to be output to the second common line with the counted binary number (S520); And 상기 제2 공통라인에 대한 공통 어드레스의 활성화 시점부터 상기 S520 단계에서 비교하는 두 이진수가 동일해지는 시점까지 제2 공통라인에 대한 드라이빙 전류를 공급하는 구간으로 결정하는 단계(S530)Determining as a section for supplying a driving current for the second common line from the time of activating the common address for the second common line to the time when two binary numbers compared in the step S520 become the same (S530). 를 포함하는 영상 신호 드라이빙 방법.Image signal driving method comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 S510 단계는, The S510 step, 카운트 주파수의 1/2 주파수로 하이값과 로우값을 출력하는 제1 팔레트 펄스, 카운트 주파수의 1/4 주파수로 하이값과 로우값을 출력하는 제2 팔레트 펄스, 내지 카운트 주파수의 1/2N 주파수로 하이값과 로우값을 출력하는 제N 팔레트 펄스(N은 자연수)를 생성하며,A first palette pulse that outputs high and low values at half frequency of the count frequency, a second palette pulse that outputs high and low values at 1/4 frequency of the count frequency, to 1/2 N of the count frequency Generates an N-th palette pulse (N is a natural number) that outputs high and low values as frequencies, 상기 S520 단계는, The step S520, 상기 제1 내지 제N 팔레트 펄스의 논리값과 상기 제2 마일스톤 이진수의 각 자리의 논리값을 각각 비교하는 Comparing the logic values of the first to Nth palette pulses with the logic values of the respective digits of the second milestone binary number, respectively. 것을 특징으로 하는 영상 신호 드라이빙 방법.Video signal driving method, characterized in that. 제7항에 있어서, 상기 S600 단계는,The method of claim 7, wherein the step S600, 상기 S500 단계의 종료 시점부터 시작되며,Beginning at the end of the step S500, 상기 S510 단계에서 카운트 되었던 이진수가 소정의 최대구간 마일스톤 이진수와 동일하게 되었을 때 종료되는 것을 특징으로 하는 영상 신호 드라이빙 방법.And the binary number counted in step S510 ends when the binary number equals to a predetermined maximum section milestone binary number. 제2항에 있어서, 상기 S700 단계는,The method of claim 2, wherein the S700 step, 상기 S600 단계의 종료 시점부터 시작되며,Beginning at the end of the step S600, 상기 제2 공통라인에 대한 공통 어드레스의 비활성화 시점에 종료되는 것을 특징으로 하는 영상 신호 드라이빙 방법.And the video signal driving method is terminated when the common address for the second common line is inactivated. 제3항에 있어서,The method of claim 3, 상기 제1 마일스톤 이진수가 소정 임계값보다 작거나 크다면, 상기 S300 단계를 생략하는 것을 특징으로 하는 영상 신호 드라이빙 방법.And if the first milestone binary number is smaller or larger than a predetermined threshold value, step S300 is omitted. 제2항 내지 제11항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 11, wherein 제1 공통라인과 제2 공통라인이 동일한 휘도 및/또는 계조를 표시하는 경우에, 상기 S400 단계의 드라이빙 구간이 상기 S500 단계의 드라이빙 구간 보다 약간 짧은 것을 특징으로 하는 영상 신호 드라이빙 방법.If the first common line and the second common line display the same luminance and / or gray scale, the driving section of step S400 is slightly shorter than the driving section of step S500. 제2항 내지 제11항 중 어느 한 항에 있어서, The method according to any one of claims 2 to 11, wherein 상기 영상 신호 드라이빙 방법이, 유기 EL 패널을 구동하기 위한 소스 드라이버에서 수행되는 것을 특징으로 하는 영상 신호 드라이빙 방법.And the video signal driving method is performed by a source driver for driving the organic EL panel. 소정의 프리차지 기간 동안 고전류를 상기 세그먼트 라인으로 공급하는 단계(S300); Supplying a high current to the segment line for a predetermined precharge period (S300); 제1 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S400);Supplying a driving current for a first common line to the segment line (S400); 상기 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S450); Blocking current supplied to the segment line (S450); 제2 공통라인에 대한 드라이빙 전류를 상기 세그먼트 라인으로 공급하는 단계(S500); 및 Supplying a driving current for a second common line to the segment line (S500); And 상기 세그먼트 라인에 축적된 전하를 제거하는 단계(S700)를 포함하며,Removing the charge accumulated in the segment line (S700), 짝수번째 프레임에 대한 영상 신호를 드라이빙하는 경우에는, 짝수번째 공통라인이 상기 제1 공통라인이 되며, 홀수번째 공통라인이 상기 제2 공통라인이 되고,When driving an image signal for an even frame, an even common line becomes the first common line, an odd common line becomes the second common line, 홀수번째 프레임에 대한 영상 신호를 드라이빙하는 경우에는, 홀수번째 공통라인이 상기 제1 공통라인이 되며, 짝수번째 공통라인이 상기 제2 공통라인이 되는 것을 특징으로 하는 영상 신호 드라이빙 방법.When driving a video signal for an odd frame, the odd common line becomes the first common line, and the even common line becomes the second common line. 제14항에 있어서, The method of claim 14, 상기 S300 단계 이전에, 제1 공통라인으로 출력할 밝기 표시에 따라 길이가 정해지는 소정의 제1 턴오프 구간 동안 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S200)를 더 포함하고,Before the step S300, further comprising the step (S200) of blocking the current supplied to the segment line during a predetermined first turn-off period, the length is determined according to the brightness display to be output to the first common line, 상기 S500 단계 이후 S700 단계 이전에, 제2 공통라인으로 출력할 밝기 표시에 따라 길이가 정해지는 소정의 제2 턴오프 구간 동안 세그먼트 라인으로 공급되는 전류를 차단하는 단계(S600)After the step S500 and before the step S700, blocking current supplied to the segment line during a predetermined second turn-off period whose length is determined according to the brightness indication to be output to the second common line (S600). 를 더 포함하는 영상 신호 드라이빙 방법.Video signal driving method further comprising. 삭제delete 제14항에 있어서, 상기 S200 단계는, The method of claim 14, wherein the step S200, 제1 공통라인에 대한 공통 어드레스의 활성화 시점부터 소정의 이진수를 카운트하는 단계(S210);Counting a predetermined binary number from an activation time of a common address for a first common line (S210); 상기 제1 공통라인에 출력할 밝기 표시에 따라 결정되는 제1 마일스톤 이진수와 상기 카운트되는 이진수를 비교하는 단계(S220); 및Comparing the first milestone binary number determined according to the brightness indication to be output to the first common line with the counted binary number (S220); And 상기 제1 공통라인에 대한 공통 어드레스의 활성화 시점부터 상기 S220 단계에서 비교하는 두 이진수가 동일해지는 시점까지를 상기 제1 턴오프 구간으로 결정하는 단계(S230)Determining the first turn-off period from the time of activating the common address for the first common line to the time when two binary numbers compared in the step S220 are the same (S230) 를 포함하는 영상 신호 드라이빙 방법.Image signal driving method comprising a. 제14항에 있어서, 상기 S500 단계는, The method of claim 14, wherein the step S500, 제2 공통라인에 대한 공통 어드레스의 활성화 시점부터 소정의 이진수를 카운트하는 단계(S510);Counting a predetermined binary number from an activation time point of a common address for a second common line (S510); 상기 제2 공통라인에 출력할 밝기 표시에 따라 결정되는 제2 마일스톤 이진수와 상기 카운트되는 이진수를 비교하는 단계(S520); 및Comparing a second milestone binary number determined according to the brightness indication to be output to the second common line with the counted binary number (S520); And 상기 제2 공통라인에 대한 공통 어드레스의 활성화 시점부터 상기 S520 단계에서 비교하는 두 이진수가 동일해지는 시점까지 제2 공통라인에 대한 드라이빙 전류를 공급하는 구간으로 결정하는 단계(S530)Determining as a section for supplying a driving current for the second common line from the time of activating the common address for the second common line to the time when two binary numbers compared in the step S520 become the same (S530). 를 포함하는 영상 신호 드라이빙 방법.Image signal driving method comprising a. 제14항, 제15항, 제17항 및 제18항 중 어느 한 항에 있어서,The method according to any one of claims 14, 15, 17 and 18, 제1 공통라인과 제2 공통라인이 동일한 휘도 및/또는 계조를 표시하는 경우에, 상기 S400 단계의 드라이빙 구간이 상기 S500 단계의 드라이빙 구간 보다 약간 짧은 것을 특징으로 하는 영상 신호 드라이빙 방법.If the first common line and the second common line display the same luminance and / or gray scale, the driving section of step S400 is slightly shorter than the driving section of step S500. 제14항, 제15항, 제17항 및 제18항 중 어느 한 항에 있어서, The method according to any one of claims 14, 15, 17 and 18, 상기 영상 신호 드라이빙 방법이, 유기 EL 패널을 구동하기 위한 소스 드라이버에서 수행되는 것을 특징으로 하는 영상 신호 드라이빙 방법.And the video signal driving method is performed by a source driver for driving the organic EL panel.
KR1020050052307A 2005-06-17 2005-06-17 Graphic signal driving method KR100670529B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052307A KR100670529B1 (en) 2005-06-17 2005-06-17 Graphic signal driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052307A KR100670529B1 (en) 2005-06-17 2005-06-17 Graphic signal driving method

Publications (2)

Publication Number Publication Date
KR20060132146A KR20060132146A (en) 2006-12-21
KR100670529B1 true KR100670529B1 (en) 2007-01-16

Family

ID=37811757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052307A KR100670529B1 (en) 2005-06-17 2005-06-17 Graphic signal driving method

Country Status (1)

Country Link
KR (1) KR100670529B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062747A (en) 1996-08-16 1998-03-06 Seiko Epson Corp Display device, electronic equipment, and driving method therefor
JPH11231835A (en) 1998-02-16 1999-08-27 Denso Corp Display device
KR20040103209A (en) * 2003-05-31 2004-12-08 매그나칩 반도체 유한회사 Method for operating organic light emitted dipslay pannel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062747A (en) 1996-08-16 1998-03-06 Seiko Epson Corp Display device, electronic equipment, and driving method therefor
JPH11231835A (en) 1998-02-16 1999-08-27 Denso Corp Display device
KR20040103209A (en) * 2003-05-31 2004-12-08 매그나칩 반도체 유한회사 Method for operating organic light emitted dipslay pannel

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040103209

Also Published As

Publication number Publication date
KR20060132146A (en) 2006-12-21

Similar Documents

Publication Publication Date Title
US7348956B2 (en) Peripheral driver circuit of liquid crystal electro-optical device
US7333586B2 (en) Shift register
KR101165842B1 (en) Mobile Liquid Crystal Display And Method for Driving the same
US20070247932A1 (en) Shift register circuit and image display comprising the same
JP4074502B2 (en) Power supply circuit for display device, display device and electronic device
JPH10123998A (en) Display device utilizing flat display panel
KR20170136089A (en) Gate driving circuit and display device using the same
TWI417859B (en) Gate driver and operating method thereof
KR101647698B1 (en) Shift register and method for driving thereof
US20110102404A1 (en) Low Power Driving Method for a Display Panel and Driving Circuit Therefor
WO2009101877A1 (en) Display apparatus and method for driving the same
CN109215588B (en) Display device and method of driving display panel
US9117512B2 (en) Gate shift register and flat panel display using the same
KR101441392B1 (en) A display device having a shift register
US6677937B1 (en) Driving method for display and a liquid crystal display using such a method
JP3557007B2 (en) Peripheral drive circuit for liquid crystal electro-optical device
JP2005122142A (en) Method for driving electroluminescence display panel selectively subjected to preliminary charging
KR100670529B1 (en) Graphic signal driving method
KR101244660B1 (en) Liquid Crystal Display And Driving Method Thereof
JP2003241706A (en) Power supply circuit for display device, method for controlling the same, display device and electronic apparatus
US20080272989A1 (en) Light Emission Panel Display Device
KR100806247B1 (en) Method of driving lcd panels
CN113990265B (en) Driving method and driving circuit thereof
KR102151058B1 (en) Circuit for modulation gate pulse and display device including the same
CN114170957B (en) LED display driving implementation method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 14