KR100667083B1 - 유기 전계발광 표시장치 - Google Patents

유기 전계발광 표시장치 Download PDF

Info

Publication number
KR100667083B1
KR100667083B1 KR1020050086678A KR20050086678A KR100667083B1 KR 100667083 B1 KR100667083 B1 KR 100667083B1 KR 1020050086678 A KR1020050086678 A KR 1020050086678A KR 20050086678 A KR20050086678 A KR 20050086678A KR 100667083 B1 KR100667083 B1 KR 100667083B1
Authority
KR
South Korea
Prior art keywords
data
scan
voltage
lines
control signal
Prior art date
Application number
KR1020050086678A
Other languages
English (en)
Inventor
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050086678A priority Critical patent/KR100667083B1/ko
Application granted granted Critical
Publication of KR100667083B1 publication Critical patent/KR100667083B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

디멀티플렉스를 이용하여 데이터 드라이버의 출력라인 수를 감소시키고, 균일한 휘도의 영상을 표시할 수 있는 유기 전계발광 표시장치를 개시한다. 본 발명의 유기 전계발광 표시장치는 디멀티플렉스를 이용하여 미리 데이터 전압을 데이터 라인에 저장하고, 스캔신호 인가 시 저장된 데이터 전압을 화소로 전달하여 영상을 표시한다. 이때, 화소로 전달된 데이터 전압은 데이터 라인 커패시터와 화소 내 스토리지 커패시터의 전하 분배(Charge Sharing)에 의해 데이터 전압이 감소되는데, 감소된 데이터 전압을 증가시키기 위해 디멀티플렉스 내에 보조 커패시터를 구비한다. 상기 보조 커패시터는 디멀티플렉스를 구성하는 각각의 트랜지스터의 제어단자와 상기 각각의 트랜지스터와 연결되는 데이터라인 사이에 형성되고, 상기 트랜지스터의 제어단자로 인가되는 제어신호의 레벨상태 변화에 따라 데이터 전압을 증가시킨다. 따라서, 화소로 인가되는 전압이 낮아지는 것을 방지할 수 있으므로 전원전압(Vdd)과 기준전압(Vss)을 낮출 필요가 없어 DC/DC 효율을 증가시킬 수 있다.

Description

유기 전계발광 표시장치{ORGANIC ELECTROLUMINESCENT DISPLAY DEVICE}
도 1은 종래의 유기 전계발광 표시장치를 나타내는 블럭도이다.
도 2는 본 발명의 실시예에 따른 유기 전계발광 표시장치를 나타내는 블록도이다.
도 3은 도 2에 도시된 Nㅧ M개의 화소들 중 대표적인 화소를 나타내는 회로도이다.
도 4는 도 2에 도시된 디멀티플렉서의 내부를 나타내는 회로도이다.
도 5는 도 3에 도시된 화소에 블랙계조전압 인가 시 흐르는 블랙전류량을 나타낸 시뮬레이션 결과도이다.
도 6은 본 발명의 실시예에 따라 도 3에 도시된 대표적인 화소와 도 4에 도시된 대표적인 디멀티플렉서의 연결 구조를 상세히 나타내는 회로도이다.
도 7은 도 6에 도시된 화소회로의 동작을 설명하기 위한 타이밍도이다.
*도면의 주요부분에 대한 설명*
100 : 표시패널 120: 스캔 드라이버
130 : 데이터 드라이버 140 : 타이밍 제어부
150 : 디멀티플렉스부 151 : 디멀티플렉스
160 : 디멀티플렉스 제어부
본 발명은 유기 전계발광 표시장치에 관한 것으로, 구체적으로 디멀티플렉스를 이용하여 데이터 드라이버의 출력라인 수를 감소시키고, 균일한 휘도의 영상을 표시할 수 있는 유기 전계발광 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치(Flat Panel Display: FPD)로는 액정 표시 장치(Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 표시 패널(Plasma Display Panel: PDP) 및 유기 전계발광 표시장치(Organic Electro-luminescent Display: OELD) 등이 있다.
상기 평판 표시장치 중 유기 전계발광 표시장치에 포함된 유기발광소자(Organic Light Emitting Diode: OLED)는 캐소드(cathode)에서 공급되는 전자(electron)와 애노드(anode)에서 공급되는 정공(hole)의 재결합에 의하여 빛을 발생하는 자발광소자이다. 이러한, 유기 전계발광 표시장치는 빠른 응답속도(보통 1㎲)를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 유기 전계발광 표시장치는 각 화소(pixel)마다 형성되는 구동 박막 트랜지스터(Thin Film Transistor:TFT)를 이용하여 데이터신호에 상응하는 구동전류를 유기발광소자(OLED)로 공급함으로써 유기발광소자(OLED)에서 빛이 발광되어 소정의 영상을 디스플레이하게 된다.
도 1은 종래의 유기 전계발광 표시장치를 나타내는 블럭도이다.
도 1을 참조하면, 일반적인 유기 전계발광 표시장치는 표시 패널(10), 스캔 드라이버(20), 데이터 드라이버(30) 및 타이밍 제어부(40)를 구비한다.
표시패널(10)은 다수의 스캔라인 및 발광제어라인(S1-Sn, E1-En)과 다수의 데이터라인(D1-Dm)이 교차하는 영역에 형성된 다수의 화소들(P11-Pnm)을 포함한다. 상기 각각의 화소들(P11-Pnm)은 외부로부터 제 1 전원(Vdd) 및 제 2 전원(Vss)을 공급받으며, 다수의 데이터라인(D1-Dm)으로부터 전달되는 데이터신호에 상응하는 빛을 발광하여 화상을 표시한다. 그리고, 화소들(P11-Pnm)은 발광제어라인(E1-En)을 통하여 전달되는 발광제어신호에 대응하여 발광 시간이 제어된다.
스캔 드라이버(20)는 타이밍 제어부(40)로부터의 스캔제어신호(Sg)에 응답하여 스캔신호를 생성하고, 생성된 스캔신호를 상기 다수의 스캔라인(S1-Sn)에 순차적으로 공급하여 상기 화소들(P11-Pnm)을 선택한다. 또한, 스캔 드라이버(20)는 스캔제어신호(Sg)에 응답하여 발광제어신호를 생성하고, 생성된 발광제어신호를 상기 다수의 발광제어라인들(E1-En)로 순차적으로 공급하여 발광을 제어한다.
데이터 드라이버(30)는 타이밍 제어부(40)로부터 R, G, B 데이터를 공급받아 데이터 제어신호(Sd)에 응답하여 데이터신호들을 생성하고, 생성된 데이터신호들을 상기 다수의 데이터라인들(D1-Dm)로 공급한다. 이때, 데이터 드라이버(30)는 1수평 기간 마다 1 수평라인 분씩의 데이터신호를 데이터라인들(D1-Dm)로 공급한다.
타이밍 제어부(40)는 외부 그래픽 제어기(미도시)로부터 공급되는 영상 데이터와 수평 및 수직 동기신호들(Hsync, Vsync)에 상응하는 데이터 제어신호(Sd) 및 스캔제어신호들(Sg)을 생성한다. 타이밍 제어부(40)에서 생성된 데이터제어신호들(Sd)은 데이터 드라이버(30)로 공급되고, 스캔 제어신호들(Sg)은 스캔 드라이버(20)로 공급된다.
이와 같이 구성되는 종래의 유기 전계발광 표시장치의 각각의 화소들(P11-Pnm)은 다수의 스캔라인들 및 발광제어라인들(S1-Sn, En-Em) 및 다수의 데이터라인들(D1-Dm)의 교차부에 위치된다. 여기서, 데이터 드라이버(30)는 m개의 데이터라인들(D1-Dm) 각각으로 데이터신호를 공급할 수 있도록 m개의 출력라인을 구비한다. 즉, 종래의 유기 전계발광 표시장치에서 데이터 드라이버(30)는 데이터라인들(D1-Dm)과 동일한 수의 출력라인을 구비하여야 한다. 따라서, 데이터 드라이버(30)의 내부에는 m개의 출력라인이 구비되도록 다수의 데이터 집적회로(Integrated Circuit:IC)들이 포함되고, 이에 따라 제조비용이 상승되는 문제점이 발생된다. 특히, 표시패널(10)의 해상도 및 인치(inch)가 커질수록 데이터 드라이버(30)는 더 많은 데이터 집적회로(IC)를 구비하여야 하고, 이에 따라 제조비용이 더욱 상승된다는 문제점이 있다.
상기 문제점을 해결하고자 본 발명이 이루고자 하는 기술적 과제는 디멀티플 렉스를 이용하여 데이터 드라이버의 수를 감소시키고, 균일한 휘도의 영상을 표시할 수 있는 유기 전계발광 표시장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 유기 전계발광 표시장치는 다수의 스캔라인 및 다수의 데이터라인이 교차하는 영역에 형성되는 다수의 화소들을 가지며, 소정의 영상을 디스플레이하기 위한 표시 패널; 상기 다수의 스캔라인으로 스캔신호를 공급하며, 상기 다수의 화소를 선택하기 위한 스캔 드라이버; 제어신호에 의해 순차적으로 스위칭되어 상기 다수의 데이터라인으로 데이터 전압을 순차적으로 공급하는 다수의 트랜지스터를 가지는 다수의 디멀티플렉서; 및 상기 각각의 디멀티플렉스와 연결된 다수의 출력라인으로 상기 데이터 전압을 순차적으로 공급하기 위한 데이터 드라이버를 포함하며,
상기 각각의 디멀티플렉스는 상기 다수의 트랜지스터의 제어단자와 상기 다수의 데이터라인 사이 각각에 연결되고, 상기 제어단자로 인가되는 제어신호의 레벨상태 변화에 따라 상기 데이터 전압을 증가시키기 위한 다수의 보조 커패시터를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 유기 전계발광 표시장치를 나타내는 블록도 이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 유기 전계발광 표시장치는 표시패널(100), 스캔 드라이버(120), 데이터 드라이버(130), 타이밍 제어부(140), 디멀티플렉서부(150) 및 디멀티플렉서 제어부(160)를 구비한다.
표시패널(100)은 다수의 스캔라인들 및 발광제어라인들(S1-Sn, E1-En)과 다수의 데이터라인들(D11-Dmk)에 의해 정의되는 영역에 위치하는 다수의 화소들(P111-Pnmk)을 구비한다.
상기 각각의 화소들(P111-Pnmk)은 해당하는 데이터라인들(D11-Dmk)로부터 공급되는 데이터신호에 상응하는 빛을 발생한다. 상기 각각의 화소들(P111-Pnmk) 중 대표적인 화소(110)에 대하여는 후술하기로 한다.
또한, 상기 각각의 화소들(P111-Pnmk)이 위치하는 영역의 데이터라인들(D11-Dmk)마다 상기 데이터신호를 일시 저장하는 다수의 데이터라인 커패시터들(Cdata11-Cdatamk)이 형성된다.
예를들어, 데이터기입기간동안, 제 1 화소(P111)를 발광시키기 위해 제 1 데이터라인(D11)으로 데이터전압이 인가하면, 데이터라인(D11)에 형성되는 제1 데이터라인 커패시터(Cdata11)에 상기 데이터전압이 일시 저장된다. 다음으로 스캔기간동안, 제 1 스캔신호(S1)에 의해 제 1 화소(P111)가 선택되면 상기 제 1 데이터라인 커패시터(Cdata11)에 저장된 데이터전압이 제 1 화소(P111)로 공급되어 데이터전압에 상응하는 빛을 발광한다.
이와 같이 각 데이터라인(D11-Dmk)에 형성된 데이터라인 커패시터들(Cdata11 - Cdatamk)은 다수의 데이터라인(D11-Dmk)으로 공급되는 데이터신호를 일시 저장하고, 스캔신호에 의해 선택된 화소들(P111-Pnmk)로 저장된 데이터전압을 공급한다. 여기서, 상기 데이터라인 커패시터들(Cdata11-Cdatamk)은 데이터라인들(D11-Dmk)과 제 3의 전극 및 이들 사이의 절연막에 의해 등가적으로 형성되는 기생 커패시터를 이용한다. 실제로, 데이터라인들(D11-Dmk)에 등가적으로 형성되는 각각의 데이터라인 커패시터들(Cdata11-Cdatamk)의 커패시턴스는 데이터신호를 안정적으로 저장하기 위하여 각각의 화소들(P111-Pnmk)마다 포함되는 스토리지 커패시터(Cst)의 커패시턴스 보다 크게 설정되는 것이 바람직하다.
스캔 드라이버(120)는 타이밍 제어부(140)로부터 공급되는 스캔제어신호들(Sg)에 응답하여 스캔신호를 생성하고, 생성된 스캔신호를 스캔라인들(S1-Sn)로 순차적으로 공급한다. 여기서, 스캔 드라이버(110)는 도 7과 같이 스캔신호를 1수평기간(1H) 중 일부기간(스캔기간)에만 공급한다. 이를 상세히 설명하면, 본 발명에서 1수평기간(1H)은 스캔기간 및 데이터기입기간으로 분할된다. 스캔 드라이버(120)는 1수평기간(1H) 중 스캔기간 동안 스캔라인(Sn)으로 스캔신호를 공급하고, 데이터기입기간 동안 스캔신호를 공급하지 않는다. 한편, 스캔 드라이버(120)는 스캔제어신호들(Sg)에 응답하여 발광 제어신호를 생성하고, 생성된 발광 제어신호를 발광 제어라인들(E1-En)로 순차적으로 공급하여 발광을 제어한다.
데이터 드라이버(130)는 타이밍 제어부(150)로부터 공급되는 R, G, B 데이터 를 인가받고, 데이터제어신호들(Sd)에 응답하여 R, G, B 데이터신호를 순차적으로 출력라인들(D1-Dm/k)로 공급한다. 여기서, 데이터 드라이버(130)는 각각의 출력단 마다 접속된 출력라인들(D1-Dm/k)로 k(k는 2이상의 정수)개의 데이터신호(도 7에서는 3개의 R, G, B 데이터신호)를 순차적으로 공급한다. 이를 상세히 설명하면, 데이터 드라이버(130)는 1수평기간(1H) 중 데이터기입기간 동안 해당 화소들로 공급될 데이터신호들(예를 들며, R, G, B 데이터)을 순차적으로 공급한다. 여기서, 해당 화소들로 공급될 데이터신호(R,G,B)가 데이터기입기간에만 공급되기 때문에 스캔신호의 공급시간인 스캔기간과 중첩되지 않는다.
타이밍 제어부(140)는 외부 그래픽 제어기(미도시)로부터 공급되는 영상 데이터와 수평 및 수직 동기신호들에 상응하는 데이터 제어신호(Sd) 및 스캔 제어신호(Sg)를 생성한다. 타이밍 제어부(140)에서 생성된 데이터 제어신호(Sd)는 데이터 드라이버(130)로 공급되고, 스캔 제어신호(Sg)는 스캔 드라이버(120)로 공급된다.
디멀티플렉서부(150)는 m개의 디멀티플렉서(151)를 구비한다. 상세히 설명하면, 디멀티플렉서부(150)는 데이터 드라이버(130)에 연결되는 출력라인들(D1-Dm)과 동일한 수의 디멀티플렉서(151)를 구비하고, 각각의 디멀티플렉서(151)의 입력단은 상기 데이터 드라이버(130)의 출력라인들(D1-Dm)과 각각 접속된다. 그리고, 각각의 디멀티플렉서(151)의 출력단 예를들어 제 1 디멀티플렉스의 출력단은 k개의 데이터라인들(D11-D1k)과 접속된다. 상기 제 1 디멀티플렉서(151)는 데이터기입기간에 순차적으로 공급되는 k개의 데이터신호를 k개의 데이터라인들(D11-D1k)로 인가한다.
이와 같이 한 개의 출력라인(D1)으로 순차 공급되는 k개의 데이터신호를 k 개의 데이터라인들(D11-D1k)로 순차적으로 인가하게 되면 데이터 드라이버(130)에 포함된 출력라인 수가 급격히 감소된다. 예를 들어, k를 3으로 가정하게 되면 데이터 드라이버(130)에 포함된 출력선 수는 종래의 1/3 수준으로 감소되고, 이에 따라 데이터 드라이버(130) 내부에 포함된 데이터 집적회로(IC)의 수도 감소되게 된다.
즉, 본 발명에서는 디멀티플렉서(151)를 이용하여 한 개의 출력라인(D1)으로 공급되는 데이터신호를 k개의 데이터라인들(D11-D1k)로 공급함으로써 데이터 집적회로(IC)의 제조비용을 절감할 수 있는 장점이 있다.
디멀티플렉서 제어부(160)는 출력라인(D1)으로 공급되는 k개의 데이터신호가 k개의 데이터라인들(D11-D1k)로 분할되어 공급될 수 있도록 1수평기간(1H) 중 데이터기입기간 동안 k개의 제어신호를 디멀티플렉서(151)의 제어단자 각각에 공급한다. 여기서, 디멀티플렉서 제어부(160)에서 공급되는 k개의 제어신호는 도 7과 같이 데이터기입기간동안 서로 중첩되지 않도록 순차적으로 공급된다. 한편, 도 2에서는 디멀티플렉서 제어부(160)가 타이밍 제어부(140)의 외부에 설치된 것으로 도시하였지만, 타이밍 제어부(140)의 내부에 설치될 수도 있다.
도 3은 도 2에 도시된 Nㅧ M개의 화소들 중 대표적인 화소를 나타내는 회로도이다. 여기서, 본 발명의 실시 예에 따른 화소는 도 3에 도시된 화소로 한정되지 않는다.
도 3을 참조하면, 본 발명의 실시 예에 따른 대표적인 화소(110)는 유기발광소자(OLED)와, 데이터라인(Dmk), 이전 및 현재 스캔라인(Sn, Sn-1), 발광 제어라인(En), 제 1 전원전압라인(Vdd) 및 초기화전압라인(Vinit)에 접속되어 상기 유기발 광소자(OLED)를 발광시키기 위한 구동전류를 생성하는 화소구동회로(111)를 포함한다. 상기 데이터라인(Dmk)에는 상기 화소(110)로 데이터전압을 공급하는 데이터라인 커패시터(Cdatamk)가 형성되어 있다.
유기발광소자(OLED)는 애노드전극이 화소구동회로(111)에 접속되고, 캐소드전극이 제 2 전원전압라인(Vss)에 접속된다. 제 2 전원(Vss)은 제 1 전원(Vdd)보다 낮은 전압, 예를 들면 그라운드 전압 또는 음(-)의 전압 등이 될 수 있다. 따라서, 유기발광소자(OLED)는 상기 화소구동회로(111)로부터 공급되는 구동전류에 상응하는 빛을 발광한다.
화소구동회로(111)는 1개의 스토리지 커패시터(Cst)와 6개의 트랜지스터(M1 내지 M6)를 포함하는 문턱전압 보상회로로 구성된다. 여기서 제 1 트랜지스터(M1)는 구동 트랜지스터이며, 제 3 트랜지스터(M3)는 제 1 트랜지스터(M1)를 다이오드 연결(Diode-connected)시켜 문턱전압을 보상하기 위한 문턱전압 보상 트랜지스터이고, 제 4 트랜지스터(M4)는 스토리지 커패시터(Cst)를 초기화시키기 위한 초기화 트랜지스터이다. 그리고, 제 6 트랜지스터(M6)는 유기발광소자(OLED)의 발광을 제어하기 위한 발광제어 트랜지스터이고, 제 2 및 제 5 트랜지스터(M2, M5)는 스위칭 트랜지스터이다.
제 1 스위칭 트랜지스터(M2)는 현재 스캔라인(Sn)에 게이트전극이 연결되고, 데이터라인(Dmk)에 소스전극이 연결되며, 현재 스캔라인(Sn)을 통하여 전달되는 스캔신호에 턴-온 되어 데이터라인 커패시터(Cdatamk)에서 전달되는 데이터전압을 전달 한다.
구동 트랜지스터(M1)는 상기 제 1 스위칭 트랜지스터(M2)의 드레인전극에 소스전극이 연결되고, 노드(N)에 게이트전극이 연결된다. 상기 노드(N)는 문턱전압 보상 트랜지스터(M3)의 소스 또는 드레인전극과 스토리지 커패시터(Cst)의 제 1 단자가 공통 연결되며, 구동 트랜지스터(M1)의 게이트전압이 결정된다. 따라서, 구동 트랜지스터(M1)는 게이트전극에 인가된 전압에 상응하는 구동전류를 생성한다.
문턱전압 보상 트랜지스터(M3)는 상기 구동 트랜지스터(M1)의 게이트전극과 소스전극사이에 연결되며, 현재 스캔라인(Sn)을 통하여 전달되는 스캔신호에 응답하여 구동 트랜지스터(M1)를 다이오드 연결시킨다. 따라서, 상기 스캔신호에 따라 구동 트랜지스터(M1)는 다이오드와 같은 상태가 되어 상기 노드(N)에 전압 Vdata - Vth[V]가 인가되며, 이는 상기 구동 트랜지스터(M1)의 게이트 전압이 된다.
초기화 트랜지스터(M4)는 초기전압라인(Vinit)과 스토리지 커패시터(Cst)의 제 1 단자 사이에 연결되고, 게이트전극에 연결된 n-1 번째 스캔라인(Sn-1)의 스캔신호에 응답하여 이전 프레임 때 상기 스토리지 커패시터(Cst)에 충전된 전하를 상기 초기전압라인(Vinit)을 통하여 방전시킴으로써 상기 스토리지 커패시터(Cst)를 초기화시킨다.
제 2 스위칭 트랜지스터(M5)는 제 1 전원전압라인(Vdd)과 구동 트랜지스터(M1)의 소스전극 사이에 연결되고, 게이트전극에 연결된 발광제어라인(En)을 통하여 전달되는 발광제어신호에 턴-온 되어 제 1 전원전압(Vdd)을 상기 구동 트랜지스터(M1)의 소스전극에 인가한다.
발광제어 트랜지스터(M6)는 구동 트랜지스터(M1)와 유기발광소자(OLED) 사이에 연결되고, 게이트전극에 연결된 상기 발광제어라인(En)을 통하여 전달되는 발광제어신호에 응답하여 상기 구동 트랜지스터(M1)에서 생성되는 상기 구동전류를 상기 유기발광소자(OLED)로 전달한다.
스토리지 커패시터(Cst)는 제 1 전원전압라인(Vdd)과 구동 트랜지스터(M1)의 게이트전극 사이에 연결되며, 제 1 전원전압(Vdd)과 상기 구동 트랜지스터(M1)의 게이트전극에 인가되는 전압 Vdata - Vth[V]의 전압차에 해당하는 전하를 1 프레임동안 유지한다.
도 3에서는 제 1 내지 제 6 트랜지스터(M1 내지 M6)가 P타입 MOSFET으로 도시되었지만, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야의 당업자는 N타입 MOSFET으로 설계할 수 있음은 자명하다.
상기와 같은 구성의 화소에 데이터신호가 인가되는 과정은 데이터기입기간 동안 데이터라인 커패시터(Cdatamk)에 데이터신호에 상응하는 전압을 저장하고, 스캔기간 동안 데이터라인 커패시터(Cdatamk)에 저장된 전압을 화소로 공급한다. 이와 같이 데이터라인 커패시터(Cdata11-Cdata1k)들에 저장된 전압을 동시에 각각의 화소들에 공급하기 때문에, 즉 동일한 시점에 각각의 데이터신호를 공급할 수 있기 때문에 균일한 휘도의 화상을 표시할 수 있다.
그러나, 상기와 같이 디멀티플렉스를 이용하여 데이터기입기간과 스캔기간을 분리함으로써, 데이터기입기간 동안 분리되어 있던 데이터라인 커패시터(Cdatamk)와 화소내의 스토리지 커패시터(Cst)가 스캔기간 동안 연결되면서 데이터라인 커패시터(Cdatamk)에 저장되어 있던 데이터전압(Vdata)에 해당하는 전하가 데이터라인 및 스토리지 커패시터(Cdatamk 및 Cst)에 전하 재분배(charge sharing)되어 실질적으로 구동 트랜지스터(M1)의 게이트전압(VgM1)은 하기 [수학식 1]과 같이 된다.
VgM1 = (Cdata*Vdata + Cst*Vinit)/(Cdata+Cst)
여기서, VgM1는 구동 트랜지스터(M1)의 게이트전압, Vdata는 데이터전압, Vinit는 초기화전압, Vdd는 제 1 전원전압, Cdata는 각 데이터라인의 커패시터 및 Cst는 각 화소내의 스토리지 커패시터를 나타낸다.
상기 [수학식 1]과 같이 구동 트랜지스터(M1)의 게이트전압(VgM1)은 데이터라인 커패시터(Cdata)와 화소 내 스토리지 커패시터(Cst)의 커패시턴스에 따라 인가 데이터전압(Vdata)과 게이트전압(VgM1)간의 편차가 발생되는 것을 알 수 있다. 즉, 실제 데이터라인으로 인가한 데이터 전압 보다 낮은 값의 전압이 구동 트랜지스터의 게이트단자로 인가된다. 이로 인하여 블랙(black)계조의 표현이 어렵게 되어 콘트라스트 비가 좋지 않게 되는 문제점이 있다.
이를 해결하기 위하여 블랙 데이터전압을 기존에 비해 높게 인가하면 되지만, 데이터 드라이버의 스펙(spec.) 상 높은 블랙 데이터전압을 인가하는 것은 불가능하다. 또 다른 해결 방안으로 제 1 전원전압(Vdd)를 낮추는 방법이 있는데, 이 는 블랙계조 표현은 가능하지만 제 1 전원전압(Vdd)이 낮아진 만큼 제 2 전원전압(Vss)도 낮아져야 한다. 따라서 전원전압(Vdd, Vss)의 DC/DC 효율을 급격하게 감소시키게 된다.
따라서, 본 발명에 따른 실시예는 디멀티플렉스의 스위칭소자의 제어단자와 데이터라인 사이에 도 4에 도시된 바와 같이 보조 커패시터(Caux)를 형성하는 제안한다.
도 4는 본 발명의 실시예에 따른 디멀티플렉서의 내부를 나타내는 회로도이다.
도 4에서는 설명의 편의상 k를 3으로, 데이터 전압은 레드, 그린, 블루 순으로 입력되는 것으로 가정한다. 그리고 도 4에 도시된 디멀티플렉서는 데이터 드라이버(130)의 첫번째 출력라인(D1)에 접속되었다고 가정하여 설명하기로 한다.
도 4를 참조하면, 디멀티플렉서(151)는 제 1 스위칭소자(T1), 제 2 스위칭소자(T2) 및 제 3 스위칭소자(T3)를 구비한다. 상기 각각의 스위칭소자들(T1, T2, T3)은 박막 트랜지스터로 형성될 수 있으며, 본 발명에서는 스위칭소자(T1, T2, T3)를 P타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor: 이하,'MOSFET' 이라 함.)으로 구성하였지만, 당업자의 기술수준으로 N타입 MOSFET으로 구성될 수도 있다.
제 1 스위칭소자(T1)는 제 1 출력라인(D1)과 제 1 데이터라인(D11)의 사이에 접속된다. 이와 같은 제 1 스위칭소자(T1)는 디멀티플렉서 제어부(160)로부터 제 1 제어신호(CS1)가 공급될 때 턴-온 되어 제 1 출력라인(D1)으로부터 공급되는 레 드 데이터신호를 제 1 데이터라인(D11)으로 공급한다. 제 1 데이터라인(D11)으로 공급된 데이터신호는 상기 도2 에서 설명한 데이터기입기간 동안 제 1 데이터라인 커패시터(Cdata11)에 저장된다.
제 2 스위칭소자(T2)는 제 1 출력라인(D1)과 제 2 데이터라인(D12)의 사이에 접속된다. 이와 같은 제 2 스위칭소자(T2)는 디멀티플렉서 제어부(160)로부터 제 2 제어신호(CS2)가 공급될 때 턴-온 되어 제 1 출력라인(D1)으로 공급되는 그린 데이터신호를 제 2 데이터라인(D12)으로 공급한다. 제 2 데이터라인(D12)으로 공급된 데이터신호는 상기 도2 에서 설명한 데이터기입기간 동안 제 2 데이터라인 커패시터(Cdata12)에 저장된다.
제 3 스위칭소자(T3)는 제 1 출력라인(D1)과 제 3 데이터라인(D13)의 사이에 접속된다. 이와 같은 제 3 스위칭소자(T3)는 디멀티플렉서 제어부(160)로부터 제 3 제어신호(CS3)가 공급될 때 턴-온 되어 제 1 출력라인(D1)으로 공급되는 블루 데이터신호를 제 3 데이터라인(D13)으로 공급한다. 제 3 데이터라인(D13)으로 공급된 데이터신호는 상기 도2 에서 설명한 데이터기입기간 동안 제 3 데이터라인 커패시터(Cdata13)에 저장된다.
또한, 본 발명의 실시예에 따른 디멀티플렉스에는 제 1 스위칭소자(T1)의 제어단자와 제 1 데이터라인(D11) 사이에 제 1 보조 커패시터스(Caux11)가 형성되고, 제 2 스위칭소자(T2)의 제어단자와 제 2 데이터라인(D12) 사이에 제 1 보조 커패시터스(Caux12)가 형성되며, 제 3 스위칭소자(T3)의 제어단자와 제 3 데이터라인 (D13) 사이에 제 3 보조 커패시터스(Caux13)가 형성된다.
이와 같이, 본 발명의 실시예에 따라 디멀티플렉스에 보조 커패시터(Caux)가 형성된 경우 디멀티플렉스의 동작에 따른 화소로 인가되는 구동전압의 변화에 대하여 설명하기로 한다.
먼저, 각 스위칭소자로 인가되는 로우레벨(VVSS)의 제어신호(CS)에 응답하여 데이터라인(D)으로 공급되는 데이터신호(Vdata)는 상기 도2 에서 설명한 데이터기입기간 동안 데이터라인 커패시터(Cdata)에 저장된다. 이때, 보조 커패시터(Caux)에 저장되는 전압은 VVSS-Vdata[V]이고, 데이터라인 커패시터(Cdata)에 저장되는 전압은 Vdata[V]이다.
다음, 하이레벨(VVDD)로 제어신호(CS)가 변환되면 스위칭소자의 제어단자에 연결된 보조 커패시터(Caux)의 일전극에 전압이 변동되고, 이는 상기 보조 커패시터(Caux)와 상기 데이터라인 커패시터(Cdata) 교점의 전압변동을 초래한다. 즉, 데이터라인(D)에 저장된 전압은 상기 보조 커패시터(Caux)의 부스트(boost) 작용에 의해 증가된다.
보조 커패시터(Caux)와 데이터라인 커패시터(Cdata)는 직렬로 연결된 상태이고, 직렬로 연결된 커패시터 각각의 전하량의 변동분은 같게 된다. 다시말해, 제어신호(CS)의 레벨상태 변환 전후(VVSS->VVDD)에 보조 커패시터(Caux)의 전하량 변동분과 데이터라인 커패시터(Cdata)의 전하량 변동분은 같게 된다는 것이다. 이와 같이 디멀티플렉스의 각 스위칭소자의 온/오프 동작에 의해 최종적으로 데이터라인에 저 장되는 구동전압은 다음 [수학식 2]에 의하여 정리된다.
△Qcaux = △Qcdata
Caux{(VVSS-Vdata)-(VVDD-Vp)} = Cdata(Vdata-Vp)
Vp = Vdata + Caux(VVDD-VVSS)/(Cdata+Caux)
여기서, Vp는 최종적으로 데이터라인에 저장되는 구동전압, Vdata는 데이터라인에 인가되는 데이터 전압, Caux은 보조 커패시터, Cdata는 데이터라인 커패시터, VVDD는 디멀티플렉스로 인가되는 하이레벨의 제어신호, VVSS는 디멀티플렉스로 인가되는 로우레벨의 제어신호이다.
상기 [수학식 2]에서 나타난 바와 같이 데이터라인에 최종적으로 저장되는 전압(Vp)은 데이터 전압(Vdata)에 보조 커패시터(Caux)에 의해 증가되는 보정전압 을 더한 값이다. 따라서, 데이터 전압이 화소 내로 인가될 때 감소 될 전압을 보조 커패시터의 형성으로 보정될 수 있다. 상기 보조커패시터(Caux)에 의해 증가되는 보정전압은 Caux(VVDD-VVSS)/(Cdata+Caux) [V] 이다.
따라서, 블랙레벨의 계조전압 인가 시 유기발광소자로 블랙전류가 거의 흐르지 않게 되어 콘트라스트 비가 매우 좋아진다. 이는 도 5의 시뮬레이션 결과에 의하여도 확인된다.
도 5는 도 3에 도시된 화소의 데이터라인에 블랙계조전압 인가 시 화소 내에 흐르는 블랙전류량을 나타낸 시뮬레이션 결과도이다.
도 5를 참조하면, 도 3에 도시된 화소에 제 1 전원전압(Vdd)은 5[V], 제 2 전원전압(Vss)은 -6[V], 이고 데이터 전압(Vdata)은 5[V]를 인가하였으며, 세로축은 블랙전류의 량을 나타내고, 가로축은 시간을 나타낸다.
제 1 전원전압(Vdd)을 블랙 데이터전압과 동일하게 설정 할 경우 보조 커패시터(Caux)를 형성하기 전에는 구동 트랜지스터(M1)에서 블랙레벨의 전류가 약 7nA 정도로 매우 크게 흘러 콘트라스트 비가 매우 떨어지게 되지만, 본 발명의 실시 예에서와 같이 보조 커패시터(Caux)를 형성한 후에는 블랙레벨의 전류가 약 0.02nA 정도 흘러 스펙(spec.은 0.03nA 이하)을 만족하며, 콘트라스트 비도 향상된다.
또한, 디멀티플렉스의 스위칭소자의 제어단자와 데이터라인 사이에 보조 커패시터(Caux)를 형성함으로써, 화소내로 인가되는 데이터 전압이 낮아지는 것을 방지하여 제 1 및 제 2 전원전압(Vdd, Vss)을 낮출 필요가 없게 되어 DC/DC 효율이 좋아진다.
이때, 데이터라인 커패시터(Cdata)의 커패시턴스는 보조 커패시터(Caux)의 커패시턴스 보다 큰 것이 바람직하며, 상기 도 5의 경우 데이터라인 커패시터(Cdata)의 커패시턴스는 보조 커패시터(Caux)의 커패시턴스보다 약 10배 정도가 큰 경우의 시뮬레이션 값이다.
도 6은 본 발명의 실시예에 따라 도 3에 도시된 대표적인 화소와 도 4에 도시된 대표적인 디멀티플렉스의 연결 구조를 상세히 나타내는 회로도이며, 도 7은 도 6에 도시된 화소회로의 동작을 설명하기 위한 타이밍도이다.
도 6에서는 제 1 출력라인(D1)에 연결된 하나의 디멀티플렉서(151)에 레드(R), 레드(G) 및 블루(B)의 부화소들이 접속된다고 가정하기로 한다.(즉, k=3)
도 6 및 도 7을 참조하면, 먼저, 1수평기간(1H) 중 n-1 번째 스캔기간 동안 제 n-1 스캔라인(Sn-1)으로 로우 레벨의 스캔신호가 공급된다. 제 n-1 스캔라인(Sn-1)으로 스캔신호가 공급되면 레드(R), 그린(G), 블루(B) 부화소들 각각에 포함된 초기화 트랜지스터(M4)가 턴-온(turn-on) 된다. 초기화 트랜지스터(M4)가 턴-온 되면 스토리지 커패시터(Cst)의 일단자 및 구동 트랜지스터(M1)의 게이트단자가 초기화전원라인(Vinit)에 접속된다. 즉, 제 n-1 스캔라인(Sn-1)으로 스캔신호가 공급되면 R, G, B 부화소들 각각의 스토리지 커패시터(Cst)에 저장되어 있던 이전 프레임의 데이터전압 즉, 구동 트랜지스터(M1)의 게이트전압은 초기화 된다. 제 n-1 스캔라인(Sn-1)으로 스캔신호가 공급될 때 제 n 스캔라인(Sn)과 접속된 제 1 스위칭 트랜지스터(M2)는 턴-오프 상태를 유지한다.
이후, 데이터기입기간 동안 순차적으로 공급되는 제 1 제어신호 내지 제 3 제어신호(CS1, CS2, CS3)에 의하여 제 1 스위칭 소자(T1), 제 2 스위칭 소자(T2) 및 제 3 스위칭 소자(T3)가 순차적으로 턴-온 된다. 먼저, 로우레벨(VVSS)의 제 1 제어신호(CS1)에 의하여 제 1 스위칭 소자(T1)가 턴-온 되면, 제 1 출력라인(D1)으로 공급되는 R 데이터신호가 제 1 데이터라인(D11)으로 공급된다. 이때, 제 1 데이터라인 커패시터(Cdata11)에는 제 1 데이터라인(D11)으로 공급되는 R 데이터신호에 대응되는 전압이 저장된다. 다음, 하이레벨(VVDD)의 제 1 제어신호(CS1)에 의하여 제 1 보조 커패시터(Caux11)의 부스트 작용으로 상기 [수학식 2]에 나타낸바와 같은 데이터 전압과 보정전압의 합인 R 구동전압(Vp)이 제 1 데이터 라인(D11)에 저장된다.
다음으로, 제 2 제어신호(CS2)에 의하여 제 2 스위칭 소자(T2)가 턴-온 되면, 제 1 출력라인(D1)으로 공급되는 G 데이터신호가 제 2 데이터라인(D12)으로 공급된다. 이때, 제 2 데이터라인 커패시터(Cdata12)에는 제 2 데이터라인(D12)으로 공급되는 G 데이터신호에 대응되는 전압이 저장된다. 다음, 하이레벨(VVDD)의 제 2 제어신호(CS2)에 의하여 제 2 보조 커패시터(Caux12)의 부스트 작용으로 상기 [수학식 2]에 나타낸바와 같은 데이터 전압과 보정전압의 합인 G 구동전압(Vp)이 제 2 데이터 라인(D12)에 저장된다.
마지막으로, 제 3 제어신호(CS3)에 의하여 제 3 스위칭 소자(T3)가 턴-온 되면, 제 1 출력라인(D1)으로 공급되는 B 데이터신호가 제 3 데이터라인(D13)으로 공급된다. 이때, 제 3 데이터라인 커패시터(Cdata13)에는 제 3 데이터라인(D13)으로 공급되는 B 데이터신호에 대응되는 전압이 저장된다. 다음, 하이레벨(VVDD)의 제 3 제어신호(CS3)에 의하여 제 3 보조 커패시터(Caux13)의 부스트 작용으로 상기 [수학식 2]에 나타낸바와 같은 데이터 전압과 보정전압의 합인 B 구동전압(Vp)이 제 3 데이터 라인(D13)에 저장된다.
한편, 데이터기입기간 동안 제 n 스캔라인(Sn)으로 스캔신호가 공급되지 않기 때문에 각각의 R, G, B 부화소에는 상기 데이터라인에 저장된 R, G, B 구동전압 가 공급되지 않는다.
다음으로, 데이터기입기간에 이은 n 번째 스캔기간 동안 제 n 스캔라인(Sn)으로 로우 레벨의 스캔신호가 공급된다. 제 n 스캔라인(Sn)으로 스캔신호가 공급되면 R, G, B 부화소들 각각에 포함된 제 1 스위칭 트랜지스터(M2) 및 문턱전압 보상 트랜지스터(M3)가 턴-온 된다. R, G, B 부화소들 각각의 제 1 스위칭 트랜지스터(M2)는 데이터기입기간에서 제 1 내지 제 3 데이터라인(D11-D13)에 저장된 각 R, G, B 구동전압을 각 R, G, B 부화소들로 전달한다. 문턱전압 보상 트랜지스터(M3)는 구동 트랜지스터(M1)를 다이오드 연결시키는 역할을 한다. 즉, 다이오드 연결된 구동 트랜지스터(M1)를 통하여 제 1 내지 제 3 데이터라인(D11-D13)에 저장된 R, G, B 구동전압에 상응되는 전압(Vp)과 구동 트랜지스터(M1)의 문턱전압(Vth)의 차에 해당하는 전압(Vp-VthM1[V])이 구동 트랜지스터(M1)의 게이트단자와 스토리지 커패시터(Cst)의 일단에 인가된다.
이후, 제 n 스캔신호가 하이 레벨로 바뀌고, 발광제어라인(En)으로 로우 레벨의 발광제어신호가 인가되면, 제 2 스위칭 트랜지스터(M5) 및 발광제어 트랜지스터(M6)가 턴-온 되어 구동 트랜지스터(M1)의 소스단자에 인가되는 제 1 전원(Vdd)과 게이트단자에 인가된 전압에 상응하는 구동전류가 상기 발광제어 트랜지스터(M6)를 통하여 유기발광소자(OLED)로 공급되어 소정 휘도의 빛이 발생된다.
따라서, 본 발명에 따른 유기 전계발광 표시장치에서는 디멀티플렉서(151)를 이용하여 하나의 제 1 출력라인(D1)으로 순차적으로 공급되는 R, G, B 데이터신호 를 k개의 데이터라인(D11-D1k)으로 공급할 수 있는 장점이 있다. 또한, 데이터기입기간 동안 데이터라인 커패시터(Cdata11-Cdata1k)에 데이터신호에 대응하는 전압을 저장하고, 스캔기간 동안 데이터라인 커패시터(Cdata11-Cdata1k)에 저장된 전압을 화소로 공급한다. 이와 같이 데이터라인 커패시터(Cdata11-Cdata1k)들에 저장된 전압을 동시에 각각의 화소들에 공급하기 때문에 즉, 동일한 시점에 각각의 데이터신호를 공급할 수 있기 때문에 균일한 휘도의 화상을 표시할 수 있다.
또한, 디멀티플렉스를 구성하는 스위칭소자의 제어단자와 데이터라인 사이에 보조 커패시터(Caux)를 형성함으로써, 스캔기간동안 데이터라인 커패시터(Cdata)와 스토리지 커패시터(Cst)의 전하 분배(charge sharing)에 의한 화소에 인가되는 전압이 낮아지는 문제를 해결하여 콘트라스트 비를 향상시킬 수 있다. 이에 따라, 전원전압(Vdd 및 Vss)을 낮출 필요가 없어지고, DC/DC효율이 감소되는 것을 방지할 수 있다.
이상에서는, 본 발명의 실시예를 들어 설명하였지만, 본 발명의 권리범위는 상기 실시예에 한정되지 않고, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자가 아래 특허청구범위를 통해 쉽게 변형 또는 치환한 것 또한 본 발명의 권리범위 속한다.
상술한 바와 같이, 본 발명의 실시 예에 따른 유기 전계발광 표시장치에 의 하면 디멀티플렉스 내에 보조 커패시터(Caux)를 형성함으로써, 디멀티플렉스 구동에 따른 화소내로 인가되는 데이터 전압의 감소를 보정함으로써, 블랙 표현이 가능해져 콘트라스트 비가 향상된다.
따라서, 데이터 전압의 감소에 따른 전원전압(Vdd 및 Vss)을 낮출 필요가 없어지므로, 전원전압 공급부의 DC/DC 효율에 이득이 있다.

Claims (8)

  1. 다수의 스캔라인 및 다수의 데이터라인이 교차하는 영역에 형성되는 다수의 화소들을 가지며, 소정의 영상을 디스플레이하기 위한 표시 패널;
    상기 다수의 스캔라인으로 스캔신호를 공급하며, 상기 다수의 화소를 선택하기 위한 스캔 드라이버;
    제어신호에 의해 순차적으로 스위칭되어 상기 다수의 데이터라인으로 데이터 전압을 순차적으로 공급하는 다수의 트랜지스터를 가지는 다수의 디멀티플렉서; 및
    상기 각각의 디멀티플렉스와 연결된 다수의 출력라인으로 상기 데이터 전압을 순차적으로 공급하기 위한 데이터 드라이버를 포함하며,
    상기 각각의 디멀티플렉스는,
    상기 다수의 트랜지스터의 제어단자와 상기 다수의 데이터라인 사이 각각에 연결되고, 상기 제어단자로 인가되는 제어신호의 레벨상태 변화에 따라 상기 데이터 전압을 증가시키기 위한 다수의 보조 커패시터를 포함하는 것을 특징으로 하는 유기 전계발광 표시장치.
  2. 제 1 항에 있어서,
    상기 유기 전계발광 표시장치는,
    상기 각각의 디멀티플렉스의 온/오프를 제어하는 상기 제어신호들을 출력하 기 위한 디멀티플렉스 제어부를 더 포함하는 것을 특징으로 하는 유기 전계발광 표시장치.
  3. 제 2 항에 있어서,
    상기 데이터 드라이버는,
    n-1 번째 스캔기간과 n 번째 스캔기간 사이에 상기 출력라인으로 다수의 데이터신호를 순차적으로 공급하는 것을 특징으로 하는 유기 전계발광 표시장치.
  4. 제 3 항에 있어서,
    상기 디멀티플렉스에 포함되는 상기 다수의 트랜지스터는 상기 디멀티플렉스 제어부로부터 순차적으로 인가되는 로우레벨의 제어신호에 따라 순차적으로 턴-온 되며, 상기 순차적으로 공급되는 데이터신호를 상기 각각의 데이터라인에 순차적으로 전달하는 것을 특징으로 하는 유기 전계발광 표시장치.
  5. 제 4 항에 있어서,
    상기 데이터라인에 저장된 데이터전압은 상기 디멀티플렉스 제어부로부터 순차적으로 인가되는 제어신호가 하이레벨로 변환될 때 증가되는 것을 특징으로 하는 유기 전계발광 표시장치.
  6. 제 5 항에 있어서,
    상기 보조 커패시터에 의해 증가되는 데이터 전압은 아래 [수학식]인 것을 특징으로 하는 유기 전계발광 표시장치.
    [수학식]
    Vp = Vdata + Caux*(VVDD-VVSS)/(Cdata+Caux)
    여기서, Vp는 증가되는 데이터 전압, Vdata는 데이터 라인으로 인가된 전압, Caux는 보조 커패시터, Cdata는 데이터라인 커패시터, VVDD는 하이레벨의 제어신호 및 VVSS는 로우레벨의 제어신호이다.
  7. 제 6 항에 있어서,
    상기 [수학식]의 증가된 데이터 전압은 상기 n번째 스캔기간 동안 각각의 화소로 인가되는 것을 특징으로 하는 유기 전계발광 표시장치.
  8. 제 7 항에 있어서,
    상기 디멀티플렉스에 포함되는 다수의 트랜지스터들은 P타입의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)인 것을 특징으로 하는 유기 전계발광 표시장치.
KR1020050086678A 2005-09-16 2005-09-16 유기 전계발광 표시장치 KR100667083B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050086678A KR100667083B1 (ko) 2005-09-16 2005-09-16 유기 전계발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086678A KR100667083B1 (ko) 2005-09-16 2005-09-16 유기 전계발광 표시장치

Publications (1)

Publication Number Publication Date
KR100667083B1 true KR100667083B1 (ko) 2007-01-11

Family

ID=37867603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086678A KR100667083B1 (ko) 2005-09-16 2005-09-16 유기 전계발광 표시장치

Country Status (1)

Country Link
KR (1) KR100667083B1 (ko)

Similar Documents

Publication Publication Date Title
KR100666640B1 (ko) 유기 전계발광 표시장치
KR100635509B1 (ko) 유기 전계발광 표시장치
KR101040786B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101064425B1 (ko) 유기전계발광 표시장치
KR101682691B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US8786587B2 (en) Pixel and organic light emitting display using the same
JP5330643B2 (ja) 有機電界発光表示装置
KR100936882B1 (ko) 유기전계발광 표시장치
US9148930B2 (en) Pixel and organic light emitting display using the same
KR101760090B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101682690B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101765778B1 (ko) 유기전계발광 표시장치
KR100897171B1 (ko) 유기전계발광 표시장치
KR100916903B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
EP1887552A1 (en) Pixel, organic light emitting display, and driving method thereof
US20090295772A1 (en) Pixel and organic light emitting display using the same
KR20140137504A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20100059318A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20120044508A (ko) 유기전계발광 표시장치
KR20080080754A (ko) 유기전계발광 표시장치
US20140021870A1 (en) Organic light emitting display and method of driving the same
KR20160008705A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20110050080A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20130133499A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20120014715A (ko) 유기 전계발광 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14