KR100659089B1 - Tft and fabrication method thereof and flat panel display with tft - Google Patents
Tft and fabrication method thereof and flat panel display with tft Download PDFInfo
- Publication number
- KR100659089B1 KR100659089B1 KR1020050067827A KR20050067827A KR100659089B1 KR 100659089 B1 KR100659089 B1 KR 100659089B1 KR 1020050067827 A KR1020050067827 A KR 1020050067827A KR 20050067827 A KR20050067827 A KR 20050067827A KR 100659089 B1 KR100659089 B1 KR 100659089B1
- Authority
- KR
- South Korea
- Prior art keywords
- organic
- semiconductor layer
- derivatives
- thin film
- film transistor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/162—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using laser ablation
Abstract
Description
도 1은 종래의 유기박막 트랜지스터의 단면도,1 is a cross-sectional view of a conventional organic thin film transistor,
도 2는 본 발명의 실시예에 따른 탑 게이트구조를 갖는 유기 박막 트랜지스터의 단면도,2 is a cross-sectional view of an organic thin film transistor having a top gate structure according to an embodiment of the present invention;
도 3a 내지 도 3e는 본 발명의 실시예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 단면도,3A to 3E are cross-sectional views illustrating a method of manufacturing an organic thin film transistor according to an embodiment of the present invention;
도 4a 내지 도 4d는 본 발명의 실시예에 따른 유기 박막 트랜지스터에 있어서, 유기 반도체층의 패턴을 보여주는 평면도,4A to 4D are plan views illustrating patterns of organic semiconductor layers in an organic thin film transistor according to an exemplary embodiment of the present invention;
도 5는 본 발명의 다른 실시예에 따른 바텀 게이트구조를 갖는 유기박막 트랜지스터의 단면도,5 is a cross-sectional view of an organic thin film transistor having a bottom gate structure according to another embodiment of the present invention;
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 바텀 게이트구조를 갖는 유기박막 트랜지스터의 단면도,6A to 6D are cross-sectional views of an organic thin film transistor having a bottom gate structure according to another embodiment of the present invention;
도 7은 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 단면도,7 is a cross-sectional view of an organic light emitting display device according to an embodiment of the present invention;
도 8은 본 발명의 다른 실시예에 따른 유기전계 발광표시장치의 단면도,8 is a cross-sectional view of an organic light emitting display device according to another embodiment of the present invention;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
200, 300 : 유기박막 트랜지스터 400, 500 : 유기발광 표시장치200, 300: organic
210, 310, 410, 510 : 기판 230, 350, 430, 550 : 반도체층210, 310, 410, 510:
221, 225, 341, 345, 421, 425, 541, 545 : 소오스/드레인 전극 221, 225, 341, 345, 421, 425, 541, 545: source / drain electrodes
240, 330, 440, 530 : 게이트 절연막240, 330, 440, 530: gate insulating film
250, 320, 451, 530 : 게이트 460, 560 : 보호막250, 320, 451, 530:
본 발명은 유기 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 유기반도체층을 레이저 어블레이션공정을 통해 패터닝시 발생되는 파티클을 유기용매를 이용하여 전착시켜 줌으로써 파티클에 의한 패턴불량을 방지하고 유기반도체층의 표면을 평탄화시켜 줄 수 있는 유기박막 트랜지스터 및 그의 제조방법에 관한 것이다.The present invention relates to an organic thin film transistor, and more specifically, by depositing particles generated during patterning of an organic semiconductor layer through a laser ablation process using an organic solvent, to prevent pattern defects caused by particles and to prevent organic semiconductor layers. The present invention relates to an organic thin film transistor capable of flattening a surface and a method of manufacturing the same.
통상적으로, 플렉서블 유기전계 발광표시장치는 기판으로 플렉서블 기판을 사용하고, 상기 플렉서블 기판은 플라스틱 기판 등을 포함한다. 플라스틱 기판은 열안정성이 매우 취약하여 저온공정을 이용하여 유기 전계 발광표시장치를 제조하는 것이 요구되고 있다.In general, a flexible organic light emitting display device uses a flexible substrate as a substrate, and the flexible substrate includes a plastic substrate. Since plastic substrates have very poor thermal stability, it is required to manufacture organic light emitting display devices using low temperature processes.
이러한 플렉서블 유기전계 발광표시장치에 사용되는 구동소자로서 저온공정이 가능한 유기 박막 트랜지스터가 각광받고 있다. 상기 유기 박막 트랜지스터는 차세대 디스플레이장치의 구동소자로서 활발한 연구가 진행되고 있다. As a driving device used in such a flexible organic light emitting display device, an organic thin film transistor capable of a low temperature process has been in the spotlight. The organic thin film transistor is being actively researched as a driving device of a next generation display device.
이러한 유기 박막 트랜지스터(OTFT, organic thin film transistor)는 반도 체층으로 실리콘막 대신에 유기막을 사용하는 것으로서, 유기막의 재료에 따라 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막 트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막 트랜지스터로 분류된다. The organic thin film transistor (OTFT) uses an organic film instead of a silicon film as a semiconductor layer, and according to the material of the organic film, a low molecular organic thin film transistor such as oligothiophene, pentacene, etc. It is classified into a polymer organic thin film transistor such as polythiophene series.
국내특허 공개공보 2004-0028010호에는 박막증착시간을 단축시킬 수 있으며, 정공이동도를 향상시킬 수 있는 펜타센 박막 트랜지스터를 개시하였다. 국내특허공보 2004-0084427호에는 트랜지스터의 전기적 성능을 향상시킬 수 있는 유기 박막 트랜지스터의 소자구조 및 그 제조방법에 관한 것이다. 또한, 일본특허 공개공보 2003-92410호에는 채널영역이 라디칼(radical)을 갖는 유기화합물로 구성되어, 캐리어 이동도와 온/오프전류비를 향상시킬 수 있는 박막 트랜지스터를 개시하였다.Korean Patent Laid-Open Publication No. 2004-0028010 discloses a pentacene thin film transistor that can shorten thin film deposition time and improve hole mobility. Korean Patent Publication No. 2004-0084427 relates to a device structure of an organic thin film transistor capable of improving the electrical performance of the transistor and a method of manufacturing the same. In addition, Japanese Patent Laid-Open No. 2003-92410 discloses a thin film transistor in which a channel region is composed of an organic compound having a radical, thereby improving carrier mobility and on / off current ratio.
도 1은 종래의 유기 박막 트랜지스터의 단면도를 도시한 것으로서, 종래의 유기 박막 트랜지스터(100)는 탑 게이트구조를 갖는다.1 illustrates a cross-sectional view of a conventional organic thin film transistor, and the conventional organic
도 1을 참조하면, 기판(110)상에 소오스전극(121)과 드레인전극(125)이 형성되고, 기판상에 상기 소오스전극(121) 및 드레인 전극(125)과 콘택되도록 반도체층(130)이 형성된다. 기판상에 게이트 절연막(140)이 형성되고, 상기 게이트 절연막(140)상에 게이트(150)가 형성된다. 이때, 상기 반도체층(130)중 상기 소오스전극(121)과 드레인 전극(125)사이의 부분은 채널영역(135)으로 작용하며, 상기 게이트(150)는 상기 채널영역(135)에 대응하여 형성된다.Referring to FIG. 1, a
상기한 바와 같은 구조를 갖는 종래의 유기 박막 트랜지스터는 반도체(130)이 유기반도체층을 포함하며, 이러한 유기 반도체층(150)이 패터닝되지 않고 기판 상에 전면적으로 형성된다. 그러므로, 유기박막층과의 사이에 캐리어, 예를 들어 정공이 축적되어 원하지 않는 누설전류가 흐르게 되고, 이로 인하여 박막 트랜지스터의 오프특성이 나빠 소자의 신뢰성이 저하되는 문제점이 있었다.In a conventional organic thin film transistor having a structure as described above, the
이를 해결하기 위하여 유기 박막 트랜지스터의 유기 반도체층을 패터닝하여 채널영역을 분리시켜 주는 방법이 제안되었다. 종래에는, 레이저 어블레이션법 등을 이용하여 유기 반도체층을 식각하여 채널영역을 분리시켜 주었다. To solve this problem, a method of separating the channel region by patterning the organic semiconductor layer of the organic thin film transistor has been proposed. Conventionally, the channel region is separated by etching the organic semiconductor layer using a laser ablation method or the like.
그러나, 레이저 어블레이션법 등을 이용하여 유기 반도체층을 패터닝하게 되면, 유기 반도체층의 표면에 유기물 파티클이 존재하게 되고, 이러한 유기물 파티클은 유기 반도체층의 표면을 오염시켜 소자의 특성을 저하시킬 뿐만 아니라 패턴 불량 등을 초래하여 소자의 신뢰성을 저하시키는 문제점이 있었다.However, when the organic semiconductor layer is patterned using a laser ablation method or the like, organic particles are present on the surface of the organic semiconductor layer, and the organic particles not only contaminate the surface of the organic semiconductor layer but deteriorate the characteristics of the device. Rather, there is a problem of causing a defect in the pattern and lowering the reliability of the device.
또한, 유기반도체층은 패터닝공정후 발생되는 파티클에 의해 그의 표면이 굴곡지게 되고, 이러한 유기반도체층의 표면굴곡은 후속공정을 스핀공정진행시 줄무늬의 발생을 초래하는 등의 공정불량을 야기하는 문제점이 있었다.In addition, the surface of the organic semiconductor layer is bent by the particles generated after the patterning process, the surface bending of the organic semiconductor layer is a problem that causes a process defect such as the generation of streaks during the spin process in the subsequent process There was this.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 유기반도체층을 레이저 어블레이션공정을 통해 패터닝시 발생되는 파티클을 유기용매를 이용하여 전착시켜 줌으로써 파티클에 의한 패턴불량을 방지하고 유기반도체층의 표면을 평탄화시켜 줄 수 있는 유기박막 트랜지스터 및 그의 제조방법을 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, by preventing the pattern defects caused by the particles by electrodepositing the particles generated during the patterning of the organic semiconductor layer through a laser ablation process using an organic solvent and organic It is an object of the present invention to provide an organic thin film transistor capable of flattening the surface of a semiconductor layer and a method of manufacturing the same.
본 발명은 누설전류를 감소시켜 오프전류 특성이 개선된 유기박막 트랜지스 터 및 그의 제조방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an organic thin film transistor and a method of manufacturing the same, which have improved leakage current by reducing leakage current.
본 발명의 다른 목적은 파티클을 반도체층의 표면상에 전착시켜 패턴불량을 방지하고 소자의 특성이 개선된 박막 트랜지스터를 구비하는 평판표시장치를 제공하는 데 있다.Another object of the present invention is to provide a flat panel display device having a thin film transistor in which particles are deposited on a surface of a semiconductor layer, thereby preventing pattern defects and improving device characteristics.
상기 목적을 달성하기 위하여, 본 발명은 기판상에 유기물질을 형성하는 단계와; 상기 유기물질을 패터닝하는 단계와; 상기 유기물질의 패터닝시에 발생되는 유기물 파티클을 전착시키는 단계를 포함하는 유기막 패터닝방법을 제공하는 것을 특징으로 한다.In order to achieve the above object, the present invention comprises the steps of forming an organic material on the substrate; Patterning the organic material; It is characterized in that it provides an organic film patterning method comprising the step of electrodepositing the organic particles generated during the patterning of the organic material.
상기 유기물질은 레이저 어블레이션공정을 통해 패터닝한다.The organic material is patterned through a laser ablation process.
상기 유기물 파티클을 전착시키는 것은 유기용매를 이용하여 수행하는 것을 포함한다. 상기 유기물 용매는 아세톤을 포함한다.Electrodepositing the organic particles includes carrying out using an organic solvent. The organic solvent includes acetone.
상기 유기물질은 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 물질을 포함한다.The organic substance is pentacene, tetracene, tetratracene, anthracene, naphthalene, alpha-6-thiophene, perylene and its derivatives, rubrene and its derivatives. , Coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dianhydride and its derivatives, polythiophenes and their derivatives Derivatives, polyparaperylenevinylene and derivatives thereof, polyfluorene and derivatives thereof, polythiophenevinylene and derivatives thereof, polyparaphenylene and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, naphthalene Oligoacenes and derivatives thereof, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof with or without metal, pyromellitic dianhi Rides and derivatives thereof, pyromellitic diimides and derivatives thereof, perylenetetracarboxylic dianhydride and derivatives thereof, naphthalene tetracarboxylic acid diimide and derivatives thereof, naphthalene tetracarboxylic dianhydride and derivatives thereof It includes the material selected.
또한, 본 발명은 기판상에 게이트, 소오스전극 및 드레인 전극과 채널영역을 구비하는 반도체층을 형성하는 공정을 포함하며, 상기 반도체층을 형성하는 공정은 기판상에 유기물질을 형성하는 단계와; 상기 유기물질을 패터닝하여 상기 반도체층을 형성하는 단계와; 상기 유기물질의 패터닝공정시 발생되는 파티클을 반도체층의 표면상에 전착시켜 주는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.The present invention also includes a process of forming a semiconductor layer having a gate, a source electrode, a drain electrode, and a channel region on a substrate, wherein the process of forming the semiconductor layer comprises: forming an organic material on the substrate; Patterning the organic material to form the semiconductor layer; It provides a method of manufacturing a thin film transistor comprising the step of electrodepositing particles generated during the patterning process of the organic material on the surface of the semiconductor layer.
상기 반도체층은 상기 채널영역을 분리시켜 주기 위한 홈형태의 분리패턴을 구비한다. The semiconductor layer has a groove-shaped separation pattern for separating the channel region.
상기 파티클을 전착시키는 것은 유기용매를 이용하여 수행하는 포함한다. 상기 파티클을 전착시키기 위한 유기용매는 아세톤을 포함한다.Electrodeposition of the particles includes the use of an organic solvent. The organic solvent for electrodelizing the particle includes acetone.
또한, 본 발명은 기판상에 게이트, 소오스전극 및 드레인 전극과 채널영역을 구비하는 반도체층을 형성하는 공정을 포함하며, 상기 반도체층을 형성하는 공정은 기판상에 유기물질을 형성하는 단계와; 상기 유기물질을 패터닝하여 상기 반도체층을 형성하는 단계와; 상기 반도체층의 표면을 평탄화시켜 주는 단계를 포함하는 박 막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.The present invention also includes a process of forming a semiconductor layer having a gate, a source electrode, a drain electrode, and a channel region on a substrate, wherein the process of forming the semiconductor layer comprises: forming an organic material on the substrate; Patterning the organic material to form the semiconductor layer; It provides a method of manufacturing a thin film transistor comprising the step of planarizing the surface of the semiconductor layer.
상기 평탄화공정은 유기물질의 패터닝공정시 발생되는 파티클을 반도체층의 표면상에 전착시켜 반도체층의 표면을 평탄화시켜 주는 것을 포함한다. 상기 평탄화공정은 유기용매를 이용하며, 바람직하게는 유기용매는 아세톤을 포함한다.The planarization process may include planarizing the surface of the semiconductor layer by electrodepositing particles generated during the patterning process of the organic material on the surface of the semiconductor layer. The planarization process uses an organic solvent, and preferably, the organic solvent includes acetone.
또한, 본 발명은 기판상에 형성된 게이트, 소오스전극 및 드레인 전극과 반도체층을 포함하며, 상기 반도체층은 채널영역을 포함하며, 그의 표면에 유기물 파티클이 전착되어 있는 박막 트랜지스터를 제공하는 것을 특징으로 한다.The present invention also provides a thin film transistor including a gate, a source electrode and a drain electrode formed on a substrate, and a semiconductor layer, the semiconductor layer including a channel region, the organic particles are electrodeposited on the surface thereof. do.
상기 반도체층은 유기 반도체물질을 포함하고, 상기 채널영역을 분리시켜 주기 위한 홈형태의 분리패턴을 포함한다.The semiconductor layer includes an organic semiconductor material and includes a separation pattern in the form of a groove for separating the channel region.
또한, 본 발명은 기판상에 형성되고, 게이트, 소오스 및 드레인전극과 반도체층을 포함하는 박막 트랜지스터와; 상기 기판상에 형성되어, 상기 박막 트랜지스터의 소오스전극과 드레인 전극중 하나에 연결되는 화소전극을 포함하는 표시소자를 구비하며, 상기 반도체층은 채널영역을 포함하며, 그의 표면에 유기물 파티클이 전착되어 있는 평판표시장치를 제공하는 것을 특징으로 한다.In addition, the present invention provides a thin film transistor which is formed on a substrate and includes a gate, source and drain electrodes, and a semiconductor layer; A display element formed on the substrate and including a pixel electrode connected to one of a source electrode and a drain electrode of the thin film transistor, wherein the semiconductor layer includes a channel region, and an organic particle is electrodeposited on a surface thereof It is characterized by providing a flat panel display device.
상기 박막 트랜지스터는 유기물질을 포함하며, 상기 채널영역을 분리시켜 주기 위한 분리패턴을 구비하는 유기반도체층을 포함한다.The thin film transistor includes an organic material and includes an organic semiconductor layer having a separation pattern for separating the channel region.
상기 표시소자는 상기 화소전극인 하부전극, 상기 하부전극과 대향하는 상부전극 및 상기 하부전극과 하부전극사이에 유기막을 포함하는 유기발광소자를 포함한다.The display device includes a lower electrode, which is the pixel electrode, an upper electrode facing the lower electrode, and an organic light emitting diode including an organic layer between the lower electrode and the lower electrode.
이하 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.
도 2는 본 발명의 일 실시예에 따른 유기박막 트랜지스터의 단면도를 도시한 것이다. 도 2의 유기박막 트랜지스터(200)는 탑 게이트 구조를 갖는다.2 illustrates a cross-sectional view of an organic thin film transistor according to an exemplary embodiment of the present invention. The organic
도 2를 참조하면, 기판(210)상에 소오스전극(221)과 드레인전극(225)이 형성되고, 상기 소오스전극(221) 및 드레인 전극(225)과 콘택되도록 반도체층(230)이 형성된다. 반도체층(230)상에 게이트 절연막(240)이 형성되고, 상기 게이트 절연막(240)상에 게이트(250)가 형성된다.Referring to FIG. 2, a
상기 기판(210)은 글라스기판, 플라스틱기판 또는 금속기판을 포함한다. 금속기판은 바람직하게는 SUS(steel use stainless)를 포함한다. 플라스틱기판은 바람직하게는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함한다. The
상기 반도체층(230)은 게이트(250)에 대응하는 채널영역(235)을 구비하며, 또한, 상기 채널영역(235)을 분리시켜 주기 위한 분리패턴(237)을 구비한다. 상기 분리패턴(237)은 반도체층(230)의 채널영역(235)을 이웃하는 박막 트랜지스터(도면상에는 도시되지 않음)의 채널영역과 분리시켜 주기 위한 것으로서, 홈형태를 갖는 다. The
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에 있어서, 반도체층(230)의 채널영역(235)을 분리시켜 주기위한 분리패턴(237)의 일 예를 나타내는 평면도를 도시한 것이다. 4A through 4D are plan views illustrating examples of the
도 4a 내지 도 4d는 유기전계 발광표시장치의 하나의 화소를 구성하는 박막 트랜지스터중 게이트라인(201) 및 데이터라인(203)에 연결되는 박막 트랜지스터에 한정하여 도시한 것이다. 본 발명의 실시예는 화소의 박막 트랜지스터에 적용되는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라 유기전계 발광표시장치에 사용되는 박막 트랜지스터에는 모두 적용가능하다.4A to 4D illustrate only thin film transistors connected to the
도 4a를 참조하면, 상기 분리패턴(237)은 상기 채널층(235)을 둘러싸는 폐곡선상의 홈을 구비하며, 게이트라인(201)과 데이터라인(203)에 의해 한정되는 화소영역(205)내에 배열된다. 상기 분리패턴(237)은 상기 채널층(235)을 이웃하는 화소영역(205a)에 배열되는 박막 트랜지스터(도면상에는 도시되지 않음)와 분리시켜 준다. Referring to FIG. 4A, the
다른 예로서, 상기 분리패턴(237)은 해당하는 화소영역(205)을 벗어나 상기 게이트라인(201) 또는 데이터라인(203)에 중첩되어 형성되거나 또는 이웃하는 화소영역(205a)에 결쳐 형성되는 것도 가능하다. As another example, the
도 4b를 참조하면, 상기 분리패턴(237)은 게이트라인(201)을 따라 연장 형성되는 1쌍의 평행선상의 홈을 구비하며, 화소영역(205)내에서 상기 채널층(235)이 1쌍의 평행선상의 홈(237)사이에 위치하여 이웃하는 화소영역(205a)에 배열된 박막 트랜지스터(도면상에는 도시되지 않음)와 분리되도록 형성된다. 이때, 상기 반도체층(230)의 채널영역(235)은 다수의 게이트라인중 이웃하는 게이트라인에 배열되는 화소를 구성하는 박막 트랜지스터의 채널층과 분리되어진다.Referring to FIG. 4B, the
다른 예로서, 상기 분리패턴(237)인 1쌍의 평행선상의 홈이 해당하는 화소영역(205)을 벗어나 이웃하는 화소영역(205a)에 걸쳐 게이트라인(201)을 따라 연장 형성되어, 상기 채널층(235)을 상기 화소영역(205a)에 배열되는 박막 트랜지스터와 분리시켜 줄 수도 있다.As another example, a pair of parallel grooves, which are the
도 4c를 참조하면, 상기 분리패턴(237)은 데이터라인(203)을 따라 연장 형성되는 1쌍의 평행선상의 홈을 구비하며, 화소영역(205)내에서 상기 채널층(235)이 1쌍의 평행선상의 홈사이에 위치하여 이웃하는 화소영역(205a)에 배열된 박막 트랜지스터(도면상에는 도시되지 않음)와 분리되도록 형성된다. Referring to FIG. 4C, the
이때, 상기 반도체층(230)의 채널영역(235)은 다수의 데이타라인중 이웃하는 데이타라인에 배열되는 화소를 구성하는 박막 트랜지스터의 채널층과 분리되어진다.In this case, the
다른 예로서, 상기 분리패턴(237)은 1쌍의 평행선상의 홈이 해당하는 화소영역(205)을 벗어나 이웃하는 화소영역(205a)에 걸쳐 데이타라인(203)을 따라 연장 형성되어, 상기 채널층(235)을 상기 화소영역(205a)에 배열되는 박막 트랜지스터와 분리시켜 줄 수도 있다.As another example, the
도 4d를 참조하면, 상기 분리패턴(237)은 게이트라인(201) 및 데이터라인(203)을 따라 연장 형성되는, 서로 교차하는 2쌍의 평행선상의 홈을 구비한다. 상 기 분리패턴(237)은 화소영역(205)내에서 상기 채널층(235)이 2쌍의 평행선상의 홈사이에 위치하여 이웃하는 화소영역(205a)에 배열된 박막 트랜지스터(도면상에는 도시되지 않음)와 분리되도록 형성된다. Referring to FIG. 4D, the
다른 예로서, 상기 분리패턴(245)은 2쌍의 평행선상의 홈이 해당하는 화소영역(205)을 벗어나 이웃하는 화소영역(205a)에 걸쳐 게이트라인(201) 및 데이타라인(203)을 따라 연장 형성되어, 상기 채널영역(235)을 상기 화소영역(205a)에 배열되는 박막 트랜지스터와 분리시켜 줄 수도 있다.As another example, the separation pattern 245 extends along the
본 발명의 실시예에서는 하나의 화소영역에 하나의 박막 트랜지스터가 배열되는 경우, 각 화소영역에 배열되는 박막 트랜지스터는 반도체층이 이웃하는 화소영역에 배열되는 박막 트랜지스터의 채널영역과는 분리되도록 분리패턴을 구비하는 것을 예시하였으나, 이에 한정되는 것이 아니라 하나의 화소영역에 다수의 박막 트랜지스터가 배열되는 경우에도 적용가능하다. 예를 들어, 하나의 화소영역에 다수의 박막 트랜지스터가 배열되는 경우에는, 반도체층의 분리패턴은 각각의 화소영역별로 형성되거나 또는 하나의 화소영역에 배열되는 각각의 박막 트랜지스터 별로 형성될 수도 있다. In an embodiment of the present invention, when one thin film transistor is arranged in one pixel region, the thin film transistor arranged in each pixel region is separated from the channel region of the thin film transistor arranged in the neighboring pixel region. Although illustrated to include, but is not limited to this, it is also applicable to a case where a plurality of thin film transistors are arranged in one pixel region. For example, when a plurality of thin film transistors are arranged in one pixel region, a separation pattern of the semiconductor layer may be formed for each pixel region or for each thin film transistor arranged in one pixel region.
또한, 본 발명의 실시예에서는, 상기 분리패턴은 상기 소오스전극 및 드레인 전극의 일부분을 노출시키도록 반도체층이 완전히 식각된 홈형태를 갖는 것으로 예시하였으나, 이에 반드시 한정되는 것이 아니라 반도체층이 일정 두께만큼만 식각되는 홈형태를 갖는 것도 가능하다. 또한, 상기 분리패턴은 도 4a 내지 도 4d에 도시된 바와같은 형태에 한정되는 것이 아니라 이웃하는 박막 트랜지스터의 채널영역 과 분리시켜 주는 구조는 모두 적용 가능하다.Further, in the embodiment of the present invention, the separation pattern is illustrated as having a groove shape in which the semiconductor layer is completely etched to expose a portion of the source electrode and the drain electrode, but the semiconductor layer is not necessarily limited thereto. It is also possible to have a groove shape etched only. In addition, the separation pattern is not limited to the shape shown in FIGS. 4A to 4D, but any structure that separates the channel region of the neighboring thin film transistor may be applicable.
상기 반도체층(230)은 레이저 어블레이션공정을 통해 채널영역(235)을 분리시켜 주기위한 분리패턴(237)이 형성된다. 상기 분리패턴(237)을 위한 레이저 어블레이션공정시 발생된 파티클(239)이 발생되는데, 이러한 파티클(239)은 전착공정을 통해 반도체층(230)의 표면상에 전착되므로 파티클에 의한 영향을 최소화할 수 있게 된다.In the
반도체층(230)은 유기 반도체층을 포함하며, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페릴렌비닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복실산 디안하이드라이드 및 그 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체로부터 선택되는 유기막을 포함한다.The
상기 게이트 절연막(240)은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 유-무기 하이브리드막으로 구성된다. 상기 절연막은 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT로 이루어진 그룹으로부터 선택되는 하나이상의 무기절연막을 포함한다. The
또한, 상기 게이트 절연막(240)은 PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene)을 포함하는 그룹으로부터 선택되는 하나이상의 유기절연막을 포함한다.In addition, the
도면상에는 도시되지 않았으나, 본 발명의 유기 박막 트랜지스터(20)는 기판(210)과 소오스전극(221) 및 드레인전극(225)사이에 버퍼막을 더 구비할 수도 있다.Although not shown in the drawings, the organic
도 3a 내지 도 3e는 본 발명의 실시예에 따른 유기박막 트랜지스터의 제조방법을 설명하기 위한 단면도를 도시한 것이다. 3A to 3E are cross-sectional views illustrating a method of manufacturing an organic thin film transistor according to an embodiment of the present invention.
도 3a를 참조하면, 기판(210)상에 소오스전극(121) 및 드레인전극 (225)을 형성한다. 상기 기판(210)은 바람직하게 글라스기판, 금속기판 또는 플라스틱기판 등을 포함한다. 도 3b를 참조하며, 기판상에 상기 소오스전극(221) 및 드레인 전극(225)과 콘택되고, 채널영역(235)을 구비하는 반도체층(230)을 형성한다. 상기 반도체층(230)은 유기 반도체층을 포함한다.Referring to FIG. 3A, a
도 3c를 참조하면, 반도체층(230)을 레이저 어블레이션공정을 통하여 식각하 여 반도체층(230)의 채널층(235)을 분리시켜 주기위한 분리패턴(237)을 형성한다. 이때, 상기 분리패턴(237)은 도 4a 내지 도 4d에 도시된 바와 같은 홈 형태를 갖는다.Referring to FIG. 3C, the
이때, 레이저 어블레이션 공정을 통하여 유기물질로 된 반도체층(230)을 패터닝하여 채널영역(235)을 분리시켜 주기 위한 분리패턴(237)을 형성하게 되면, 도 3c에 도시된 바와 같이 유기 반도체층(230)의 표면상에 유기물 파티클(239)이 존재하게 된다. 유기 반도체층(230)의 표면은 상기 파티클(239)의 존재로 인하여 그의 표면이 굴곡지게 된다.In this case, when the
도 3d를 참조하면, 레이저 어블레이션공정을 통해 반도체층(230)을 패터닝한 다음, 반도체층(230)의 표면상에 존재하는 파티클(239)을 전착공정을 수행하여 반도체층(230)의 표면상에 전착시켜 준다. 이로써, 파티클(239)에 의한 영향을 배제시킬 수 있을 뿐만 아니라 반도체층의 표면굴곡을 제거하여 평탄화시켜 준다.Referring to FIG. 3D, the
상기 전착공정은 유기용매(21)가 담겨있는 바스(bath) (20)에 패터닝된 반도체층(230)을 구비하는 기판을 배치시킨 다음, 패터닝시 발생된 파티클(239)을 다시 녹여서 반도체층(230)의 표면상에 전착시켜 준다. 이때, 유기용매로 바람직하게는 아세톤을 사용하며, 바스(20)내부는 유기용매에 의해 포화된 상태에서 전착공정을 진행하는 것이 바람직하다.In the electrodeposition process, a substrate including the
도 3e를 참조하면, 전착공정을 수행하여 파티클(239)을 반도체층(230)의 표면상에 전착시킨 다음, 기판상에 게이트 절연막(240)을 형성한다. 이어서, 반도체층(230)의 채널영역(235)에 대응하는 게이트 절연막(240)상에 게이트(250)를 형성 하면 도 2에 도시된 바와 같은 유기 박막 트랜지스터(200)가 얻어진다.Referring to FIG. 3E, an electrodeposition process is performed to deposit the
도 5은 본 발명의 다른 실시예에 따른 유기박막 트랜지스터의 단면도를 도시한 것이다. 도 5의 유기박막 트랜지스터(300)는 바텀 게이트 구조를 갖는다.5 illustrates a cross-sectional view of an organic thin film transistor according to another exemplary embodiment of the present invention. The organic
도 5를 참조하면, 본 발명의 유기박막 트랜지스터(300)는 기판(310)상에 형성된 게이트(320)와 게이트 절연막(330)을 구비한다. 상기 게이트 절연막(330)상에 소오스전극(341)과 드레인전극(345)이 형성되며, 상기 소오스전극(341) 및 드레인전극(345)과 콘택되는 반도체층(350)이 형성된다.Referring to FIG. 5, the organic
상기 기판(310)은 글라스기판, 플라스틱기판 또는 금속기판을 포함한다. 금속기판은 바람직하게는 SUS(steel use stainless)를 포함한다. 플라스틱기판은 바람직하게는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 플라스틱 필름을 포함한다. The
상기 게이트 절연막(330)은 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 또는 유-무기 하이브리드막으로 구성된다. 상기 절연막은 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT로 이루어진 그룹으로부터 선택되는 하나이상의 무기 절연막을 포함한다. The
또한, 상기 게이트 절연막(330)은 PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene)을 포함하는 그룹으로부터 선택되는 하나이상의 유기절연막을 포함한다.In addition, the
상기 반도체층(350)은 게이트(320)에 대응하는 채널영역(355)을 구비하며, 또한, 상기 채널영역(355)을 분리시켜 주기 위한 분리패턴(357)을 구비한다. 상기 분리패턴(357)은 반도체층(350)의 채널영역(355)을 이웃하는 박막 트랜지스터(도면상에는 도시되지 않음)의 채널영역과 분리시켜 주기 위한 것으로서, 도 4a 내지 도 4d에 도시된 바와 같은 홈형태를 갖는다. The
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 바텀 게이트 구조를 갖는 유기박막 트랜지스터의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.6A through 6D are cross-sectional views illustrating a method of manufacturing an organic thin film transistor having a bottom gate structure according to another exemplary embodiment of the present invention.
도 6a를 참조하면, 기판(310)의 소정부분에 게이트(320)를 형성하고, 게이트(320)를 포함한 기판상에 게이트 절연막(330)을 형성한다. 도 6b를 참조하면, 게이트 절연막(330)상에 소오스전극(341)과 드레인 전극(345)을 형성한 다음 반도체층(350)을 형성한다.Referring to FIG. 6A, a
도 6c를 참조하면, 상기 반도체층(350)을 레이저 어블레이션공정을 통해 패터닝하여 채널영역(355)을 분리시켜 주기 위한 분리패턴(357)을 형성한다. 이때, 레이저 어블레이션공정을 통해 반도체층(350)의 패터닝시 반도체층(350)의 표면에 는 파티클(339)이 존재한다.Referring to FIG. 6C, the
도 6d를 참조하면, 반도체층(350)의 표면에 존재하는 파티클(559)을 전착시켜 주기위한 전착공정을 진행하는데, 유기용매(31)가 담겨있는 바스(bath) (30)에 패터닝된 반도체층(350)을 구비하는 기판을 배치시킨 다음, 전착공정을 수행하여 파티클(339)을 다시 녹여서 반도체층(330)의 표면상에 전착시켜 준다. 바람직하게는, 상기 유기용매(31)로 바람직하게는 아세톤을 사용하며, 바스(30) 내부는 유기용매에 의해 포화상태를 유지한다.Referring to FIG. 6D, an electrodeposition process for
도 7은 본 발명의 일 실시예에 따른 탑 게이트 박막 트랜지스터를 구비한 유기발광 표시장치의 단면도를 도시한 것이다. 도 7에는 유기발광 표시장치(400)중 유기발광소자와 상기 유기발광소자를 구동하기 위한 유기박막 트랜지스터에 대하여 한정하여 도시한 것이다.7 is a cross-sectional view of an organic light emitting display device having a top gate thin film transistor according to an exemplary embodiment of the present invention. FIG. 7 illustrates an organic light emitting diode and an organic thin film transistor for driving the organic light emitting diode in the organic light emitting
도 7을 참조하면, 기판(410)상에 소오스전극(421)과 드레인전극(425), 반도체층(430) 및 게이트(450)를 구비하는 박막 트랜지스터가 형성된다. 상기 소오스전극(421) 및 드레인전극 (425)은 기판(410)상에 형성되고, 소오스전극(421)과 드레인전극(425)사이의 기판(410)과 콘택되도록 반도체층(430)이 형성된다. 기판상에 게이트 절연막(440)이 형성되고, 상기 반도체층(430)의 채널영역(435)에 대응하는 게이트 절연막(450)상에 게이트(450)가 형성된다.Referring to FIG. 7, a thin film transistor including a
상기 반도체층(430)은 유기 반도체물질을 포함하며, 상기 소오스전극(421)과 드레인전극(425)사이에 채널영역(430)과 상기 채널영역(430)을 분리시켜 주기 위한 분리패턴(437)을 구비한다. 상기 반도체층(430)의 표면상에는 분리패턴(437)을 형 성하기 위한 레이저 어블레이션공정시 발생된 파티클(439)이 존재하는데, 상기 파티클(439)은 전착공정을 통해 표면상에 전착되어 있다.The
기판상에 보호막(460)이 형성되고, 상기 보호막(460)상에 유기발광소자가 형성된다. 상기 유기발광소자는 상기 보호막(460)의 비어홀(465)을 통해 박막 트랜지스터의 드레인 전극(425)에 연결되는 하부전극(470), 유기막층(490) 및 상부전극(495)을 구비한다. 상기 하부전극(470)은 화소전극으로 작용하며, 화소분리막(480)의 개구부(485)에 의해 노출된다.A
상기 하부전극(470)은 애노드전극으로 작용하고, 상기 상부전극(495)은 캐소드전극으로 작용하지만, 이에 반드시 한정되는 것이 아니라 하부전극(470)이 캐소드전극으로 작용하고 상부전극(495)이 애노드전극으로 작용할 수도 있다. 상기 유기막층(490)은 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 하나이상의 유기막을 포함한다.The
도 7은 본 발명의 다른 실시예에 따른 바텀 게이트 박막 트랜지스터를 구비한 유기발광 표시장치의 단면도를 도시한 것이다. 도 6에는 유기발광 표시장치(500)중 유기발광소자와 상기 유기발광소자를 구동하기 위한 유기박막 트랜지스터에 대하여 한정하여 도시한 것이다.7 is a cross-sectional view of an organic light emitting display device having a bottom gate thin film transistor according to another exemplary embodiment of the present invention. 6 illustrates an organic light emitting diode and an organic thin film transistor for driving the organic light emitting diode in the organic light emitting
도 7을 참조하면, 기판(510)상에 박막 트랜지스터가 형성된다. 상기 박막 트랜지스터는 기판상에 형성된 게이트(520), 소오스전극(541) 및 드레인전극(545)과 상기 소오스전극(541) 및 드레인전극(545)과 콘택되도록 형성된 반도체층(550)을 구비한다. 상기 게이트(520)와 소오스전극(541) 및 드레인전극(545)사이에는 게이 트 절연막(530)이 개재된다.Referring to FIG. 7, a thin film transistor is formed on the
상기 반도체층(550)은 유기 반도체물질을 포함하며, 상기 소오스전극(541)과 드레인전극(545)사이에 채널영역(555)과 상기 채널영역(555)을 분리시켜 주기 위한 분리패턴(557)을 구비한다. 상기 반도체층(550)의 표면상에는 분리패턴(557)을 형성하기 위한 레이저 어블레이션공정시 발생된 파티클(559)이 존재하는데, 상기 파티클(559)은 전착공정을 통해 표면상에 전착되어 있다.The
기판상에 보호막(560)이 형성되고, 상기 보호막(560)상에 비어홀(565)을 통해 박막 트랜지스터의 소오스전극(541)과 드레인전극(545)중 드레인 전극(545)에 연결되는 유기발광소자가 형성된다. 상기 유기발광소자는 화소분리막(580)의 개구부(585)에 의해 일부분이 노출되는 하부전극(570), 유기막층(590) 및 상부전극(595)을 구비하는 유기발광소자가 형성된다. An organic light emitting diode is formed on the substrate and is connected to the
상기 하부전극(570)은 애노드전극으로 작용하고, 상기 상부전극(595)은 캐소드전극으로 작용하지만, 이에 반드시 한정되는 것이 아니라 하부전극(570)이 캐소드전극으로 작용하고 상부전극(595)이 애노드전극으로 작용할 수도 있다. 상기 유기막층(590)은 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 및 정공억제층으로부터 선택되는 하나이상의 유기막을 포함한다.The
본 발명의 실시예에서는 탑게이트 및 바텀게이트를 구비하는 박막 트랜지스터에 대하여 설명하였으나, 이에 반드시 한정되는 것이 아니라 반도체층으로 유기물질을 사용하는 박막 트랜지스터에는 모두 적용 가능하다. 또한, 유기박막 트랜지스터를 구비하는 유기전계 발광표시장치는 도면에 도시된 구조에 한정되는 것이 아 니라 다양한 구조를 갖는 유기박막 트랜지스터 및 이를 구비한 유기전계 발광표시장치에 적용가능하다.In the exemplary embodiment of the present invention, the thin film transistor including the top gate and the bottom gate has been described. However, the present invention is not limited thereto, and the thin film transistor using the organic material as the semiconductor layer may be used. In addition, the organic light emitting display device having the organic thin film transistor is not limited to the structure shown in the drawings, it is applicable to the organic thin film transistor having a variety of structures and the organic light emitting display device having the same.
본 발명의 실시예에서는 평판표시소자로서 유기박막 트랜지스터를 구동소자로 사용하는 유기전계 발광표시장치에 대하여 예시하였으나, 본 발명의 파티클이 반도체층의 표면상에 전착되어 그의 표면이 평탄화된 유기박막 트랜지스터를 구동소자로 사용하는 액정표시장치 등과 같은 평판표시장치에도 작용할 수 있다.In the exemplary embodiment of the present invention, an organic light emitting display device using an organic thin film transistor as a driving device as a flat panel display device is exemplified, but the organic thin film transistor in which the particles of the present invention are electrodeposited on the surface of the semiconductor layer is flattened. It can also work on a flat panel display device such as a liquid crystal display device using the as a driving element.
본 발명의 실시예에서는 유기반도체층이 채널영역을 분리시켜 주기 위한 홈형태를 갖도록 레이저 어블레이션공정을 통하여 패터닝되는 것을 예시하였으나, 이에 한정되는 것이 아니라 유기반도체층을 패턴형태로 패터닝하는 경우에도 적용 가능하다.In the exemplary embodiment of the present invention, the organic semiconductor layer is patterned through a laser ablation process so as to have a groove shape for separating the channel region, but the present invention is not limited thereto, and the organic semiconductor layer is also applied to the patterning of the organic semiconductor layer in a pattern form. It is possible.
또한, 본 발명은 유기 박막 트랜지스터의 제조공정중 유기물질을 패터닝할 때 발생되는 파티클을 표면상에 전착시키는 방법에 대하여 설명하였으나 이에 반드시 한정되는 것이 아니라 유기물질을 사용하는 유기발광 표시장치 또는 액정표시장치 등과 같은 평판표시장치의 제조방법에도 적용가능하다. In addition, the present invention has been described a method for electrodepositing particles generated when the organic material is patterned in the manufacturing process of the organic thin film transistor on the surface, but is not necessarily limited to this organic light emitting display device or liquid crystal display using the organic material It is also applicable to a manufacturing method of a flat panel display such as a device.
본 발명의 유기 박막 트랜지스터의 제조공정중 유기물질을 레이저 어블레이션공정을 이용하여 패터닝할 때 발생되는 유기물 파티클을 제거하는 방법에 대하여 설명하였으나, 레이저 어블레이션공정 이외의 공정으로 유기물질을 패터닝하는 경우에 발생되는 유기물 파티클을 제거하는 공정에도 적용가능함은 물론이다.Although a method of removing organic particles generated when the organic material is patterned using the laser ablation process in the manufacturing process of the organic thin film transistor of the present invention has been described, the organic material is patterned by a process other than the laser ablation process. Of course, it is also applicable to a process for removing organic particles generated in the.
본 발명의 실시예에 따른 유기 박막 트랜지스터 및 그의 제조방법에 따르면, 레이저 어블레이션 공정에 의해 유기물질을 패터닝시 발생되는 유기물 파티클을 전착공정을 통하여 반도체층의 표면상에 전착시켜 줌으로써, 파티클에 의한 패턴불량을 방지할 수 있다. According to an organic thin film transistor and a method of manufacturing the same according to an embodiment of the present invention, by depositing the organic particles generated during the patterning of the organic material by the laser ablation process on the surface of the semiconductor layer through the electrodeposition process, It can prevent the pattern defect.
또한, 전착공정에 의해 반도체층의 표면상에 파티클을 전착시켜 반도체층의 표면을 평탄화시켜 줌으로써, 파티클에 의한 반도체층의 표면굴곡을 감소시켜 준다. 이에 따라 후속의 박막을 형성하기 위한 스핀코팅공정시 줄무늬패턴이 형성되는 것을 방지하여 줄 수 있다.In addition, particles are deposited on the surface of the semiconductor layer by the electrodeposition process to planarize the surface of the semiconductor layer, thereby reducing surface curvature of the semiconductor layer by the particles. Accordingly, the stripe pattern may be prevented from being formed during the spin coating process for forming a subsequent thin film.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050067827A KR100659089B1 (en) | 2005-07-26 | 2005-07-26 | Tft and fabrication method thereof and flat panel display with tft |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050067827A KR100659089B1 (en) | 2005-07-26 | 2005-07-26 | Tft and fabrication method thereof and flat panel display with tft |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100659089B1 true KR100659089B1 (en) | 2006-12-19 |
Family
ID=37814770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050067827A KR100659089B1 (en) | 2005-07-26 | 2005-07-26 | Tft and fabrication method thereof and flat panel display with tft |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100659089B1 (en) |
-
2005
- 2005-07-26 KR KR1020050067827A patent/KR100659089B1/en active IP Right Grant
Non-Patent Citations (1)
Title |
---|
없음 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100647693B1 (en) | Organic tft, method for fabricating the same and flat panel display with otft | |
US7485507B2 (en) | Organic thin-film transistor, method of fabricating the same, and flat panel display having the same | |
KR100719547B1 (en) | Method for patterning organic semiconductor layer, OTFT and Fabrication method using the same and flat panel display with OTFT | |
KR100647695B1 (en) | Otft and fabrication method thereof and flat panel display device with the same | |
KR100626082B1 (en) | Flat panel display | |
KR20060064318A (en) | Method for fabricating conductive pattern, tft and fabrication method thereof using the same | |
KR100659125B1 (en) | Tft and flat panel display with the tft | |
KR100659089B1 (en) | Tft and fabrication method thereof and flat panel display with tft | |
KR101097304B1 (en) | Method for patterning organic film and method for fabricating OTFT using the same | |
KR100751360B1 (en) | Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and a flat panel display comprising the same | |
KR100670349B1 (en) | Flat panel display and method for fabricating the same | |
KR100730177B1 (en) | TFT and Method for preparing the same | |
KR100647694B1 (en) | Otft and fabrication method thereof and method for fabricating flat panel display with otft | |
KR101117713B1 (en) | Organic TFT, method for fabricating the same and flat panel display with OTFT | |
KR100730188B1 (en) | Method of manufacturing organic thin film transistor and organic thin film transistor manufactured by the method | |
KR20060112866A (en) | Otft and fabrication method thereof and flat panel display with otft | |
KR100637207B1 (en) | Manufacturing method of thin film transistor and manufacturing method of flat panel display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 14 |