KR100653605B1 - 메탈 코어 히트싱크를 구비하는 반도체 칩 패키지와 그를포함하는 반도체 모듈 - Google Patents

메탈 코어 히트싱크를 구비하는 반도체 칩 패키지와 그를포함하는 반도체 모듈 Download PDF

Info

Publication number
KR100653605B1
KR100653605B1 KR1020050109178A KR20050109178A KR100653605B1 KR 100653605 B1 KR100653605 B1 KR 100653605B1 KR 1020050109178 A KR1020050109178 A KR 1020050109178A KR 20050109178 A KR20050109178 A KR 20050109178A KR 100653605 B1 KR100653605 B1 KR 100653605B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
metal core
heat sink
metal
substrate
Prior art date
Application number
KR1020050109178A
Other languages
English (en)
Inventor
임윤혁
유재욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050109178A priority Critical patent/KR100653605B1/ko
Priority to US11/477,547 priority patent/US20070108599A1/en
Application granted granted Critical
Publication of KR100653605B1 publication Critical patent/KR100653605B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 메탈 코어 히트싱크(metal core heat sink)를 갖는 반도체 칩 패키지와 그를 포함하는 반도체 모듈에 관한 것이다. 종래의 반도체 칩 패키지와 반도체 모듈은 박형화와 소형화에 따른 방열 대응에 어려움이 있었다. 이와 같은 문제를 개선하기 위하여 본 발명은 반도체 칩이 실장되는 기판으로서 메탈 서브스트레이트를 가지며, 그 메탈 서브스트레이트의 메탈 코어가 패키지 외부로 연장되어 형성되는 메탈 코어 히트싱크를 포함하는 반도체 칩 패키지 및 그를 포함하는 반도체 모듈을 제공한다. 또한 메탈 코어 히트싱크에 히트파이프가 결합된 반도체 모듈을 제공한다. 이에 따르면, 패키지 내부의 열이 메탈 서브스트레이트 및 메탈 코어 히트싱크를 거쳐 신속하게 외부로 방출된다. 따라서, 박형화와 소형화에 대응한 방열 환경의 구축이 용이하여 열적 환경에서의 동작 신뢰성이 확보될 수 있다.
반도체 칩 패키지, 메탈 서브스트레이트, 메탈 코어, 히트싱크, 히트 스프레더, 반도체 모듈, 방열판

Description

메탈 코어 히트싱크를 구비하는 반도체 칩 패키지와 그를 포함하는 반도체 모듈{Semiconductor Chip Package Having Metal Core Heat Sink and Semiconductor Module Comprising Thereof}
도 1은 반도체 칩에 대한 온도-수명 관계를 보여주는 그래프,
도 2는 종래 기술의 일 예에 따른 반도체 칩 패키지를 보여주는 단면도,
도 3은 종래 기술의 다른 예에 따른 반도체 칩 패키지를 보여주는 단면도,
도 4는 본 발명의 제1 실시예에 따른 반도체 칩 패키지를 보여주는 단면도,
도 5는 실제로 구현된 메탈 서브스트레이트의 일부를 보여주는 사진,
도 6과 도 7은 본 발명의 제2 실시예에 따른 반도체 칩 패키지와 그를 포함하는 반도체 모듈을 보여주는 단면도와 평면도,
삭제
도 8내지 도 10은 본 발명의 제2 실시예에 따른 반도체 칩 패키지를 포함하는 반도체 모듈의 다른 예를 보여주는 평면도,
도 11은 본 발명의 제3 실시예에 따른 반도체 칩 패키지와 그를 포함하는 반도체 모듈을 보여주는 단면도,
도 12는 본 발명의 제2 실시예의 구조를 갖는 반도체 모듈에 대한 시뮬레이션 모델을 나타낸 단면도, 및
도 13내지 도 15는 시뮬레이션 결과를 보여주는 사진이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 반도체 칩 패키지 11; 반도체 칩
12; 칩 패드 20; 메탈 서브스트레이트
21; 메탈 코어 22; Al2O3층
25; 회로배선 27; 솔더 마스크
31; 본딩와이어 35; 성형 수지
40; 솔더 볼 50; 메탈 코어 히트싱크
51; 제1 연장 코어부 52; 제2 연장 코어부
53; 제3 연장 코어부 147; 접착제
160; 반도체 모듈 170; 모듈 기판
180; 모듈 보호 샤시
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 메탈 서브스트레이트를 사용하여 열 방출 특성을 개선시킨 반도체 칩 패키지와 그를 포함하는 반도체 모듈에 관한 것이다.
반도체 칩의 온도는 전기적 특성이나 수명과 밀접한 관계가 있다. 도 1의 반도체 칩에 대한 온도-수명 관계 그래프에서 알 수 있듯이, 반도체 칩의 온도가 증가될수록 반도체 칩의 동작 특성이 나빠져 수명이 단축된다. 따라서, 반도체 칩 패키지나 반도체 모듈에서 반도체 칩의 온도를 낮추기 위한 열 방출 특성의 향상은 매우 중요하다. 특히, 열 영향에 의한 제품 특성 변화가 큰 마이크로 프로세서(micro processor)나 메모리 소자(memory device) 및 기타 전력 소자에서의 방열 특성 향상은 더욱 중요하다고 할 수 있다.
현재까지 반도체 칩의 온도를 낮추기 위하여 패키지 레벨이나 기판 또는 모듈 레벨 및 시스템 레벨 등에서 다양한 방안이 알려져 있다. 그러나 최근에는 여러 가지 제약으로 인하여 전술한 방안을 활용하더라도 온도를 허용기준 이하로 낮추기 어려운 경우가 종종 발생되고 있다. 특히, 모바일(mobile) 제품과 같은 소형 및 휴대용 전자기기에 사용되는 반도체 칩 패키지나 반도체 모듈의 경우 히트싱크의 사용에 어려움이 있으며, 시스템 수준에서의 방열 환경 구축에 어려움이 있다.
도 2는 종래 기술의 일 예에 따른 반도체 칩 패키지를 보여주는 단면도이고, 도 3은 종래 기술의 다른 예에 따른 반도체 칩 패키지를 보여주는 단면도이다.
예를 들어, 모바일 제품에 사용되는 도 2에 도시된 FBGA(Fine Pitch BGA) 패키지(710)는 열 저항이 높다. 따라서, 고전력 반도체 제품이나 최고 허용 칩 온도(max Junction temperature)가 낮은 반도체 제품에는 대응하기 어렵다. 또한 도 3에 도시된 FBGAH 패키지(810)의 경우 열 방출 특성 향상을 위하여 성형 수지(835) 내에 히트싱크(850)가 내재된다. 반도체 칩(811)의 동작 과정에서 발생된 열은 성 형 수지(835)를 거쳐 히트싱크(850)로 전달된다.
이 반도체 칩 패키지(810)는 외부로 히트싱크(850)의 일정 부분이 노출되는 구조로 도 2의 FBGA 패키지 대비 30% 정도의 열 특성 향상이 가능하다. 그러나 반도체 칩에서 발생된 열이 서브스트레이트나 히트싱크로 전달되기가 용이하지 않고, 가격이 높아지는 단점이 있다.
본 발명의 목적은 메탈 서브스트레이트(metal substrate)를 채택하여 그 메탈 서브스트레이트를 열 방출 경로로 활용함으로써 방열 특성을 개선한 반도체 칩 패키지와 그를 포함하는 반도체 모듈을 제공하는 데에 있다.
이와 같은 목적을 달성하기 위하여, 본 발명은 반도체 칩; 그 반도체 칩이 부착되며, 메탈 코어 상에 회로배선이 형성된 메탈 서브스트레이트; 및 메탈 코어에서 연장되어 메탈 서브스트레이트의 외부로 형성되는 메탈 코어 히트싱크(metal core heat sink);를 구비하는 반도체 칩 패키지를 제공한다.
본 발명에 따른 반도체 칩 패키지에 있어서 메탈 코어 히트싱크는 연속적인 굴곡 구간을 갖는 것이 바람직하다. 그리고 메탈 코어 히트싱크의 굴곡 구간은 메탈 서브스트레이트의 상부에 위치하는 것이 바람직하다. 여기서, 메탈 코어 히트싱크의 굴곡 구간은 반복적인 요철 구조일 수 있다. 또한, 메탈 코어 히트싱크는 메탈 서브스트레이트의 외측으로 곧게 연장되어 형성된 제1 연장 코어부, 그 제1 연장 코어부에서 칩 실장면 방향으로 수직하는 제2 연장 코어부, 및 그 제2 연장 코 어부에서 메탈 서브스트레이트의 상부에 위치하게 굴곡을 이루는 제3 연장 코어부를 포함할 수 있다.
본 발명에 따른 반도체 칩 패키지에 있어서, 메탈 코어 히트싱크는 메탈 서브스트레이트의 칩 실장면과 평행하게 형성된 수평 구간을 가질 수 있다. 여기서, 메탈 코어 히트싱크의 수평 구간은 메탈 서브스트레이트 상부쪽 또는 메탈 서브스트레이트 측면 방향으로 곧게 뻗은 형상일 수 있다.
본 발명에 따른 반도체 칩 패키지에 있어서, 메탈 코어 히트싱크는 메탈 서브스트레이트와 평행을 이루는 구멍을 가질 수 있다. 여기서, 메탈 코어 히트싱크는 롤 형상의 굴곡 구간을 가질 수 있다.
본 발명에 따른 반도체 칩 패키지에 있어서, 반도체 칩은 메탈 코어에 부착된 것이 바람직하다. 그리고 메탈 코어 히트싱크는 반도체 칩의 접지 단자와 전기적으로 연결된 것이 바람직하다.
본 발명에 따른 반도체 칩 패키지에 있어서, 메탈 코어 히트싱크는 메탈 서브스트레이트의 변들 중 적어도 하나 이상의 변에서 메탈 코어가 연장 형성된 것일 수 있다. 그리고 반도체 칩은 복수 개이며 수직으로 적층된 것일 수 있다.
또한, 전술한 목적을 달성하기 위하여, 본 발명은 반도체 칩과, 그 반도체 칩이 부착되며 메탈 코어 상에 회로배선이 형성된 메탈 서브스트레이트, 및 그 메탈 코어에서 연장되어 메탈 서브스트레이트의 외부로 형성되는 메탈 코어 히트싱크를 갖는 반도체 칩 패키지와; 그 반도체 칩 패키지가 실장되는 모듈 기판; 및 그 모듈 기판 외부에 위치한 외부 금속 구조물;을 포함하며, 메탈 코어 히트싱크가 외부 금속 구조물에 부착된 반도체 모듈을 제공한다.
본 발명에 따른 반도체 모듈에 있어서, 외부 금속 구조물은 반도체 칩 패키지를 덮으며 모듈 기판에 부착된 모듈 보호 샤시인 것이 바람직하다. 그리고, 메탈 코어 히트싱크는 열전도성 접착제로 부착된 것이 바람직하다. 또한, 메탈 코어 히트싱크는 메탈 서브스트레이트의 칩 실장면과 평행하게 형성된 수평 구간을 가지며, 그 수평 구간이 외부 금속 구조물에 부착된 것이 바람직하다.
본 발명에 따른 반도체 모듈에 있어서, 메탈 코어 히트싱크는 메탈 서브스트레이트의 적어도 하나의 변에서 메탈 코어가 연장 형성된 것일 수 있다. 그리고 반도체 칩은 메탈 코어에 부착된 것이 바람직하다. 메탈 코어 히트싱크는 반도체 칩의 접지 단자와 전기적으로 연결된 것일 수 있다. 또한 반도체 칩은 복수 개이며 수직으로 적층된 것일 수 있다.
또한 전술한 목적을 달성하기 위하여, 본 발명은 반도체 칩과, 그 반도체 칩이 부착되며 메탈 코어 상에 회로배선이 형성된 메탈 서브스트레이트, 및 그 메탈 코어에서 연장되어 메탈 서브스트레이트의 외부로 형성되는 메탈 코어 히트싱크를 갖는 반도체 칩 패키지와; 그 반도체 칩 패키지가 실장되는 모듈 기판; 및 모듈 기판에서 반도체 칩 패키지의 메탈 코어 히트싱크와 결합된 히트파이프(heat pipe);를 구비하는 반도체 모듈을 제공한다.
본 발명에 따른 다른 반도체 모듈에 있어서 히트파이프에 연결되는 히트싱크 블록(heat sink block)을 더 포함하는 것이 바람직하다. 히트싱크 블록은 모듈 기판의 적어도 한 쪽 가장자리에 형성될 수 있다. 또는 모듈 기판 외부에 장착될 수 있다.
본 발명에 따른 다른 반도체 모듈에 있어서, 반도체 칩 패키지는 복수 개이며 모듈 기판의 길이 방향으로 열을 이루게 배치되고, 히트파이프가 반도체 칩 패키지들이 이루는 열 방향으로 형성되는 것이 바람직하다. 히트파이프는 복수의 열로 형성된 것이 바람직하다. 히트파이프는 모듈 기판의 폭 방향으로 형성될 수도 있다. 반도체 칩 패키지들은 각각의 메탈 코어 히트싱크가 히트파이프가 끼워지는 구멍을 갖는 것이 바람직하다. 여기서, 메탈 코어 히트싱크는 롤 형상의 굴곡 구간을 가질 수 있다. 메탈 코어 히트싱크는 메탈 서브스트레이트의 변들 중 적어도 하나 이상의 변에서 메탈 코어가 연장 형성된 것일 수 있다.
본 발명에 따른 다른 반도체 모듈에 있어서, 반도체 칩 패키지는 반도체 칩이 메탈 코어에 부착된 것이 바람직하며, 반도체 칩의 접지 단자와 전기적으로 연결되는 것이 바람직하다. 반도체 칩은 복수 개이며 수직으로 적층된 것일 수 있다.
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 칩 패키지와 그를 포함하는 반도체 모듈의 실시예를 상세하게 설명하고자 한다.
제1 실시예
도 4는 본 발명의 제1 실시예에 따른 반도체 칩 패키지를 보여주는 단면도이고, 도 5는 실제로 구현된 메탈 서브스트레이트의 일부를 보여주는 사진이다.
도 4와 도 5를 참조하면, 본 발명의 제1 실시예의 반도체 칩 패키지(10)는 칩 실장 기판으로서 메탈 서브스트레이트(20)를 사용한다. 메탈 서브스트레이트(20)의 메탈 코어(21)에서 패키지 외부로 연장되어 형성된 메탈 코어 히트싱크(50)를 이용하여 열 방출이 이루어지는 구조이다. 특히, 메탈 코어 히트싱크(50)는 열 방출 기능을 높이기 위하여 공기의 접촉 면적이 증가되도록 연속해서 반복적인 굴곡 구간을 갖는다.
메탈 서브스트레이트(20)는 알루미늄 판(Aluminum plate)을 산화시켜 만들어지는 Al2O3층(22)을 절연층으로 사용한다. 그리고, 산화되지 않은 메탈 코어(21)를 비아(via; 23)와 내부 메탈층(24)으로 사용한다. 회로배선(25)은 메탈 코어(21)와 Al2O3층(22) 위에 도금에 의해 형성된다. 메탈 서브스트레이트(20)의 상면과 하면은 솔더 마스크(solder mask; 27)로 덮여진다. 솔더 마스크(27)에 의해 회로배선(25)이 보호된다. 회로배선(25)의 접속이 필요한 부분이나 솔더 볼(40)이 부착되는 부분은 솔더 마스크(27)로부터 노출된다. 이와 같은 메탈 서브스트레이트(20)의 실제 구조가 도 6의 사진에 나타난다.
메탈 서브스트레이트(20)는 알루미늄 재질의 메탈 코어(21)가 대부분의 체적을 차지한다. 따라서 열전도도가 우수하고 전기적인 노이즈가 작고, 물리적 측면에서 BT 수지나 FR-4에 비하여 열팽창계수가 작다. 회로 설계(routing) 측면에서 비아를 도그 본(dog bone) 형태로 만들지 않아도 되므로 고집적 회로 설계가 가능하다.
반도체 칩(11)은 집적회로가 형성된 칩 상면의 양쪽 가장자리에 칩 패드(12)들이 형성된 에지패드형(edge pad type)이다. 반도체 칩(11)은 메탈 서브스트레이트(20)의 상면에 부착된다. 반도체 칩(11)과 메탈 서브스트레이트(20)는 와이어 본딩(wire bonding)에 의해 전기적으로 연결된다.
여기서, 반도체 칩(11)은 메탈 서브스트레이트(20)의 메탈 코어(21) 부분에 부착된다. 반도체 칩(11)은 Al2O3층(22) 위에 부착될 수도 있다. 그러나 열 전달 측면을 고려할 때 메탈 코어(21)에 부착되는 것이 좋다. 반도체 칩(11)에서 발생된 열이 Al2O3층(22)보다 메탈 서브스트레이트(20)로 신속하고 용이하게 전달될 수 있기 때문이다. 칩 부착 수단으로서는 에폭시와 같은 액상 접착제나 접착 테이프와 같은 고상 접착 수단의 사용이 가능하다. 접착 수단으로서는 열전도성이 우수한 것을 사용하여 메탈 코어(21)로의 열 전달이 원활하게 이루어지는 것이 바람직하다.
반도체 칩으로서는 칩 패드들이 칩 상면 중앙 부분에 형성된 센터 패드형(center pad type)의 적용도 가능하다. 본딩와이어(31)의 길이를 고려할 때 에지패드형의 반도체 칩이 더 바람직하다.
와이어 본딩은 본딩와이어(31)의 일 측이 칩 패드(12)에 볼 본딩(ball bonding)되고 타 측이 회로배선(25)과 웨지 본딩(wedge bonding)되는 일반적인 와이어 본딩에 의한다. 회로배선(25)에서 볼 본딩되고 칩 패드(12)에서 웨지 본딩되는 리버스 와이어 본딩(reverse wire bonding)의 적용도 가능하다. 본딩와이어(31)로서는 금선이 사용될 수 있다.
여기서, 반도체 칩(11)의 물리적 실장 구조 및 전기적 연결 구조는 접착 수단에 의한 물리적 실장과 와이어 본딩에 의한 전기적인 연결에 제한되지 않고 다양한 다른 형태를 가질 수 있다. 예를 들어, 플립 칩 본딩(flip chip bonding)에 의한 물리적 및 전기적인 연결 구조를 가질 수 있다. 또한 반도체 칩(11)과 메탈 서브스트레이트(20)의 회로배선(25)의 전기적인 연결에 있어서 와이어 본딩 외에 테이프 배선 기판을 이용하거나 기타 다른 전기적인 연결 구조를 가질 수 있다.
반도체 칩(11)과 본딩와이어(31)는 메탈 서브스트레이트 상부를 덮는 성형 수지(35)에 의해 보호된다. 성형 수지(35)로서는 공지의 에폭시 몰딩 컴파운드(Epoxy Molding Compound)가 사용될 수 있다. 성형 수지(35)는 메탈 서브스트레이트(20)를 부분적으로 덮거나 전체적으로 덮을 수 있다.
메탈 코어(21)에서 연장 형성되는 메탈 코어 히트싱크(50)는 제1 연장 코어부(51)와 제2 연장 코어부(52) 및 제3 연장 코어부(53)로 구분된다. 제1 연장 코어부(51)는 메탈 서브스트레이트(20)의 메탈 코어(21)에서 곧게 연장된 부분이다. 제2 연장 코어부(52)는 메탈 서브스트레이트(20)에 수직하는 방향으로 형성된 부분이다. 제3 연장 코어부(53)는 메탈 서브스트레이트(20)와 평행을 이루는 부분으로 실질적인 열 방출이 이루어지는 부분이다.
제3 연장 코어부(53)는 패키지 전체 폭 감소를 고려하여 실질적으로 메탈 서브스트레이트 상부에 형성된다. 제3 연장 코어부(53)는 공기와 접촉되는 면적이 증가되도록 연속적으로 반복되는 요철 구간을 갖는다. 제3 연장 코어부(53)는 요철 형상 외에 다양한 다른 굴곡 형상을 가질 수 있다. 예를 들어, 부채꼴 형태를 가질 수 있다.
제1 연장 코어부(51)의 길이는 가능한 한 짧게 하거나 제조 과정에서 발생되지 않도록 하여 패키지 폭이 증가되지 않도록 한다. 제2 연장 코어부(52)는 제3 연장 코어부(53)의 굴곡 구간의 높이나 형태 등을 고려하여 적절한 길이로 형성된다. 제3 연장 코어부(53)는 패키지 폭이나 두께 및 열 방출 정도를 고려하여 절적한 길이와 요철 구간을 가질 수 있다.
메탈 코어 히트싱크(50)는 메탈 서브스트레이트(20)의 마주보는 두 변에서 메탈 코어(21)로부터 연장되어 형성된다. 서브스트레이트(20)의 네 변 모두에서 메탈 코어(21)로부터 연장되거나, 또는 네 변 중 어느 하나의 변에서 메탈 코어(21)로부터 연장될 수 있다.
메탈 코어(21)는 반도체 칩(11)의 접지 단자에 해당하는 칩 패드(12)와 전기적으로 연결될 수 있다. 이에 의해 메탈 코어 히트싱크(50)는 열 방출 기능뿐만 아니라 접지 기능을 수행할 수 있다.
메탈 서브스트레이트(20)의 하면에는 외부접속단자로서 솔더 볼들(40)이 매트릭스(matrix) 배열된다. 솔더 볼(40)의 배치 구조는 메탈 서브스트레이트(20)의 전면에 형성되거나 부분적으로 형성될 수 있다. 그리고 솔더 볼 외에 다른 범프(bump)의 사용이 가능하다.
전술한 본 발명의 반도체 칩 패키지는 반도체 칩이 부착되는 메탈 서브스트레이트와 그와 일체로 형성된 메탈 코어 히트싱크를 갖는다. 반도체 칩에서 발생된 열은 메탈 서브스트레이트를 거쳐 패키지 외부에 위치한 메탈 코어 히트싱크로 전달되어 열 방출 및 냉각이 이루어진다. 반도체 칩에서 발생된 열은 발생 즉시 곧바로 열 전도도가 우수한 메탈 코어로 전달되고 메탈 코어 히트싱크를 통해 외부로 신속하게 배출된다. 별도의 히트싱크를 부착하는 것에 비하여 열 방출이 신속하고 효과적으로 이루어진다. 이에 따라, 패키지 레벨이나 시스템 레벨에서의 반도체 칩에 대한 동작 특성이 확보되며, 솔더 볼 접합 부분에서의 솔더 조인트 신뢰성이 향상될 수 있다.
한편 메탈 서브스트레이트는 칩 실장면과 평행하게 형성되는 수평 구간을 가질 수 있다. 반도체 모듈 구현 시 수평 구간이 외부 구조물, 예컨대 금속 재질의 모듈 보호 샤시에 부착이 용이하게 한다. 반도체 칩 패키지에서 발생된 열은 메탈 코어 히트싱크를 거쳐 모듈 보호 샤시로 전달된다. 패키지 외부의 모듈 보호 샤시는 반도체 칩 패키지에 비하여 상대적으로 온도가 낮고 체적이 크다. 메탈 코어 히트싱크가 샤시에 접촉된 상태만으로도 열전도에 의해 온도를 크게 낮출 수 있다. 여기서, 모듈 보호 샤시는 모듈 기판 외부의 다른 금속 구조물일 수 있다. 메탈 코어 히트싱크를 모듈 보호 샤시에 부착하는 데 사용되는 접착 수단으로서 접착제가 사용될 수 있으나, 접착 테이프의 사용도 가능하다. 여기서, 접착 수단은 메탈 코어 히트싱크에서 모듈 보호 샤시로의 열 전달이 잘 되도록 열전도성이 우수한 재질의 것이 바람직하다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
제2 실시예
도 6과 도 7은 본 발명의 제2 실시예에 따른 반도체 칩 패키지와 그를 포함하는 반도체 모듈을 보여주는 단면도와 평면도이다.
도 6과 도 7을 참조하면, 본 발명에 따른 제2 실시예의 반도체 칩 패키지(210)는 전술한 실시예들과 메탈 코어 히트싱크(250)가 달리 롤(roll) 형상의 굴곡 부분(250b)을 갖는다. 메탈 코어 히트싱크(250)는 메탈 서브스트레이트(220)에서 곧게 연장된 부분(250a)과 롤 형상의 굴곡 부분(250b)으로 구분된다. 롤 형상의 굴곡 부분(250b)에는 메탈 서브스트레이트(220)의 측면과 평행하게 메탈 코어 히트싱크(250)를 가로지르는 구멍(254)이 형성된다.
메탈 코어 히트싱크(250)는 메탈 서브스트레이트(220)의 마주보는 두 변에서 메탈 코어(221)로부터 연장되게 형성된다. 반도체 칩(211)은 메탈 코어(221)에 부착된다. 반도체 칩(211)에서 발생된 열은 메탈 코어(221)를 거쳐 메탈 코어 히트싱크(250)로 전달된다. 여기서, 메탈 코어 히트싱크(250)는 메탈 서브스트레이트(220)의 각 변마다 메탈 코어(221)에서 연장되어 형성되거나, 어느 일 변의 메탈 코어(221)에서 연장되어 형성될 수 있다. 그리고 메탈 코어 히트싱크(250)에 형성되는 구멍(254)의 수는 증가될 수 있다. 또한 메탈 코어 히트싱크(250)가 반원 형태로 형성되는 것도 가능하다. 후술되는 히트파이프(291)가 밀착되어 고정될 수 있다면 어떠한 구조라도 무방하다.
한편, 이 반도체 칩 패키지(210)를 갖는 본 발명의 반도체 모듈(260)은 모듈 기판(270)과 히트파이프(291) 및 히트싱크 블록(290)을 포함한다. 모듈 기판(270) 에는 본 발명의 제3 실시예에 따른 반도체 칩 패키지들(210) 복수 개가 실장된 구조이다. 반도체 칩 패키지들(210)은 모듈 기판(270)의 길이 방향으로 열을 이룬다. 메탈 코어 히트싱크(250)의 구멍(254)은 모듈 기판(270)의 길이 방향으로 배치된다. 여기서, 반도체 칩 패키지들(210)은 모듈 기판(270)의 상면과 하면 중 적어도 어느 한 면에 실장될 수 있다.
2개의 히트파이프(291)는 모듈 기판(270)을 길이 방향으로 가로지르며 각각의 반도체 칩 패키지들(210)의 양쪽 메탈 코어 히트싱크(250)들을 관통한다. 히트파이프(291)는 메탈 코어 히트싱크(250)의 구멍(254)에 끼워져 결합된다. 히트파이프(291)는 잘 알려진 바와 같이, 밀폐된 내부에서 작동유체가 연속적으로 기체와 액체간의 상변화 과정을 거치면서 열을 히트싱크 블록(290)으로 전달 및 방출하는 기능을 수행한다. 히트파이프(291)는 결합 상태를 견고히 하기 위하여 접착제로 고정되거나 납땜 또는 용접에 의해 메탈 코어 히트싱크(250)에 고정될 수 있다. 여기서, 히트파이프(291)는 히트 바(heat bar)로 대체되는 것도 가능하다.
히트싱크 블록(290)은 모듈 기판(270)의 양쪽 가장자리에 부착된다. 히트싱크 블록(290)은 금속 재질로 이루어지며 공기 접촉 면적을 넓히기 위하여 상부에 돌기가 형성된 구조이다. 히트파이프(291)의 양단이 히트싱크 블록(290)에 밀착 고정된다. 여기서, 히트싱크 블록(290)은 모듈 기판(270)의 한 쪽 가장자리에 설치되거나 또는 가장자리 네 변에 모두 설치될 수 있다. 또는 모듈 기판(270)의 외부에 설치될 수 있다. 즉, 히트싱크 블록(290)은 설치 위치에 제한되지 않는다. 그리고 히트싱크 블록(290)은 돌기가 형성된 구조에 한정되지 않고 다양한 형태를 가질 수 있다.
반도체 칩 패키지(210)에서 발생된 열은 각각 메탈 코어(221)를 거쳐 메탈 코어 히트싱크(250)에 전달된다. 그리고 메탈 코어 히트싱크(250)에 전달단 열은 히트파이프(291)에 전달되어 1차로 열 방출 및 냉각이 이루어진다. 각 반도체 칩 패키지(210)의 히트파이프(291)에서 히트싱크 블록(290)에 전달되어 2차로 열 방출 및 냉각이 이루어진다.
도 8내지 도 10은 본 발명의 제2 실시예에 따른 반도체 칩 패키지를 포함하는 반도체 모듈의 예를 보여주는 평면도이다.
도 8에 도시된 본 발명의 반도체 모듈(360)은 히트싱크 블록(390)이 폭 방향 양쪽 가장자리에 배치되고, 히트파이프(391)가 모듈 기판(370)의 폭 방향으로 배치된 예이다. 메탈 코어 히트싱크(250)를 갖는 복수의 반도체 칩 패키지들(210)은 각각 양쪽 메탈 코어 히트싱크(250)가 폭 방향으로 놓이도록 모듈 기판(370)에 실장된다. 각각의 히트파이프(250)는 메탈 코어 히트싱크(391)를 관통하며 양쪽 히트싱크 블록(390)에 결합된다. 히트파이프(391)가 개별 반도체 칩 패키지(210) 단위로 히트싱크 블록(390)에 병렬 연결될 수 있음을 보여준다.
도 9에 도시된 본 발명의 반도체 모듈(460)은 히트싱크 블록(490)이 각각의 반도체 칩 패키지(210)에 대응되게 독립적으로 설치되어 있는 예이다. 히트싱크 블록들(490)은 모듈 기판(470)의 폭 방향 양쪽 가장자리에 설치된다. 각 반도체 칩 패키지(210)의 메탈 코어 히트싱크(250)를 관통하는 히트파이프(491)는 그에 대응되는 히트싱크 블록(490)과 개별적으로 결합된다. 이 반도체 모듈(460)은 히트싱크 블록(490)이 복수 개로 구성될 수 있음을 보여준다.
도 10에 도시된 본 발명의 반도체 모듈(560)은 히트싱크 블록(590)이 모듈 기판(570)의 한 쪽 가장자리에만 설치된 예이다. 히트파이프(591)가 반도체 칩 패키지(210)의 한 쪽 메탈 코어 히트싱크(250a)를 통과하고 다른 쪽 메탈 코어 히트싱크(250b)를 통과하여 히트싱크 블록(590)으로 복귀된다. 히트싱크 블록(590)이 모듈 기판(570)의 한 쪽 가장자리에만 설치될 수 있고, 개별 반도체 칩 패키지(210) 단위로 하나의 히트파이프(591)가 설치될 수 있음을 보여준다.
제3 실시예
도 11은 본 발명의 제3 실시예에 따른 반도체 칩 패키지와 그를 포함하는 반도체 모듈을 보여주는 단면도이다.
도 11을 참조하면, 본 실시예의 반도체 칩 패키지(310)는 수직으로 적층된 2개의 반도체 칩(311a,311b)을 포함하는 예이다. 복수의 반도체 칩(311a,311b)을 포함하는 칩 스택 패키지로 구현될 수 있음을 보여준다. 반도체 칩들(311a,311b) 사이에 층간 삽입물(345)이 개재되어 하부 반도체 칩(311a)과 연결되는 본딩와이어(331a)의 와이어 루프(wire loop) 높이가 확보된다.
복수의 반도체 칩들(311a,311b)에서 발생된 열은 메탈 서브스트레이트(320)의 메탈 코어(321)로 전달된다. 본딩와이어(311a,311b)를 통해서도 메탈 코어(321)로 전달된다. 그리고 메탈 코어 히트싱크(350)를 거쳐 외부로 열 방출이 이루어진 다.
이 반도체 칩 패키지(310)를 포함하는 반도체 모듈(660)은 모듈 기판(670)에 실장된 각 반도체 칩 패키지(310)의 히트파이프(391)를 메탈 코어 히트싱크(350)의 구멍(354)에 결합시킴으로써 패키지 발열량 증가에 대한 대비가 가능하다. 본 실시예의 반도체 칩 패키지는 적층되는 반도체 칩의 수량 증가에 따른 발열량의 증가 문제를 메탈 코어 히트싱크(350)에 의해 해결하는 예이다.
도 12는 본 발명의 제2 실시예의 구조를 갖는 반도체 모듈에 대한 시뮬레이션 모델을 나타낸 단면도이다.
본 출원인은 3가지 반도체 모듈 구조에 대한 시뮬레이션을 수행하였다. 3가지 구조는 일반적인 FBGA 패키지를 실장한 경우, 메탈 코어 FBGA를 실장한 경우, 메탈 코어 FBGA 패키지가 메탈 코어 히트싱크를 가지고 있으며 메탈 코어 서브스트레이트에 히트 파이프를 장착한 FBGA 패키지를 실장한 경우이다. 이 중에서 히트파이프를 장착한 시뮬레이션 모델이 도 13에 예시되어 있다.
시뮬레이션 조건은 101.6㎜×114.5㎜의 4층 보드 위에 304FBGA-16×16을 20㎜ 피치로 배치하고, 화살표 방향으로 1m/sec의 바람을 불었을 경우이다. 여기서, 1m/sec의 속도는 통상적인 테스트 탑 컴퓨터의 내부 유속이 1m/sec임을 고려하여 설정되었다. 여기서, 주변 온도 Ta는 20℃로 하고, 전력(Power)은 1W/칩으로 하였다. 공기가 유입 부분 쪽에서 가까운 부분의 반도체 칩 온도부터 차례로 T1, T2, T3으로 하였다.
표 1은 전술한 시뮬레이션 모델에 대한 반도체 칩 온도 시뮬레이션 결과를 비교하여 보여주는 표이다. 그리고 도 13내지 15는 시뮬레이션 결과를 보여주는 사진이다.
반도체 모듈의 패키지 구조 T1 T2 T3
1 일반적인 FBGA 67.5℃ 71.0℃ 71.7℃
2 메탈 서브스트레이트 FBGA 49.3℃ 52.8℃ 52.6℃
3 히트파이프 장착 메탈 서브스트레이트 FBGA 45.0℃ 46.0℃ 46.0℃
표 1에 나타난 바와 같이, 메탈 서브스트레이트를 채택한 반도체 모듈의 경우 일반적인 FBGA 패키지를 갖는 반도체 모듈 대비 반도체 칩의 온도가 18℃ 이상 떨어짐을 알 수 있다. 히트파이프를 장착한 메탈 서브스트레이트를 채택한 FBGA 패키지 실장 반도체 모듈의 경우 추가로 최대 6℃ 정도 더 낮아짐을 알 수 있다.
또한 일반적인 FBGA 패키지들이 실장된 반도체 모듈에 대한 시뮬레이션 모델의 경우 반도체 칩들간 약 4℃ 정도 온도 편차가 나타남을 알 수 있다. 그리고 메탈 서브스트레이트를 채택한 FBGA 패키지를 포함하는 반도체 모듈의 경우 반도체 칩들간 온도 편차가 3℃ 정도로 나타났다.
그러나 메탈 코어 히트싱크에 히트파이프를 장착한 경우 반도체 칩들간 온도편차가 1℃로 크게 낮아짐을 알 수 있다. 특정 반도체 칩에 열 집중이 발생되는 것이 방지될 수 있음을 보여준다.
본 시뮬레이션 모델은 반도체 칩 패키지에 직접 바람이 부는 경우이다. 만약 바람이 불지 않는 경우라면 히트파이프에 의한 온도 감소 효과가 훨씬 뛰어날 것으로 예상된다. 또한 본 시뮬레이션은 모듈 1개인 경우이나, 다수 개의 반도체 모듈이 평행하게 실장이 되는 경우 반도체 칩들간의 온도 편차가 클 것이며, 이때에 히트파이프 장착으로 인한 개선효과는 더욱 커질 것이다.
한편, 본 발명에 따른 반도체 칩 패키지와 그를 포함하는 반도체 모듈은 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있음은 본 발명이 속하는 기술분야에 종사하는 자라면 쉽게 알 수 있을 것이다.
이상과 같은 본 발명에 따른 반도체 칩 패키지와 반도체 모듈은 메탈 서브스트레이트에서 연장 형성된 메탈 코어를 히트싱크로 이용한다. 반도체 칩의 열이 메탈 서브스트레이트와 메탈 코어 히트싱크를 통하여 신속하게 방출된다. 메탈 코어 히트싱크가 패키지 외부의 금속 구조물이나 히트파이프 및 히트싱크 블록 등에 연결됨으로써, 열 방출 효과가 향상되고 열 집중(hot spot) 현상이 방지된다.
이에 따라 반도체 칩의 안정적인 동작이 이루어지고, 솔더 조인트 크랙과 같이 열적 스트레스로 인한 여러 가지 불량의 발생을 방지할 수 있다. 따라서, 박형화와 소형화에 대응한 방열 환경의 구축이 용이하고, 패키지 레벨, 모듈 레벨, 시스템 레벨에서 열적 환경 하에서의 안정적인 동작 신뢰성 확보가 가능하다. 특히, 반도체 칩 패키지의 측방에 메탈 코어 히트싱크가 위치하고 히트파이프를 연결함으로써 두께의 증가 없이 열 방출 효과가 향상될 수 있다.
또한 메탈 코어 서브스트레이트와 메탈 코어 히트싱크, 외부의 금속 구조물이나 히트파이프 및 히트싱크 블록을 채택함으로써 낮은 비용으로 구현이 가능하 다.

Claims (35)

  1. 반도체 칩;
    상기 반도체 칩이 부착되며, 메탈 코어(metal core) 상에 회로배선이 형성된 메탈 서브스트레이트(metal substrate); 및
    상기 메탈 코어에서 연장되어 상기 메탈 서브스트레이트의 외부로 형성되는 메탈 코어 히트싱크(metal core heat sink);
    를 구비하는 것을 특징으로 하는 반도체 칩 패키지.
  2. 제1 항에 있어서,
    상기 메탈 코어 히트싱크는 연속적인 굴곡 구간을 갖는 것을 특징으로 하는 반도체 칩 패키지.
  3. 제2 항에 있어서,
    상기 메탈 코어 히트싱크의 굴곡 부분은 상기 메탈 서브스트레이트의 상부에 위치하는 것을 특징으로 하는 반도체 칩 패키지.
  4. 제1 항에 있어서,
    상기 메탈 코어 히트싱크의 굴곡 구간은 반복적인 요철 구조인 것을 특징으로 하는 반도체 칩 패키지.
  5. 제1 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 메탈 서브스트레이트의 외측으로 곧게 연장되어 형성된 제1 연장 코어부, 상기 제1 연장 코어부에서 칩 실장면 방향으로 수직하는 제2 연장 코어부, 및 상기 제2 연장 코어부에서 상기 메탈 서브스트레이트의 상부에 위치하게 굴곡을 이루는 제3 연장 코어부를 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  6. 제1 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 메탈 서브스트레이트의 칩 실장면과 평행하게 형성된 수평 구간을 갖는 것을 특징으로 하는 반도체 칩 패키지.
  7. 제6 항에 있어서,
    상기 메탈 코어 히트싱크의 수평 구간은 상기 메탈 서브스트레이트 상부쪽으로 곧게 뻗은 형상인 것을 특징으로 하는 반도체 칩 패키지.
  8. 제6 항에 있어서,
    상기 메탈 코어 히트싱크의 수평 구간은 상기 메탈 서브스트레이트 측면 방향으로 곧게 뻗은 형상인 것을 특징으로 하는 반도체 칩 패키지.
  9. 제1 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 메탈 서브스트레이트와 평행하는 구멍을 갖는 것을 특징으로 하는 반도체 칩 패키지.
  10. 제9 항에 있어서,
    상기 메탈 코어 히트싱크는 롤 형상의 굴곡 구간을 갖는 것을 특징으로 하는
    반도체 칩 패키지.
  11. 제1 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 메탈 서브스트레이트의 변들 중에서 적어도 하나 이상의 변에서 상기 메탈 코어가 연장 형성된 것을 특징으로 하는 반도체 칩 패키지.
  12. 제1 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 반도체 칩의 접지 단자와 전기적으로 연결된 것을 특징으로 하는 반도체 칩 패키지.
  13. 제1 항에 있어서,
    상기 반도체 칩은 상기 메탈 코어에 부착된 것을 특징으로 하는 반도체 칩 패키지.
  14. 제1 항에 있어서,
    상기 반도체 칩은 복수 개이며 수직으로 적층된 것을 특징으로 하는 반도체 칩 패키지.
  15. 반도체 칩과, 상기 반도체 칩이 부착되며 메탈 코어 상에 회로배선이 형성된 메탈 서브스트레이트, 및 상기 메탈 코어에서 연장되어 상기 메탈 서브스트레이트의 외부로 형성되는 메탈 코어 히트싱크를 갖는 반도체 칩 패키지;
    상기 반도체 칩 패키지가 실장되는 모듈 기판;
    상기 모듈 기판 외부에 위치한 외부 금속 구조물;을 포함하며,
    상기 메탈 코어 히트싱크가 상기 외부 금속 구조물에 부착된 것을 특징으로 하는 반도체 모듈.
  16. 제15 항에 있어서,
    상기 외부 금속 구조물은 상기 반도체 칩 패키지를 덮으며 상기 모듈 기판에 부착된 모듈 보호 샤시인 것을 특징으로 하는 반도체 모듈.
  17. 제15 항에 있어서,
    상기 메탈 코어 히트싱크는 열전도성 접착제로 부착된 것을 특징으로 하는 반도체 모듈.
  18. 제15 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 메탈 서브스트레이트의 칩 실장면과 평행하게 형성된 수평 구간을 가지며, 상기 수평 구간이 상기 외부 금속 구조물에 부착된 것을 특징으로 하는 반도체 모듈.
  19. 제15 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 메탈 서브스트레이트의 적어도 하나의 변에서 상기 메탈 코어가 연장 형성된 것을 특징으로 하는 반도체 모듈.
  20. 제15 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 반도체 칩의 접지 단자와 전기적으로 연결된 것을 특징으로 하는 반도체 모듈.
  21. 제15 항에 있어서,
    상기 반도체 칩은 상기 메탈 코어에 부착된 것을 특징으로 하는 반도체 모듈.
  22. 제15 항에 있어서,
    상기 반도체 칩은 복수 개이며 수직으로 적층된 것을 특징으로 하는 반도체 모듈.
  23. 반도체 칩과, 상기 반도체 칩이 부착되며 메탈 코어 상에 회로배선이 형성된 메탈 서브스트레이트, 및 상기 메탈 코어에서 연장되어 상기 메탈 서브스트레이트의 외부로 형성되는 메탈 코어 히트싱크를 갖는 반도체 칩 패키지;
    상기 반도체 칩 패키지가 실장되는 모듈 기판; 및
    상기 모듈 기판에서 상기 반도체 칩 패키지의 상기 메탈 코어 히트싱크와 결합된 히트파이프;
    를 구비하는 것을 특징으로 하는 반도체 모듈.
  24. 제23 항에 있어서,
    상기 히트파이프에 연결되는 히트싱크 블록(heat sink block)을 더 포함하는 것을 특징으로 하는 반도체 모듈.
  25. 제24 항에 있어서,
    상기 히트싱크 블록은 상기 모듈 기판의 적어도 한 쪽 가장자리에 형성되는 것을 특징으로 하는 반도체 모듈.
  26. 제23 항에 있어서,
    상기 반도체 칩 패키지는 복수 개이며 상기 모듈 기판의 길이 방향으로 열을 이루게 배치된 것을 특징으로 하는 반도체 모듈.
  27. 제26 항에 있어서,
    상기 히트파이프가 상기 반도체 칩 패키지들이 이루는 열 방향으로 형성되는 것을 특징으로 하는 반도체 모듈.
  28. 제23 항에 있어서,
    상기 히트파이프는 복수의 열로 형성된 것을 특징으로 하는 반도체 모듈.
  29. 제23 항에 있어서,
    상기 히트파이프는 상기 모듈 기판의 폭 방향으로 형성된 것을 특징으로 하는 반도체 모듈.
  30. 제23 항에 있어서,
    상기 반도체 칩 패키지들은 각각의 상기 메탈 코어 히트싱크가 상기 히트파이프가 끼워지는 구멍을 갖는 것을 특징으로 하는 반도체 모듈.
  31. 제23 항에 있어서,
    상기 메탈 코어 히트싱크는 롤 형상의 굴곡 구간을 갖는 것을 특징으로 하는 반도체 모듈.
  32. 제23 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 메탈 서브스트레이트의 적어도 어느 일변에서 상기 코어가 연장되어 형성된 것을 특징으로 하는 반도체 모듈.
  33. 제23 항에 있어서,
    상기 메탈 코어 히트싱크는 상기 반도체 칩의 접지 단자와 전기적으로 연결된 것을 특징으로 하는 반도체 모듈.
  34. 제23 항에 있어서,
    상기 반도체 칩은 상기 메탈 코어에 부착된 것을 특징으로 하는 반도체 모듈.
  35. 제23 항에 있어서,
    상기 반도체 칩은 복수 개이며 수직으로 적층된 것을 특징으로 하는 반도체 모듈.
KR1020050109178A 2005-11-15 2005-11-15 메탈 코어 히트싱크를 구비하는 반도체 칩 패키지와 그를포함하는 반도체 모듈 KR100653605B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050109178A KR100653605B1 (ko) 2005-11-15 2005-11-15 메탈 코어 히트싱크를 구비하는 반도체 칩 패키지와 그를포함하는 반도체 모듈
US11/477,547 US20070108599A1 (en) 2005-11-15 2006-06-30 Semiconductor chip package with a metal substrate and semiconductor module having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050109178A KR100653605B1 (ko) 2005-11-15 2005-11-15 메탈 코어 히트싱크를 구비하는 반도체 칩 패키지와 그를포함하는 반도체 모듈

Publications (1)

Publication Number Publication Date
KR100653605B1 true KR100653605B1 (ko) 2006-12-06

Family

ID=37732001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050109178A KR100653605B1 (ko) 2005-11-15 2005-11-15 메탈 코어 히트싱크를 구비하는 반도체 칩 패키지와 그를포함하는 반도체 모듈

Country Status (2)

Country Link
US (1) US20070108599A1 (ko)
KR (1) KR100653605B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090305463A1 (en) * 2008-06-06 2009-12-10 International Business Machines Corporation System and Method for Thermal Optimized Chip Stacking
US8567988B2 (en) 2008-09-29 2013-10-29 Bridgelux, Inc. Efficient LED array
US8911145B2 (en) * 2009-11-20 2014-12-16 The United States Of America As Represented By The Secretary Of The Navy Method to measure the characteristics in an electrical component
US8279608B2 (en) * 2010-08-31 2012-10-02 Chen chuan-fu Heatsink device directly contacting a heat source to achieve a quick dissipation effect
US9768096B2 (en) * 2014-03-20 2017-09-19 Huawei Device Co., Ltd. Mobile terminal
JP2016004810A (ja) * 2014-06-13 2016-01-12 イビデン株式会社 電子回路装置及び電子回路装置の製造方法
US9609739B2 (en) * 2015-03-10 2017-03-28 Kabushiki Kaisha Toshiba Electronic device
KR102546241B1 (ko) 2016-10-05 2023-06-22 삼성전자주식회사 반도체 패키지
JP6645487B2 (ja) * 2017-10-30 2020-02-14 セイコーエプソン株式会社 プリント回路板
US11482482B2 (en) 2020-09-11 2022-10-25 Advanced Semiconductor Engineering, Inc. Substrate structures, methods for forming the same and semiconductor device structures comprising the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233684A (ja) * 1998-02-17 1999-08-27 Seiko Epson Corp 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6189601B1 (en) * 1999-05-05 2001-02-20 Intel Corporation Heat sink with a heat pipe for spreading of heat
US6282096B1 (en) * 2000-04-28 2001-08-28 Siliconware Precision Industries Co., Ltd. Integration of heat conducting apparatus and chip carrier in IC package
US20060097385A1 (en) * 2004-10-25 2006-05-11 Negley Gerald H Solid metal block semiconductor light emitting device mounting substrates and packages including cavities and heat sinks, and methods of packaging same
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
US20070063339A1 (en) * 2005-09-21 2007-03-22 Grand Power Sources Inc. Heat dissipating assembly for heat dissipating substrate and application

Also Published As

Publication number Publication date
US20070108599A1 (en) 2007-05-17

Similar Documents

Publication Publication Date Title
KR100653605B1 (ko) 메탈 코어 히트싱크를 구비하는 반도체 칩 패키지와 그를포함하는 반도체 모듈
US7772692B2 (en) Semiconductor device with cooling member
US6876069B2 (en) Ground plane for exposed package
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US5777847A (en) Multichip module having a cover wtih support pillar
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US9484282B2 (en) Resin-sealed semiconductor device
JP2901835B2 (ja) 半導体装置
US7405474B1 (en) Low cost thermally enhanced semiconductor package
US7477520B2 (en) Memory module
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US8304922B2 (en) Semiconductor package system with thermal die bonding
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
US6849932B2 (en) Double-sided thermally enhanced IC chip package
US7388286B2 (en) Semiconductor package having enhanced heat dissipation and method of fabricating the same
US5241452A (en) Package with heat sink
US8031484B2 (en) IC packages with internal heat dissipation structures
JP2002184915A (ja) Ｌｓｉの放熱方式
US7310224B2 (en) Electronic apparatus with thermal module
JP2007281201A (ja) 半導体装置
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
US7606034B2 (en) Thermally enhanced memory module
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
JP2007036035A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee