KR100652394B1

KR100652394B1 - Device for controlling rising/falling time of signal output from a transmitter

Info

Publication number: KR100652394B1
Application number: KR1020050001529A
Authority: KR
Inventors: 김승리
Original assignee: 삼성전자주식회사
Priority date: 2005-01-07
Filing date: 2005-01-07
Publication date: 2006-12-01
Also published as: KR20060081100A

Abstract

트랜스미터의 출력 신호의 라이징/폴링 타임 제어 장치에 관한 것이다. 본 발명은 트랜스미터로부터 출력되는 전송 신호의 라이징 타임과 폴링 타임을 제어하는 장치에 있어서, 전류 미러를 구비하여 크기가 일정한 전류를 출력하는 지연 동기 루프 회로; 상기 지연 동기 루프에 연결되며, 상기 전류 미러의 출력 전류에 비례하는 전원 전류를 출력하는 전류 공급부; 및 상기 전류 공급부와 상기 트랜스미터에 연결되며, 상기 전류 공급부로부터 공급되는 일정한 크기의 전원 전류에 의해 상기 트랜스미터로부터 출력되는 신호의 라이징 타임과 폴링 타임이 향상되는 복수개의 전송 제어부들을 구비함으로써, 트랜스미터의 출력신호의 라이징/폴링 타임이 향상된다. A rising / falling time control apparatus for an output signal of a transmitter. An apparatus for controlling the rising time and polling time of a transmission signal output from a transmitter, comprising: a delay synchronous loop circuit having a current mirror to output a constant current; A current supply unit connected to the delay lock loop and outputting a power current proportional to an output current of the current mirror; And a plurality of transmission controllers connected to the current supply unit and the transmitter and configured to improve rising time and polling time of a signal output from the transmitter by a constant power supply current supplied from the current supply unit, thereby outputting the transmitter. Rising / polling time of the signal is improved.

Description

Device for controlling rising / falling time of signal output from a transmitter}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래의 트랜스미터의 출력 신호의 라이징/폴링 타임을 아이 마스크를 기준으로 도시한 도면이다. 1 is a diagram illustrating a rising / falling time of an output signal of a conventional transmitter with respect to an eye mask.

도 2는 본 발명에 따른 트랜스미터에 연결된 트랜스미터의 출력 신호의 라이징/폴림 타임 제어 장치의 블록도이다. 2 is a block diagram of an apparatus for controlling the rising / falling time of an output signal of a transmitter connected to a transmitter according to the present invention.

도 3은 도 2에 도시된 지연 동기 루프 회로 및 전류 공급부의 구체적인 구성을 보여준다. FIG. 3 shows a detailed configuration of the delay lock loop circuit and the current supply unit shown in FIG. 2.

도 4는 도 2에 도시된 전송 제어부들 중 첫 번째 전송 제어부의 회로도이다.4 is a circuit diagram of a first transmission control unit among the transmission control units shown in FIG. 2.

도 5는 본 발명에 따른 트랜스미터의 출력 신호의 라이징/폴링 타임을 아이 마스크를 기준으로 도시한 도면이다. FIG. 5 is a diagram illustrating a rising / falling time of an output signal of a transmitter according to an eye mask.

본 발명은 데이터를 전송하는 트랜스미터(transmitter)에 관한 것으로서, 특 히 트랜스미터로부터 출력되는 신호의 라이징 타임(rising time)과 폴링 타임(falling time)을 향상시키기 위한 제어 장치에 관한 것이다. The present invention relates to a transmitter for transmitting data, and more particularly, to a control device for improving a rising time and a falling time of a signal output from a transmitter.

인터페이스의 트랜스미터, 특히 고속 인터페이스(interface)에 구비되는 트랜스미터의 출력 신호의 라이징/폴링 타임이 증가하게 되면, 전송 데이터에 지터(jitter)가 발생하게 된다. 전송 데이터에 지터가 발생하면 전송 데이터 특성이 나빠져서 장치가 오동작을 할 수가 있다. 이와 같은 현상을 방지하기 위해 트랜스미터와 리시버(receiver) 사이에 이루어지는 데이터 전송에 필요한 최소 데이터 규격을 표준화하여 아이 마스크(Eye mask)로 나타낸다. When the rising / polling time of the output signal of the transmitter of the interface, especially the transmitter provided in the high speed interface, increases, jitter occurs in the transmission data. If jitter occurs in the transmission data, the transmission data characteristics deteriorate and the device may malfunction. In order to prevent such a phenomenon, the minimum data standard required for data transmission between the transmitter and the receiver is standardized and represented as an eye mask.

도 1은 종래의 트랜스미터(미도시)의 출력 신호의 라이징/폴링 타임을 아이 마스크를 기준으로 도시한 도면이다. 도 1에서 선(111)은 이상적인 조건에서의 트랜스미터의 출력 신호의 라이징 타임과 폴링 타임의 상태를 나타낸 것이고, 선(121)은 트랜스미터의 출력 신호가 온도나 공정 변화 등과 같은 외부 조건에 영향을 받을 때의 라이징 타임과 폴링 타임을 나타낸 것이다. 선(111)과 선(121) 사이에는 변동(variation)(VK1)이 존재한다. 1 is a diagram illustrating a rising / falling time of an output signal of a conventional transmitter (not shown) based on an eye mask. In FIG. 1, the line 111 shows the rising time and the polling time of the transmitter's output signal under ideal conditions, and the line 121 shows that the transmitter's output signal is affected by external conditions such as temperature or process change. Rising time and polling time are shown. There is a variation VK1 between the line 111 and the line 121.

도 1에 도시된 바와 같이, 이상적인 경우에는 트랜스미터의 출력 신호의 라이징/폴링 타임은 아이 마스크(131)에서 훨씬 벗어나 있지만, 트랜스미터의 출력 신호가 외부 조건에 영향을 받을 때는 아이 마스크(131)에 포함된다. 트랜스미터의 출력 신호가 아이 마스크(131)의 범위를 벗어나 있다는 것을 라이징/폴링 타임이 매우 빠른 것을 의미하며, 트랜스미터의 출력 신호가 아이 마스크(131)의 범위에 포함된다는 것은 라이징/폴링 타임이 매우 늦다는 것을 의미한다. As shown in FIG. 1, in the ideal case, the rising / polling time of the transmitter's output signal is far from the eye mask 131, but included in the eye mask 131 when the transmitter's output signal is affected by external conditions. do. Rising / polling time is very fast that the output signal of the transmitter is out of the range of the eye mask 131. Rising / polling time is very slow that the output signal of the transmitter is in the range of the eye mask 131. Means that.

이와 같이, 종래의 트랜스미터의 출력 신호의 라이징/폴링 타임은 외부 조건에 영향을 받게 되면 느려지게 된다. 즉, 아이 마스크(131)의 규정을 벗어나게 된다. As such, the rising / falling time of the output signal of the conventional transmitter is slowed down when affected by external conditions. In other words, the eye mask 131 is out of the definition.

본 발명이 이루고자하는 기술적 과제는 외부 조건에 관계없이 트랜스미터의 출력신호의 라이징/폴링 타임을 일정하게 유지하는 트랜스미터의 출력 신호의 라이징/폴링 타임 제어 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a device for controlling the rising / falling time of an output signal of a transmitter, which maintains a constant rising / falling time of an output signal of a transmitter regardless of external conditions.

상기 기술적 과제를 이루기 위하여 본 발명은The present invention to achieve the above technical problem

트랜스미터로부터 출력되는 전송 신호의 라이징 타임과 폴링 타임을 제어하는 장치에 있어서, 전류 미러를 구비하여 크기가 일정한 전류를 출력하는 지연 동기 루프 회로; 상기 지연 동기 루프에 연결되며, 상기 전류 미러의 출력 전류에 비례하는 전원 전류를 출력하는 전류 공급부; 및 상기 전류 공급부와 상기 트랜스미터에 연결되며, 상기 전류 공급부로부터 공급되는 일정한 크기의 전원 전류에 의해 상기 트랜스미터로부터 출력되는 신호의 라이징 타임과 폴링 타임이 향상되는 복수개의 전송 제어부들을 구비하는 트랜스미터의 출력신호의 라이징/폴링 타임 제어 장치를 제공한다. An apparatus for controlling the rising time and the polling time of a transmission signal output from a transmitter, comprising: a delay synchronous loop circuit having a current mirror to output a constant current; A current supply unit connected to the delay lock loop and outputting a power current proportional to an output current of the current mirror; And a plurality of transmission controllers connected to the current supply unit and the transmitter and having a rising time and a polling time of a signal output from the transmitter by a constant power supply current supplied from the current supply unit. It provides a rising / falling time control device.

삭제delete

바람직하기는, 상기 전송 제어부들 각각은 상기 전원 전류를 공급받아서 일정한 전류를 흘려주는 전류원; 상기 전류원에 연결되며, 상기 트랜스미터로부터 출력되는 신호들에 의해 게이팅되는 제1 및 제2 NPN 트랜지스터들; 및 상기 제1 및 제2 NPN 트랜지스터들에 전원 전압을 공급하는 제1 및 제2 전원부들을 구비한다.Preferably, each of the transmission control unit is a current source for supplying a constant current by receiving the power supply current; First and second NPN transistors connected to the current source and gated by signals output from the transmitter; And first and second power supply units supplying a power supply voltage to the first and second NPN transistors.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 2는 본 발명에 따른 트랜스미터(201)에 연결된 트랜스미터의 출력 신호의 라이징/폴링 타임 제어 장치(205)의 블록도이다. 도 2를 참조하면, 본 발명에 따른 트랜스미터의 출력 신호의 라이징/폴링 타임 제어 장치(205)는 지연 동기 루프 회로(211), 전류 공급부(221) 및 복수개의 전송 제어부들(231a∼231n)을 구비한다. 2 is a block diagram of a rising / falling time control device 205 of an output signal of a transmitter connected to a transmitter 201 according to the present invention. Referring to FIG. 2, the rising / falling time control device 205 of the output signal of the transmitter according to the present invention includes a delay lock loop circuit 211, a current supply unit 221, and a plurality of transmission control units 231a to 231n. Equipped.

지연 동기 루프 회로(211)는 내부에 구비된 수정 발진기(도 3의 311)를 이용하여 안정된 전류를 출력한다. The delay lock loop circuit 211 outputs a stable current using a crystal oscillator (311 of FIG. 3) provided therein.

전류 공급부(221)는 지연 동기 루프 회로(211)에 연결되며, 지연 동기 루프 회로(211)의 출력단에 흐르는 전류에 정비례하는 크기의 전원 전류(nI)를 발생하여 전송 제어부들(231a∼231n)로 공급한다. The current supply unit 221 is connected to the delay lock loop circuit 211 and generates a power supply current nI that is directly proportional to the current flowing through the output terminal of the delay lock loop circuit 211, thereby transmitting control units 231a to 231n. To supply.

복수개의 전송 제어부들(231a∼231n)은 모두 전류 공급부(221)로부터 공급되는 전원 전류(nI)를 받아서 동작하며, 직렬로 연결되어 트랜스미터(201)로부터 출력되는 신호(D0)의 라이징 타임과 폴링 타임을 향상시켜서 수신기(미도시)로 전송 한다. 즉, 전송 제어부들(231a∼231n)은 각각 트랜스미터(201)의 출력 신호(D0)의 라이징 타임과 폴링 타임을 소정 시간(τ) 만큼 빠르게 하여 출력한다. 따라서, 마지막 스테이지의 전송 제어부(231n)로부터 출력되는 신호(Dn)의 라이징 타임과 폴링 타임은 전송 제어부들(231a∼231n)의 수만큼 빨라진다. 즉, 전송 제어부의 수가 많으면 많을수록 트랜스미터(201)의 출력신호(D0)의 라이징 타임과 폴링 타임은 빨라진다. The plurality of transmission controllers 231a to 231n all operate by receiving a power current nI supplied from the current supply unit 221, and are connected in series and polled with the rising time of the signal D0 output from the transmitter 201. Improved time is transmitted to the receiver (not shown). That is, the transmission control units 231a to 231n output the rising time and the falling time of the output signal D0 of the transmitter 201 by a predetermined time τ, respectively. Therefore, the rising time and the polling time of the signal Dn output from the transmission control unit 231n of the last stage are increased by the number of the transmission control units 231a to 231n. That is, the larger the number of transmission control units, the faster the rising time and the polling time of the output signal D0 of the transmitter 201.

이와 같이, 지연 동기 루프 회로(211)에 전류 공급부(221)를 연결함으로써 전류 공급부(221)로부터 출력되는 전원 전류(nI)는 지연 동기 루프 회로(211)에 의해 온도나 공정 변화 등과 같은 외부 조건에 영향을 받지 않고 항상 일정하게 유지된다. 따라서, 전송 제어부들(231a∼231n)은 트랜스미터(201)로부터 출력되는 신호(D0)의 라이징 타임과 폴링 타임을 외부 조건에 관계없이 일정하게 유지하여 수신기(미도시)로 전송할 수가 있다. As described above, the power current nI output from the current supply unit 221 by connecting the current supply unit 221 to the delay synchronization loop circuit 211 is controlled by an external condition such as temperature or process change by the delay synchronization loop circuit 211. It is always unaffected and remains constant. Accordingly, the transmission controllers 231a to 231n may maintain the rising time and the polling time of the signal D0 output from the transmitter 201 regardless of external conditions and transmit the same to the receiver (not shown).

도 3은 도 2에 도시된 지연 동기 루프 회로(211) 및 전류 공급부(221)의 구체적인 구성을 보여준다. 도 3을 참조하면, 지연 동기 루프 회로(211)는 수정 발진기(311), 위상 검출기(321), 차지 펌프(331), 전압 제어 발진기(341) 및 디바이더(351)를 구비한다. FIG. 3 shows a detailed configuration of the delay lock loop 211 and the current supply unit 221 shown in FIG. 2. Referring to FIG. 3, the delay lock loop circuit 211 includes a crystal oscillator 311, a phase detector 321, a charge pump 331, a voltage controlled oscillator 341 and a divider 351.

수정 발진기(311)는 일정한 크기의 주파수를 갖는 클럭 신호를 발생한다. The crystal oscillator 311 generates a clock signal having a frequency of a constant magnitude.

위상 검출기(321)는 수정 발진기(311)에서 출력되는 클럭 신호와 디바이더(351)로부터 출력되는 신호의 위상을 비교하고, 이들의 위상차를 검출하여 출력한다. The phase detector 321 compares the phases of the clock signal output from the crystal oscillator 311 and the signal output from the divider 351, detects and outputs the phase difference thereof.

차지 펌프(331)는 위상 검출기(321)의 출력신호를 입력하고, 전압을 높일 것인지 낮출 것인지를 결정하는 펌핑 신호를 출력한다. The charge pump 331 inputs an output signal of the phase detector 321 and outputs a pumping signal for determining whether to increase or decrease the voltage.

전압 제어 발진기(341)는 차지 펌프(331)로부터 출력되는 펌핑 신호를 입력하고, 상기 펌핑 신호에 따라 일정한 크기의 내부 전류(I)를 출력한다. 전압 제어 발진기(341)는 저항(343), 캐패시터들(344,345), 트랜지스터들(346∼348) 및 VCO(Voltage Controlled Oscillator; 이하, VCO로 약칭함) 지연부(349)를 구비한다. 차지 펌프(331)로부터 출력되는 펌핑 신호의 크기에 따라 트랜지스터(346)가 활성화 및 비활성화를 반복하면서 일정한 출력 전류(I)를 발생한다. 따라서, VCO 지연부(349)에는 항상 일정한 전류(I)가 흐르게 된다. The voltage controlled oscillator 341 inputs a pumping signal output from the charge pump 331 and outputs an internal current I having a constant magnitude in accordance with the pumping signal. The voltage controlled oscillator 341 includes a resistor 343, capacitors 344 and 345, transistors 346 to 348, and a voltage controlled oscillator (VCO) delay unit 349. According to the magnitude of the pumping signal output from the charge pump 331, the transistor 346 generates a constant output current I while repeatedly activating and deactivating. Therefore, a constant current I always flows through the VCO delay unit 349.

디바이더(351)는 전압 제어 발진기(341)로부터 출력되는 신호를 소정 비율로 분주하여 위상 검출기(321)로 전달한다. The divider 351 divides the signal output from the voltage controlled oscillator 341 at a predetermined ratio and transfers the signal to the phase detector 321.

도 3을 참조하면, 전류 공급부(221)는 위상 동기 루프 회로(211)에 연결되며, PNP 트랜지스터(223)를 구비한다. 전류 공급부(221)의 PMOS 트랜지스터(223)는 전압 제어 발진기(341)의 PMOS 트랜지스터들(347,348)과 함께 전류 미러를 구성한다. 따라서, 전류 공급부(221)로부터 출력되는 전원 전류(nI)는 전압 제어 발진기(341)의 PMOS 트랜지스터(348)로부터 출력되는 전류(I)와 동일한 크기를 갖는다. 여기서, 전류 공급부(221)의 PMOS 트랜지스터(223)의 크기를 전압 제어 발진기(341)에 구비되는 PMOS 트랜지스터(348)의 n배로 하면 전류 공급부(221)의 PMOS 트랜지스터(223)로부터 출력되는 전류는 전압 제어 발진기(341)의 PMOS 트랜지스터(348)로부터 출력되는 전류(I)의 n배 즉, (nI)가 된다. Referring to FIG. 3, the current supply unit 221 is connected to the phase locked loop circuit 211 and includes a PNP transistor 223. The PMOS transistor 223 of the current supply unit 221 forms a current mirror together with the PMOS transistors 347 and 348 of the voltage controlled oscillator 341. Therefore, the power supply current nI output from the current supply unit 221 has the same magnitude as the current I output from the PMOS transistor 348 of the voltage controlled oscillator 341. Here, when the size of the PMOS transistor 223 of the current supply unit 221 is n times the size of the PMOS transistor 348 included in the voltage controlled oscillator 341, the current output from the PMOS transistor 223 of the current supply unit 221 is N times the current I output from the PMOS transistor 348 of the voltage controlled oscillator 341, that is, (nI).

도 4는 도 2에 도시된 전송 제어부들 중 첫 번째 전송 제어부(231a)의 회로도이다. 도 4를 참조하면, 전송 제어부(231a)는 전류원(411), 제1 및 제2 NMOS 트랜지스터들(421,422) 및 제1 및 제2 전원부들(431,432)을 구비한다. FIG. 4 is a circuit diagram of the first transmission control unit 231a of the transmission control units shown in FIG. 2. Referring to FIG. 4, the transfer controller 231a includes a current source 411, first and second NMOS transistors 421 and 422, and first and second power supplies 431 and 432.

전류원(411)은 NMOS 트랜지스터들(413,415)을 구비한다. NMOS 트랜지스터들(413,415)은 전류 공급부(도 2의 221)로부터 공급되는 전류(nI)에 의해 활성화된다. 전류 공급부(도 2의 221)로부터 제공되는 전류(nI)가 일정함으로 NMOS 트랜지스터들(413,415)의 활성화 정도도 일정하게 되어 전류원(411)에는 항상 일정한 크기의 전류가 흐르게 된다. Current source 411 has NMOS transistors 413 and 415. The NMOS transistors 413 and 415 are activated by the current nI supplied from the current supply unit 221 of FIG. 2. Since the current nI provided from the current supply unit 221 of FIG. 2 is constant, the degree of activation of the NMOS transistors 413 and 415 is also constant, so that a current having a constant magnitude flows in the current source 411.

제1 및 제2 NMOS 트랜지스터들(421,422)은 트랜스미터(도 2의 201)로부터 출력되는 신호(D0)에 따라 전송 제어부(231a)의 출력 신호들(DPn,DNn)을 출력한다. 트랜스미터(도 2의 201)의 출력 신호(DPn-1)가 하이 레벨(high lebel)이면 제1 NMOS 트랜지스터(421)가 활성화되어 전송 제어부(231a)의 출력 신호(DPn)는 로우 레벨(low level)로 낮아지고, 트랜스미터(도 2의 201)의 출력 신호(DNn-1)가 하이 레벨이면 제2 NMOS 트랜지스터(422)가 활성화되어 전송 제어부(231a)의 출력 신호(DNn)는 로우 레벨로 낮아진다. The first and second NMOS transistors 421 and 422 output the output signals DPn and DNn of the transmission control unit 231a according to the signal D0 output from the transmitter 201 of FIG. 2. When the output signal DPn-1 of the transmitter 201 of FIG. 2 is at a high level, the first NMOS transistor 421 is activated to output the output signal DPn of the transfer control unit 231a to a low level. ), And when the output signal DNn-1 of the transmitter 201 of FIG. 2 is at a high level, the second NMOS transistor 422 is activated to lower the output signal DNn of the transmission control unit 231a to a low level. .

제1 및 제2 전원부들(431,432)은 항상 동일한 크기의 전류들(I_D)을 제1 및 제2 NMOS 트랜지스터들(421,422)에 공급한다. 제1 전원부(431)는 PMOS 트랜지스터들(435,436)을 구비하고, 제2 전원부(432)는 PMOS 트랜지스터들(437,438)을 구비한다. The first and second power supplies 431 and 432 always supply currents I _D of the same magnitude to the first and second NMOS transistors 421 and 422. The first power supply 431 includes PMOS transistors 435 and 436, and the second power supply 432 includes PMOS transistors 437 and 438.

도 4에 도시된 바와 같이, 전류 공급부(도 2의 221)로부터 공급되는 전원 전류(nI)의 크기가 일정하면, 제1 및 제2 NMOS 트랜지스터들(421,422)에 공급되는 전류들(I_D)의 크기도 일정하게 되어 전송 제어부(231a)로부터 출력되는 신호들(DPN,DNn)의 라이징 타임과 폴링 타임이 향상된다. As illustrated in FIG. 4, when the magnitude of the power current nI supplied from the current supply unit 221 of FIG. 2 is constant, the currents I _D supplied to the first and second NMOS transistors 421 and 422 are constant. The size of P is constant so that the rising time and the polling time of the signals DPN and DNn output from the transmission control unit 231a are improved.

도 5는 본 발명에 따른 트랜스미터의 출력 신호의 라이징/폴링 타임을 아이 마스크를 기준으로 도시한 도면이다. 도 5에 도시된 바와 같이, 전송 제어부들(도 2의 231a∼231n)로부터 출력되는 신호(Dn)는 온도나 공정 변화 등과 같은 외부 조건에 영향을 받지 않게 됨으로써, 신호(Dn)의 라이징 타임과 폴링 타임은 정상 상태와 유사하여 변동(VK2)이 매우 적음을 알 수 있다. 즉, 전송 제어부들(231a∼231n)의 출력 신호(Dn)는 아이 마스크 규격(531)을 벗어나지 않게 된다. FIG. 5 is a diagram illustrating a rising / falling time of an output signal of a transmitter according to an eye mask. As shown in FIG. 5, the signal Dn outputted from the transmission controllers 231a to 231n of FIG. 2 is not affected by external conditions such as temperature or process change, thereby increasing the rising time of the signal Dn. The polling time is similar to the steady state, indicating that the variation VK2 is very small. That is, the output signal Dn of the transmission control units 231a to 231n does not deviate from the eye mask standard 531.

트랜스미터(도 2의 201)의 출력 신호(D0)의 라이징/폴링 타임(τ)은 아래 수학식 1로 표현할 수 있다. The rising / falling time τ of the output signal D0 of the transmitter 201 of FIG. 2 may be expressed by Equation 1 below.

τ ∞

여기서, I_D는 전송 제어부들(231a∼231n)의 내부에 흐르는 전류이다.Here, I _D is a current flowing inside the transmission control units 231a to 231n.

상기 수학식 1과 같이 트랜스미터(도 2의 201)의 출력 신호(D0)의 라이징/폴링 타임은 전송 제어부들(도 2의 231a∼231n)의 내부에 흐르는 전류(I_D)에 반비례한다. 따라서, 전송 제어부들(도 2의 231a∼231n)의 내부에 흐르는 전류(I_D)가 일정하면 전송 제어부들(도 2의 231a∼231n)의 출력 신호(Dn)의 라이징/폴링 타임은 일 정하게 된다. As shown in Equation 1, the rising / falling time of the output signal D0 of the transmitter 201 of FIG. 2 is inversely proportional to the current I _D flowing inside the transmission control units 231a to 231n of FIG. 2. Therefore, when the current I _D flowing in the transmission controllers 231a to 231n in FIG. 2 is constant, the rising / polling time of the output signal Dn of the transmission controllers 231a to 231n in FIG. 2 is constant. do.

도 2 내지 도 5를 통해서 설명한 바와 같이, 전송 제어부들(도 2의 231a∼231n)에 공급되는 전원 전류(nI)가 일정하게 유지되므로, 전송 제어부들(도 2의 231a∼231n)의 내부에 흐르는 전류(I_D)도 일정하게 유지되며, 그에 따라 트랜스미터(도 2의 201)의 출력 신호(D0)의 라이징/폴링 타임은 전송 제어부들(도 2의 231a∼231n)을 거치면서 향상된다. 즉, 본 발명에 따른 트랜스미터(도 2의 201)의 출력 신호(D0)는 전송 제어부들(도 2의 231a∼231n)을 거치면서 라이징/폴링 타임이 향상되어 아이 마스크(도 5의 531)를 만족시켜준다. As described with reference to FIGS. 2 to 5, since the power current nI supplied to the transmission control units 231a to 231n of FIG. 2 is kept constant, the inside of the transmission control units 231a to 231n of FIG. 2 is maintained. The flowing current I _D is also kept constant, so that the rising / falling time of the output signal D0 of the transmitter 201 of FIG. 2 is improved through the transmission control units 231a to 231n of FIG. 2. That is, the output signal D0 of the transmitter (201 of FIG. 2) according to the present invention improves the rising / polling time while passing through the transmission control units (231a to 231n of FIG. 2) to obtain the eye mask (531 of FIG. Satisfied

여기서, 예를 들어, VCO 지연부(도 3의 349)가 500[MHz]로 5 스테이지(stage)(10-pahse)의 지연선들(미도시)을 갖는 경우, 상기 지연선들 각각의 지연 시간(tdPLL)은 다음 수학식 2와 같이 계산된다. Here, for example, when the VCO delay unit 349 of FIG. 3 has delay lines (not shown) of five stages (10-pahse) at 500 [MHz], the delay time of each of the delay lines ( tdPLL) is calculated as in Equation 2 below.

5tdPLL = 1/2T,5tdPLL = 1 / 2T,

tdPLL = 1T/10tdPLL = 1T / 10

= 1/10f = 1 / 10f

= 1/(10*500M) = 1 / (10 * 500M)

= 1000n/(10*500)= 1000n / (10 * 500)

= 200[ps]= 200 [ps]

싱기 수학식 2에 의하면 5 스테이지로 구성된 VCO 지연부(도 3의 349)의 각 지연선은 200[ps]의 라이징/폴링 타임을 생성하게 된다. 이 때, 전송 제어부들(도 2의 231a∼231n)을 위해 전원 전류(I)를 n배 하여 조절하게 되면, 트랜스미터(도 2의 201)의 라이징/폴링 타임의 스펙(spec)이 600[ps]인 경우 다음과 같이 전송 제어부들(도 2의 231a∼231n)의 수를 조절하여 전송 제어부들(도 2의 231a∼231n)의 출력 신호(Dn)의 라이징/폴링 타임을 스펙에 준하도록 조정할 수가 있다.According to the singular equation 2, each delay line of the VCO delay unit (349 of FIG. 3) having five stages generates a rising / falling time of 200 [ps]. At this time, if the power supply current I is adjusted by n times for the transmission controllers 231a to 231n of FIG. 2, the spec of the rising / falling time of the transmitter 201 of FIG. 2 is 600 [ps]. ], Adjust the number of transmission controllers 231a to 231n in FIG. 2 to adjust the rising / falling time of the output signal Dn of the transmission controllers 231a to 231n in FIG. There is a number.

예컨대, 전송 제어부들(도 2의 231a∼231n)을 3단으로 구성할 경우, 아래 수학식 3에 의하여 전송 제어부들(도 2의 231a∼231n)의 출력 신호(Dn)의 라이징/폴링 타임은 200[ps]로 되어 스펙을 만족하기에 마진(margin)이 부족하게 된다. For example, when the transmission controllers 231a to 231n of FIG. 2 are configured in three stages, the rising / polling time of the output signal Dn of the transmission controllers 231a to 231n of FIG. At 200 [ps], the margin is insufficient to satisfy the specification.

tdPLL = 600[ps]/3단 = 200[ps]tdPLL = 600 [ps] / 3 steps = 200 [ps]

전송 제어부들(도 2의 231a∼231n)을 4단으로 구성할 경우, 아래 수학식 4에 의하여 전송 제어부들(도 2의 231a∼231n)의 출력 신호(Dn)의 라이징/폴링 타임은 180[ps]로 되어 스펙을 충분히 만족시킨다. When the transmission controllers 231a to 231n of FIG. 2 are configured in four stages, the rising / polling time of the output signal Dn of the transmission controllers 231a to 231n of FIG. ps], which satisfies the specification.

tdPLL = 600[ps]/4단 = 180[ps]tdPLL = 600 [ps] / 4 steps = 180 [ps]

전송 제어부들(도 2의 231a∼231n)을 5단으로 구성할 경우, 아래 수학식 5에 의하여 전송 제어부들(도 2의 231a∼231n)의 출력 신호(Dn)의 라이징/폴링 타임은 120[ps]로 되어 너무 빨라서 설계가 불안정하게 된다. When the transmission controllers 231a to 231n of FIG. 2 are configured in five stages, the rising / polling time of the output signal Dn of the transmission controllers 231a to 231n of FIG. ps] so fast that the design becomes unstable.

tdPLL = 600[ps]/5단 = 120[ps]tdPLL = 600 [ps] / 5 steps = 120 [ps]

이와 같이, 전송 제어부들(도 2의 231a∼231n)의 수를 조정하여 트랜스미터(도 2의 201)의 출력 신호(D0)의 라이징/폴링 타임을 스펙에 준하도록 조정할 수가 있다. In this way, the number of transmission control units 231a to 231n in FIG. 2 can be adjusted to adjust the rising / falling time of the output signal D0 of the transmitter 201 in FIG. 2 to comply with the specification.

도면과 명세서에서 최적 실시예가 개시되었으며, 여기서 사용된 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이므로, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 기재된 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been disclosed in the drawings and the specification, and the terminology used herein is for the purpose of describing the invention only and is not intended to be limiting of the scope of the invention as defined in the appended claims or claims. Therefore, those skilled in the art will be able to various modifications and equivalent other embodiments therefrom, the true technical protection scope of the present invention will be determined by the technical spirit described in the appended claims.

상술한 바와 같이 본 발명에 따르면, 지연 동기 루프 회로(211)를 이용하여 전송 제어부들(231a∼231n)에 흐르는 전류의 크기를 온도나 공정 변화 등과 같은 외부 조건에 영향을 받지 않고 일정하게 함으로써 트랜스미터(201)의 출력 신호(D0)의 라이징/폴링 타임을 향상시킬 수가 있다. As described above, according to the present invention, by using the delay lock loop circuit 211, the size of the current flowing through the transmission controllers 231a to 231n is constant without being influenced by external conditions such as temperature or process change. The rising / falling time of the output signal D0 of the 201 can be improved.

Claims

In the device for controlling the rising time and polling time of the transmission signal output from the transmitter,

A delay synchronous loop circuit having a current mirror to output a constant current;

A current supply unit connected to the delay lock loop and outputting a power current proportional to an output current of the current mirror; And

And a plurality of transmission controllers connected to the current supply unit and the transmitter and configured to improve rising time and polling time of a signal output from the transmitter by a constant power supply current supplied from the current supply unit. Rising / polling time control device for output signal.

delete

The method of claim 1, wherein each of the transmission controllers

A current source for supplying a constant current by receiving the power current;

First and second NPN transistors connected to the current source and gated by signals output from the transmitter; And

And first and second power supply units supplying a power voltage to the first and second NPN transistors.

The method of claim 1, wherein the delay lock loop circuit further comprises a VCO delay unit for delaying the output signal, the number of the transmission control unit is the rising of the output signal of the transmitter, characterized in that determined by the delay time of the VCO delay unit Polling time control device.