KR100650805B1 - Pumping circuit and method of generating pumping voltage - Google Patents

Pumping circuit and method of generating pumping voltage Download PDF

Info

Publication number
KR100650805B1
KR100650805B1 KR1020040079506A KR20040079506A KR100650805B1 KR 100650805 B1 KR100650805 B1 KR 100650805B1 KR 1020040079506 A KR1020040079506 A KR 1020040079506A KR 20040079506 A KR20040079506 A KR 20040079506A KR 100650805 B1 KR100650805 B1 KR 100650805B1
Authority
KR
South Korea
Prior art keywords
pumping
voltage
enable signal
signal
target voltage
Prior art date
Application number
KR1020040079506A
Other languages
Korean (ko)
Other versions
KR20060030652A (en
Inventor
이석주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040079506A priority Critical patent/KR100650805B1/en
Publication of KR20060030652A publication Critical patent/KR20060030652A/en
Application granted granted Critical
Publication of KR100650805B1 publication Critical patent/KR100650805B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses

Abstract

본 발명은 펌핑 회로 및 펌핑 전압 생성 방법에 관한 것으로, 펌핑 능력이 작은 제1 펌핑수단과 펌핑 능력이 큰 제2 펌핑수단을 구비하고, 펌핑 전압을 목표 전압까지 상승시키는 과정에서는 제1 및 제2 펌핑수단을 모두 가동하여 펌핑 전압을 목표 전압까지 빠르게 상승시킨다. 그리고, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 낮아지는 경우에는, 펌핑 능력이 작은 제1 펌핑수단만을 가동하여 펌핑 전압을 목표 전압까지 상승시키되 리플 현상이 발생되는 것을 최소화할 수 있다. The present invention relates to a pumping circuit and a method of generating a pumping voltage, comprising a first pumping means having a small pumping capacity and a second pumping means having a large pumping capacity, and in the process of raising the pumping voltage to a target voltage, the first and second pumps. All pumping means are operated to quickly increase the pumping voltage to the target voltage. When the pumping voltage rises to the target voltage and the pumping voltage becomes lower than the target voltage, only the first pumping means having a small pumping capability is operated to increase the pumping voltage to the target voltage, but minimize the occurrence of the ripple phenomenon. .

또한, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 큰 폭으로 낮아지는 경우에만 제1 펌핑수단과 제2 펌핑수단을 동시에 가동하면 목표 전압까지 빠르게 상승시킬 수 있다. In addition, if the first pumping means and the second pumping means are simultaneously operated only when the pumping voltage is increased to the target voltage and the pumping voltage is significantly lower than the target voltage, the pumping voltage can be quickly increased to the target voltage.

펌핑회로, 구동능력, 리플Pumping circuit, drive capacity, ripple

Description

펌핑 회로 및 펌핑 전압 생성 방법{Pumping circuit and method of generating pumping voltage} Pumping circuit and method of generating pumping voltage             

도 1은 종래 기술에 따른 펌핑 회로를 설명하기 위한 회로도이다. 1 is a circuit diagram for explaining a pumping circuit according to the prior art.

도 2는 본 발명의 실시예에 따른 펌핑 회로를 설명하기 위한 회로도이다. 2 is a circuit diagram illustrating a pumping circuit according to an embodiment of the present invention.

도 3은 도 2의 레귤레이터를 설명하기 위한 회로도이다. FIG. 3 is a circuit diagram illustrating the regulator of FIG. 2.

도 4는 도 3에 도시된 제2 인에이블 신호 생성부의 동작을 설명하기 위한 파형도이다. 4 is a waveform diagram illustrating an operation of a second enable signal generator shown in FIG. 3.

도 5는 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 파형도이다. 5 is a waveform diagram illustrating an operation of a pumping circuit according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100, 200 : 펌핑회로 111 내지 113, 210, 221, 222 : 펌핑수단100, 200: pumping circuit 111 to 113, 210, 221, 222: pumping means

111a, 210a, 220a : 클럭 드라이브111a, 210a, 220a: clock drive

111b, 210b, 220b : 챠지 펌프111b, 210b, 220b: Charge Pump

120, 230 : 오실레이터 130, 240 : 전압 분배부120, 230: oscillator 130, 240: voltage divider

140, 250 : 기준전압 생성부140, 250: reference voltage generator

150 : 비교수단 260 : 레귤레이터150: comparison means 260: regulator

261 : 제1 인에이블 신호 생성부261: first enable signal generator

262 : 제2 인에이블 신호 생성부262: second enable signal generator

161 내지 163, 271 내지 273 : 주변 회로161 to 163, 271 to 273: peripheral circuit

본 발명은 펌핑 회로 및 펌핑 전압 생성 방법에 관한 것으로, 특히 주변 회로에서 소모하는 전류량의 변화에 빠르게 반응하여 항상 일정한 펌핑 전압을 공급하기 위한 펌핑 회로 및 펌핑 전압 생성 방법에 관한 것이다. The present invention relates to a pumping circuit and a pumping voltage generating method, and more particularly, to a pumping circuit and a pumping voltage generating method for supplying a constant pumping voltage at all times in response to a change in the amount of current consumed by a peripheral circuit.

펌핑 회로는 낮은 전압(예를 들면, 전원전압)을 상승시켜 주변 회로로 고전압을 공급하는 회로다. 이러한 펌핑 회로는 항상 일정한 펌핑 전압을 출력하기 위해 레귤레이터를 포함하고 있다. 이러한 레귤레이터를 사용하여 펌핑 전압이 목표 전압보다 높아지면 펌핑 동작을 중지시키고, 펌핑 전압이 목표전압보다 낮으면 펌핑 동작이 계속 진행되도록 한다. The pumping circuit is a circuit for supplying a high voltage to a peripheral circuit by raising a low voltage (for example, a power supply voltage). This pumping circuit always includes a regulator to output a constant pumping voltage. By using the regulator, the pumping operation is stopped when the pumping voltage is higher than the target voltage, and the pumping operation is continued when the pumping voltage is lower than the target voltage.

이러한 펌핑 회로의 구성 및 동작을 보다 상세하게 설명하면 다음과 같다. Hereinafter, the configuration and operation of the pumping circuit will be described in detail.

도 1은 종래 기술에 따른 펌핑 회로를 설명하기 위한 회로도이다. 1 is a circuit diagram for explaining a pumping circuit according to the prior art.

도 1을 참조하면, 펌핑 회로(100)는 다수의 펌핑수단(도면에서는 3개만 도시 됨; 111 내지 113), 오실레이터(120), 전압 분배부(130), 기준전압 생성부(140), 및 비교수단(150)을 포함한다. 출력 단자와 접지 단자 사이에 접속된 커패시터(Cp)는 로드 커패시터이다. Referring to FIG. 1, the pumping circuit 100 includes a plurality of pumping means (only three are shown in the drawing; 111 to 113), an oscillator 120, a voltage divider 130, a reference voltage generator 140, and Comparing means 150 is included. The capacitor Cp connected between the output terminal and the ground terminal is a load capacitor.

상기에서, 오실레이터(120)는 펌핑 동작에 필요한 클럭 신호(CLOCK)를 생성한다. In the above, the oscillator 120 generates a clock signal CLOCK required for the pumping operation.

펌핑수단들(111 내지 113)은 클럭 신호(CLOCK)에 따라 펌핑 동작을 수행하여 전원전압이나 입력되는 낮은 전압을 고전압으로 생성한다. 이때, 낮은 전압을 목표 전압까지 빠르게 상승시키기 위하여 펌핑수단이 여러 개 구비되어 동시에 동작된다. 따라서, 펌핑수단들(111 내지 113)의 출력 단자는 펌핑 회로(100)의 출력 단자와 공통으로 연결된다. The pumping means 111 to 113 perform a pumping operation according to the clock signal CLOCK to generate a power supply voltage or a low input voltage as a high voltage. In this case, a plurality of pumping means are provided at the same time to increase the low voltage to the target voltage quickly. Therefore, the output terminals of the pumping means 111 to 113 are commonly connected with the output terminal of the pumping circuit 100.

전압 분배부(130)는 펌핑수단들(111 내지 113)에 의해 생성된 펌핑 전압(Vp)을 분배하여 분배 전압(Vdiv)을 생성한다. 이러한 전압 분배부(130)는 펌핑수단들(111 내지 113)의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들(R1 및 R2)로 구현될 수 있다. 이때, 저항들(R1 및 R2)의 저항값으로 펌핑 전압(Vp)이 분배되는 정도를 조절하여 분배 전압(Vdiv)의 레벨을 결정할 수 있다.The voltage divider 130 distributes the pumping voltage Vp generated by the pumping means 111 to 113 to generate a divided voltage Vdiv. The voltage divider 130 may be implemented with resistors R1 and R2 connected in series between the output terminal of the pumping means 111 to 113 and the ground terminal. In this case, the level of the distribution voltage Vdiv may be determined by adjusting the degree of distribution of the pumping voltage Vp by the resistance values of the resistors R1 and R2.

기준전압 생성부(140)는 기준 전압(Vref)을 생성한다. The reference voltage generator 140 generates a reference voltage Vref.

비교수단(150)은 분배 전압(Vdiv)과 기준 전압(Vref)을 비교하여 분배 전압(Vdiv)이 기준 전압(Vref)보다 낮으면 펌핑 전압(Vp)이 목표 전압까지 상승되지 않은 것으로 판단하고 클럭 인에이블 신호(CLK_EN)를 생성한다. 예를 들면, 클럭 인에이블 신호(CLK_EN)를 하이레벨로 출력한다. 반대로, 분배 전압(Vdiv)이 기준 전 압(Vref)보다 높으면 펌핑 전압(Vp)이 목표 전압까지 상승된 것으로 판단하고 클럭 인에이블 신호(CLK_EN)를 로우 레벨로 출력한다.The comparison means 150 compares the divided voltage Vdiv with the reference voltage Vref and determines that the pumping voltage Vp does not rise to the target voltage when the divided voltage Vdiv is lower than the reference voltage Vref. Generate the enable signal CLK_EN. For example, the clock enable signal CLK_EN is output at a high level. On the contrary, when the division voltage Vdiv is higher than the reference voltage Vref, the pumping voltage Vp is increased to the target voltage and the clock enable signal CLK_EN is output at a low level.

여기서, 전압 분배부(130), 기준전압 생성부(140) 및 비교수단(150)은 준위 검출기(level detector)를 구성한다. Here, the voltage divider 130, the reference voltage generator 140, and the comparator 150 constitute a level detector.

한편, 펌핑수단들(111 내지 113)은 각각 클럭 드라이브(111a) 및 챠지 펌프(111b)를 포함한다. 오실레이터(120)의 클럭 신호(CLOCK)는 클럭 드라이브(111a)로 입력되며, 클럭 드라이브(111a)는 비교수단(150)의 클럭 인에이블 신호(CLK_EN)에 따라 펌핑 동작에 필요한 클럭신호(CLK 및 CLKb)를 챠지 펌프(111b)로 전달한다. 즉, 클럭 인에이블 신호(CLK_EN)가 하이 레벨로 입력되면 펌핑 동작이 진행되도록 챠지 펌프(111b)로 클럭신호(CLK 및 CLKb)를 인가하고, 클럭 인에이블 신호(CLK_EN)가 로우 레벨로 입력되면 펌핑 동작이 중지되도록 클럭신호(CLK 및 CLKb)를 인가하지 않는다. Meanwhile, the pumping means 111 to 113 include a clock drive 111a and a charge pump 111b, respectively. The clock signal CLOCK of the oscillator 120 is input to the clock drive 111a, and the clock drive 111a is required for the pumping operation CLK_EN according to the clock enable signal CLK_EN of the comparison means 150. CLKb is delivered to the charge pump 111b. That is, when the clock enable signal CLK_EN is input at the high level, the clock signals CLK and CLKb are applied to the charge pump 111b to proceed with the pumping operation, and when the clock enable signal CLK_EN is input at the low level. The clock signals CLK and CLKb are not applied to stop the pumping operation.

상기의 구성으로 이루어진 펌핑 회로에서 생성된 펌핑 전압(Vp)은 각각 주변 회로들(161 내지 163)로 공급된다. The pumping voltage Vp generated in the pumping circuit having the above configuration is supplied to the peripheral circuits 161 to 163, respectively.

하지만, 상기의 펌핑 회로는 다음과 같은 문제점이 있다.However, the above pumping circuit has the following problems.

펌핑수단들(111 내지 113)이 동시에 동작하기 때문에 한번의 펌핑 동작 시 상승되는 전압값이 상당히 크다. Since the pumping means 111 to 113 operate at the same time, the voltage value which is increased during one pumping operation is quite large.

주변 회로들(161 내지 163)의 동작에 의해 펌핑 전압(Vp)이 목표 전압보다 낮아지면 비교수단(150)은 이를 감지하고, 그에 따라 펌핑수단들(111 내지 113)이 다시 동작된다. 이때, 펌핑수단들(111 내지 113)이 동시에 모두 동작되기 때문에 펌핑 동작이 한번만 이루어지더라도 펌핑 전압(Vp)이 목표 전압보다 필요 이상으로 높아지게 된다. 그리고, 펌핑 동작이 중지되다가 펌핑 전압(Vp)이 목표 전압보다 낮아지만 다시 펌핑 동작이 수행된다. When the pumping voltage Vp is lower than the target voltage by the operation of the peripheral circuits 161 to 163, the comparator 150 detects this, and the pumping means 111 to 113 are operated again. At this time, since the pumping means 111 to 113 are all operated at the same time, the pumping voltage Vp becomes higher than necessary even if the pumping operation is performed only once. The pumping operation is stopped and the pumping voltage Vp is lower than the target voltage, but the pumping operation is performed again.

여기서, 종래의 펌핑 회로는 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아져도 펌핑수단들(111 내지 113)이 동시에 모두 동작하기 때문에 펌핑 전압(Vp)이 목표 전압보다 필요 이상으로 높아진다. 따라서, 펌핑 전압(Vp)의 리플(ripple)이 심해지고, 전력 소모도 증가하게 된다. Here, in the conventional pumping circuit, even if the pumping voltage Vp is slightly lower than the target voltage, since the pumping means 111 to 113 all operate at the same time, the pumping voltage Vp becomes higher than necessary. Therefore, the ripple of the pumping voltage Vp becomes severe and power consumption also increases.

이러한 문제점을 해결하기 위하여, 펌핑 전압(Vp)이 목표 전압보다 낮은 설정 전압 보다 높아지면 오실레이터(120)서 생성되는 클럭 신호(CLOCK)의 주기를 증가시키거나 동작되는 펌핑수단의 숫자를 감소시켜, 펌핑 전압(Vp)이 목표 전압과 근사한 경우에는 펌핑 능력을 감소시킨다. 이러한 방법으로 펌핑 전압(Vp)이 목표 전압까지 상승한 후 발생되는 리플 현상을 최소화할 수 있다. In order to solve this problem, when the pumping voltage Vp is higher than the set voltage lower than the target voltage, the period of the clock signal CLOCK generated by the oscillator 120 is increased or the number of pumping means operated is reduced. If the pumping voltage Vp is close to the target voltage, the pumping capability is reduced. In this way, the ripple generated after the pumping voltage Vp rises to the target voltage can be minimized.

하지만, 이러한 방법을 적용할 경우, 준위 검출기(level detector)가 설정 전압의 수만큼 필요하게 되기 때문에 회로가 복잡해진다. 또한, 펌핑 전압(Vp)이 설정 전압보다 높아지게 되면 동작되는 펌핑수단의 수가 감소하기 때문에 펌핑 구동 능력이 감소되어 펌핑 전압(Vp)을 목표 전압까지 상승시키는데 보다 더 많은 시간이 소요된다. 따라서 동작 속도가 감소될 수 있다. 뿐만 아니라, 클럭 신호(CLOCK)의 주기를 변화시키는 경우 펌프 개수만큼의 오실레이터가 필요하게 되는 문제점이 있다.However, when applying this method, the circuit becomes complicated because a level detector is required by the number of set voltages. In addition, when the pumping voltage Vp becomes higher than the set voltage, the number of pumping means operated is reduced, so that the pumping driving capability is reduced, and it takes more time to raise the pumping voltage Vp to the target voltage. Thus, the operating speed can be reduced. In addition, when changing the period of the clock signal (CLOCK) there is a problem that as many oscillators as the number of pumps are required.

이에 대하여, 본 발명이 제시하는 펌핑 회로 및 펌핑 전압 생성 방법은 펌핑 능력이 작은 제1 펌핑수단과 펌핑 능력이 큰 제2 펌핑수단을 구비하고, 펌핑 전압을 목표 전압까지 상승시키는 과정에서는 제1 및 제2 펌핑수단을 모두 가동하여 펌핑 전압을 목표 전압까지 빠르게 상승시킨다. 그리고, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 낮아지는 경우에는, 펌핑 능력이 작은 제1 펌핑수단만을 가동하여 펌핑 전압을 목표 전압까지 상승시키되 리플 현상이 발생되는 것을 최소화할 수 있다. In contrast, the pumping circuit and the pumping voltage generation method of the present invention include a first pumping means having a small pumping capability and a second pumping means having a large pumping capability, and in the process of raising the pumping voltage to a target voltage, the first and the second pumping means. All of the second pumping means are operated to quickly increase the pumping voltage to the target voltage. When the pumping voltage rises to the target voltage and the pumping voltage becomes lower than the target voltage, only the first pumping means having a small pumping capability is operated to increase the pumping voltage to the target voltage, but minimize the occurrence of the ripple phenomenon. .

또한, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 큰 폭으로 낮아지는 경우에만 제1 펌핑수단과 제2 펌핑수단을 동시에 가동하면 목표 전압까지 빠르게 상승시킬 수 있다.
In addition, if the first pumping means and the second pumping means are simultaneously operated only when the pumping voltage is increased to the target voltage and the pumping voltage is significantly lower than the target voltage, the pumping voltage can be quickly increased to the target voltage.

본 발명의 실시예에 따른 펌핑 회로는 클럭 신호를 생성하는 오실레이터, 펌핑 능력이 서로 다른 제1 펌핑 수단과 제2 펌핑 수단을 포함하고, 제1 및 제2 인에이블 신호들과, 클럭 신호에 따라 펌핑 전압을 생성하는 펌핑부, 및 펌핑 전압의 전위를 검출하고, 그 검출 결과에 따라 제1 및 제2 인에이블 신호들을 생성하는 준위 검출기를 포함한다. 바람직하게, 제2 펌핑 수단의 펌핑 능력은 제1 펌핑 수단의 펌핑 능력보다 더 크고, 준위 검출기는 펌핑 전압이 목표 전압보다 크거나 또는 같을 때, 제1 및 제2 펌핑 수단들이 모두 펌핑 동작을 정지하도록 제1 및 제2 인에이블 신호들을 발생한다. 준위 검출기는 펌핑 전압이 목표 전압보다 더 작을 때, 펌핑 전압과 목표 전압 간의 차가 설정된 값보다 크면, 제1 및 제2 펌핑 수단들이 모두 동작하도록 제1 및 제2 인에이블 신호들을 발생한다. 준위 검출기는 펌핑 전압과 목표 전압 간의 차가 설정된 값보다 작을 때, 제1 펌핑 수단만이 동작하도록 제1 및 제2 인에이블 신호들을 발생한다.The pumping circuit according to the embodiment of the present invention includes an oscillator for generating a clock signal, first pumping means and second pumping means having different pumping capabilities, and according to the first and second enable signals and a clock signal. And a pumping unit for generating a pumping voltage, and a level detector for detecting a potential of the pumping voltage and generating first and second enable signals according to the detection result. Preferably, the pumping capacity of the second pumping means is greater than that of the first pumping means, and the level detector stops the pumping operation when both the first and second pumping means stop the pumping voltage when the pumping voltage is greater than or equal to the target voltage. To generate first and second enable signals. The level detector generates first and second enable signals such that both the first and second pumping means operate when the pumping voltage is less than the target voltage and the difference between the pumping voltage and the target voltage is greater than the set value. The level detector generates first and second enable signals such that only the first pumping means operates when the difference between the pumping voltage and the target voltage is less than the set value.

상기에서, 제1 펌핑 수단은, 클럭 신호를 수신할 때, 펌핑 동작을 수행하는 챠지 펌프, 및 제1 인에이블 신호에 따라 클럭 신호를 챠지 펌프로 전달하거나, 또는 전달하지 않는 클럭 드라이브를 포함한다. In the above, the first pumping means includes a charge pump that performs a pumping operation when receiving a clock signal, and a clock drive that transfers the clock signal to the charge pump or not according to the first enable signal. .

그리고, 펌핑부는 제1 펌핑 수단의 펌핑 능력보다 더 큰 펌핑 능력을 각각 가지며, 제2 인에이블 신호와 클럭 신호에 따라 각각 동작하는 복수의 제3 펌핑 수단들을 더 포함한다. The pumping unit further has a pumping capacity greater than that of the first pumping means, and further includes a plurality of third pumping means respectively operating according to the second enable signal and the clock signal.

이러한 제2 또는 제3 펌핑 수단들 각각은, 클럭 신호를 수신할 때, 펌핑 동작을 수행하는 챠지 펌프, 및 제2 인에이블 신호에 따라 클럭 신호를 챠지 펌프로 전달하거나, 또는 전달하지 않는 클럭 드라이브를 포함한다. Each of these second or third pumping means includes a charge pump that performs a pumping operation when receiving a clock signal, and a clock drive that transfers the clock signal to the charge pump according to the second enable signal or not. It includes.

준위 검출기는, 기준 전압을 생성하는 기준 전압 생성부와 펌핑 전압을 분배하여 분배 전압을 생성하는 전압 분배부, 및 분배 전압과 기준 전압을 비교하고, 그 비교 결과에 따라 제1 및 제2 인에이블 신호를 생성하는 레귤레이터를 포함한다. The level detector includes a reference voltage generator for generating a reference voltage, a voltage divider for distributing a pumping voltage to generate a divided voltage, and compares the divided voltage and the reference voltage, and according to the comparison result, first and second enablers. It includes a regulator for generating a signal.

전압 분배부는 펌핑부의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들을 포함하며, 저항들로 펌핑 전압을 분배하여 분배 전압을 생성한다. The voltage divider includes resistors connected in series between the output terminal of the pumping unit and the ground terminal, and distributes the pumping voltage to the resistors to generate a divider voltage.

레귤레이터는, 펌프 인에이블 신호 및 레귤레이터 인에이블 신호에 따라 동작하며 기준 전압 및 분배 전압을 비교하여 제1 인에이블 신호를 생성하는 제1 인에이블 신호 생성부, 및 펌프 인에이블 신호에 따라 동작하며 제1 인에이블 신호에 따라 제2 인에이블 신호를 생성하는 제2 인에이블 신호 생성부를 포함한다. The regulator operates according to the pump enable signal and the regulator enable signal, and operates according to the pump enable signal and a first enable signal generator that generates a first enable signal by comparing the reference voltage and the divided voltage. And a second enable signal generator configured to generate a second enable signal according to the one enable signal.

제1 인에이블 신호 생성부는, 펌프 인에이블 신호와 레귤레이터 인에이블 신호가 입력되는 제1 논리곱 소자, 기준 전압 및 분배 전압을 비교하는 비교수단, 및 제1 논리곱 소자의 출력 신호 및 비교 수단의 출력 신호가 입력되는 제2 논리곱 소자를 포함하여, 펌핑 전압이 목표 전압보다 작으면 제1 인에이블 신호를 하이 레벨로 생성하고, 펌핑 전압이 목표 전압보다 크면 제1 인에이블 신호를 로우 레벨로 생성한다.The first enable signal generation unit may include a first AND product to which the pump enable signal and the regulator enable signal are input, a comparison means for comparing the reference voltage and the divided voltage, and an output signal and the comparison means of the first AND product. Including a second AND product to which the output signal is input, the first enable signal to a high level if the pumping voltage is less than the target voltage, and the first enable signal to a low level if the pumping voltage is greater than the target voltage Create

제2 인에이블 신호 생성부는, 전원전압 단자에 연결되며 펌프 인에이블 신호의 반전 신호에 따라 동작하는 제1 스위칭 소자와, 제1 스위칭 소자에 연결되며 제1 인에이블 신호에 따라 동작하는 제2 스위칭 소자와, 제2 스위칭 소자에 입력단자가 연결되는 래치와, 제1 인에이블 신호의 라이징 에지만을 소정의 시간만큼 지연시키는 지연 수단과, 래치의 입력단자와 접지단자 사이에 접속되며 지연 수단의 출력신호에 따라 동작하는 제3 스위칭 소자, 및 펌프 인에이블 신호 및 래치의 출력 신호에 따라 제2 인에이블 신호를 출력하는 논리곱 소자를 포함하여, 펌핑 동작 초기에 제2 인에이블 신호를 하이 레벨로 생성하고, 펌핑 전압이 목표 전압까지 도달한 후에는 제1 인에이블 신호가 소정의 시간 이상 인가되어야 제2 인에이블 신호를 하이 레벨로 생성한다. The second enable signal generator includes a first switching device connected to the power supply voltage terminal and operating according to an inverted signal of the pump enable signal, and a second switching connected to the first switching device and operating according to the first enable signal. An element, a latch to which the input terminal is connected to the second switching element, delay means for delaying only the rising edge of the first enable signal by a predetermined time, an output of the delay means connected between the input terminal of the latch and the ground terminal A third switching element operating according to the signal, and a logical AND element outputting a second enable signal in accordance with the pump enable signal and the output signal of the latch, thereby bringing the second enable signal to a high level at the beginning of the pumping operation. After the pumping voltage reaches the target voltage, the first enable signal is applied for a predetermined time or more to generate the second enable signal at a high level. .

이때, 제1 스위칭 소자 또는 제2 스위칭 소자는 PMOS 트랜지스터로 구현할 수 있으며, 제3 스위칭 소자는 NMOS 트랜지스터로 구현할 수 있다. In this case, the first switching device or the second switching device may be implemented with a PMOS transistor, and the third switching device may be implemented with an NMOS transistor.

제2 인에이블 신호 생성부는, 래치의 입력단자와 접지단자 사이에 접속되며, 펌핑 동작 초기에 제2 인에이블 신호가 제1 인에이블 신호와 동시에 하이 레벨이 되도록, 초기화 신호에 따라 래치의 저장값을 초기화하는 제4 스위칭 소자를 더 포함할 수 있다. 이때, 제4 스위칭 소자가 펌프 인에이블 신호의 반전 신호에 따라 래치의 저장값을 초기화할 수 있으며, 제4 스위칭 소자는 NMOS 트랜지스터로 구현할 수 있다. The second enable signal generator is connected between the input terminal of the latch and the ground terminal, and stores the latch value according to the initialization signal so that the second enable signal becomes high level at the same time as the first enable signal at the beginning of the pumping operation. It may further include a fourth switching element for initializing. In this case, the fourth switching device may initialize the stored value of the latch according to the inverted signal of the pump enable signal, and the fourth switching device may be implemented as an NMOS transistor.

한편, 제1 스위칭 소자로 인가되는 펌프 인에이블 신호의 반전신호를 지연시 키기 위한 지연 수단을 더 포함할 수 있으며, 지연수단은 직렬로 접속된 짝수개의 인버터로 구현할 수 있다. On the other hand, it may further include a delay means for delaying the inverted signal of the pump enable signal applied to the first switching element, the delay means may be implemented by an even number of inverters connected in series.

본 발명의 실시예에 따른 펌핑 전압 생성 방법은 펌핑 동작 초기에, 펌핑 전압이 목표 전압까지 상승하도록, 제1 펌핑 수단과 제2 펌핑 수단을 동작시키는 단계와, 펌핑 전압이 목표 전압에 도달할 때, 제1 펌핑 수단과 제2 펌핑 수단의 펌핑 동작을 정지시키는 단계와, 펌핑 전압이 목표 전압보다 작아질 때, 펌핑 전압과 목표 전압 간의 차가 설정된 값보다 크면, 펌핑 전압이 목표 전압에 도달할 때까지 제1 펌핑 수단과 제2 펌핑 수단을 동작시키는 단계, 및 펌핑 전압이 목표 전압보다 작아질 때, 펌핑 전압과 목표 전압 간의 차가 설정된 값보다 작으면, 펌핑 전압이 목표 전압에 도달할 때까지 제1 펌핑 수단만을 동작시키는 단계를 포함한다. 바람직하게, 제2 펌핑 수단의 펌핑 능력은 제1 펌핑 수단의 펌핑 능력보다 더 크다. The pumping voltage generation method according to an embodiment of the present invention comprises the steps of operating the first pumping means and the second pumping means so that the pumping voltage rises to the target voltage at the beginning of the pumping operation, and when the pumping voltage reaches the target voltage Stopping the pumping operation of the first pumping means and the second pumping means; when the pumping voltage becomes smaller than the target voltage; and when the pumping voltage reaches the target voltage if the difference between the pumping voltage and the target voltage is greater than the set value. Operating the first pumping means and the second pumping means, and when the pumping voltage is lower than the target voltage, and if the difference between the pumping voltage and the target voltage is smaller than the set value, the pumping voltage reaches the target voltage until the pumping voltage reaches the target voltage. Operating only one pumping means. Preferably, the pumping capacity of the second pumping means is greater than that of the first pumping means.

상기에서, 펌핑 전압 생성 방법은 제2 펌핑 수단이 동작할 때, 복수의 제3 펌핑 수단들을 동작시키는 단계를 더 포함한다. 복수의 제3 펌핑 수단들 각각의 펌핑 능력은 펌핑 수단의 펌핑 능력보다 더 크다.In the above, the pumping voltage generation method further comprises operating a plurality of third pumping means when the second pumping means is operated. The pumping capacity of each of the plurality of third pumping means is greater than that of the pumping means.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2는 본 발명의 실시예에 따른 펌핑 회로를 설명하기 위한 회로도이다. 2 is a circuit diagram illustrating a pumping circuit according to an embodiment of the present invention.

도 2를 참조하면, 펌핑 회로(200)는 펌핑 능력이 작은 제1 펌핑수단(210)과, 펌핑 능력이 큰 제2 펌핑수단들(도면에서는 2개만 도시됨; 221 및 222)과, 오실레이터(230)와, 전압 분배부(240)와, 기준전압 생성부(250), 및 레귤레이터(260)를 포함한다. 제1 펌핑수단(210)과 제2 펌핑 수단들(221 및 222)은 펌핑부를 구성한다. 한편, 출력 단자와 접지 단자 사이에 접속된 커패시터(Cp)는 로드 커패시터이다. Referring to FIG. 2, the pumping circuit 200 includes a first pumping means 210 having a small pumping capability, second pumping means having a large pumping capability (only two are shown in the drawings; 221 and 222), and an oscillator ( 230, a voltage divider 240, a reference voltage generator 250, and a regulator 260. The first pumping means 210 and the second pumping means 221 and 222 constitute a pumping part. On the other hand, the capacitor Cp connected between the output terminal and the ground terminal is a load capacitor.

상기에서, 오실레이터(230)는 펌핑 동작에 필요한 클럭 신호(CLOCK)를 생성한다. In the above, the oscillator 230 generates a clock signal (CLOCK) required for the pumping operation.

제1 펌핑 수단(210)과 제2 펌핑 수단들(221 및 222)은 클럭 신호(CLOCK)에 따라 펌핑 동작을 수행하여 낮은 입력 전압(예를 들면, 전원전압)을 목표 전압까지 상승시킨 펌핑 전압(Vp)을 생성한다. 이때, 낮은 입력 전압을 목표 전압까지 빠르게 상승시키기 위하여 펌핑수단들(210, 221 및 222)이 여러 개 구비되어 동시에 동작된다. 그리고, 제1 펌핑 수단(210)과 제2 펌핑 수단들(221 및 222)의 출력 단자는 펌핑 회로(200)의 출력 단자와 공통으로 연결된다. The first pumping means 210 and the second pumping means 221 and 222 perform a pumping operation according to a clock signal CLOCK to raise a low input voltage (eg, a power supply voltage) to a target voltage. Produces (Vp). At this time, in order to quickly increase the low input voltage to the target voltage, a plurality of pumping means (210, 221 and 222) are provided and operated simultaneously. In addition, the output terminals of the first pumping means 210 and the second pumping means 221 and 222 are commonly connected to the output terminal of the pumping circuit 200.

한편, 제1 펌핑수단(210)과 제2 펌핑수단들(221 및 222)은 클럭 드라이브(210a, 220a) 및 챠지 펌프(210b, 220b)를 각각 포함한다. 오실레이터(230)의 클럭 신호(CLOCK)는 제1 펌핑수단(210)과 제2 펌핑 수단들(221 및 222)의 클럭 드라이브들(210a 및 220a)로 각각 입력된다. 클럭 드라이브들(210b 및 220b)은 레귤레이터(260)에서 생성되는 제1 및 제2 인에이블 신호(S_CLK_EN 및 L_CLK_EN)에 따라 펌핑 동작에 필요한 클럭신호(CLK 및 CLKb)를 각각 챠지 펌프(210b 및 220b)로 전달한다. 즉, 제1 인에이블 신호(S_CLK_EN)가 하이 레벨로 입력되면 제1 펌핑수단(210)이 펌핑 동작을 수행하도록 클럭 드라이브(210a)가 챠지 펌프(210b)로 클럭신호(CLK 및 CLKb)를 공급한다. 그리고, 제2 인에이블 신호(L_CLK_EN)가 하이 레벨로 입력되면 제2 펌핑수단들(221, 222)이 펌핑 동작을 수행하도록 클럭 드라이브(220a)가 챠지 펌프(220b)로 클럭신호(CLK 및 CLKb)를 공급한다. Meanwhile, the first pumping means 210 and the second pumping means 221 and 222 include clock drives 210a and 220a and charge pumps 210b and 220b, respectively. The clock signal CLOCK of the oscillator 230 is input to the clock drives 210a and 220a of the first pumping means 210 and the second pumping means 221 and 222, respectively. The clock drives 210b and 220b respectively charge the clock signals CLK and CLKb necessary for the pumping operation according to the first and second enable signals S_CLK_EN and L_CLK_EN generated by the regulator 260. To pass). That is, when the first enable signal S_CLK_EN is input at the high level, the clock drive 210a supplies the clock signals CLK and CLKb to the charge pump 210b so that the first pumping means 210 performs the pumping operation. do. When the second enable signal L_CLK_EN is input at a high level, the clock drive 220a may use the charge pump 220b to supply the clock signals CLK and CLKb so that the second pumping means 221 and 222 may perform the pumping operation. ).

한편, 전압 분배부(240), 기준전압 생성부(250) 및 레귤레이터(260)는 준위 검출기(level detector)를 구성한다. Meanwhile, the voltage divider 240, the reference voltage generator 250, and the regulator 260 constitute a level detector.

이 중에서, 전압 분배부(240)는 제1 및 제2 펌핑수단들(210, 221 및 222)에 의해 생성된 펌핑 전압(Vp)을 분배하여 분배 전압(Vdiv)을 생성한다. 이러한 전압 분배부(240)는 제1 및 제2 펌핑수단들(210, 221 및 222)의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들(R1 및 R2)로 구현될 수 있다. 이때, 저항들(R1 및 R2)의 저항값으로 펌핑 전압(Vp)이 분배되는 정도를 조절하여 분배 전압(Vdiv)의 레벨을 결정할 수 있다. Among these, the voltage divider 240 distributes the pumping voltage Vp generated by the first and second pumping means 210, 221, and 222 to generate the divided voltage Vdiv. The voltage divider 240 may be implemented with resistors R1 and R2 connected in series between the output terminal of the first and second pumping means 210, 221, and 222 and the ground terminal. In this case, the level of the distribution voltage Vdiv may be determined by adjusting the degree of distribution of the pumping voltage Vp by the resistance values of the resistors R1 and R2.

기준전압 생성부(250)는 기준 전압(Vref)을 생성한다. The reference voltage generator 250 generates a reference voltage Vref.

레귤레이터(260)는 분배 전압(Vdiv)과 기준 전압(Vref)을 비교하고, 그 비교 결과에 따라 제1 펌핑수단(210)의 제1 인에이블 신호(S_CLK_EN)와, 제2 펌핑수단들(221 및 222)의 제2 인에이블 신호(L_CLK_EN)를 각각 생성한다. The regulator 260 compares the divided voltage Vdiv and the reference voltage Vref, and according to the comparison result, the first enable signal S_CLK_EN and the second pumping means 221 of the first pumping means 210. And a second enable signal L_CLK_EN of 222, respectively.

제1 인에이블 신호(S_CLK_EN)와 제2 인에이블 신호(L_CLK_EN)는 동시에 하이레벨로 생성되거나 제1 인에이블 신호(S_CLK_EN)만 하이레벨로 생성될 수 있으며, 두 신호 모두 로우 레벨로 생성될 수 있다. 펌핑 전압(Vp)이 목표 전압보다 높아지면 제1 및 제2 인에이블 신호(S_CLK_EN 및 L_CLK_EN)가 로우 레벨로 생성되며, 제1 펌핑수단(210) 및 제2 펌핑 수단들(221 및 222)의 펌핑 동작은 중지된다. The first enable signal S_CLK_EN and the second enable signal L_CLK_EN may be simultaneously generated at a high level, or only the first enable signal S_CLK_EN may be generated at a high level, and both signals may be generated at a low level. have. When the pumping voltage Vp is higher than the target voltage, the first and second enable signals S_CLK_EN and L_CLK_EN are generated at a low level, and the first and second pumping means 210 and the second pumping means 221 and 222 are generated. The pumping operation is stopped.

도면을 참조하여, 레귤레이터(260)의 구성 및 동작을 보다 상세하게 설명하기로 한다.Referring to the drawings, the configuration and operation of the regulator 260 will be described in more detail.

도 3은 도 2의 레귤레이터를 설명하기 위한 회로도이다. FIG. 3 is a circuit diagram illustrating the regulator of FIG. 2.

도 3을 참조하면, 레귤레이터(260)는 제1 인에이블 신호 생성부(261)와, 제2 인에이블 신호 생성부(262)를 포함한다. Referring to FIG. 3, the regulator 260 includes a first enable signal generator 261 and a second enable signal generator 262.

제1 인에이블 신호 생성부(261)는 펌프 인에이블 신호(Pump_EN)와 레귤레이팅 인에이블 신호(REG_EN)가 인가되면, 기준 전압(Vref)과 분배 전압(Vdiv)을 비교하여 제1 인에이블 신호(S_CLK_EN)를 생성한다. When the pump enable signal Pump_EN and the regulating enable signal REG_EN are applied, the first enable signal generator 261 compares the reference voltage Vref with the divided voltage Vdiv, and then the first enable signal. Create (S_CLK_EN).

이러한 제1 인에이블 신호 생성부(261)는 펌프 인에이블 신호(Pump_EN)와 레귤레이팅 인에이블 신호(REG_EN)가 입력되는 제1 논리곱 소자(즉, NAND 게이트 및 인버터)(N1 및 I1), 기준 전압(Vref)과 분배 전압(Vdiv)을 비교하는 비교수단(C1), 제1 논리곱 소자(N1 및 I1)의 출력 신호와 비교 수단(C1)의 출력 신호가 입력되는 제2 논리곱 소자(즉, NAND 게이트 및 인버터)(N2 및 I2)를 포함한다. The first enable signal generator 261 may include first AND products (ie, NAND gates and inverters) N1 and I1 to which a pump enable signal Pump_EN and a regulating enable signal REG_EN are input. Comparator means (C1) for comparing the reference voltage (Vref) and the divided voltage (Vdiv), the second logical product to which the output signal of the first logical product (N1 and I1) and the output signal of the comparison means (C1) is input (Ie, NAND gate and inverter) (N2 and I2).

상기의 구성으로 이루어진 제1 인에이블 신호 생성부(261)는 인이에블 신호(Pump_EN 및 REG_EN)가 입력되면 기준 전압(Vref)과 분배 전압(Vdiv)을 비교하고, 펌핑 전압(도 2의 Vp)이 목표 전압보다 낮으면 제1 인에이블 신호(S_CLK_EN)를 하이 레벨로 생성한다. 제1 인에이블 신호(S_CLK_EN)가 하이 레벨로 생성되면, 제1 펌핑수단(도 2의 210)이 펌핑 동작을 시작한다. When the enable signals Pump_EN and REG_EN are input, the first enable signal generator 261 configured as described above compares the reference voltage Vref with the divided voltage Vdiv, and the pumping voltage (Vp of FIG. 2). Is lower than the target voltage, the first enable signal S_CLK_EN is generated at a high level. When the first enable signal S_CLK_EN is generated at a high level, the first pumping means 210 of FIG. 2 starts a pumping operation.

제2 인에이블 신호 생성부(262)는 제1 인에이블 신호(S_CLK_EN)와 펌프 인에이블 신호(Pump_EN)에 따라 제2 인에이블 신호(L_CLK_EN)를 생성한다. 좀 더 구체 적으로 설명하면, 제2 인에이블 신호 생성부(262)는 펌핑 초기 동작 시 제1 인에이블 신호(S_CLK_EN)에 상관없이 제2 인에이블 신호(L_CLK_EN)를 하이 레벨로 생성하며, 펌핑 전압(Vp)이 목표 전압에 도달한 후에는 제1 인에이블 신호(S_CLK_EN)가 일정 시간(예를 들면, 3T) 이상 하이 레벨로 입력되는 경우에만 제2 인에이블 신호(L_CLK_EN)를 하이레벨로 생성한다. The second enable signal generator 262 generates the second enable signal L_CLK_EN according to the first enable signal S_CLK_EN and the pump enable signal Pump_EN. More specifically, the second enable signal generator 262 generates the second enable signal L_CLK_EN at a high level regardless of the first enable signal S_CLK_EN during the initial pumping operation and pumps the pump. After the voltage Vp reaches the target voltage, the second enable signal L_CLK_EN is set to the high level only when the first enable signal S_CLK_EN is input at a high level for a predetermined time (for example, 3T) or more. Create

이러한 제2 인에이블 신호 생성부(262)는 전원전압 단자에 연결되며 펌프 인에이블 반전 신호(Pump_ENb)에 따라 동작하는 제1 스위칭 소자(T1), 제1 스위칭 소자(T1)에 연결되며 제1 인에이블 신호(S_CLK_EN)에 따라 동작하는 제2 스위칭 소자(T2), 입력단자가 제2 스위칭 소자(T2)에 연결되는 래치(LAT), 래치(LAT)의 입력단자와 접지단자 사이에 접속되며 초기화 신호(예를 들면, 펌프 인에이블 반전 신호; Pump_ENb)에 따라 래치(LAT)의 출력값을 하이레벨로 초기화하는 제3 스위칭 소자(T3), 제1 인에이블 신호(S_CLK_EN)의 라이징 에지만을 소정의 시간(예를 들면, 3T)만큼 지연시키는 지연 수단(D1), 래치(LAT)의 입력단자와 접지단자 사이에 접속되며 지연 수단(D1)의 출력신호(S_CLK_DLY)에 따라 동작하는 제4 스위칭 소자(T4), 펌프 인에이블 신호(Pump_EN) 및 래치(LAT)의 출력 신호에 따라 제2 인에이블 신호(L_CLK_EN)를 출력하는 논리곱 소자(즉, NAND 게이트 및 인버터)(N3 및 I5)를 포함한다. 한편, 제1 스위칭 소자(T1)로 인가되는 펌프 인에이블 반전 신호(Pump_ENb)는 동작 마진을 향상시키기 위하여 짝수개의 인버터(I6 및 I7)를 통해 일정시간 지연되어 제1 스위칭 소자(T1)로 인가될 수 있다. The second enable signal generator 262 is connected to the power supply voltage terminal and is connected to the first switching device T1 and the first switching device T1 that operate according to the pump enable inversion signal Pump_ENb. A second switching element T2 operating according to the enable signal S_CLK_EN, a latch LAT having an input terminal connected to the second switching element T2, an input terminal of the latch LAT, and a ground terminal According to the initialization signal (for example, the pump enable inversion signal Pump_ENb), only the rising edges of the third switching element T3 and the first enable signal S_CLK_EN that initialize the output value of the latch LAT to a high level are predetermined. A fourth switch connected between the delay means D1 for delaying by a time (for example, 3T), the input terminal of the latch LAT, and the ground terminal and operating according to the output signal S_CLK_DLY of the delay means D1. According to the output signal of the element T4, the pump enable signal Pump_EN and the latch LAT Logical AND elements (ie, NAND gate and inverter) N3 and I5 for outputting the second enable signal L_CLK_EN. Meanwhile, the pump enable inversion signal Pump_ENb applied to the first switching element T1 is applied to the first switching element T1 after being delayed for a predetermined time through the even-numbered inverters I6 and I7 to improve the operating margin. Can be.

상기에서, 제1 및 제2 스위칭 소자(T1 및 T2)는 PMOS 트랜지스터로 구현할 수 있으며, 제3 및 제4 스위칭 소자(T3 및 T4)는 NMOS 트랜지스터로 구현할 수 있다. 한편, 래치(LAT)는 인버터들(I3 및 I4)로 구현할 수 있다. In the above description, the first and second switching elements T1 and T2 may be implemented as PMOS transistors, and the third and fourth switching elements T3 and T4 may be implemented as NMOS transistors. Meanwhile, the latch LAT may be implemented by inverters I3 and I4.

도 4는 도 3에 도시된 제2 인에이블 신호 생성부의 동작을 설명하기 위한 파형도이다. 4 is a waveform diagram illustrating an operation of a second enable signal generator shown in FIG. 3.

도 3 및 도 4를 참조하면, 초기에는 하이 레벨로 인가되는 초기화 신호에 의해 제3 스위칭 소자(T3)가 턴온되고, 이로 인해 래치(LAT)는 하이 레벨의 신호를 출력한다. 이때, 초기화 신호로 펌프 인에이블 반전 신호(Pump_ENb)가 인가될 수 있다. 3 and 4, the third switching element T3 is initially turned on by an initialization signal applied at a high level, so that the latch LAT outputs a high level signal. In this case, the pump enable inversion signal Pump_ENb may be applied as the initialization signal.

이어서, 펌핑 동작이 시작되면, 제1 인에이블 신호 생성부(261)에서는 제1 인에이블 신호(S_CLK_EN)가 하이 레벨로 생성되고, 제2 인에이블 신호 생성부(262)에서는 래치(LAT)의 하이 레벨 신호와 하이 레벨의 펌프 인에이블 신호(Pump_EN)가 입력되는 논리곱 소자(N3 및 I5)에 의해 제2 인에이블 신호(L_CLK_EN)가 하이레벨로 생성된다. Subsequently, when the pumping operation is started, the first enable signal generator 261 generates the first enable signal S_CLK_EN at a high level, and the second enable signal generator 262 generates the latch LAT. The second enable signal L_CLK_EN is generated at a high level by the AND products N3 and I5 to which the high level signal and the pump enable signal Pump_EN of the high level are input.

이렇게, 펌핑 동작 초기에는 낮은 입력 전압을 빠르게 상승시켜 목표 전압의 펌핑 전압(Vp)을 빠른 시간 내에 생성하기 위해, 제2 펌핑 수단들(도 2의 221 및 222)이 바로 펌핑 동작을 수행할 수 있도록 제1 인에이블 신호(S_CLK_EN)에 상관없이 제2 인에이블 신호(L_CLK_EN)를 하이레벨로 생성한다. In this way, in order to generate a pumping voltage Vp of the target voltage quickly by quickly raising the low input voltage in the early stage of the pumping operation, the second pumping means 221 and 222 of FIG. 2 may perform the pumping operation directly. The second enable signal L_CLK_EN is generated at a high level regardless of the first enable signal S_CLK_EN.

한편, 펌핑 전압(Vp)이 목표 전압까지 도달한 후에는, 제1 인에이블 신호(S_CLK_EN)가 로우 레벨이 되고, 그에 따라 제2 인에이블 신호(L_CLK_EN)도 로우 레벨이 된다. On the other hand, after the pumping voltage Vp reaches the target voltage, the first enable signal S_CLK_EN is at a low level, and accordingly, the second enable signal L_CLK_EN is at a low level.

하지만, 누설 전류나 주변 회로의 동작에 의해 펌핑 전압(Vp)이 목표 전압보다 낮아지면 제1 인에이블 신호(S_CLK_EN)에 따라 제2 인에이블 신호(L_CLK_EN)의 레벨이 결정된다. 좀 더 구체적으로 설명하면 다음과 같다. However, when the pumping voltage Vp becomes lower than the target voltage due to the leakage current or the operation of the peripheral circuit, the level of the second enable signal L_CLK_EN is determined according to the first enable signal S_CLK_EN. More specifically, it is as follows.

펌핑 전압(Vp)이 목표 전압까지 도달한 후 펌핑 전압(Vp)이 목표 전압보다 낮아지면 다시 펌핑 동작을 수행하기 위하여 제1 인에이블 신호(S_CLK_EN)가 먼저 하이 레벨이 된다. After the pumping voltage Vp reaches the target voltage and the pumping voltage Vp becomes lower than the target voltage, the first enable signal S_CLK_EN is first turned high to perform the pumping operation again.

이때, 펌핑 전압(Vp)이 목표 전압보다 크게 낮아지면(즉, 펌핑 전압과 목표 전압 간의 차가 설정된 값보다 더 크면), 제1 인에이블 신호(S_CLK_EN)가 일정 시간(3T) 이상 하이 레벨로 인가된다. 이 경우 지연 수단(D1)에 의해 라이징 에지가 제1 인에이블 신호(S_CLK_EN)보다 일정시간(3T) 지연되고 폴링 에지는 제1 인에이블 신호(S_CLK_EN)와 일치하는 제1 인에이블 지연신호(S_CLK_DLY)가 생성된다. 이 신호에 의해 제4 스위칭 소자(T4)가 턴온되고 래치(LAT)에 저장된 데이터가 변하면서, 제1 인에이블 신호(S_CLK_EN)가 하이레벨이 된 시점으로부터 일정 시간(3T) 후에 제2 인에이블 신호(L_CLK_EN)가 하이레벨이 된다. At this time, when the pumping voltage Vp is significantly lower than the target voltage (that is, when the difference between the pumping voltage and the target voltage is larger than the set value), the first enable signal S_CLK_EN is applied at a high level for a predetermined time period 3T or more. do. In this case, the rising edge is delayed by a predetermined time 3T by the delay means D1 than the first enable signal S_CLK_EN, and the falling edge is the first enable delay signal S_CLK_DLY that coincides with the first enable signal S_CLK_EN. ) Is generated. As a result of this signal, the fourth switching element T4 is turned on and the data stored in the latch LAT is changed, so that the second enable after a predetermined time 3T from the time when the first enable signal S_CLK_EN becomes high level. The signal L_CLK_EN goes high.

이렇게 펌핑 전압(Vp)이 목표 전압보다 크게 낮아지면, 제1 인에이블 신호(S_CLK_EN) 및 제2 인에이블 신호(L_CLK_EN)가 모두 하이레벨이 되면서 모든 펌핑수단들이 동작하여 펌핑 전압(Vp)을 빠르게 목표 전압까지 상승시킬 수 있다. When the pumping voltage Vp is significantly lower than the target voltage, the first enable signal S_CLK_EN and the second enable signal L_CLK_EN are both at a high level, and all pumping means operate to rapidly increase the pumping voltage Vp. Can be raised to the target voltage.

하지만, 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지면(즉, 펌핑 전압과 목표 전압 간의 차가 설정된 값보다 더 작으면), 제1 인에이블 신호(S_CLK_EN)가 일정 시간(3T)보다 짧게 하이 레벨로 인가된다. 이 경우, 지연 수단(D1)은 제1 인에이블 신호(S_CLK_EN)의 라이징 에지를 일정시간(3T) 지연시키기 때문에, 제1 인에이블 지연신호(S_CLK_DLY)는 계속 로우 레벨이 된다. 따라서, 래치(LAT)에 저장된 데이터는 변하지 않으며, 제2 인에이블 신호(L_CLK_EN)도 계속 로우 레벨로 유지된다. However, when the pumping voltage Vp is only slightly lower than the target voltage (that is, when the difference between the pumping voltage and the target voltage is smaller than the set value), the first enable signal S_CLK_EN is high level shorter than the predetermined time 3T. Is applied. In this case, since the delay means D1 delays the rising edge of the first enable signal S_CLK_EN for a predetermined time period 3T, the first enable delay signal S_CLK_DLY continues to be at a low level. Therefore, the data stored in the latch LAT does not change, and the second enable signal L_CLK_EN is also maintained at a low level.

이렇게 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지면, 제1 인에이블 신호(S_CLK_EN)만 하이레벨이 되면서 펌핑 능력이 작은 제1 펌핑수단만 동작하게 되어, 펌핑 전압(Vp)을 목표 전압까지 상승시키되 펌핑 전압(Vp)과 목표 전압의 차이를 최소화할 수 있다. 즉, 리플(ripple)을 최소화할 수 있다. When the pumping voltage Vp is slightly lower than the target voltage, only the first enable signal S_CLK_EN becomes a high level, and only the first pumping means having a small pumping capability operates to raise the pumping voltage Vp to the target voltage. The difference between the pumping voltage Vp and the target voltage may be minimized. That is, ripple can be minimized.

이하, 파형도를 참조하여 상기의 구성들을 포함하는 본 발명의 펌핑 회로의 동작을 보다 상세하게 설명하면 다음과 같다. Hereinafter, an operation of the pumping circuit of the present invention including the above components with reference to the waveform diagram will be described in more detail.

도 5는 본 발명의 실시예에 따른 펌핑 회로의 동작을 설명하기 위한 파형도이다. 도 6은 종래 기술과 본 발명의 리플 발생 정도를 비교하기 위한 파형도이다. 5 is a waveform diagram illustrating an operation of a pumping circuit according to an exemplary embodiment of the present invention. 6 is a waveform diagram for comparing the degree of ripple occurrence of the prior art and the present invention.

도 2 및 도 5를 참조하면, 펌핑 동작이 이루어지기 전 초기 구간(t1)에서는 제1 인에이블 신호(S_CLK_EN)와 제2 인에이블 신호(L_CLK_EN)가 모두 로우 레벨이 되며, 펌핑 동작은 진행되지 않는다. 2 and 5, in the initial period t1 before the pumping operation is performed, both the first enable signal S_CLK_EN and the second enable signal L_CLK_EN become low level, and the pumping operation is not performed. Do not.

이때, 레귤레이터(260)의 제2 인에이블 신호 생성부(도 3의 262)에서는 초기화 동작이 이루어지며, 이에 따라 래치(도 3의 LAT)에 하이 레벨의 신호가 저장된다. 초기화 동작 시 래치(도 3의 LAT)에 하이 레벨의 신호를 저장하는 이유는 펌핑 동작을 시작할 때 제2 펌핑 수단들(221 및 222)을 제1 펌핑수단(210)과 동시에 동작시키기 위한 것이다. In this case, an initialization operation is performed in the second enable signal generator 262 of FIG. 3, and a high level signal is stored in the latch (LAT of FIG. 3). The reason for storing the high level signal in the latch (LAT in FIG. 3) during the initialization operation is to operate the second pumping means 221 and 222 simultaneously with the first pumping means 210 when starting the pumping operation.

펌핑 구간(t2)에서는, 제1 인에이블 신호(S_CLK_EN) 및 제2 인에이블 신호(L_CLK_EN)가 모두 하이 레벨이 되며, 인에이블 신호들(S_CLK_EN 및 L_CLK_EN)에 의해 모든 펌핑 수단들(210, 221, 222)이 동작한다. 이때, 제2 인에이블 신호(L_CLK_EN)는 초기화 동작에 의해 제1 인에이블 신호(S_CLK_EN)에 상관없이 바로 하이 레벨이 된다. 그 결과로, 펌핑 전압(Vp)의 전위가 목표 전압까지 빠르게 상승한다. In the pumping period t2, both the first enable signal S_CLK_EN and the second enable signal L_CLK_EN become high levels, and all the pumping means 210, 221 are enabled by the enable signals S_CLK_EN and L_CLK_EN. , 222 is operated. At this time, the second enable signal L_CLK_EN becomes a high level regardless of the first enable signal S_CLK_EN by the initialization operation. As a result, the potential of the pumping voltage Vp rises rapidly to the target voltage.

안정화 구간(t3)에서는, 펌핑 전압(Vp)이 목표 전압까지 높아진 후 다시 목표 전압보다 낮아지면, 준위 검출기(240, 250, 260)가 이를 감지하고 제1 인에이블 신호(S_CLK_EN)를 하이레벨로 만든다. 그 결과로, 펌핑 능력이 작은 제1 펌핑수단(210)만이 동작하여 펌핑 전압(Vp)을 상승시킨다. 이때, 제1 펌핑수단(210)의 펌핑 능력이 작기 때문에 펌핑 전압(Vp)은 목표 전압보다 크게 높아지지 않는다. 따라서, 도 6을 참조하면, 종래의 펌핑 전압(A)은 약 0.7V 정도의 리플이 발생하였으나, 본 발명의 펌핑 전압(B)은 0.01V 정도의 리플이 발생하여 리플을 최소화할 수 있다. In the stabilization period t3, when the pumping voltage Vp rises to the target voltage and then again falls below the target voltage, the level detectors 240, 250, and 260 detect this and move the first enable signal S_CLK_EN to a high level. Make. As a result, only the first pumping means 210 having a small pumping capability operates to raise the pumping voltage Vp. At this time, since the pumping capability of the first pumping means 210 is small, the pumping voltage Vp does not become higher than the target voltage. Therefore, referring to FIG. 6, although the conventional pumping voltage A has a ripple of about 0.7V, the pumping voltage B of the present invention may generate a ripple of about 0.01V, thereby minimizing ripple.

이렇게 안정화 구간(t3)에서는 펌핑 전압(Vp)이 목표 전압보다 낮아지는 순간마다 제1 인에이블 신호(S_CLK_EN)가 하이 레벨이 되며, 제1 인에이블 신호(S_CLK_EN)에 따라 제1 펌핑수단(210)이 동작된다. In the stabilization period t3, whenever the pumping voltage Vp becomes lower than the target voltage, the first enable signal S_CLK_EN becomes a high level, and the first pumping means 210 according to the first enable signal S_CLK_EN. ) Is operated.

그리고, 누설 전류 등과 같은 이유로 펌핑 전압(Vp)이 목표 전압보다 조금만 낮아지기 때문에, 제1 인에이블 신호(S_CLK_EN)가 일정 시간(3T) 이상 하이 레벨로 유지되기 전에 펌핑 전압(Vp)이 목표 전압까지 상승하게 된다. 따라서, 제2 인에이 블 신호(L_CLK_EN)는 계속 로우 레벨을 유지하게 되며, 제2 펌핑 수단들(221 및 222)은 동작하지 않고 펌핑 능력이 작은 제1 펌핑수단(210)만이 동작된다.In addition, since the pumping voltage Vp is slightly lower than the target voltage for reasons such as a leakage current, the pumping voltage Vp reaches the target voltage before the first enable signal S_CLK_EN is maintained at a high level for more than a predetermined time period 3T. Will rise. Accordingly, the second enable signal L_CLK_EN continues to maintain a low level, and the second pumping means 221 and 222 do not operate, and only the first pumping means 210 having a small pumping capability is operated.

주변회로 동작 구간(t4)에서는, 주변회로들(271 내지 273)이 갑자기 동작하기 시작하면 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아진다. 이러한 경우, 먼저 제1 인에이블 신호(S_CLK_EN)가 하이 레벨이 되며, 제1 인에이블 신호(S_CLK_EN)는 일정 시간(3T) 이상 하이 레벨이 된다. 따라서, 레귤레이터(260)의 제2 인에이블 신호 생성부(도 3의 262)는 일정 시간(3T) 이상 하이 레벨을 유지하는 제1 인에이블 신호(S_CLK_EN)에 따라 제2 인에이블 신호(L_CLK_EN)를 하이 레벨로 만든다. 즉, 제1 인에이블 신호(S_CLK_EN)가 하이 레벨이 되고 일정 시간(3T)이 경과하면, 제1 인에에블 지연신호(S_CLK_DLY)가 하이 레벨이 되면서 제2 인에이블 신호 생성부(도 3의 262)는 제2 인에이블 신호(L_CLK_EN)를 하이 레벨로 만든다. 그 결과로, 제1 펌핑수단(210)이 먼저 동작하고, 일정 시간(3T)이 경과한 후 제2 펌핑 수단들(221 및 222)이 동작한다. In the peripheral circuit operation section t4, when the peripheral circuits 271 to 273 suddenly start to operate, the pumping voltage Vp is drastically lowered than the target voltage. In this case, first, the first enable signal S_CLK_EN is at a high level, and the first enable signal S_CLK_EN is at a high level for a predetermined time period of 3T or more. Therefore, the second enable signal generator 262 of FIG. 3 of the regulator 260 performs the second enable signal L_CLK_EN according to the first enable signal S_CLK_EN that maintains the high level for more than a predetermined time period 3T. To a high level. That is, when the first enable signal S_CLK_EN becomes high and the predetermined time 3T elapses, the first enable delay signal S_CLK_DLY becomes high and the second enable signal generator (FIG. 3). 262 of FIG. 2 makes the second enable signal L_CLK_EN high. As a result, the first pumping means 210 operates first, and after the predetermined time period 3T elapses, the second pumping means 221 and 222 operate.

이렇게, 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아지는 경우에는, 제1 펌핑수단(210) 및 제2 펌핑 수단들(221 및 222)을 모두 동작시켜 펌핑 전압(Vp)을 목표 전압까지 빠르게 상승시킨다. As such, when the pumping voltage Vp is drastically lowered than the target voltage, both the first pumping means 210 and the second pumping means 221 and 222 are operated to target the pumping voltage Vp. Rise up to voltage quickly.

안정화 구간(t5)에서는, 펌핑 전압(Vp)이 목표 전압까지 상승되면 제1 펌핑수단(210)과 제2 펌핑 수단들(221 및 222)의 동작이 다시 중단된다. 그리고, 누설 전류 등과 같은 이유로 펌핑 전압(Vp)이 목표 전압보다 조금 낮아지는 경우에만 제1 펌핑수단(210)만이 다시 동작되어 펌핑 전압(Vp)을 목표 전압 수준으로 유지한 다. In the stabilization period t5, when the pumping voltage Vp rises to the target voltage, the operations of the first pumping means 210 and the second pumping means 221 and 222 are stopped again. Then, only when the pumping voltage Vp is slightly lower than the target voltage due to a leakage current or the like, only the first pumping means 210 is operated again to maintain the pumping voltage Vp at the target voltage level.

마찬가지로, 펌핑 전압(Vp)이 목표 전압보다 급격하게 큰 폭으로 낮아지는 경우에는, 주변회로 동작 구간(t4)에서와 마찬가지로 제1 펌핑수단(210)과 제2 펌핑 수단들(221 및 222)을 모두 동작시킨다. Similarly, when the pumping voltage Vp is drastically lowered than the target voltage, the first pumping means 210 and the second pumping means 221 and 222 may be removed as in the peripheral circuit operation section t4. All work.

상기의 동작을 통해, 본 발명의 펌핑 회로는 리플 현상을 최소화하면서 펌핑 전압(Vp)을 목표 전압 레벨로 유지하고, 펌핑 전압(Vp)이 크게 낮아지면 목표 전압까지 빠르게 펌핑 전압(Vp)을 상승시킬 수 있다. Through the above operation, the pumping circuit of the present invention maintains the pumping voltage Vp at the target voltage level while minimizing the ripple phenomenon, and when the pumping voltage Vp is significantly lowered, the pumping voltage Vp is quickly increased to the target voltage. You can.

도 7은 종래 기술과 본 발명의 펌핑 회로에 의해 생성되는 펌핑 전압을 비교하기 위한 파형도이다. 7 is a waveform diagram for comparing the pumping voltage generated by the pumping circuit of the prior art and the present invention.

도 7을 참조하면, A는 종래 기술에 따른 펌핑 회로에서 생성되는 펌핑 전압을 나타내는 특성 그래프이고, B는 본 발명에 따른 펌핑 회로에서 생성되는 펌핑 전압을 나타내는 특성 그래프이다. A와 B를 비교해보면, 펌핑 전압을 목표 전압까지 상승시키는 과정에서 큰 차이가 없는 것을 알 수 있다. 따라서, 본 발명은 복잡한 회로 구성 없이도 종래 기술과 동일한 펌핑 구동 능력을 얻을 수 있으며, 리플 현상은 더 감소시킬 수 있다. Referring to FIG. 7, A is a characteristic graph showing a pumping voltage generated in a pumping circuit according to the prior art, and B is a characteristic graph showing a pumping voltage generated in a pumping circuit according to the present invention. Comparing A and B, there is no significant difference in the process of raising the pumping voltage to the target voltage. Therefore, the present invention can obtain the same pumping driving capability as the prior art without complicated circuit configuration, and the ripple phenomenon can be further reduced.

한편, 본 발명에 포함된 레귤레이터(260)에서 제1 인에에블 지연신호(S_CLK_DLY)에 따라 구동되는 제2 인에이블 신호 생성부(262)를 사용하지 않는 경우에는, 특성 그래프 C와 같이 펌핑 구동 능력이 저하되는 것을 알 수 있다. 따라서, 본 발명에서와 같이, 제1 인에에블 지연신호(S_CLK_DLY)를 사용하여 펌핑 동작 초기에 제1 펌핑수단(210) 및 제2 펌핑 수단들(221 및 222)을 모두 동작시키는 것이 바람직하다. On the other hand, when the regulator 260 included in the present invention does not use the second enable signal generator 262 driven according to the first enable delay signal S_CLK_DLY, it is pumped as in the characteristic graph C. It turns out that a driving capability falls. Therefore, as in the present invention, it is preferable to operate both the first pumping means 210 and the second pumping means 221 and 222 at the initial stage of the pumping operation using the first enable delay signal S_CLK_DLY. Do.

상술한 바와 같이, 본 발명은 펌핑 능력이 작은 제1 펌핑수단과 펌핑 능력이 큰 제2 펌핑수단을 구비하고, 펌핑 전압을 목표 전압까지 상승시키는 과정에서는 제1 및 제2 펌핑수단을 모두 가동하여 펌핑 전압을 목표 전압까지 빠르게 상승시킨다. 그리고, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 낮아지는 경우에는, 펌핑 능력이 작은 제1 펌핑수단만을 가동하여 펌핑 전압을 목표 전압까지 상승시키되 리플 현상이 발생되는 것을 최소화할 수 있다. As described above, the present invention includes a first pumping means having a small pumping capability and a second pumping means having a large pumping capability, and in the process of raising the pumping voltage to a target voltage, by operating both the first and second pumping means. The pumping voltage is quickly raised to the target voltage. When the pumping voltage rises to the target voltage and the pumping voltage becomes lower than the target voltage, only the first pumping means having a small pumping capability is operated to increase the pumping voltage to the target voltage, but minimize the occurrence of the ripple phenomenon. .

또한, 펌핑 전압이 목표 전압까지 상승한 후 펌핑 전압이 목표 전압보다 큰 폭으로 낮아지는 경우에만 제1 펌핑수단과 제2 펌핑수단을 동시에 가동하면 목표 전압까지 빠르게 상승시킬 수 있다. In addition, if the first pumping means and the second pumping means are simultaneously operated only when the pumping voltage is increased to the target voltage and the pumping voltage is significantly lower than the target voltage, the pumping voltage can be quickly increased to the target voltage.

Claims (18)

클럭 신호를 생성하는 오실레이터;An oscillator for generating a clock signal; 펌핑 능력이 서로 다른 제1 펌핑 수단과 제2 펌핑 수단을 포함하고, 제1 및 제2 인에이블 신호들과, 상기 클럭 신호에 따라 펌핑 전압을 생성하는 펌핑부; 및A pumping unit including a first pumping means and a second pumping means having different pumping capabilities, and generating a pumping voltage according to the first and second enable signals and the clock signal; And 상기 펌핑 전압의 전위를 검출하고, 그 검출 결과에 따라 상기 제1 및 제2 인에이블 신호들을 생성하는 준위 검출기를 포함하고,A level detector for detecting a potential of the pumping voltage and generating the first and second enable signals in accordance with the detection result; 상기 제2 펌핑 수단의 펌핑 능력은 상기 제1 펌핑 수단의 펌핑 능력보다 더 크고, 상기 준위 검출기는 상기 펌핑 전압이 목표 전압보다 클 때, 상기 제1 및 제2 펌핑 수단들이 모두 펌핑 동작을 정지하도록 상기 제1 및 제2 인에이블 신호들을 발생하고, 상기 펌핑 전압이 상기 목표 전압보다 더 작을 때, 상기 펌핑 전압과 상기 목표 전압 간의 차가 설정된 값보다 크면, 상기 제1 및 제2 펌핑 수단들이 모두 동작하도록 상기 제1 및 제2 인에이블 신호들을 발생하고, 상기 펌핑 전압과 상기 목표 전압 간의 차가 상기 설정된 값보다 작을 때, 상기 제1 펌핑 수단만이 동작하도록 상기 제1 및 제2 인에이블 신호들을 발생하는 펌핑 회로.The pumping capacity of the second pumping means is greater than the pumping capacity of the first pumping means, and the level detector is configured such that both the first and second pumping means stop the pumping operation when the pumping voltage is greater than a target voltage. Both the first and second pumping means operate when the first and second enable signals are generated and the pumping voltage is less than the target voltage, and the difference between the pumping voltage and the target voltage is greater than a set value. Generate the first and second enable signals to generate the first and second enable signals, and when the difference between the pumping voltage and the target voltage is less than the set value, generate the first and second enable signals so that only the first pumping means operates. Pumping circuit. 제 1 항에 있어서, 상기 제1 펌핑 수단은,The method of claim 1, wherein the first pumping means, 상기 클럭 신호를 수신할 때, 펌핑 동작을 수행하는 챠지 펌프; 및A charge pump performing a pumping operation when receiving the clock signal; And 상기 제1 인에이블 신호에 따라 상기 클럭 신호를 상기 챠지 펌프로 전달하거나, 또는 전달하지 않는 클럭 드라이브를 포함하는 펌핑 회로.And a clock drive configured to transfer the clock signal to the charge pump or not according to the first enable signal. 제 1 항에 있어서,The method of claim 1, 상기 펌핑부는, 상기 제1 펌핑 수단의 펌핑 능력보다 더 큰 펌핑 능력을 각각 가지며, 상기 제2 인에이블 신호와 상기 클럭 신호에 따라 각각 동작하는 복수의 제3 펌핑 수단들을 더 포함하는 펌핑 회로.The pumping unit, the pumping circuit further comprises a plurality of third pumping means each having a pumping capacity greater than the pumping capacity of the first pumping means, respectively operating in accordance with the second enable signal and the clock signal. 제 1 항 또는 제 3 항에 있어서, 상기 제2 또는 제3 펌핑 수단들 각각은, The method of claim 1 or 3, wherein each of the second or third pumping means, 상기 클럭 신호를 수신할 때, 펌핑 동작을 수행하는 챠지 펌프; 및A charge pump performing a pumping operation when receiving the clock signal; And 상기 제2 인에이블 신호에 따라 상기 클럭 신호를 상기 챠지 펌프로 전달하거나, 또는 전달하지 않는 클럭 드라이브를 포함하는 펌핑 회로.And a clock drive configured to transfer the clock signal to the charge pump or not according to the second enable signal. 제 1 항에 있어서, 상기 준위 검출기는, The method of claim 1, wherein the level detector, 기준 전압을 생성하는 기준 전압 생성부;A reference voltage generator for generating a reference voltage; 상기 펌핑 전압을 분배하여 분배 전압을 생성하는 전압 분배부; 및A voltage divider configured to divide the pumping voltage to generate a divided voltage; And 상기 분배 전압과 상기 기준 전압을 비교하고, 그 비교 결과에 따라 상기 제1 및 제2 인에이블 신호를 생성하는 레귤레이터를 포함하는 펌핑 회로.And a regulator for comparing the divided voltage with the reference voltage and generating the first and second enable signals according to the comparison result. 제 5 항에 있어서, The method of claim 5, 상기 전압 분배부는 상기 펌핑부의 출력 단자와 접지 단자 사이에 직렬로 접속된 저항들을 포함하고, 상기 저항들로 상기 펌핑 전압을 분배하여 상기 분배 전압을 생성하는 펌핑 회로.And the voltage divider includes resistors connected in series between an output terminal of the pumping unit and a ground terminal, and distributes the pumping voltage to the resistors to generate the divided voltage. 제 5 항에 있어서, 상기 레귤레이터는,The method of claim 5, wherein the regulator, 펌프 인에이블 신호 및 레귤레이터 인에이블 신호에 따라 동작하며 상기 기준 전압 및 상기 분배 전압을 비교하여 상기 제1 인에이블 신호를 생성하는 제1 인에이블 신호 생성부; 및A first enable signal generator configured to generate the first enable signal by comparing the reference voltage and the divided voltage to operate according to a pump enable signal and a regulator enable signal; And 상기 펌프 인에이블 신호에 따라 동작하며 상기 제1 인에이블 신호에 따라 상기 제2 인에이블 신호를 생성하는 제2 인에이블 신호 생성부를 포함하는 펌핑 회로.And a second enable signal generator configured to operate according to the pump enable signal and to generate the second enable signal in accordance with the first enable signal. 제 7 항에 있어서, 상기 제1 인에이블 신호 생성부는, The method of claim 7, wherein the first enable signal generation unit, 상기 펌프 인에이블 신호와 상기 레귤레이터 인에이블 신호가 입력되는 제1 논리곱 소자;A first AND product to which the pump enable signal and the regulator enable signal are input; 상기 기준 전압 및 상기 분배 전압을 비교하는 비교수단; 및Comparison means for comparing the reference voltage and the divided voltage; And 상기 제1 논리곱 소자의 출력 신호 및 상기 비교 수단의 출력 신호가 입력되는 제2 논리곱 소자를 포함하여,And a second AND product to which the output signal of the first AND product and the output signal of the comparing means are input, 상기 펌핑 전압이 상기 목표 전압보다 작으면 상기 제1 인에이블 신호를 하이 레벨로 생성하고, 상기 펌핑 전압이 상기 목표 전압보다 크면 상기 제1 인에이블 신호를 로우 레벨로 생성하는 펌핑 회로.A pumping circuit configured to generate the first enable signal at a high level when the pumping voltage is less than the target voltage, and generate the first enable signal at a low level when the pumping voltage is greater than the target voltage. 제 7 항에 있어서, 상기 제2 인에이블 신호 생성부는, The method of claim 7, wherein the second enable signal generation unit, 전원전압 단자에 연결되며 상기 펌프 인에이블 신호의 반전 신호에 따라 동작하는 제1 스위칭 소자;A first switching element connected to a power supply voltage terminal and operating according to an inverted signal of the pump enable signal; 상기 제1 스위칭 소자에 연결되며 상기 제1 인에이블 신호에 따라 동작하는 제2 스위칭 소자;A second switching element connected to the first switching element and operating according to the first enable signal; 상기 제2 스위칭 소자에 입력단자가 연결되는 래치;A latch connected to an input terminal of the second switching element; 상기 제1 인에이블 신호의 라이징 에지만을 소정의 시간만큼 지연시키는 지연 수단;Delay means for delaying only the rising edge of the first enable signal by a predetermined time; 상기 래치의 입력단자와 접지단자 사이에 접속되며 상기 지연 수단의 출력신호에 따라 동작하는 제3 스위칭 소자; 및A third switching element connected between an input terminal of the latch and a ground terminal and operating according to an output signal of the delay means; And 상기 펌프 인에이블 신호 및 상기 래치의 출력 신호에 따라 상기 제2 인에이블 신호를 출력하는 논리곱 소자를 포함하여,And an AND product outputting the second enable signal according to the pump enable signal and the output signal of the latch. 펌핑 동작 초기에 상기 제2 인에이블 신호를 하이 레벨로 생성하고, 상기 펌핑 전압이 상기 목표 전압까지 도달한 후에는 상기 제1 인에이블 신호가 소정의 시간 이상 인가되어야 상기 제2 인에이블 신호를 하이 레벨로 생성하는 펌핑 회로.The second enable signal is generated at a high level at the beginning of a pumping operation, and after the pumping voltage reaches the target voltage, the first enable signal must be applied for a predetermined time or longer to increase the second enable signal. Pumping circuit to generate level. 제 9 항에 있어서,The method of claim 9, 상기 제1 스위칭 소자 또는 상기 제2 스위칭 소자가 PMOS 트랜지스터인 펌핑 회로.A pumping circuit wherein said first switching element or said second switching element is a PMOS transistor. 제 9 항에 있어서,The method of claim 9, 상기 제3 스위칭 소자가 NMOS 트랜지스터인 펌핑 회로.And the third switching element is an NMOS transistor. 제 9 항에 있어서, 상기 제2 인에이블 신호 생성부는, The method of claim 9, wherein the second enable signal generator, 상기 래치의 입력단자와 상기 접지단자 사이에 접속되며, 펌핑 동작 초기에 상기 제2 인에이블 신호가 상기 제1 인에이블 신호와 동시에 하이 레벨이 되도록, 초기화 신호에 따라 상기 래치의 저장값을 초기화하는 제4 스위칭 소자를 더 포함하는 펌핑 회로.An initializing value of the latch according to an initialization signal, connected between an input terminal of the latch and the ground terminal, such that the second enable signal is at a high level at the same time as the first enable signal at the initial stage of the pumping operation; The pumping circuit further comprises a fourth switching element. 제 12 항에 있어서,The method of claim 12, 상기 제4 스위칭 소자가 상기 펌프 인에이블 신호의 반전 신호에 따라 상기 래치의 저장값을 초기화하는 펌핑 회로.And a fourth switching element to initialize the stored value of the latch in accordance with the inverted signal of the pump enable signal. 제 12 항 또는 제 13 항에 있어서,The method according to claim 12 or 13, 상기 제4 스위칭 소자가 NMOS 트랜지스터인 펌핑 회로.And a fourth switching element is an NMOS transistor. 제 9 항에 있어서,The method of claim 9, 상기 제1 스위칭 소자로 인가되는 상기 펌프 인에이블 신호의 반전신호를 지연시키기 위한 지연 수단을 더 포함하는 펌핑 회로.And a delay means for delaying an inverted signal of the pump enable signal applied to the first switching element. 제 15 항에 있어서,The method of claim 15, 상기 지연수단은 직렬로 접속된 짝수개의 인버터로 이루어지는 펌핑 회로.Said delay means comprising an even number of inverters connected in series. 펌핑 동작 초기에, 펌핑 전압이 목표 전압까지 상승하도록, 제1 펌핑 수단과 제2 펌핑 수단을 동작시키는 단계;At the beginning of the pumping operation, operating the first pumping means and the second pumping means such that the pumping voltage rises to a target voltage; 상기 펌핑 전압이 상기 목표 전압에 도달할 때, 상기 제1 펌핑 수단과 상기 제2 펌핑 수단의 펌핑 동작을 정지시키는 단계;Stopping the pumping operation of the first pumping means and the second pumping means when the pumping voltage reaches the target voltage; 상기 펌핑 전압이 상기 목표 전압보다 작아질 때, 상기 펌핑 전압과 상기 목표 전압 간의 차가 설정된 값보다 크면, 상기 펌핑 전압이 상기 목표 전압에 도달할 때까지 상기 제1 펌핑 수단과 상기 제2 펌핑 수단을 동작시키는 단계; 및When the pumping voltage is less than the target voltage, if the difference between the pumping voltage and the target voltage is greater than a set value, the first pumping means and the second pumping means until the pumping voltage reaches the target voltage. Operating; And 상기 펌핑 전압이 상기 목표 전압보다 작아질 때, 상기 펌핑 전압과 상기 목표 전압 간의 차가 상기 설정된 값보다 작으면, 상기 펌핑 전압이 상기 목표 전압에 도달할 때까지 상기 제1 펌핑 수단만을 동작시키는 단계를 포함하고,When the pumping voltage is lower than the target voltage, if the difference between the pumping voltage and the target voltage is smaller than the set value, operating only the first pumping means until the pumping voltage reaches the target voltage. Including, 상기 제2 펌핑 수단의 펌핑 능력은 상기 제1 펌핑 수단의 펌핑 능력보다 더 큰 펌핑 전압 생성 방법.And the pumping capacity of the second pumping means is greater than the pumping capacity of the first pumping means. 제 17 항에 있어서,The method of claim 17, 상기 제2 펌핑 수단이 동작할 때, 복수의 제3 펌핑 수단들을 동작시키는 단계를 더 포함하고,When the second pumping means is operated, further comprising operating a plurality of third pumping means, 상기 복수의 제3 펌핑 수단들 각각의 펌핑 능력은 상기 펌핑 수단의 펌핑 능력보다 더 큰 펌핑 전압 생성 방법.The pumping capability of each of the plurality of third pumping means is greater than the pumping capability of the pumping means.
KR1020040079506A 2004-10-06 2004-10-06 Pumping circuit and method of generating pumping voltage KR100650805B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040079506A KR100650805B1 (en) 2004-10-06 2004-10-06 Pumping circuit and method of generating pumping voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040079506A KR100650805B1 (en) 2004-10-06 2004-10-06 Pumping circuit and method of generating pumping voltage

Publications (2)

Publication Number Publication Date
KR20060030652A KR20060030652A (en) 2006-04-11
KR100650805B1 true KR100650805B1 (en) 2006-11-27

Family

ID=37140604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079506A KR100650805B1 (en) 2004-10-06 2004-10-06 Pumping circuit and method of generating pumping voltage

Country Status (1)

Country Link
KR (1) KR100650805B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909637B1 (en) * 2008-03-18 2009-07-27 주식회사 하이닉스반도체 Vpp pumping circuit and vpp pumping method using the same
KR101504342B1 (en) 2008-05-28 2015-03-24 삼성전자주식회사 Nonvolatile memory device, computing system and wordline driving method thereof
KR20120119320A (en) 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 The pumping circuit and a generating method of a pumping voltage using the same
KR20160069844A (en) 2014-12-09 2016-06-17 에스케이하이닉스 주식회사 Voltage generating apparatus

Also Published As

Publication number Publication date
KR20060030652A (en) 2006-04-11

Similar Documents

Publication Publication Date Title
US5889723A (en) Standby voltage boosting stage and method for a memory device
US7274248B2 (en) Booster circuit and semiconductor device having same
US7667529B2 (en) Charge pump warm-up current reduction
US8633759B2 (en) Voltage generator and method of generating voltage
KR100432890B1 (en) High voltage generation circuit for sabilizing high voltage and the method of controlling the high voltage
US20040208026A1 (en) Pumping voltage generator
KR20050061549A (en) Variable charge pump circuit with dynamic load
US20070090871A1 (en) High voltage generation circuit and semiconductor device having the same
US6977828B2 (en) DC-DC converter applied to semiconductor device
KR20080100539A (en) Internal voltage generator and method for generating in semiconductor device
US6831500B2 (en) Noise-reduced voltage boosting circuit
US8139424B2 (en) Semiconductor apparatus
KR100650805B1 (en) Pumping circuit and method of generating pumping voltage
KR100309459B1 (en) Substrate voltage generator of semiconductor device
KR100769781B1 (en) Circuit for generating step-up voltage in non-volatile memory device
US20170302168A1 (en) Method and Device for Controlling a Charge Pump Circuit
KR101024137B1 (en) High voltage generator and high voltage generating method of semiconductor device
US7102423B2 (en) Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress
US7446594B2 (en) Booster circuit including an oscillator
KR20100054484A (en) High voltage generator
KR100480555B1 (en) Step-up voltage clamp circuit and step-up voltage clamp method for semiconductor memory devices
JP7091113B2 (en) Semiconductor devices and control methods for semiconductor devices
KR20010003414A (en) Bootstrap circuit
US20080116957A1 (en) Circuit for initializing voltage pump and voltage pumping device using the same
JP2013106463A (en) Charge pump circuit and semiconductor device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee