KR100648970B1 - Pcb terminal and manufacturing method thereof - Google Patents
Pcb terminal and manufacturing method thereof Download PDFInfo
- Publication number
- KR100648970B1 KR100648970B1 KR1020060003586A KR20060003586A KR100648970B1 KR 100648970 B1 KR100648970 B1 KR 100648970B1 KR 1020060003586 A KR1020060003586 A KR 1020060003586A KR 20060003586 A KR20060003586 A KR 20060003586A KR 100648970 B1 KR100648970 B1 KR 100648970B1
- Authority
- KR
- South Korea
- Prior art keywords
- nickel
- layer
- nickel layer
- contact
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 단면도.1 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.
도 2는 솔더 레지스트 말단과 솔더결합계면의 거리에 따른 솔더결합의 신뢰성 정도를 나타낸 그래프.2 is a graph showing the degree of reliability of the solder joint according to the distance between the solder resist end and the solder joint interface.
도 3은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법의 순서도.Figure 3 is a flow chart of a manufacturing method of a printed circuit board according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1: 접점 2: 제1 니켈층1: contact 2: first nickel layer
3: 제2 니켈층 4: 금속층3: second nickel layer 4: metal layer
5: 솔더 레지스트 6: 솔더 레지스트 말단5: solder resist 6: solder resist end
9: 절연재9: insulation material
본 발명은 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a printed circuit board and a manufacturing method thereof.
무전해 니켈/금도금(ENIG, Electroless Nickel Immersion Gold) 공정은 현재 인쇄회로기판의 단자부와 전자부품의 표면처리(surface finish)로서 널리 쓰이는 방법 중 하나이다. 이후 인쇄회로기판의 표면처리 된 단자부를 솔더링을 하여 기계적/전기적인 연결을 하게 되는데 이때 무전해 니켈/금도금면과 솔더결합계면은 매우 취성이 강하여 최근 많은 문제점들이 보고되고 있다.Electroless Nickel Immersion Gold (ENIG) is one of the widely used methods for surface finish of terminal parts and electronic parts of printed circuit boards. After that, the surface-treated terminal portion of the printed circuit board is soldered to make mechanical / electrical connection. At this time, the electroless nickel / gold plated surface and the solder bonding interface are very brittle, and many problems have been reported recently.
이러한 이유로 Cu OSP (Organic Solderability Preservatives) 혹은 Immersion Sn 등의 표면처리가 도입되고 있으나 이 또한 공정상 많은 문제점이 있는 상황이다. 반면, 무전해 니켈/금도금 공정은 오랜 보관기관, 균일한 표면 형상, 패키징 공정에서 인식마크의 우수한 인식성 등으로 인하여 다른 공정에 비하여 훨씬 큰 장점을 갖고 있다. For this reason, Cu OSP (Organic Solderability Preservatives) or surface treatment such as Immersion Sn has been introduced, but there are also many problems in the process. On the other hand, the electroless nickel / gold plating process has a great advantage over other processes due to long storage, uniform surface shape, excellent recognition of the recognition mark in the packaging process.
따라서 이러한 취성의 문제점만 개선한다면 무전해 니켈/금 도금 공정은 표면처리 중 가장 큰 경쟁력을 갖는 방법이 될 것이다. Therefore, if only the problem of brittleness is improved, the electroless nickel / gold plating process will be the most competitive method of surface treatment.
이러한 무전해 니켈/금도금의 솔더결합 취성에 가장 큰 영향을 미치는 요인으로 블랙 패드(black pad)와 같은 니켈 부식(Ni corrosion)때문이라는 인식이 넓게 인식되어 왔으며 이에 대해서는 업계에서 특별한 의의가 없다. It has been widely recognized that nickel corrosion, such as black pads, is the most influential factor for the solder bond brittleness of electroless nickel / gold plating, and there is no particular significance in the industry.
또 다른 요인으로 응력집중부인 솔더 레지스트의 말단으로부터 솔더결합계면이 일정한 거리를 유지하지 못함으로써 발생된다. 다시 말하면, 종래에는 무전해 니켈 도금 공정의 전처리로서 보통 2~5μm의 구리에칭을 행하게 된다. 이후, 에칭면 위로 대략 5μm의 무전해 니켈 금도금이 행해진다. 결론적으로 솔더결합계면과 솔더 레지스트 말단 간의 거리가 대략 0~3μm정도 범위를 이룬다. 이러한 구조는 솔더 레지스트 말단의 응력이 쉽게 솔더결합계면으로 전달될 수 있는 구조가 된다. Another factor is the failure of the solder bond interface to maintain a constant distance from the end of the stress resist solder resist. In other words, conventionally, 2-5 μm of copper etching is usually performed as a pretreatment of an electroless nickel plating process. Thereafter, electroless nickel gold plating of approximately 5 mu m is performed on the etching surface. In conclusion, the distance between the solder bonding interface and the end of the solder resist is in the range of about 0 to 3 μm. This structure becomes a structure in which the stress at the solder resist end can be easily transferred to the solder bonding interface.
본 발명은 솔더 레지스트 말단으로부터 발생하는 응력을 감소시켜 솔더결합의 신뢰성을 보장하는 인쇄회로기판 및 제조방법을 제공하고자 한다. The present invention is to provide a printed circuit board and a manufacturing method for reducing the stress generated from the solder resist end to ensure the reliability of the solder bonding.
본 발명의 일측면에 따르면, 전자소자가 접속되는 인쇄회로기판의 단자부에 있어서, 인쇄회로기판의 회로와 전기적으로 연결되는 접점과, 접점의 상부에 적층되는 제1 니켈층과, 제1 니켈층의 상부에 적층되는 제2 니켈층과, 제2 니켈층의 상면을 표면처리하여 형성되는 금속층을 포함하는 단자부를 포함하되, 접점의 상면으로부터 금속층의 상면까지 거리는 5μm 내지 25μm인 인쇄회로기판이 제공된다.According to one aspect of the invention, in the terminal portion of the printed circuit board to which the electronic device is connected, a contact electrically connected to the circuit of the printed circuit board, a first nickel layer and a first nickel layer stacked on the contact A printed circuit board includes a terminal part including a second nickel layer stacked on an upper portion of the upper surface of the second nickel layer, and a metal layer formed by surface treatment of an upper surface of the second nickel layer, wherein a distance from an upper surface of the contact point to an upper surface of the metal layer is 5 μm to 25 μm. do.
또한, (a) 인쇄회로기판에 회로와 전기적으로 연결되는 접점을 형성하는 단계, (b) 접점의 상면에 제1 니켈층을 도금하는 단계, (c) 제1 니켈층의 상면에 제2 니켈층을 도금하는 단계, 및 (d) 제2 니켈층의 표면을 이온화 경향에 따른 치환반응으로 금속층으로 치환하는 단계를 포함하되, 접점의 표면으로부터 금속층의 표면까지의 거리는 5μm 내지 25μm인 인쇄회로기판의 제조방법이 제공된다.In addition, (a) forming a contact electrically connected to the circuit on the printed circuit board, (b) plating the first nickel layer on the upper surface of the contact, (c) the second nickel on the upper surface of the first nickel layer Plating the layer, and (d) replacing the surface of the second nickel layer with a metal layer by a substitution reaction according to an ionization tendency, wherein the distance from the surface of the contact point to the surface of the metal layer is 5 μm to 25 μm. Provided is a method for preparing.
(a) 단계와 (b) 단계 사이에 접점의 일부를 제거하여 접점의 두께를 감소시키는 단계를 더 포함할 수 있다. 이는 접점 표면의 산화층을 제거하기 위함이다. 금속층은 금도금층을 포함할 수 있다. 이는 솔더결합력을 좋게 하기 위함이다. 제1 니켈층은 저인형 니켈을 포함하고, 제2 니켈층은 고인형 니켈을 포함할 수 있다.The method may further include removing a portion of the contact between steps (a) and (b) to reduce the thickness of the contact. This is to remove the oxide layer on the contact surface. The metal layer may include a gold plated layer. This is to improve the solder bonding force. The first nickel layer may include low tack nickel and the second nickel layer may include high tack nickel.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings, in the following description with reference to the accompanying drawings, the same or corresponding components regardless of reference numerals The same reference numerals will be given, and redundant description thereof will be omitted.
도 1은 본 발명의 바람직한 일 실시예에 따른 솔더결합의 신뢰성을 향상시킨 인쇄회로기판의 단면도이다. 도 1을 참조하면, 접점(1), 제1 니켈층(2), 제2 니켈층(3), 금속층(4), 솔더 레지스트(5), 솔더 레지시트 말단(6), 절연재(9), 인쇄회로기판(10), 단자부(20)가 도시되어 있다. 1 is a cross-sectional view of a printed circuit board to improve the reliability of the solder joint according to an embodiment of the present invention. Referring to FIG. 1, a
단자부(20)는 외부소자가 접속하는 부분으로서, 접점(1) 상면에 제1 니켈층(2), 제2 니켈층(3), 금속층(4)이 도금된 형태이다.The
접점(1)은 절연재 상면에 위치하며, 회로와 연결된 부분이다. 일반적으로 회로 형성시 함께 형성되는 부분으로 구리 재질이 사용된다. The
접점(1) 상면에는 제1 니켈층(2)이 위치한다. 제1 니켈층(2)은 도면에 도시된 바와 같이 접점(1) 내부에 일정한 두께가 삽입되어 있는 형태이다. 이는 접점(1)을 에칭한 이후에 무전해 도금을 하기 때문에 발생되는 현상이다. 한편, 접점(1)을 에칭한 이유는 표면의 산화층을 제거하기 위함이다. 만약 이러한 공정을 이용하지 않게 되면 금속층 표면에 산화물 등이 남을 가능성이 있다. 또한 표면 산화 물을 완전히 제거하지 않더라도 표면조도 등으로 인하여 표면에 불균일한 도금층이 형성되어 이후 뒷공정에서 기계의 인식불량이 발생할 가능성이 있다. The
그러나 에칭공정을 진행하지 않아도 될 만큼 접점(1) 표면을 가공한다면, 접점(1) 위에 바로 제1 니켈층(2)을 도금할 수도 있다. 제1 니켈층(2)은 무전해 도금으로 행하며, 일정한 두께를 만들기 위하여 행하는 공정이다. 제1 니켈층(2)은 저인형 니켈을 사용하며, 저인형 니켈은 인함량이 5중량% 이하 함유하는 니켈/인 합금층이다. However, if the surface of the
제2 니켈층(3)은 제1 니켈층(2) 상면에 위치하며, 무전해 도금으로 행한다. 제2 니켈층(3)은 고인형 니켈을 사용하며, 고인형 니켈은 인함량이 9중량% 이하 함유하는 니켈/인 합금층이다. 일반적으로 표면처리 공정에는 고인형 니켈을 사용한다. 그러나 본 발명에서는 제2 니켈층(3)을 형성하기 전에 저인형 니켈층인 제1 니켈층(2)을 도금하였다.The
제1 니켈층(2)은 일정한 두께를 확보하기 위한 것으로서, 이러한 두께층을 형성하기 위해서는 전기도금으로 행할 수 있으나 전기 인입선을 삽입하여야 하는 번거로움이 존재한다. 따라서 직접적인 도금 방법 중 가장 빠른 속도를 낼 수 있는 저인형 니켈 도금을 행하는 것이다. 그러나 제1 니켈층(2)은 블랙 패드(black pad)등의 문제가 발생할 수 있다. 따라서, 일정한 두께가 확보되면 블랙 패드 현상에 강한 제2 니켈층(3)을 도금하면 내식성을 증가시킬 수 있다.The
제2 니켈층(3) 상면에는 금속층(4)이 위치하며, 금속층(4)은 제2 니켈층(3)을 이온화 반응에 의한 치환 반응으로 형성한다. 금속층(4)은 금인 것이 바람직하 다.The
접점(1) 표면에는 솔더 레지스트 말단(6)이 위치하는 부분으로서, 솔더 레지스트 말단(6)에서 응력이 발생하여 솔더결합계면(20), 그리고 금속층(4) 표면으로 전달된다. The
이러한 응력은 솔더 레지스트 말단(6)과 솔더 결합계면(20)의 거리, 즉 접점(1) 표면과 금속층(4) 표면과의 거리에 일정한 관련을 가지는 바, 이를 그래프로 나타내면, 도 2와 같다.This stress has a certain relation to the distance between the solder resist
도 2는 솔더 레지스트 말단과 솔더결합계면의 거리에 따른 솔더결합의 신뢰성 정도를 나타낸 그래프이다. 2 is a graph showing the degree of reliability of solder bonding according to the distance between the solder resist end and the solder bonding interface.
도 2에서 도시된 바와 같이, 솔더 레지스트 말단과 솔더결합계면의 거리가 15μm 내지 20μm인 부위에서 솔더결합의 신뢰성이 최고를 이룬다. 두께가 15μm이하인 경우에는 솔더 레지스트 말단으로부터 응력이 솔더결합계면에 전달되어 솔더결합의 신뢰성이 좋지 않고, 두께가 너무 두꺼울 경우에는 오히려 응력이 표면에서 전파될 수 있어 응력전달이 오히려 쉬워진다. 따라서, 적정의 거리에서 솔더결합의 신뢰성이 좋아진다. 그러나, 일정 두께의 제1 니켈층은 솔더 레지스트 말단의 응력을 분산하는데 효과가 있다.As shown in FIG. 2, the reliability of solder bonding is the best at the site where the distance between the solder resist end and the solder bonding interface is 15 μm to 20 μm. When the thickness is 15 μm or less, the stress is transferred from the solder resist end to the solder bonding interface, and the reliability of the solder bonding is not good. When the thickness is too thick, the stress can propagate on the surface, making stress transfer easier. Therefore, the reliability of solder bonding improves in the appropriate distance. However, the first nickel layer of a certain thickness is effective in dispersing the stress at the solder resist end.
도 2의 그래프는 솔더 레지스트의 두께가 35μm인 경우를 예시한 것으로서 솔더 레지스트의 두께가 변할 때 최적의 범위는 다소 유동적일 수 있다.The graph of FIG. 2 illustrates a case where the thickness of the solder resist is 35 μm, and the optimum range may be somewhat fluid when the thickness of the solder resist changes.
따라서, 접점 표면과 금속층 표면의 거리는 솔더 레지스트의 두께를 고려하여 5μm 내지 25μm, 바람직하게는 15μm 내지 20μm로 할 수 있다. Therefore, the distance between the contact surface and the metal layer surface may be 5 µm to 25 µm, preferably 15 µm to 20 µm in consideration of the thickness of the solder resist.
이하 본 발명에 따른 솔더결합의 신뢰성을 향상시킨 인쇄회로기판의 제조방법을 설명하면 다음과 같다. Hereinafter, a method of manufacturing a printed circuit board having improved reliability of solder bonding according to the present invention will be described.
우선, 인쇄회로기판 상에 일정한 회로패턴과, 반도체 실장을 접점을 형성시키는데, 이러한 공정은 당 업계에 널리 알려진 사진식각법(photolithograpy)에 의한 것이 전형적이다.First, a circuit pattern and a semiconductor mounting are formed on a printed circuit board, and this process is typically performed by photolithograpy, which is well known in the art.
그 다음, 솔더 레지스트를 인쇄회로기판에 도포하는데, 솔더 레지스트층은 후술하는 금도금에 대한 레지스트 역할을 한다. 솔더 레지스트층에 드라이 필름을 부착하고, 노광 및 현상을 거쳐 단자부 상의 솔더 레지시스트층 부위만을 선택적으로 박리한다. Then, a solder resist is applied to the printed circuit board, the solder resist layer serves as a resist for the gold plating described later. A dry film is affixed to a soldering resist layer, and selectively peels only the solder resist layer part on a terminal part through exposure and image development.
단자부는 접점, 제1 니켈층, 제2 니켈층, 금속층으로 이루어져 있으며, 기판과 외부 소자와 연결되는 부분이다. The terminal portion is composed of a contact, a first nickel layer, a second nickel layer, and a metal layer, and is a portion that is connected to a substrate and an external element.
도 3은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판의 제조방법의 순서도이다. 3 is a flowchart illustrating a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.
도 3의 S11 단계는 접점 상면에 제1 니켈층을 도금하는 단계이다. 제1 니켈층은 무전해 도금으로 도금하는 것이 바람직하다. 제1 니켈층은 제2 니켈층을 도금하기 전에 일정한 두께를 확보하기 위한 단계이다. 따라서, 도금의 시간을 적절히 조절하여 원하는 두께를 얻어야 한다. 한편, 제1 니켈층을 도금하기 전에, 접점을 일정한 두께까지 제거하는 것이 바람직하다. 이는 접점에 남아 있는 산화막을 제거 하는 것으로서 일반적으로 에칭공정으로 이루어 진다. 제1 니켈층은 저인형 니켈로 형성한다.In step S11 of FIG. 3, the first nickel layer is plated on the contact upper surface. It is preferable to plate a 1st nickel layer by electroless plating. The first nickel layer is a step for securing a constant thickness before plating the second nickel layer. Therefore, it is necessary to properly control the plating time to obtain the desired thickness. On the other hand, it is preferable to remove a contact to a fixed thickness before plating a 1st nickel layer. This removes the oxide film remaining at the contact point and is generally performed by an etching process. The first nickel layer is formed of low tack nickel.
제1 니켈층이 소정의 두께만큼 도금이 되면, 제2 니켈층을 도금한다.(S12) 제2 니켈층을 도금하는 데에는 많은 시간이 소요되므로 상대적으로 쉽게 두께를 확보할 수 있는 제1 니켈층을 도금한 후에 고인형 니켈을 도금하는 방법을 택하였다. 제2 니켈층은 고인형 니켈로 이루어진다.If the first nickel layer is plated by a predetermined thickness, the second nickel layer is plated. (S12) Since the plating of the second nickel layer takes a long time, the first nickel layer can be relatively easily secured. After plating, the method of plating the high tack nickel was selected. The second nickel layer is made of high tack nickel.
전체적으로, 접점 표면으로부터 제2 니켈층 표면까지의 거리는 5μm 내지 25μm로 하는 것이 바람직하다. In general, the distance from the contact surface to the surface of the second nickel layer is preferably set to 5 µm to 25 µm.
제2 니켈층 상면에는 금속층을 도금한다.(S13) 금속층은 금으로 하는 것이 바람직하다. 이때의 도금 방식은 아래와 같이 이온화 경향에 따른 치환반응으로 성립된다.A metal layer is plated on the upper surface of the second nickel layer. (S13) The metal layer is preferably made of gold. The plating method at this time is established by the substitution reaction according to the ionization tendency as follows.
2Au(CN)2 - + Ni > 2Au + Ni2 + 2Au (CN) 2 - + Ni > 2Au +
본 발명에서 사용되는 바람직한 무전해 도금액의 일례로는 금 공급원으로 시안화금가리, 킬레이트제로 니트릴로아세틱소다, 착화제로 구연산을 주성분으로 하는 무전해 금 도금액 등을 들 수 있지만 특별히 이에 한정되는 것이 아니다. 무전해 금도금액의 pH는 4~7인 것이 바람직하다.Examples of preferred electroless plating solutions used in the present invention include, but are not limited to, gold cyanide as a gold source, nitriloacetic soda as a chelating agent, and an electroless gold plating solution mainly containing citric acid as a complexing agent. . It is preferable that pH of an electroless gold plating solution is 4-7.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described embodiments, the above-described embodiments are for the purpose of description and not of limitation, and a person of ordinary skill in the art will appreciate It will be understood that various embodiments are possible within the scope.
이와 같은 구성을 갖는 본 발명에 의하면, 솔더 레지스트 말단으로부터 솔더결합계면에 전달되는 응력을 감소시킴으로써 솔더결합의 신뢰성이 증가하는 장점이 있다.According to the present invention having such a configuration, there is an advantage that the reliability of solder bonding is increased by reducing the stress transmitted from the solder resist end to the solder bonding interface.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003586A KR100648970B1 (en) | 2006-01-12 | 2006-01-12 | Pcb terminal and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060003586A KR100648970B1 (en) | 2006-01-12 | 2006-01-12 | Pcb terminal and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100648970B1 true KR100648970B1 (en) | 2006-11-28 |
Family
ID=37713307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060003586A KR100648970B1 (en) | 2006-01-12 | 2006-01-12 | Pcb terminal and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100648970B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101004063B1 (en) * | 2008-09-05 | 2010-12-24 | 삼성엘이디 주식회사 | method for nickel-gold plating and printed circuit board |
-
2006
- 2006-01-12 KR KR1020060003586A patent/KR100648970B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101004063B1 (en) * | 2008-09-05 | 2010-12-24 | 삼성엘이디 주식회사 | method for nickel-gold plating and printed circuit board |
US7982138B2 (en) | 2008-09-05 | 2011-07-19 | Samsung Electro-Mechanics Co., Ltd. | Method of nickel-gold plating and printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100688833B1 (en) | Method for plating on printed circuit board and printed circuit board produced therefrom | |
JP4674120B2 (en) | Wiring board and manufacturing method thereof | |
KR20080064899A (en) | Multilayer printed wiring plate, and method for fabricating the same | |
KR20100073378A (en) | Electroless nickel solution composition, flexible printed circuit board and manufacturing method of the same | |
JP4619292B2 (en) | Wiring board pad structure and wiring board | |
JP3606785B2 (en) | Wiring board manufacturing method | |
US8759986B2 (en) | Substrate structure and method of manufacturing the same | |
US7982138B2 (en) | Method of nickel-gold plating and printed circuit board | |
JP6117537B2 (en) | Electrode pad, printed circuit board using the same, and manufacturing method thereof | |
KR100648970B1 (en) | Pcb terminal and manufacturing method thereof | |
US6791818B1 (en) | Electronic device | |
JPH0828561B2 (en) | Manufacturing method of printed wiring board | |
JP2013012739A (en) | Electric joining terminal structure and method for preparing the same | |
KR100658974B1 (en) | Pcb and manufacturing method thereof | |
JP3349166B2 (en) | Circuit board | |
KR101926565B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP2011074484A (en) | Plating film, printed wiring board, and module substrate | |
JPH11140659A (en) | Substrate for mounting semiconductor and its production | |
JP2008147495A (en) | Connecting terminal, substrate for mounting semiconductor chip using same, semiconductor package, its manufacturing method, wiring board, and its manufacturing method | |
KR20220001005A (en) | Method for forming a plating layer of a printed circuit engine and a printed circuit board for a package formed thereby | |
JP3816928B2 (en) | Wiring board manufacturing method | |
KR100659509B1 (en) | Pcb terminal | |
JP3801334B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
JPH01155683A (en) | Manufacture of printed wiring board | |
KR100908432B1 (en) | Printed circuit board and electronic device package having same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |