KR100642752B1 - Analog capacitor and method for manufacturing the same - Google Patents

Analog capacitor and method for manufacturing the same Download PDF

Info

Publication number
KR100642752B1
KR100642752B1 KR1020050010090A KR20050010090A KR100642752B1 KR 100642752 B1 KR100642752 B1 KR 100642752B1 KR 1020050010090 A KR1020050010090 A KR 1020050010090A KR 20050010090 A KR20050010090 A KR 20050010090A KR 100642752 B1 KR100642752 B1 KR 100642752B1
Authority
KR
South Korea
Prior art keywords
lower electrode
hfo
film
hfoxny
taoxny
Prior art date
Application number
KR1020050010090A
Other languages
Korean (ko)
Other versions
KR20060041661A (en
Inventor
정용국
원석준
권대진
김원홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/187,489 priority Critical patent/US7679124B2/en
Publication of KR20060041661A publication Critical patent/KR20060041661A/en
Application granted granted Critical
Publication of KR100642752B1 publication Critical patent/KR100642752B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

인가 전압에 커패시턴스의 영향을 억제할 수 있는 아날로그 커패시터 및 그 제조방법이 제공된다. 아날로그 커패시터는 기판 상에 형성된 하부전극과, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막 및 하나 이상의 산화질화막으로 이루어지고 하부전극 상에 형성된 다층 유전막과, 다층 유전막 상에 형성된 상부전극을 포함한다.An analog capacitor and a method of manufacturing the same are provided that can suppress the influence of capacitance on an applied voltage. The analog capacitor includes a lower electrode formed on a substrate, at least one oxide film and at least one oxynitride film made of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and a combination thereof. And a multilayer dielectric film formed on the upper lower electrode, and an upper electrode formed on the multilayer dielectric film.

아날로그 커패시터, 제조방법, 산화질화막, 산화막Analog Capacitor, Manufacturing Method, Nitride, Oxide

Description

아날로그 커패시터 및 그 제조방법{Analog capacitor and method for manufacturing the same}Analog Capacitor and Method for Manufacturing the Same

도 1은 본 발명의 일 실시예에 의한 아날로그 커패시터의 구조를 나타낸 단면도이다.1 is a cross-sectional view showing the structure of an analog capacitor according to an embodiment of the present invention.

도 2 내지 도 4는 본 발명의 일 실시예에 의한 아날로그 커패시터에 인가 전압을 변화시킴에 따라 커패시턴스의 변화를 나타낸 측정데이터들이다.2 to 4 are measurement data showing a change in capacitance as the voltage applied to the analog capacitor according to an embodiment of the present invention changes.

도 2는 하부전극/HfO2/상부전극의 구조를 가진 아날로그 커패시터에 대하여 인가 전압을 변화시킴에 따라 커패시턴스의 변화를 나타낸 측정데이터이다.FIG. 2 is measurement data showing a change in capacitance as the applied voltage is changed for an analog capacitor having a structure of a lower electrode / HfO 2 / upper electrode.

도 3은 하부전극/HfOxNy/상부전극의 구조를 가진 아날로그 커패시터에 대하여 인가 전압을 변화시킴에 따라 커패시턴스의 변화를 나타낸 측정데이터이다. 3 is measurement data showing a change in capacitance as the applied voltage is changed for an analog capacitor having a structure of a lower electrode / HfOxNy / upper electrode.

도 4는 하부전극/HfOxNy/HfO2/상부전극의 구조를 가진 아날로그 커패시터에 대하여 인가 전압을 변화시킴에 따라 커패시턴스의 변화를 나타낸 측정데이터이다.FIG. 4 is measurement data showing a change in capacitance as the applied voltage is changed for an analog capacitor having a structure of a lower electrode / HfOxNy / HfO 2 / upper electrode.

도 5는 본 발명의 다른 실시예에 의한 아날로그 커패시터의 구조를 나타낸 단면도이다.5 is a cross-sectional view showing the structure of an analog capacitor according to another embodiment of the present invention.

도 6는 하부전극/HfO2/HfOxNy/HfO2/상부전극의 구조를 가진 아날로그 커패시터에 대하여 인가 전압을 변화시킴에 따라 커패시턴스의 변화를 나타낸 측정데이터 이다.FIG. 6 is measurement data showing a change in capacitance as the applied voltage is changed for an analog capacitor having a structure of a lower electrode / HfO 2 / HfOxNy / HfO 2 / upper electrode.

도 7은 하부전극/HfO2/상부전극의 구조를 가진 아날로그 커패시터에 전기장를 변화시킴에 따라 누설 전류 밀도의 변화와 항복 전압을 나타낸 측정데이터들이다.FIG. 7 shows measurement data showing changes in leakage current density and breakdown voltage as an electric field is changed in an analog capacitor having a structure of a lower electrode / HfO 2 / upper electrode.

도 8은 하부전극/HfO2/HfOxNy/HfO2/상부전극의 구조를 가진 아날로그 커패시터에 전기장를 변화시킴에 따라 누설 전류 밀도의 변화와 항복 전압을 나타낸 측정데이터들이다.FIG. 8 is measurement data showing changes in leakage current density and breakdown voltage as the electric field is changed in an analog capacitor having a structure of a lower electrode / HfO 2 / HfOxNy / HfO 2 / upper electrode.

(도면의 주요부분에 대한 부호의 설명) (Explanation of symbols for the main parts of the drawing)

100, 500: 아날로그 커패시터 110: 하부전극100, 500: analog capacitor 110: lower electrode

120, 520: 유전막 122: 산화질화막120, 520: dielectric film 122: oxynitride film

124: 산화막 130: 상부전극124: oxide film 130: upper electrode

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 아날로그 커패시터 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to an analog capacitor and a method of manufacturing the same.

최근에 들어 등장하고 있는 복합 반도체 소자(MML: Merged Memory Logic)는 한 칩(chip)내에 메모리 셀 어레이부, 예컨대 DRAM(Dynamic Random Access Memory)과 아날로그 또는 주변회로가 함께 집적화된 소자이다. 이러한 복합 반도체 소자의 등장으로 인해 멀티미디어 기능이 크게 향상되어 종전보다 반도체 소자의 고집적화 및 고속화를 효과적으로 달성할 수 있게 되었다. BACKGROUND ART Recently, Merged Memory Logic (MML) is a device in which a memory cell array unit, for example, a DRAM (Dynamic Random Access Memory) and an analog or peripheral circuit are integrated together in one chip. Due to the emergence of such composite semiconductor devices, multimedia functions have been greatly improved, and high integration and speed of semiconductor devices can be effectively achieved.

한편, 고속 동작을 요구하는 아날로그 회로에서는 고용량의 커패시터를 구현하기 위한 반도체 소자 개발이 진행중에 있다.Meanwhile, in an analog circuit requiring high speed operation, development of a semiconductor device for implementing a high capacity capacitor is underway.

일반적으로, 커패시터가 PIP(Polysilicon/Insulator/Polysilicon) 구조일 경우에는 상부전극 및 하부전극을 도전성 폴리실리콘으로 사용하기 때문에 상부전극과 유전체 박막 또는 하부전극과 유전체 박막의 계면에서 산화반응이 일어나 자연산화막이 형성되어 전체 커패시턴스가 낮아지는 단점이 있다. 또한, 폴리실리콘층에 형성되는 공핍층(depletion region)으로 인하여 커패시턴스가 낮아지고, 이에 따라 고속 및 고주파 동작에 적합하지 않은 단점이 있다. In general, when the capacitor has a PIP (Polysilicon / Insulator / Polysilicon) structure, since the upper electrode and the lower electrode are used as the conductive polysilicon, an oxidation reaction occurs at the interface between the upper electrode and the dielectric thin film or the lower electrode and the dielectric thin film. This has the disadvantage that the overall capacitance is lowered. In addition, the capacitance is lowered due to the depletion region formed in the polysilicon layer, which is disadvantageous in that it is not suitable for high speed and high frequency operation.

이를 해결하기 위해 커패시터의 구조를 MIS(Metal/Insulator/Silicon) 내지 MIM(Metal/Insulator/Metal)로 변경하게 되었는데, 그 중에서도 MIM형 커패시터는 비저항이 작고 내부에 공핍(deplection)에 의한 기생 커패시턴스(parasitic capacitance)가 없기 때문에 고성능 반도체 소자에 주로 이용되고 있다. In order to solve this problem, the structure of the capacitor was changed from MIS (Metal / Insulator / Silicon) to MIM (Metal / Insulator / Metal). Among them, the MIM capacitor has a small resistivity and parasitic capacitance due to depletion inside. It is mainly used in high performance semiconductor devices because it does not have parasitic capacitance.

종래 기술에 의한 MIM구조를 가지는 아날로그 커패시터는 TiN을 성분으로 하는 하부전극 및 상부전극과, 하부전극과 상부전극 사이에 위치하고 고유전률을 갖는 HfO2로 이루어진 유전막으로 구성된다. The analog capacitor having the MIM structure according to the prior art is composed of a lower electrode and an upper electrode composed of TiN, and a dielectric film made of HfO 2 having a high dielectric constant between the lower electrode and the upper electrode.

일반적으로, 반도체 소자가 소형화됨에 따라 충분한 커패시턴스를 확보하기 위해 커패서터의 유전막의 두께 감소가 필수적이다. 하지만, 유전막의 두께가 감소 되는 경우, 하부전극 및 상부전극을 통하여 유전막에 가해지는 인가 전압이 변함에 따라 유전막의 커패시턴스가 변하게 된다. 인가 전압에 대한 유전막의 커패시턴스의 변화가 클수록, 아날로그 회로의 정밀도가 낮아지게 되므로 일정한 커패서턴스 및 누설 특성을 유지하기 위해서는 커패시터의 박막화뿐만 아니라 그의 특성에 맞는 물질을 개발하여 제조하는 필요성이 대두된다.In general, as semiconductor devices are miniaturized, it is necessary to reduce the thickness of the dielectric film of the capacitor in order to secure sufficient capacitance. However, when the thickness of the dielectric film is reduced, the capacitance of the dielectric film is changed as the applied voltage applied to the dielectric film through the lower electrode and the upper electrode is changed. The greater the change in capacitance of the dielectric film with respect to the applied voltage, the lower the precision of the analog circuit. Therefore, in order to maintain a constant capacitance and leakage characteristics, there is a need for developing and manufacturing a material suitable for the characteristics of the capacitor as well as thinning the capacitor. .

또한, 높은 인가 전압에 대하여 아날로크 커패시터가 파괴되지 않기 위해서는, 누설 전류(leakage current)를 억제한 상태에서 높은 항복 전압(breakdown voltage)을 가지는 커패시터의 특성에 맞는 물질을 개발하는 필요성이 대두된다.In addition, in order for an analog capacitor not to be destroyed with a high applied voltage, there is a need to develop a material suitable for the characteristics of a capacitor having a high breakdown voltage while suppressing leakage current.

본 발명이 이루고자 하는 기술적 과제는, 인가 전압에 영향을 받지 않고 일정한 커패시턴스를 유지하며, 낮은 누설 전류와 높은 항복 전압을 가지는 아날로그 커패시터를 제공하고자 하는 것이다.An object of the present invention is to provide an analog capacitor that maintains a constant capacitance without being affected by an applied voltage, and has a low leakage current and a high breakdown voltage.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 아날로그 커패시터를 제조하는 방법을 제공하고자 하는 것이다.In addition, another technical problem to be achieved by the present invention is to provide a method for manufacturing such an analog capacitor.

본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다. The objects of the present invention are not limited to the above-mentioned objects, and other objects that are not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 아날로그 커패시터는 기판 상에 형성된 하부전극과, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막 및 하나 이상의 산화질화막으로 이루어지고, 상기 하부전극 상에 형성된 다층 유전막과, 상기 다층 유전막 상에 형성된 상부전극을 포함한다.Analog capacitor according to an embodiment of the present invention for achieving the technical problem is a group consisting of a lower electrode formed on the substrate, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi and combinations thereof And at least one oxide film and at least one oxynitride film formed of a material selected from the above material, and comprising a multilayer dielectric film formed on the lower electrode and an upper electrode formed on the multilayer dielectric film.

또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 아날로그 커패시터는 기판 상에 형성된 TiN 하부전극과, 상기 TiN전극 상에 형성되고 TaOxNy/HfO2/Ta2O5, Ta2O5/HfOxNy/Ta2O 5, Ta2O5/HfO2/TaOxNy, Ta2O5/HfOxNy/TaOxNy, TaOxNy/HfO2/TaOxNy, TaOxNy/HfOxNy/Ta2O5, HfOxNy/Ta2O5 /HfO2, HfO2/TaOxNy/HfO2, HfO2/Ta2O5/HfOxNy, HfO2/TaOxNy/HfOxNy, HfOxNy/Ta2 O5/HfOxNy 및 HfOxNy/TaOxNy/HfO2로 이루어진 그룹에서 선택된 적층 구조를 가지는 다층 유전막과, 상기 다층 유전막 상에 형성된 TiN 상부전극을 포함한다.In addition, an analog capacitor according to another embodiment of the present invention for achieving the technical problem is formed on the TiN lower electrode, the TiN electrode and TaOxNy / HfO 2 / Ta 2 O 5 , Ta 2 O 5 / HfOxNy / Ta 2 O 5 , Ta 2 O 5 / HfO 2 / TaOxNy, Ta 2 O 5 / HfOxNy / TaOxNy, TaOxNy / HfO 2 / TaOxNy, TaOxNy / HfOxNy / Ta 2 O 5 , HfOxNy / Ta 2 O 5 / HfO 2, HfO 2 / TaOxNy / HfO 2, HfO 2 / Ta 2 O 5 / HfOxNy, HfO 2 / TaOxNy / HfOxNy, HfOxNy / Ta 2 O 5 / HfOxNy and selected laminate structure from the group consisting of HfOxNy / TaOxNy / HfO 2 And a multi-layer dielectric film having a TiN upper electrode formed on the multi-layer dielectric film.

또한, 상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 아날로그 커패시터는, 기판 상에 형성된 하부전극과, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 산화막/산화질화막/산화막의 적층 구조로 이루어지고, 상기 하부전극 상에 형성된 다층 유전막과, 상기 다층 유전막 상에 형성된 상부전극을 포함한다.In addition, the analog capacitor according to another embodiment of the present invention for achieving the above technical problem, the lower electrode formed on the substrate, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi and their A stacked structure of an oxide film, an oxynitride film, and an oxide film made of a material selected from the group consisting of a combination includes a multilayer dielectric film formed on the lower electrode and an upper electrode formed on the multilayer dielectric film.

아울러, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 아날로그 커패시터의 제조방법은 기판 상에 하부전극을 형성하는 단계와, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막 및 하나 이상의 산화질화막으로 이루어진 다층 유 전막을 상기 하부전극 상에 형성하는 단계와, 상기 다층 유전막 상에 상부전극을 형성하는 단계를 포함한다. In addition, the method of manufacturing an analog capacitor according to an embodiment of the present invention for achieving the above another technical problem is to form a lower electrode on a substrate, Hf, Al, Zr, La, Ba, Sr, Ti, Pb Forming a multi-layer dielectric film composed of at least one oxide film and at least one oxynitride film formed of a material selected from the group consisting of Bi, and combinations thereof, on the lower electrode, and forming an upper electrode on the multilayer dielectric film. Include.

또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 아날로그 커패시터의 제조방법은 기판 상에 TiN 하부전극을 형성하는 단계와, 상기 TiN 하부전극 상에 TaOxNy/HfO2/Ta2O5, Ta2O5/HfOxNy/Ta 2O5, Ta2O5/HfO2/TaOxNy, Ta2O5/HfOxNy/TaOxNy, TaOxNy/HfO2/TaOxNy, TaOxNy/HfOxNy/Ta2O 5, HfOxNy/Ta2O5/HfO2, HfO2/TaOxNy/HfO2, HfO2/Ta2O5/HfOxNy, HfO2 /TaOxNy/HfOxNy, HfOxNy/Ta2O5/HfOxNy 및 HfOxNy/TaOxNy/HfO2로 이루어진 그룹에서 선택된 적층 구조를 가지는 다층 유전막을 형성하는 단계와, 상기 다층 유전막 상에 TiN 상부전극을 형성하는 단계를 포함한다.In addition, according to another aspect of the present invention, there is provided a method of manufacturing an analog capacitor, the method including forming a TiN lower electrode on a substrate, and TaOxNy / HfO 2 / Ta 2 O on the TiN lower electrode. 5 , Ta 2 O 5 / HfOxNy / Ta 2 O 5 , Ta 2 O 5 / HfO 2 / TaOxNy, Ta 2 O 5 / HfOxNy / TaOxNy, TaOxNy / HfO 2 / TaOxNy, TaOxNy / HfOxNy / Ta 2 O 5 , HfOxNy / a Ta 2 O 5 / HfO 2, HfO 2 / TaOxNy / HfO 2, HfO 2 / Ta 2 O 5 / HfOxNy, HfO 2 / TaOxNy / HfOxNy, HfOxNy / Ta 2 O 5 / HfOxNy and HfOxNy / TaOxNy / HfO 2 Forming a multi-layer dielectric film having a stacked structure selected from the group consisting of; and forming a TiN upper electrode on the multi-layer dielectric film.

또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 아날로그 커패시터의 제조방법은, 기판 상에 하부전극을 형성하는 단계와, Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 산화막/산화질화막/산화막의 적층 구조로 이루어진 다층 유전막을 상기 하부전극 상에 형성하는 단계와, 상기 다층 유전막 상에 상부전극을 형성하는 단계를 포함한다.In addition, the method of manufacturing an analog capacitor according to another embodiment of the present invention for achieving the above technical problem, the step of forming a lower electrode on the substrate, Hf, Al, Zr, La, Ba, Sr, Ti Forming a multilayer dielectric film on the lower electrode, the multilayer dielectric film having a stacked structure of an oxide film / oxynitride film / oxide film composed of a material selected from the group consisting of Pb, Bi, and a combination thereof, and forming an upper electrode on the multilayer dielectric film. Steps.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

본원에서 사용되는 아날로그 커패시터는 PIP(Polysilicon/Insulator/Polysilicon) 구조, MIS(Metal/Insulator/Silicon) 구조 또는 MIM(Metal/Insulator/Metal) 구조 등이 사용된다. 다만, 설명의 편의를 위하여 MIM 구조를 가지는 아날로그 커패시터를 이용하여 본 발명을 설명한다.As the analog capacitor used herein, a PIP (Polysilicon / Insulator / Polysilicon) structure, a MIS (Metal / Insulator / Silicon) structure, or a MIM (Metal / Insulator / Metal) structure is used. However, for convenience of description, the present invention will be described using an analog capacitor having a MIM structure.

그리고, 본원에서 사용되는 아날로그 커패시터(analog capacitor)는 진보된 아날로그(advanced analog) CMOS 기술, 특히 A/D 컨버터나 스위칭 커패시터 필터(switched capacitor filter), 신호 혼합(mixed signal), RF 소자 분야 등에서 사용될 수 있고, 정확성이 높은 아날로그 커패시터를 확보하기 위해 고농도로 도핑된(heavily doped) SIS(silicon-insulator silicon)의 형태로 구현될 수도 있다.In addition, the analog capacitor used herein may be used in advanced analog CMOS technology, particularly in the field of A / D converters or switched capacitor filters, mixed signals, RF devices, and the like. It may be implemented in the form of highly doped silicon-insulator silicon (SIS) to secure an accurate analog capacitor.

이하, 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 의한 아날로그 커패시터 및 그 제조방법을 설명한다.Hereinafter, an analog capacitor and a method of manufacturing the same according to an embodiment of the present invention will be described with reference to FIGS. 1 to 4.

도 1은 본 발명의 일 실시예에 의한 아날로그 커패시터의 구조를 나타낸 단면도이다. 도 1에 도시된 바와 같이, 아날로그 커패시터(100)는 하부전극(110), 유전막(120), 상부전극(130)이 차례대로 적층된 구조를 가진다.1 is a cross-sectional view showing the structure of an analog capacitor according to an embodiment of the present invention. As shown in FIG. 1, the analog capacitor 100 has a structure in which the lower electrode 110, the dielectric layer 120, and the upper electrode 130 are sequentially stacked.

여기서, 하부전극(110) 및 상부전극(130)은 다결정 실리콘, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어진 그룹에서 선택된 하나의 물질로 구성될 수 있다. 더욱이 MIM 구조의 아날로그 커패시터(100)의 경우, 층간의 계면 특성과 전기전도성 등을 고려하여 TiN을 사용하는 것이 바람직하다. 아울러, 하부전극(110) 및 상부전극(130)의 형태는 실린더형 또는 스택형 등 여러가지 형태로 변형가능하다.Here, the lower electrode 110 and the upper electrode 130 is made of polycrystalline silicon, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO 2 , IrO 2 and combinations thereof It may be composed of one material selected from the group. Furthermore, in the case of the analog capacitor 100 of the MIM structure, it is preferable to use TiN in consideration of interfacial characteristics and electrical conductivity between layers. In addition, the shape of the lower electrode 110 and the upper electrode 130 can be modified in various forms such as cylindrical or stacked.

유전막(120)은 하나 이상의 산화막(124)과 하나 이상의 산화질화막(oxynitride)(122)으로 구성된다. 여기서, 도 1에 도시된 본 발명의 일 실시예에 의한 아날로그 커패시터(100)는 하부전극(110) 상에 순차적으로 산화질화막(122)과 산화막(124)이 적층된 구조를 가지고 있다. 다만, 본 발명은 이와 같은 산화질화막(122)과 산화막(124)의 적층순서 및 산화질화막(122)과 산화막(124)의 개수에 한정되지 않는다. 즉, 본 발명의 유전막(120)은 산화질화막(122)과 산화막(124)의 개수 및 적층순서에 상관없이 산화질화막(122)과 산화막(124)의 조합으로 구성되어 있으면 족하다.The dielectric film 120 is composed of one or more oxide films 124 and one or more oxynitride 122. Here, the analog capacitor 100 according to the embodiment of the present invention shown in FIG. 1 has a structure in which the oxynitride film 122 and the oxide film 124 are sequentially stacked on the lower electrode 110. However, the present invention is not limited to the stacking order of the oxynitride film 122 and the oxide film 124 and the number of the oxynitride film 122 and the oxide film 124. That is, the dielectric film 120 of the present invention may be composed of a combination of the oxynitride film 122 and the oxide film 124 irrespective of the number and the stacking order of the oxynitride film 122 and the oxide film 124.

산화질화막(122)은 Al, Ti, Sr, Zr, Ba, La, Hf, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 하나의 물질로 구성될 수 있다. 예를 들어, 산화질화막(122)은 HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, Ti가 도핑된 TaOxNy 및 이들의 조합으로 이루어진 그룹에서 선택된 하나의 물질로 구성될 수 있다. The oxynitride film 122 may be made of one material selected from the group consisting of Al, Ti, Sr, Zr, Ba, La, Hf, Pb, Bi, and a combination thereof. For example, the oxynitride film 122 may be formed of one material selected from the group consisting of HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, and TiOxNy doped with Ti and combinations thereof.

그리고, 산화막(124)은 Al, Ti, Sr, Zr, Ba, La, Hf, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 하나의 물질로 구성될 수 있다. 예를 들어, 산화막(124)은 HfO2, Al2O3, ZrO2, La2O3, BST, PZT, BTO, STO, Ti가 도핑된 TaO 및 이들의 조합으로 이루어진 그룹에서 선택된 하나의 물질로 구성될 수 있다. The oxide film 124 may be made of one material selected from the group consisting of Al, Ti, Sr, Zr, Ba, La, Hf, Pb, Bi, and a combination thereof. For example, the oxide film 124 is one material selected from the group consisting of HfO 2 , Al 2 O 3 , ZrO 2 , La 2 O 3 , BST, PZT, BTO, STO, Ti doped Ti, and combinations thereof. It can be configured as.

이하, 본 발명에 대한 설명의 편의를 위하여, 본 발명의 실시예들 중 하부전극/HfOxNy/HfO2/상부전극의 구조를 가진 아날로그 커패시터에 대하여 자세히 설명한다.Hereinafter, for convenience of description of the present invention, an analog capacitor having a structure of a lower electrode / HfOxNy / HfO 2 / upper electrode among embodiments of the present invention will be described in detail.

도 1을 참조하면, 우선 기판(미도시) 상에 하부전극(110)을 형성한다. 여기서, 하부전극(110)은 층간의 계면 특성과 전기전도성 등을 고려하여 TiN을 사용할 수 있다. Referring to FIG. 1, first, a lower electrode 110 is formed on a substrate (not shown). Here, the lower electrode 110 may use TiN in consideration of interfacial characteristics and electrical conductivity between the layers.

그 후 하부전극(110) 상부에 NH3 플라즈마 및 O2 플라즈마를 교대로 이용하여 산화질화막(122)을 형성한다. 본 발명의 일 실시예에 의한 산화질화막(122)으로는 HfOxNy를 사용할 수 있다. 이 때, 하부전극(110) 상부의 산화질화막(122)은 PEALD(Plasma Enhanced Atomic Layer Deposition) 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 이용하여 형성할 수 있다. 바람직하게는 PEALD를 이용하여 산화질화막(122)을 형성할 수 있다. Thereafter, an oxynitride film 122 is formed on the lower electrode 110 by using an NH 3 plasma and an O 2 plasma. HfOxNy may be used as the oxynitride film 122 according to an embodiment of the present invention. In this case, the oxynitride layer 122 on the lower electrode 110 may be formed using a plasma enhanced atomic layer deposition (PEALD) or plasma enhanced chemical vapor deposition (PECVD) process. Preferably, the oxynitride film 122 may be formed using PEALD.

이러한 HfOxNy로 이루어진 산화질화막(122)을 형성하기 위한 PEALD 공정은 다음과 같다. HfOxNy를 형성하기 위한 프리커서(precursor)로는 TEMAH(Tetrakis(Ethyl Methyl Amido)Hafnium)를 사용하고, 챔버 내의 압력을 약 3 torr 로 유지하고, 기판 온도를 약 300℃의 온도로 유지한다. 우선 Ar 가스로 챔버 내를 퍼징(purging)한 후, 약 1초 동안 NH3 가스를 약 100 sccm 정도의 정량을 공급하면서 플라즈마 처리를 수행한다. 그 후, 약 1초 동안 O2 가스를 약 90 sccm 정도의 정량을 공급하면서 플라즈마 처리를 수행하여 산화질화막(122)을 형성한다. 이 때, NH3 플라즈마와 O2 플라즈마 사이에는 선택적으로 Ar 가스에 의해 퍼징을 할 수 있다. 그리고, NH3 플라즈마 처리와 O2 플라즈마 처리의 순서는 선택적으로 서로 바뀔 수 있다. The PEALD process for forming the oxynitride film 122 made of HfOxNy is as follows. As a precursor for forming HfOxNy, TEMAH (Tetrakis (Ethyl Methyl Amido) Hafnium) is used, the pressure in the chamber is maintained at about 3 torr, and the substrate temperature is maintained at a temperature of about 300 ° C. First, after purging the chamber with Ar gas, plasma treatment is performed while supplying a quantitative amount of about 100 sccm of NH 3 gas for about 1 second. Thereafter, plasma treatment is performed while supplying a quantitative amount of about 90 sccm to the O 2 gas for about 1 second to form an oxynitride film 122. At this time, purging with the Ar gas can be selectively performed between the NH 3 plasma and the O 2 plasma. In addition, the order of NH 3 plasma treatment and O 2 plasma treatment may be selectively reversed.

여기서, NH3 플라즈마를 이용하는 대신, 질소를 포함하는 다양한 가스를 사용할 수 있는데, 예를 들어 NH3 가스, N2 가스, N2 플라즈마, N2 O 가스, N2O 플라즈마를 이용할 수 있다. 또한, O2 플라즈마를 이용하는 대신, 산소를 포함하는 다양한 가스를 이용할 수 있는데, 예를 들어 O2 가스, O3 가스, H2O 가스 등을 이용할 수 있다.Here, instead of using an NH 3 plasma, various gases including nitrogen may be used, for example, an NH 3 gas, an N 2 gas, an N 2 plasma, an N 2 O gas, or an N 2 O plasma may be used. In addition, instead of using an O 2 plasma, various gases including oxygen may be used. For example, an O 2 gas, an O 3 gas, an H 2 O gas, or the like may be used.

그 후, 산화질화막(122) 상부에 O2 플라즈마를 이용하여 산화막(124)을 형성한다. 본 발명의 일 실시예에 의한 산화막(124)으로는 HfO2를 사용할 수 있다. 이 때, 산화질화막(122) 상부의 산화막(124)은 PEALD 또는 PECVD 공정을 이용하여 형성할 수 있다. 바람직하게는 PEALD를 이용하여 산화막(124)을 형성할 수 있다. Thereafter, an oxide film 124 is formed on the oxynitride film 122 by using an O 2 plasma. HfO 2 may be used as the oxide film 124 according to an embodiment of the present invention. In this case, the oxide film 124 on the oxynitride film 122 may be formed using a PEALD or PECVD process. Preferably, the oxide film 124 may be formed using PEALD.

이러한 HfO2로 이루어진 산화막(124)을 형성하기 위한 PEALD 공정은 다음과 같다. HfO2를 형성하기 위한 프리커서(precursor)로는 TEMAH를 사용하고, 챔버 내의 압력을 약 3 torr 로 유지하고, 기판 온도를 약 300℃의 온도로 유지한다. 우선 Ar 가스로 챔버 내를 퍼징한 후, 약 1초 동안 O2 가스를 약 90 sccm 정도의 정량을 공급하면서 플라즈마 처리를 수행하여 산화막(124)을 형성한다. 그 후, 챔버 내를 선택적으로 Ar 가스로 퍼징을 할 수 있다. The PEALD process for forming the oxide film 124 made of HfO 2 is as follows. TEMAH is used as a precursor for forming HfO 2 , the pressure in the chamber is maintained at about 3 torr, and the substrate temperature is maintained at a temperature of about 300 ° C. First, after purging the inside of the chamber with Ar gas, the oxide film 124 is formed by performing plasma treatment while supplying about 90 sccm of the O 2 gas for about 1 second. Thereafter, the chamber may be purged with Ar gas selectively.

이와 같이 O2 플라즈마를 이용하는 대신, 산소를 포함하는 다양한 가스를 이용할 수 있는데, 예를 들어 O2 가스, O3 가스, H2O 가스 등을 이용할 수 있다.As such, instead of using an O 2 plasma, various gases including oxygen may be used. For example, an O 2 gas, an O 3 gas, an H 2 O gas, or the like may be used.

그 후, 산화막(124) 상부에 상부전극(130)을 형성한다. 상부전극(130)은 하부전극(110)과 마찬가지로 층간의 계면 특성과 전기전도성 등을 고려하여 TiN을 사용할 수 있다.Thereafter, the upper electrode 130 is formed on the oxide film 124. Like the lower electrode 110, the upper electrode 130 may use TiN in consideration of interfacial characteristics and electrical conductivity between layers.

산화질화막(122)의 형성공정과 산화막(124)의 형성공정은 챔버 내의 진공을 유지한 인-시츄(in-situ) 공정으로 수행하는 것이 바람직하다. The forming process of the oxynitride film 122 and the forming process of the oxide film 124 are preferably performed in an in-situ process of maintaining a vacuum in the chamber.

그리고, 도 1에 도시된 본 발명의 일 실시예에서는 하부전극(110) 상에 산화질화막(122)과 산화막(124)을 순차적으로 적층한 구조를 설명하였으나, 본 발명은 산화질화막(122)과 산화막(124)의 적층 순서에 한정되지 않는다. 아날로그 커패시터(100)에 전압을 인가할 때 커패시턴스가 변화하는 이유로는, 유전막(120)을 형성하는 공정에서 챔버 내에 공급되는 O2 가스에 의해 하부전극(110)의 상부가 산화되어 계면특성이 나빠지기 때문이다. 따라서, 유전막(120)을 형성하는 공정에서 하부 전극(110)의 상부가 산화되는 것을 억제하기 위해서는 상대적으로 산소의 농도가 낮은 산화질화막(122)을 하부전극(110)과의 계면에 형성하는 것이 바람직하다. 그리고, PEALD 공정에 의해 산화질화막(122)을 형성할 때 1 사이클(cycle) 당 공급되는 NH3 가스와 O2 가스의 비율을 변화시키면서 산화질화막(122)을 증착할 수 있다. 따라서, 하부전극(110)과의 계면에 산화질화막(122)을 형성할 때 1 사이클 당 공급되는 NH3 가스와 O2 가스의 비율을 변화시켜 산화질화막(122)이 하부전극(110)과 접하는 계면에서는 질소의 농도가 산소의 농도보다 높게 형성함으로써 하부전극(110) 상부가 산화되는 것을 억제하는 것이 바람직하다. 또한, 산화질화막(122)의 경우 이웃하는 다른 막과의 계면 특성을 좋게 하기 위해 1 사이클 당 공급되는 NH3 가스와 O2 가스의 비율을 적절히 조절하여 산화질화막(122) 내의 질소와 산소의 농도비를 조절할 수 있다.In addition, in the exemplary embodiment of the present invention illustrated in FIG. 1, a structure in which the oxynitride layer 122 and the oxide layer 124 are sequentially stacked on the lower electrode 110 has been described. The stacking order of the oxide film 124 is not limited. The reason why the capacitance changes when the voltage is applied to the analog capacitor 100 is that the upper portion of the lower electrode 110 is oxidized by the O 2 gas supplied into the chamber in the process of forming the dielectric film 120. Because it falls out. Therefore, in order to suppress oxidation of the upper portion of the lower electrode 110 in the process of forming the dielectric film 120, forming an oxynitride film 122 having a relatively low oxygen concentration at the interface with the lower electrode 110 is required. desirable. When the oxynitride film 122 is formed by the PEALD process, the oxynitride film 122 may be deposited while changing the ratio of NH 3 gas and O 2 gas supplied per cycle. Therefore, when the oxynitride film 122 is formed at the interface with the lower electrode 110, the ratio of the NH 3 gas and the O 2 gas supplied per cycle is changed so that the oxynitride film 122 is in contact with the lower electrode 110. At the interface, it is preferable to suppress the oxidation of the upper portion of the lower electrode 110 by forming the concentration of nitrogen higher than the concentration of oxygen. In addition, in the case of the oxynitride film 122, in order to improve the interfacial characteristics with other neighboring films, the ratio of the concentration of nitrogen and oxygen in the oxynitride film 122 is adjusted by appropriately adjusting the ratio of NH 3 gas and O 2 gas supplied per cycle. Can be adjusted.

도 2 내지 도 4를 참조하여, 본 발명의 일 실시예에 의한 하부전극/HfOxNy/HfO2/상부전극의 구조를 가진 아날로그 커패시터(100)의 특성을 설명한다. 2 to 4, the characteristics of the analog capacitor 100 having the structure of the lower electrode / HfOxNy / HfO 2 / upper electrode according to an embodiment of the present invention will be described.

도 2 내지 도 4는 아날로그 커패시터에 인가 전압을 변화시킴에 따라 커패시턴스의 변화를 나타낸 측정데이터들이다. 2 to 4 are measurement data showing a change in capacitance as the voltage applied to the analog capacitor is changed.

도 2는 하부전극(110)과 상부전극(130)으로 TiN을 사용하고, 유전막으로 200 Å의 두께의 HfO2를 사용하는 경우의 커패시턴스의 변화를 나타낸 측정데이터다. 도 3은 하부전극(110)과 상부전극(130)으로 TiN을 사용하고, 유전막으로 200 Å 두께 의 HfOxNy를 사용하는 경우의 커패시턴스의 변화를 나타낸 측정데이터다. 도 4는 하부전극(110)과 상부전극(130)으로 TiN을 사용하고, 100 Å 두께의 HfOxNy과 100 Å 두께의 HfO2의 적층구조를 가진 유전막(120)을 사용하는 경우의 커패시턴스의 변화를 나타낸 측정데이터다. 여기서, HfO2 는 O2 플라즈마를 이용한 PEALD 공정으로 형성하였고, HfOxNy는 NH3 플라즈마 및 O2 플라즈마를 교대로 이용한 PEALD 공정으로 형성하였다. FIG. 2 is measurement data showing a change in capacitance when TiN is used as the lower electrode 110 and the upper electrode 130 and HfO 2 having a thickness of 200 mA is used as the dielectric film. FIG. 3 is measurement data showing a change in capacitance when TiN is used as the lower electrode 110 and the upper electrode 130, and HfOxNy having a thickness of 200 Å is used as the dielectric film. 4 shows the change in capacitance when TiN is used as the lower electrode 110 and the upper electrode 130, and the dielectric film 120 having the stacked structure of HfOxNy having a thickness of 100 mW and HfO 2 having a thickness of 100 mW is used. Measurement data shown. Here, HfO 2 was formed by a PEALD process using an O 2 plasma, and HfOxNy was formed by a PEALD process using an NH 3 plasma and an O 2 plasma.

도 2 내지 도 4에 도시된 바와 같이 아날로그 커패시터(100)의 커패시턴스는 인가 전압에 대하여 2차 함수로 나타낼 수 있다. 즉, 인가 전압(V)에 따른 커패시턴스(C(V))의 변화를 인가 전압이 0V일 때의 커패시턴스(C(0))를 기준으로 정상화(normalization)하여, C(V)/C(0) = (a V2 + b V + 1)로 나타낼 수 있다.As shown in FIGS. 2 to 4, the capacitance of the analog capacitor 100 may be represented as a quadratic function with respect to the applied voltage. That is, the change in the capacitance C (V) according to the applied voltage V is normalized based on the capacitance C (0) when the applied voltage is 0V, and thus C (V) / C (0). ) = (a V 2 + b V + 1).

도 2 내지 도 4의 측정 데이터를 2차 함수, C(V)/C(0) = (a V2 + b V + 1)에 피팅(fitting)하여 아날로그 커패시터(100)의 전압 계수(VCC : Voltage Coefficient of Capacitor)인 a 및 b를 구할 수 있다. Fitting the measured data of Figs. 2 to 4 to the quadratic function, C (V) / C (0) = (a V 2 + b V + 1), so that the voltage coefficient of the analog capacitor 100 (VCC: Voltage Coefficient of Capacitor) a and b can be obtained.

도 2는 유전막으로서 HfO2 단일막을 사용한 경우로서, 측정 데이터를 2차 함수에 피팅하여 C(V)/C(0) = 0.00054 V2 + 0.00146 V + 1 인 관계를 얻을 수 있다. 여기서, C(0)는 7.4 fF/㎛² 이고, 전압 계수 b는 0.00146으로 양의 값을 가진다.FIG. 2 is a case where a single HfO 2 film is used as the dielectric film, and the measurement data can be fitted to a quadratic function to obtain a relationship of C (V) / C (0) = 0.00054 V 2 + 0.00146 V + 1. Here, C (0) is 7.4 fF / µm², and the voltage coefficient b is 0.00146, which is positive.

도 3은 유전막으로서 HfOxNy 단일막을 사용한 경우로서, 측정 데이터를 2차 함수에 피팅하여 C(V)/C(0) = 0.00111 V2 - 0.00153 V + 1 인 관계를 얻을 수 있다. 여기서, C(0)는 9.2 fF/㎛² 이고, 전압 계수 b는 - 0.00153으로 음의 값을 가진다.3 is a case of using a single film as the dielectric film HfOxNy, C by fitting the measured data to the secondary function (V) / C (0) = 0.00111 V 2 - can be obtained in relation 0.00153 V + 1. Here, C (0) is 9.2 fF / µm², and the voltage coefficient b has a negative value of −0.00153.

도 4는 유전막(120)으로서 HfOxNy와 HfO2가 적층된 다층막을 사용한 경우로서, 측정 데이터를 2차 함수에 피팅하여 C(V)/C(0) = 0.00068 V2 + 0.00039 V + 1 인 관계를 얻을 수 있다. 여기서, C(0)는 7.6 fF/㎛² 이고, 전압 계수 b는 0.00039의 값을 가진다.4 shows a case where a multilayer film having HfOxNy and HfO 2 stacked as the dielectric film 120 is used, and C (V) / C (0) = 0.00068 V 2 + 0.00039 V + 1 by fitting measurement data to a quadratic function. Can be obtained. Here, C (0) is 7.6 fF / μm² and the voltage coefficient b has a value of 0.00039.

인가 전압의 크기가 작은 경우, 2차 함수에서 인가 전압의 제곱에 대한 커패시턴스의 영향은 미미하므로 인가 전압에 대한 커패시턴스의 영향은 전압계수 b에 의해 결정된다. 도 2의 HfO2와 같은 산화막을 유전막으로 사용하는 경우 전압계수 b가 양의 값을 가지고, 도 3의 HfOxNy와 같은 산화질화막을 유전막으로 사용하는 경우 전압계수 b가 음의 값을 가지게 되는 것을 알 수 있다. 따라서, 도 4에 도시된 바와 같이, HfO2와 같은 산화막과 HfOxNy와 같은 산화질화막을 적층한 구조를 가지는 유전막(120)을 사용하는 경우 전압계수 b가 0에 가까운 값을 가지게 되어 전체적으로 인가 전압이 커패시턴스에 미치는 영향이 줄어들게 된다. When the magnitude of the applied voltage is small, the influence of the capacitance on the square of the applied voltage in the quadratic function is minimal, so the influence of the capacitance on the applied voltage is determined by the voltage coefficient b. Also voltmeter case of using an oxide such as HfO 2 of 2 with dielectric layer b has a positive value, when using an oxy-nitride film such as HfOxNy of Figure 3 as dielectric see that the voltmeter can b had a negative value Can be. Therefore, as shown in FIG. 4, when using the dielectric film 120 having a structure in which an oxide film such as HfO 2 and an oxynitride film such as HfOxNy are stacked, the voltage coefficient b has a value close to zero, so that the applied voltage as a whole is increased. The effect on capacitance is reduced.

본 발명은 하부전극(110) 상에 산화질화막(122)과 산화막(124)이 적층되는 순서에 제한되지 않으며, 다만 전체 유전막(120)의 두께에 대하여 산화질화막(122)과 산화막(124)이 차지하는 비율을 조절하여 전압계수 b가 0에 가까워지게 함으로 써 인가 전압이 커패시턴스에 미치는 영향을 줄일 수 있다.The present invention is not limited to the order in which the oxynitride film 122 and the oxide film 124 are stacked on the lower electrode 110, except that the oxynitride film 122 and the oxide film 124 are formed with respect to the thickness of the entire dielectric film 120. By controlling the rate of occupancy, the voltage coefficient b approaches zero, reducing the effect of applied voltage on capacitance.

이하, 도 5 및 도 6을 참조하여 본 발명의 다른 실시예에 의한 아날로그 커패시터의 특성을 설명한다.Hereinafter, the characteristics of an analog capacitor according to another embodiment of the present invention will be described with reference to FIGS. 5 and 6.

도 5는 본 발명의 다른 실시예에 의한 아날로그 커패시터의 구조를 나타낸 단면도이다. 도 5에 도시된 바와 같이, 아날로그 커패시터(500)는 하부전극(110), 하나 이상의 산화질화막과 하나 이상의 산화막으로 구성된 3층 구조의 유전막(520) 및 상부전극(130)이 차례대로 적응된 구조를 가진다. 여기서, 산화막(122), 산화질화막(124) 및 산화막(122)이 적층된 유전막(520)을 이용하여 본 실시예를 설명한다. 상술한 바와 같이, 본 발명은 유전막(520)을 구성하는 산화질화막과 산화막의 개수에 한정되지 않는다. 도 5의 유전막(520)을 구성하는 산화막 및 산화질화막은 각각 도 1에 도시된 산화막 및 산화질화막과 동일한 물질을 사용하여 동일한 방법으로 형성될 수 있다. 5 is a cross-sectional view showing the structure of an analog capacitor according to another embodiment of the present invention. As shown in FIG. 5, the analog capacitor 500 has a structure in which the lower electrode 110, the three-layer dielectric film 520 and the upper electrode 130 each consisting of one or more oxynitride films and one or more oxide films are sequentially adapted. Has Here, the present embodiment will be described using the dielectric film 520 in which the oxide film 122, the oxynitride film 124, and the oxide film 122 are stacked. As described above, the present invention is not limited to the number of oxynitride films and oxide films constituting the dielectric film 520. The oxide film and the oxynitride film constituting the dielectric film 520 of FIG. 5 may be formed using the same material as the oxide film and the oxynitride film illustrated in FIG. 1, respectively.

이와 같은 산화질화막(124)과 산화막(122)은 챔버 내의 진공을 유지한 인-시츄(in-situ) 공정으로 형성하는 것이 바람직하다. The oxynitride film 124 and the oxide film 122 are preferably formed by an in-situ process of maintaining a vacuum in the chamber.

이하, 본 발명에 대한 설명의 편의를 위하여, 본 발명의 실시예들 중 하부전극/HfO2/HfOxNy/HfO2/상부전극의 구조를 가진 아날로그 커패시터에 대하여 자세히 설명한다.Hereinafter, for convenience of description of the present invention, an analog capacitor having a structure of a lower electrode / HfO 2 / HfOxNy / HfO 2 / upper electrode will be described in detail.

도 6은 하부전극/HfO2/HfOxNy/HfO2/상부전극의 구조를 가진 아날로그 커패시터에 대하여 인가 전압을 변화시킴에 따라 커패시턴스의 변화를 나타낸 측정데이터 이다. 즉, 도 6는 하부전극(110)과 상부전극(130)으로 TiN을 사용하고, 50 Å 두께의 HfO2와, 100 Å 두께의 HfOxNy와, 50 Å 두께의 HfO2의 적층구조를 가진 유전막(520)을 사용하는 경우의 커패시턴스의 변화를 나타낸 측정데이터다. 여기서, HfO2 는 O2 플라즈마를 이용한 PEALD 공정으로 형성하였고, HfOxNy는 NH3 플라즈마 및 O 2 플라즈마를 교대로 이용한 PEALD 공정으로 형성하였다.FIG. 6 is measurement data showing a change in capacitance as the applied voltage is changed for an analog capacitor having a structure of a lower electrode / HfO 2 / HfOxNy / HfO 2 / upper electrode. That is, FIG. 6 shows a dielectric film having a stacked structure of 50 nm thick HfO 2 , 100 μm thick HfOxNy, and 50 μm thick HfO 2 , using TiN as the lower electrode 110 and the upper electrode 130. Measurement data showing a change in capacitance when using 520). Here, HfO 2 was formed by a PEALD process using an O 2 plasma, and HfOxNy was formed by a PEALD process using an NH 3 plasma and an O 2 plasma.

도 6의 측정 데이터를 2차 함수, C(V)/C(0) = (a V2 + b V + 1)에 피팅(fitting)하여 아날로그 커패시터(500)의 전압 계수(VCC : Voltage Coefficient of Capacitor)인 a 및 b를 구하면, C(V)/C(0) = 0.00072 V2 - 0.00009 V + 1 인 관계를 얻을 수 있다. 여기서, C(0)는 7.9 fF/㎛² 이고, 전압 계수 b는 0.00009 의 값을 가진다.By fitting the measurement data of FIG. 6 to the quadratic function, C (V) / C (0) = (a V 2 + b V + 1), the voltage coefficient of the analog capacitor 500 (VCC: Obtaining a Capacitor) of a and b, C (V) / C (0) = 0.00072 V 2 - can be obtained in relation 0.00009 V + 1. Here, C (0) is 7.9 fF / μm² and the voltage coefficient b has a value of 0.00009.

도 6에 의한 산화질화막과 하나 이상의 산화막으로 구성된 유전막을 가지는 아날로그 커패서터의 경우 도 4의 실시예에 비해 전압 계수 b가 더욱 0에 가까운 값을 가지는 것을 알 수 있다. 따라서, 유전막을 구성하는 산화막과 산화질화막의 수가 증가할 수록 전압계수 b가 0에 가까운 값을 가지게 되어 전체적으로 인가 전압이 커패시턴스에 미치는 영향이 줄어들게 된다.In the case of the analog capacitor including the oxynitride film and the dielectric film composed of one or more oxide films according to FIG. 6, it can be seen that the voltage coefficient b has a value closer to zero than in the embodiment of FIG. 4. Therefore, as the number of oxide films and oxynitride films constituting the dielectric film increases, the voltage coefficient b has a value close to zero, thereby reducing the influence of the applied voltage on the capacitance as a whole.

도 4 및 도 6에서는 동종원소에 대한 산화질화막 및 산화막의 조합으로 구성된 아날로그 커패시터에 대하여 설명하였다. 본 발명은 이에 한정되지 않으며, 이종원소에 대한 산화질화막 및 산화막의 조합으로 구성된 아날로그 커패시터에 대해 서도 그 적용이 가능하다. 예를 들어, Ta와 Hf에 대하여 각각의 산화질화막 및 산화막의 조합을 이용하여 인가 전압에 영향을 받지 않는 커패시턴스를 가지는 아날로그 커패시터를 형성할 수 있다. 이와 같은 아날로그 커패시터에 포함된 다층 유전막은, TaOxNy/HfO2/Ta2O5, Ta2O5/HfOxNy/Ta2 O5, Ta2O5/HfO2/TaOxNy, Ta2O5/HfOxNy/TaOxNy, TaOxNy/HfO2/TaOxNy, TaOxNy/HfOxNy/Ta2O 5, HfOxNy/Ta2O5/HfO2, HfO2/TaOxNy/HfO2, HfO2/Ta2O5/HfOxNy, HfO2 /TaOxNy/HfOxNy, HfOxNy/Ta2O5/HfOxNy 또는 HfOxNy/TaOxNy/HfO2의 구조를 가질 수 있다.4 and 6 have described an analog capacitor composed of a combination of an oxynitride film and an oxide film for the same element. The present invention is not limited thereto, and the present invention is also applicable to an analog capacitor composed of a combination of an oxynitride film and an oxide film for heterogeneous elements. For example, an analog capacitor having a capacitance that is not influenced by an applied voltage can be formed using a combination of respective oxynitride films and oxide films for Ta and Hf. The multilayer dielectric film included in the analog capacitor includes TaOxNy / HfO 2 / Ta 2 O 5 , Ta 2 O 5 / HfOxNy / Ta 2 O 5 , Ta 2 O 5 / HfO 2 / TaOxNy, Ta 2 O 5 / HfOxNy / TaOxNy, TaOxNy / HfO 2 / TaOxNy , TaOxNy / HfOxNy / Ta 2 O 5, HfOxNy / Ta 2 O 5 / HfO 2, HfO 2 / TaOxNy / HfO 2, HfO 2 / Ta 2 O 5 / HfOxNy, HfO 2 / TaOxNy It may have a structure of / HfOxNy, HfOxNy / Ta 2 O 5 / HfOxNy or HfOxNy / TaOxNy / HfO 2 .

이와 같은 이종원소에 대한 산화질화막 및 산화막의 조합으로 구성된 다층 유전막은 PEALD 또는 PECVD 공정을 이용하여 형성할 수 있고, 바람직하게는 PEALD를 이용하여 형성할 수 있다.The multilayer dielectric film composed of a combination of an oxynitride film and an oxide film for such a hetero element may be formed using a PEALD or PECVD process, and preferably, may be formed using a PEALD.

이 때, 하부전극 및 상부전극은 다결정 실리콘, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어진 그룹에서 선택된 하나의 물질로 구성될 수 있다. 더욱이 MIN 구조의 아날로그 커패시터의 경우, 층간의 계면 특성과 전기전도성 등을 고려하여 TiN을 사용하는 것이 바람직하다. 아울러, 하부전극 및 상부전극의 형태는 실린더형 또는 스택형 등 여러가지 형태로 변형가능하다.At this time, the lower electrode and the upper electrode is one selected from the group consisting of polycrystalline silicon, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO 2 , IrO 2 and combinations thereof It can be composed of materials. Furthermore, in the case of the analog capacitor of the MIN structure, it is preferable to use TiN in consideration of interfacial characteristics and electrical conductivity between layers. In addition, the shape of the lower electrode and the upper electrode can be modified in various forms such as cylindrical or stacked.

그리고, 이종원소에 대한 산화질화막 및 산화막의 조합으로 구성된 다층 유전막의 경우, 산화질화막(TaOxNy 또는 HfOxNy)과 산화막(Ta2O5 또는 HfO2)의 적층 순서에 한정되지 않는다. 다만, 상술한 바와 같이 다층 유전막을 형성하는 공정에서 하부전극의 상부가 산화되는 것을 억제하기 위해서는 상대적으로 산소의 농도가 낮은 산화질화막(TaOxNy 또는 HfOxNy)을 하부전극과의 계면에 형성하는 것이 바람직하다. 그리고, PEALD 공정에 의해 산화질화막을 형성할 때 1 사이클(Cycle) 당 공급되는 NH3 가스와 O2 가스의 비율을 변화시키면서 산화질화막을 증착할 수 있다. 따라서, 하부전극과의 계면에 산화질화막을 형성할 때 1 사이클 당 공급되는 NH3 가스와 O2 가스의 비율을 변화시켜 산화질화막이 하부전극과 접하는 계면에서는 질소의 농도가 산소의 농도보다 높게 형성함으로써 하부전극 상부가 산화되는 것을 억제하는 것이 바람직하다. 또한, 산화질화막의 경우 이웃하는 다른 막과의 계면 특성을 좋게 하기 위해 1 사이클 당 공급되는 NH3 가스와 O2 가스의 비율을 적절히 조절하여 산화질화막 내의 질소와 산소의 농도비를 조절할 수 있다.In the case of a multilayer dielectric film composed of a combination of an oxynitride film and an oxide film for heterogeneous elements, the stacking order of the oxynitride film TaOxNy or HfOxNy and the oxide film Ta 2 O 5 or HfO 2 is not limited. However, in order to suppress oxidation of the upper portion of the lower electrode in the process of forming the multilayer dielectric film as described above, it is preferable to form an oxynitride film (TaOxNy or HfOxNy) having a relatively low oxygen concentration at the interface with the lower electrode. . When the oxynitride film is formed by the PEALD process, the oxynitride film may be deposited while changing the ratio of NH 3 gas and O 2 gas supplied per cycle. Therefore, when the oxynitride film is formed at the interface with the lower electrode, the ratio of NH 3 gas and O 2 gas supplied per cycle is changed so that the concentration of nitrogen is higher than the oxygen concentration at the interface where the oxynitride film is in contact with the lower electrode. It is preferable to suppress the oxidation of the upper portion of the lower electrode. In addition, in the case of the oxynitride film, the ratio of the concentration of nitrogen and oxygen in the oxynitride film may be adjusted by appropriately adjusting the ratio of NH 3 gas and O 2 gas supplied per cycle in order to improve the interfacial characteristics with other neighboring films.

이하, 도 7 및 도 8을 참조하여 본 발명의 또 다른 실시예에 의한 아날로그 커패시터의 특성을 설명한다.Hereinafter, the characteristics of an analog capacitor according to another embodiment of the present invention will be described with reference to FIGS. 7 and 8.

도 7 및 도 8은 아날로그 커패시터에 전기장(electric field)를 변화시킴에 따라 누설 전류 밀도(leakage current density)의 변화와 항복 전압(break voltage)을 나타낸 측정데이터들이다. 7 and 8 are measurement data showing a change in leakage current density and break voltage as the electric field is changed in the analog capacitor.

도 7은 하부전극(110)과 상부전극(130)으로 TiN을 사용하고, 유전막으로 260 Å 두께의 HfO2를 사용하는 경우의 누설 전류 밀도의 변화를 나타낸 측정데이터다. 도 8은 하부전극(110)과 상부전극(130)으로 TiN을 사용하고, 유전막(520)으로 70 Å 두께의 HfO2와, 60 Å 두께의 HfOxNy와, 70 Å 두께의 HfO2의 적층구조를 사용하는 경우의 누설 전류 밀도의 변화를 나타낸 측정데이터다. FIG. 7 is measurement data showing changes in leakage current density when TiN is used as the lower electrode 110 and the upper electrode 130, and HfO 2 having a thickness of 260 kHz is used as the dielectric film. FIG. 8 illustrates a stacked structure of 70 nm thick HfO 2 , 60 nm thick HfOxNy, and 70 nm thick HfO 2 as the lower electrode 110 and the upper electrode 130. Measurement data showing changes in leakage current density when used.

여기서, HfO2는 O2 플라즈마를 이용한 PEALD 공정으로 형성하였고, HfOxNy는 NH3 플라즈마 및 O2 가스를 교대로 이용한 PEALD 공정으로 형성하였다. 즉, HfOxNy는, O2 플라즈마를 사용하는 대신 O2 가스를 사용하여 형성하였다. Here, HfO 2 was formed by a PEALD process using an O 2 plasma, and HfOxNy was formed by a PEALD process using an NH 3 plasma and O 2 gas alternately. That is, HfOxNy was formed by using O 2 gas instead of using, O 2 plasma.

도 7에 도시된 HfO2 단일막으로 구성된 유전막의 경우, 누설 전류는 약 10-7 A/㎠ 이하로 억제되는 반면, 항복 전압은 약 10 MV/㎝ 정도의 값을 가진다. 그리고, 도 8에 도시된 HfO2/HfOxNy/HfO2 삼중막으로 구성된 유전막(520)의 경우, 20 MV/㎝의 전기장 하에서도 누설 전류는 약 10-7 A/㎠ 이하로 억제될 뿐만 아니라, 항복 전압도 약 30 MV/㎝ 정도의 값을 가진다. In the dielectric film composed of the HfO 2 single layer shown in FIG. 7, the leakage current is suppressed to about 10 −7 A / cm 2 or less, while the breakdown voltage has a value of about 10 MV / cm. In addition, in the dielectric film 520 composed of the HfO 2 / HfOxNy / HfO 2 triple layer shown in FIG. 8, the leakage current is not only suppressed to about 10 −7 A / cm 2 or less even under an electric field of 20 MV / cm, The breakdown voltage also has a value of about 30 MV / cm.

따라서, 도 7 및 도 8을 참조하면, 하나 이상의 산화막(122)과 하나 이상의 산화질화막(124)이 적층된 유전막(520)을 사용하는 경우, 누설 전류 밀도를 억제하는 동시에 항복 전압을 높이는 효과가 있다. 특히, 유전막(520)의 상부 및/또는 하부에 산화막(122)이 위치할 경우 더욱 우수한 효과를 얻을 수 있다. Therefore, referring to FIGS. 7 and 8, when using the dielectric film 520 in which one or more oxide films 122 and one or more oxynitride films 124 are stacked, the effect of suppressing leakage current density and increasing breakdown voltage is improved. have. In particular, when the oxide layer 122 is positioned above and / or below the dielectric layer 520, an excellent effect may be obtained.

도 7과 같이 유전막으로서 HfO2 단일막을 사용하는 경우, HfO2 재료의 특성상 에너지 밴드갭(energy band gap)이 크기 때문에 누설 전류가 작다. 하지만, HfO2 단일막이 증착되는 동안 결정화(crystallization)가 일어나게 되면, 이러한 유전막에 전기장을 인가하게 되면 스트레스에 취약한 입계(grain boundary)를 따라 유전막이 파괴되어 낮은 항복강도를 얻게 된다. When the HfO 2 single film is used as the dielectric film as shown in FIG. 7, the leakage current is small because of the large energy band gap due to the characteristics of the HfO 2 material. However, if crystallization occurs while the HfO 2 single layer is deposited, the application of an electric field to the dielectric layer causes the dielectric layer to break down along the grain boundary, which is susceptible to stress, resulting in low yield strength.

도 8과 같이 유전막(520)으로서 HfO2/HfOxNy/HfO2 삼중막을 사용하는 경우, 우선 유전막(520)의 상부 및 하부에 위치하는 에너지 밴드갭이 큰 HfO2 이 누설 전류를 억제한다. 그리고, 양 HfO2 의 중간에 위치하는 HfOxNy는 O2 플라즈마 대신 반응성이 약한 O2 가스를 사용한 PEALD 공정에 의해 형성함으로써, 막질이 치밀하지 못하고 성긴 조직이 된다. 따라서, 프리커서인 TEMAH에 포함된 탄소(C)가 HfOxNy 내에 포획되어 HfOxNy의 결정화를 방해하게 되어, HfOxNy는 HfO2 에 비교하여 비정질(amorphous) 특성을 가지게 된다. 비정질막에는 입계이 없으므로, 이러한 산화막, 산화질화막 및 산화막으로 구성된 유전막(520)은 높은 항복강도를 가지게 된다. 여기서, HfOxNy를 형성하기 위해 반응성이 약한 O2 가스를 사용하여 비정질 특성을 가지는 HfOxNy를 형성하였으나, 본 발명은 이에 한정되는 것은 아니다. 즉, O2 플라즈마, O3 가스, H2O 가스 등을 이용하면서 공정 조건을 적절히 조절하여 비정질의 특성을 가지는 HfOxNy 막을 형성할 수 있다.When the HfO 2 / HfOxNy / HfO 2 triple film is used as the dielectric film 520 as shown in FIG. 8, first, HfO 2 having a large energy band gap located above and below the dielectric film 520 suppresses leakage current. HfOxNy located in the middle of both HfO 2 is formed by a PEALD process using a weakly reactive O 2 gas instead of an O 2 plasma, resulting in a dense and sparse structure. Therefore, carbon (C) included in the precursor TEMAH is trapped in HfOxNy to interfere with the crystallization of HfOxNy, so that HfOxNy has an amorphous (amorphous) characteristic compared to HfO 2 . Since there is no grain boundary in the amorphous film, the dielectric film 520 composed of the oxide film, the oxynitride film, and the oxide film has a high yield strength. Here, although HfOxNy having amorphous properties was formed using O 2 gas having weak reactivity to form HfOxNy, the present invention is not limited thereto. That is, an HfOxNy film having amorphous characteristics can be formed by appropriately adjusting process conditions while using an O 2 plasma, an O 3 gas, an H 2 O gas, or the like.

그리고, 도 8의 유전막(520)은 하나 이상의 산화막과 하나 이상의 산화질화막으로 구성되어 있으므로, 앞서 언급한 바와 같이 인가 전압이 커패시턴스에 미치는 영향을 줄일 수 있다. 즉, 인가 전압이 커패시턴스에 미치는 영향을 줄이기 위 한 유전막으로서 HfO2 단일막 보다 하나 이상의 HfO2막과 하나 이상의 HfOxNy막으로 구성된 다층막을 사용할 때 동일 내지 더 향상된 효과를 얻을 수 있다.In addition, since the dielectric film 520 of FIG. 8 includes at least one oxide film and at least one oxynitride film, as described above, the influence of the applied voltage on the capacitance can be reduced. That is, the applied voltage can be obtained the same or improved effect when using the multi-layer film consisting of one or more HfOxNy film and as a dielectric layer above reduce the effects of capacitance than HfO 2 single layer one or more of HfO 2 film.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상술한 바와 같이 본 발명에 따른 아날로그 커패시터 및 그 제조방법에 의하면, 인가 전압이 커패시턴스에 미치는 영향을 억제할 수 있고 낮은 누설 전류와 높은 항복 전압을 구현할 수 있는 아날로그 커패시터 및 그 제조방법을 제공할 수 있다.As described above, the analog capacitor and the manufacturing method thereof according to the present invention can provide an analog capacitor capable of suppressing the influence of applied voltage on the capacitance and realizing a low leakage current and high breakdown voltage, and a method of manufacturing the same. have.

Claims (44)

기판 상에 형성된 하부전극;A lower electrode formed on the substrate; Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막 및 상기 하부전극 방향으로 갈수록 질소의 농도가 산소의 농도보다 높은 하나 이상의 산화질화막으로 이루어지고, 상기 하부전극 상에 형성된 다층 유전막; 및At least one oxide film made of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and combinations thereof, and at least one nitrogen concentration higher than the oxygen concentration toward the lower electrode. A multilayer dielectric film made of an oxynitride film and formed on the lower electrode; And 상기 다층 유전막 상에 형성된 상부전극을 포함하는 아날로그 커패시터.And an upper electrode formed on the multilayer dielectric layer. 제1 항에 있어서, According to claim 1, 상기 산화막은 HfO2, Al2O3, ZrO2, La2O3 , BST, PZT, BTO, STO, Ti가 도핑된 TaO 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터.The oxide film is composed of a material selected from the group consisting of HfO 2 , Al 2 O 3 , ZrO 2 , La 2 O 3 , BST, PZT, BTO, STO, Ta doped Ti, and combinations thereof. 제1 항에 있어서, According to claim 1, 상기 산화질화막은 HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, Ti가 도핑된 TaOxNy 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터.The oxynitride film is an analog capacitor composed of a material selected from the group consisting of HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, Ti doped TaOxNy, and combinations thereof. 제1 항에 있어서, According to claim 1, 상기 다층 유전막은 상기 하부전극과의 계면에 상기 산화질화막이 형성되는 아날로그 커패시터.The multilayer dielectric film has an oxynitride film formed at the interface with the lower electrode. 삭제delete 제1 항에 있어서,According to claim 1, 상기 하부전극 및 상기 상부전극은 다결정 실리콘, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 것을 특징으로 하는 아날로그 커패시터.The lower electrode and the upper electrode are made of a material selected from the group consisting of polycrystalline silicon, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO 2 , IrO 2, and combinations thereof An analog capacitor, characterized in that. 기판 상에 형성된 TiN 하부전극;A TiN lower electrode formed on the substrate; 상기 TiN전극 상에 형성되고, TaOxNy/HfO2/Ta2O5, Ta2O5 /HfOxNy/Ta2O5, Ta2O5/HfO2/TaOxNy, Ta2O5/HfOxNy/TaOxNy, TaOxNy/HfO 2/TaOxNy, TaOxNy/HfOxNy/Ta2O5, HfOxNy/Ta2O5/HfO2, HfO2/TaOxNy/HfO2, HfO2 /Ta2O5/HfOxNy, HfO2/TaOxNy/HfOxNy, HfOxNy/Ta2O5/HfOxNy 및 HfOxNy/TaOxNy/HfO2로 이루어진 그룹에서 선택된 적층 구조를 가지는 다층 유전막; 및It is formed on the TiN electrode, TaOxNy / HfO 2 / Ta 2 O 5 , Ta 2 O 5 / HfOxNy / Ta 2 O 5 , Ta 2 O 5 / HfO 2 / TaOxNy, Ta 2 O 5 / HfOxNy / TaOxNy, TaOxNy / HfO 2 / TaOxNy, TaOxNy / HfOxNy / Ta 2 O 5 , HfOxNy / Ta 2 O 5 / HfO 2 , HfO 2 / TaOxNy / HfO 2 , HfO 2 / Ta 2 O 5 / HfOxNy, HfO 2 / TaOxNy / HfOxNy A multilayer dielectric film having a laminated structure selected from the group consisting of HfOxNy / Ta 2 O 5 / HfOxNy and HfOxNy / TaOxNy / HfO 2 ; And 상기 다층 유전막 상에 형성된 TiN 상부전극을 포함하는 아날로그 커패시터.An analog capacitor comprising a TiN upper electrode formed on the multilayer dielectric film. 제7 항에 있어서,The method of claim 7, wherein 상기 다층 유전막은 상기 TiN 하부전극과의 계면에 상기 TaOxNy막 또는 상기 HfOxNy막이 형성되는 것을 특징으로 하는 아날로그 커패시터.The multilayer dielectric film is an analog capacitor, characterized in that the TaOxNy film or the HfOxNy film is formed at the interface with the TiN lower electrode. 제8 항에 있어서, The method of claim 8, 상기 TiN 하부전극과의 계면에 형성된 상기 TaOxNy 또는 상기 HfOxNy은 상기 TiN 하부전극 방향으로 갈수록 질소의 농도가 산소의 농도보다 높은 아날로그 커패시터.The TaOxNy or the HfOxNy formed at the interface with the TiN lower electrode has a higher nitrogen concentration than an oxygen concentration toward the TiN lower electrode. 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the substrate; Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막 및 하나 이상의 산화질화막으로 이루어진 다층 유전막을 PEALD 또는 PECVD를 이용하여 상기 하부전극 상에 형성하는 단계; 및The lower portion of the multilayer dielectric film comprising at least one oxide film and at least one oxynitride film formed of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and a combination thereof may be formed using PEALD or PECVD. Forming on an electrode; And 상기 다층 유전막 상에 상부전극을 형성하는 단계를 포함하는 아날로그 커패시터의 제조방법.Forming an upper electrode on the multilayer dielectric film. 삭제delete 제10 항에 있어서, The method of claim 10, 상기 산화막은 O2 플라즈마를 이용하여 형성하는 아날로그 커패시터의 제조방법.The oxide film is formed using an O 2 plasma manufacturing method of an analog capacitor. 제12 항에 있어서, The method of claim 12, 상기 산화막은 HfO2, Al2O3, ZrO2, La2O3 , BST, PZT, BTO, STO, Ti가 도핑된 TaO 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터의 제조방법.The oxide film is a method of manufacturing an analog capacitor composed of a material selected from the group consisting of HfO 2 , Al 2 O 3 , ZrO 2 , La 2 O 3 , BST, PZT, BTO, STO, Ti doped TiO and combinations thereof. . 제10 항에 있어서, The method of claim 10, 상기 산화질화막은 NH3 플라즈마 및 O2 플라즈마를 교대로 이용하여 형성하는 아날로그 커패시터의 제조방법.The oxynitride film is a method of manufacturing an analog capacitor is formed by using an NH 3 plasma and O 2 plasma alternately. 제14 항에 있어서, The method of claim 14, 상기 산화질화막은 HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, Ti가 도핑된 TaOxNy 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터의 제조방법.The oxynitride layer is HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, TiOxNy doped with TiOxNy and a method of manufacturing an analog capacitor consisting of a combination thereof. 제10 항에 있어서,The method of claim 10, 상기 다층 유전막을 형성하는 단계는 상기 하부전극과의 계면에 상기 산화질화막을 형성하는 아날로그 커패시터의 제조방법.The forming of the multilayer dielectric film may include forming the oxynitride film at an interface with the lower electrode. 제16 항에 있어서,The method of claim 16, 상기 하부전극과의 계면에 형성된 상기 산화질화막은 상기 하부전극 방향으로 갈수록 질소의 농도가 산소의 농도보다 높은 아날로그 커패시터의 제조방법.The method of manufacturing an analog capacitor having a concentration of nitrogen higher than that of oxygen in the oxynitride film formed at the interface with the lower electrode toward the lower electrode. 제10 항에 있어서, The method of claim 10, 상기 하부전극 및 상기 상부전극은 다결정 실리콘, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터의 제조방법.The lower electrode and the upper electrode are made of a material selected from the group consisting of polycrystalline silicon, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO 2 , IrO 2, and combinations thereof Method of manufacturing an analog capacitor. 기판 상에 TiN 하부전극을 형성하는 단계;Forming a TiN lower electrode on the substrate; 상기 TiN 하부전극 상에, TaOxNy/HfO2/Ta2O5, Ta2O5/HfOxNy/Ta 2O5, Ta2O5/HfO2/TaOxNy, Ta2O5/HfOxNy/TaOxNy, TaOxNy/HfO 2/TaOxNy, TaOxNy/HfOxNy/Ta2O5, HfOxNy/Ta2O5/HfO2, HfO2/TaOxNy/HfO2, HfO2 /Ta2O5/HfOxNy, HfO2/TaOxNy/HfOxNy, HfOxNy/Ta2O5/HfOxNy 및 HfOxNy/TaOxNy/HfO2로 이루어진 그룹에서 선택된 적층 구조를 가지는 다층 유전막을 형성하는 단계; 및On the TiN lower electrode, TaOxNy / HfO 2 / Ta 2 O 5 , Ta 2 O 5 / HfOxNy / Ta 2 O 5 , Ta 2 O 5 / HfO 2 / TaOxNy, Ta 2 O 5 / HfOxNy / TaOxNy, TaOxNy / HfO 2 / TaOxNy, TaOxNy / HfOxNy / Ta 2 O 5 , HfOxNy / Ta 2 O 5 / HfO 2 , HfO 2 / TaOxNy / HfO 2 , HfO 2 / Ta 2 O 5 / HfOxNy, HfO 2 / TfOxNy, HfOxNy / Forming a multilayer dielectric film having a lamination structure selected from the group consisting of / Ta 2 O 5 / HfOxNy and HfOxNy / TaOxNy / HfO 2 ; And 상기 다층 유전막 상에 TiN 상부전극을 형성하는 단계를 포함하는 아날로그 커패시터의 제조방법.Forming a TiN upper electrode on the multilayer dielectric film. 제19 항에 있어서,The method of claim 19, 상기 다층 유전막을 형성하는 단계는 PEALD를 이용하는 형성하는 아날로그 커패시터의 제조방법.The forming of the multilayer dielectric film is a method of manufacturing an analog capacitor to form using PEALD. 제19 항에 있어서,The method of claim 19, 상기 다층 유전막을 형성하는 단계는 상기 TiN 하부전극과의 계면에 상기 TaOxNy막 또는 상기 HfOxNy막을 형성하는 아날로그 커패시터의 제조방법.The forming of the multilayer dielectric film may include forming the TaOxNy film or the HfOxNy film at an interface with the TiN lower electrode. 제21 항에 있어서,The method of claim 21, 상기 TiN 하부전극과의 계면에 형성된 상기 TaOxNy 또는 상기 HfOxNy는 상기 하부전극 방향으로 갈수록 질소의 농도가 산소의 농도보다 높은 아날로그 커패시터의 제조방법.The TaOxNy or the HfOxNy formed at the interface with the TiN lower electrode has a higher nitrogen concentration than the oxygen concentration toward the lower electrode. 기판 상에 형성된 하부전극;A lower electrode formed on the substrate; Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 산화막/산화질화막/산화막의 적층 구조로 이루어지고, 상기 하부전극 상에 형성된 다층 유전막; 및A multilayer dielectric film formed of a stacked structure of an oxide film / oxynitride film / oxide film composed of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and a combination thereof. ; And 상기 다층 유전막 상에 형성된 상부전극을 포함하는 아날로그 커패시터.And an upper electrode formed on the multilayer dielectric layer. 제23 항에 있어서, The method of claim 23, wherein 상기 산화막은 HfO2, Al2O3, ZrO2, La2O3 , BST, PZT, BTO, STO, Ti가 도핑된 TaO 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터.The oxide film is composed of a material selected from the group consisting of HfO 2 , Al 2 O 3 , ZrO 2 , La 2 O 3 , BST, PZT, BTO, STO, Ta doped Ti, and combinations thereof. 제23 항에 있어서, The method of claim 23, wherein 상기 산화질화막은 HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, Ti가 도핑된 TaOxNy 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터.The oxynitride film is an analog capacitor composed of a material selected from the group consisting of HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, Ti doped TaOxNy, and combinations thereof. 제23 항에 있어서, The method of claim 23, wherein 상기 다층 유전막은 HfO2/HfOxNy/HfO2의 적층 구조인 아날로그 커패시터.The multilayer dielectric film is an analog capacitor having a laminated structure of HfO 2 / HfOxNy / HfO 2 . 제23 항에 있어서, The method of claim 23, wherein 상기 산화질화막은 탄소를 포함하는 아날로그 커패시터.The oxynitride film includes an analog capacitor. 제23 항에 있어서, The method of claim 23, wherein 상기 산화질화막은 상기 산화막 보다 더 비정질 특성을 가지는 아날로그 커패시터.The oxynitride film has an amorphous characteristic more than the oxide film. 제23 항에 있어서, The method of claim 23, wherein 상기 하부전극 및 상기 상부전극은 다결정 실리콘, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터.The lower electrode and the upper electrode are made of a material selected from the group consisting of polycrystalline silicon, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO 2 , IrO 2, and combinations thereof Analog capacitor. 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the substrate; Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 산화막/산화질화막/산화막의 적층 구조로 이루어진 다층 유전막을 상기 하부전극 상에 형성하는 단계; 및Forming a multilayer dielectric film on the lower electrode formed of a stacked structure of an oxide film / oxynitride film / oxide film composed of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and a combination thereof step; And 상기 다층 유전막 상에 상부전극을 형성하는 단계를 포함하는 아날로그 커패시터의 제조방법.Forming an upper electrode on the multilayer dielectric film. 제30 항에 있어서, The method of claim 30, 상기 다층 유전막을 형성하는 단계는 PEALD 또는 PECVD를 이용하여 형성하는 아날로그 커패시터의 제조방법.Forming the multilayer dielectric film is a method of manufacturing an analog capacitor formed using PEALD or PECVD. 제30 항에 있어서, The method of claim 30, 상기 산화막은 O2 플라즈마를 이용하여 형성하는 아날로그 커패시터의 제조방법.The oxide film is formed using an O 2 plasma manufacturing method of an analog capacitor. 제32 항에 있어서, 33. The method of claim 32, 상기 산화막은 HfO2, Al2O3, ZrO2, La2O3 , BST, PZT, BTO, STO, Ti가 도핑된 TaO 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터의 제조방법.The oxide film is a method of manufacturing an analog capacitor composed of a material selected from the group consisting of HfO 2 , Al 2 O 3 , ZrO 2 , La 2 O 3 , BST, PZT, BTO, STO, Ti doped TiO and combinations thereof. . 제30 항에 있어서, The method of claim 30, 상기 산화질화막은 NH3 플라즈마 및 O2 가스를 교대로 이용하여 형성하는 아날로그 커패시터의 제조방법.The oxynitride film is a method of manufacturing an analog capacitor is formed by using an NH 3 plasma and O 2 gas alternately. 제34 항에 있어서, The method of claim 34, wherein 상기 산화질화막은 HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, Ti가 도핑된 TaOxNy 및 이들의 조합으로 이루어진 그룹에서 선택 된 물질로 구성되는 아날로그 커패시터의 제조방법.The oxynitride film is HfOxNy, AlOxNy, ZrOxNy, LaOxNy, BSTOxNy, PZTOxNy, BTOxNy, STOxNy, TiOxNy doped TiOxNy and a method of manufacturing an analog capacitor consisting of a combination thereof. 제30 항에 있어서, The method of claim 30, 상기 다층 유전막은 HfO2/HfOxNy/HfO2의 적층 구조인 아날로그 커패시터의 제조방법.The multilayer dielectric film is a method of manufacturing an analog capacitor having a laminated structure of HfO 2 / HfOxNy / HfO 2 . 제36 항에 있어서, The method of claim 36, wherein 상기 HfO2는 O2 플라즈마를 이용한 PEALD에 의해 형성되는 아날로그 커패시터의 제조방법.The HfO 2 is a method of manufacturing an analog capacitor formed by PEALD using O 2 plasma. 제36 항에 있어서, 상기 HfOxNy는 NH3 플라즈마 및 O2 가스를 교대로 이용한 PEALD에 의해 형성되는 아날로그 커패시터의 제조방법.37. The method of claim 36, wherein the HfOxNy is formed by PEALD using alternating NH 3 plasma and O 2 gas. 제30 항에 있어서, The method of claim 30, 상기 하부전극 및 상기 상부전극은 다결정 실리콘, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO2, IrO2 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성되는 아날로그 커패시터의 제조방법.The lower electrode and the upper electrode are made of a material selected from the group consisting of polycrystalline silicon, TiN, TaN, Ti, Ta, W, WN, Al, Cu, Ru, Pt, Ir, RuO 2 , IrO 2, and combinations thereof Method of manufacturing an analog capacitor. 기판 상에 형성된 하부전극,A lower electrode formed on the substrate, 상기 하부전극 상에 형성된 Hf산화막, 및An Hf oxide film formed on the lower electrode, and 상기 Hf산화막 상에 형성된 Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화질화막을 포함하는 다층 유전막, 및A multilayer dielectric film comprising one or more oxynitride films formed of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and combinations thereof formed on the Hf oxide film, and 상기 다층 유전막 상에 형성된 상부전극을 포함하는 아날로그 커패시터.And an upper electrode formed on the multilayer dielectric layer. 기판 상에 형성된 하부전극,A lower electrode formed on the substrate, 상기 하부전극 상에 형성된 Hf산화질화막,Hf oxynitride film formed on the lower electrode, 상기 Hf산화질화막 상에 형성된 Hf, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막을 포함하는 다층 유전막, 및A multilayer dielectric film comprising at least one oxide film formed of a material selected from the group consisting of Hf, Zr, La, Ba, Sr, Ti, Pb, Bi, and combinations thereof formed on the Hf oxynitride film, and 상기 다층 유전막 상에 형성된 상부전극을 포함하는 아날로그 커패시터.And an upper electrode formed on the multilayer dielectric layer. 기판 상에 형성된 하부전극,A lower electrode formed on the substrate, 상기 하부전극 상에 형성된 Al산화막, 및An Al oxide film formed on the lower electrode, and 상기 Al산화막 상에 형성된 Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화질화막을 포함하는 다층 유전막, 및A multilayer dielectric film comprising one or more oxynitride films formed of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and combinations thereof formed on the Al oxide film; 상기 다층 유전막 상에 형성된 상부전극을 포함하는 아날로그 커패시터.And an upper electrode formed on the multilayer dielectric layer. 기판 상에 형성된 하부전극,A lower electrode formed on the substrate, 상기 하부전극 상에 형성된 Al산화질화막, 및Al oxynitride film formed on the lower electrode, and 상기 Al산화질화막 상에 형성된 Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막을 포함하는 다층 유전막, 및A multilayer dielectric film comprising at least one oxide film formed of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and combinations thereof formed on the Al oxynitride film, and 상기 다층 유전막 상에 형성된 상부전극을 포함하는 아날로그 커패시터.And an upper electrode formed on the multilayer dielectric layer. 기판 상에 형성된 하부전극;A lower electrode formed on the substrate; Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi 및 이들의 조합으로 이루어진 그룹에서 선택된 물질로 구성된 하나 이상의 산화막 및 하나 이상의 비정질 산화질화막으로 이루어지고, 상기 하부전극 상에 형성된 다층 유전막; 및A multi-layer dielectric film formed on the lower electrode, comprising at least one oxide film and at least one amorphous oxynitride film made of a material selected from the group consisting of Hf, Al, Zr, La, Ba, Sr, Ti, Pb, Bi, and a combination thereof ; And 상기 다층 유전막 상에 형성된 상부전극을 포함하는 아날로그 커패시터.And an upper electrode formed on the multilayer dielectric layer.
KR1020050010090A 2004-07-28 2005-02-03 Analog capacitor and method for manufacturing the same KR100642752B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/187,489 US7679124B2 (en) 2004-07-28 2005-07-22 Analog capacitor and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040059357 2004-07-28
KR20040059357 2004-07-28

Publications (2)

Publication Number Publication Date
KR20060041661A KR20060041661A (en) 2006-05-12
KR100642752B1 true KR100642752B1 (en) 2006-11-10

Family

ID=37148136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050010090A KR100642752B1 (en) 2004-07-28 2005-02-03 Analog capacitor and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100642752B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855431B2 (en) 2007-04-26 2010-12-21 Samsung Electronics Co., Ltd. Capacitor unit and method of forming the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6935667B2 (en) * 2016-10-07 2021-09-15 東京エレクトロン株式会社 Film formation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855431B2 (en) 2007-04-26 2010-12-21 Samsung Electronics Co., Ltd. Capacitor unit and method of forming the same

Also Published As

Publication number Publication date
KR20060041661A (en) 2006-05-12

Similar Documents

Publication Publication Date Title
US7679124B2 (en) Analog capacitor and method of manufacturing the same
US7253075B2 (en) Semiconductor device and method for manufacturing the same
US7297591B2 (en) Method for manufacturing capacitor of semiconductor device
US8542523B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8574983B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8741712B2 (en) Leakage reduction in DRAM MIM capacitors
US8288810B2 (en) Semiconductor device and manufacturing method thereof
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
US8569818B2 (en) Blocking layers for leakage current reduction in DRAM devices
JP2012134511A (en) Capacitor of semiconductor element having zirconium oxide film and method for fabricating the same
JP5418951B2 (en) Capacitor and method of forming a capacitor
US8815677B2 (en) Method of processing MIM capacitors to reduce leakage current
JP2005064522A (en) Capacitor of semiconductor device, and memory device equipped therewith
KR100568516B1 (en) Method of fabricating an analog capacitor using a post-treatment technique
JP4543378B2 (en) Manufacturing method of semiconductor device
US20130071986A1 (en) Partial etch of dram electrode
KR100642752B1 (en) Analog capacitor and method for manufacturing the same
US8853049B2 (en) Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices
JPH0513706A (en) Semiconductor device
CN116490059A (en) Semiconductor structure and preparation method thereof
US20090168297A1 (en) Semiconductor device and method for manufacturing the same
KR20050076982A (en) Fabrication method of a capacitor having a high dielectric layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 14