KR100641545B1 - Protect circuit for electrostatic discharge using ggnmos transistor - Google Patents

Protect circuit for electrostatic discharge using ggnmos transistor Download PDF

Info

Publication number
KR100641545B1
KR100641545B1 KR1020050132095A KR20050132095A KR100641545B1 KR 100641545 B1 KR100641545 B1 KR 100641545B1 KR 1020050132095 A KR1020050132095 A KR 1020050132095A KR 20050132095 A KR20050132095 A KR 20050132095A KR 100641545 B1 KR100641545 B1 KR 100641545B1
Authority
KR
South Korea
Prior art keywords
nmos transistor
gate
electrostatic discharge
ggnmos
terminal
Prior art date
Application number
KR1020050132095A
Other languages
Korean (ko)
Inventor
조장운
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132095A priority Critical patent/KR100641545B1/en
Application granted granted Critical
Publication of KR100641545B1 publication Critical patent/KR100641545B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

A protect circuit for electrostatic discharge using GGNMOS transistor is provided to improve processing capacity of the electrostatic discharge by whole GGNMOS transistors. A GGNMOS(Gate Grounded NMOS) includes a pad(210) and a plurality of GGNMOS transistors(220). The plurality of GGNMOS transistors are arranged parallel between ground terminals. An inner circuit for protecting from electrostatic discharge is connected to the exterior through a protect circuit for electrostatic discharge. A gate terminal(G) of the GGNMOS transistor is connected to a well region. A drain terminal(D) of the GGNMOS transistor is connected to the pad commonly. And a source terminal(S) of the GGNMOS transistor is connected to the ground terminal commonly. The GGNMOS transistors are arranged as multi-stage shape. The source terminal of the GGNMOS transistors is connected to the well region of the nearest GGNMOS transistors.

Description

게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로{Protect circuit for electrostatic discharge using GGNMOS transistor}Protection circuit for electrostatic discharge using GGNMOS transistor

도 1은 일반적인 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로도이다.1 is a diagram of an electrostatic discharge protection circuit using a general gate ground NMOS transistor.

도 2는 본 발명에 따른 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로도이다.2 is a diagram of an electrostatic discharge protection circuit using the gate ground NMOS transistor according to the present invention.

본 발명은 정전기방전 보호회로에 관한 것으로서, 특히 게이트접지 엔모스(GGNMOS; Gate Grounded NMOS) 트랜지스터를 이용한 정전기방전 보호회로에 관한 것이다.The present invention relates to an electrostatic discharge protection circuit, and more particularly, to an electrostatic discharge protection circuit using a gate grounded NMOS (GGNMOS) transistor.

일반적으로 집적회로(IC; Integrated Circuit)가 정상적으로 동작하는 동안에, 정전기방전(ESD; ElectroStatic Discharge) 보호회로를 입력단, 출력단 또는 본드패드에 직접 연결하거나, 또는 정전기방전에 취약한 소자들 내에 위치시켜서 정전기방전 스트레스에 의해 소자가 데미지(damage)를 입는 것을 방지할 필요가 있다. 이와 같은 정전기방전 보호회로는 여러 가지 트랜지스터들로 이루어지는데, 최 근 게이트접지 엔모스(GGNMOS; Gate Grounded NMOS) 트랜지스터를 이용한 정전기방전 보호회로가 주로 사용되고 있다.In general, during an integrated circuit (IC) operation, an electrostatic discharge (ESD) protection circuit is directly connected to an input terminal, an output terminal, or a bond pad, or placed in devices vulnerable to electrostatic discharge. It is necessary to prevent the device from being damaged by stress. Such an electrostatic discharge protection circuit is composed of various transistors. Recently, an electrostatic discharge protection circuit using a gate grounded NMOS (GGNMOS) transistor is mainly used.

도 1은 일반적인 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로도이다.1 is a diagram of an electrostatic discharge protection circuit using a general gate ground NMOS transistor.

도 1을 참조하면, 일반적인 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로는, 패드(110)와 접지단자 사이에 상호 병렬로 배치되는 복수개의 게이트접지 엔모스 트랜지스터(120)들을 포함한다. 게이트접지 엔모스 트랜지스터(120)의 게이트단자(G)는 웰영역에 연결되고, 드레인단자(D)는 패드(110)에 공통으로 연결되며, 그리고 소스단자(S)는 접지단자에 공통으로 연결된다. 비록 도면에 나타내지는 않았지만, 정전기방전 전류로부터 보호하고자 하는 내부회로는 이 정전기방전 보호회로를 통해 외부와 연결된다.Referring to FIG. 1, an electrostatic discharge protection circuit using a general gate ground NMOS transistor includes a plurality of gate ground NMOS transistors 120 disposed in parallel between the pad 110 and the ground terminal. The gate terminal G of the gate ground NMOS transistor 120 is connected to the well region, the drain terminal D is connected to the pad 110 in common, and the source terminal S is connected to the ground terminal in common. do. Although not shown in the drawings, the internal circuit to be protected from the electrostatic discharge current is connected to the outside through the electrostatic discharge protection circuit.

이와 같이 게이트접지 엔모스 트랜지스터(120)를 이용하여 정전기방전 보호회로를 형성하는 경우, 게이트접지 엔모스 트랜지스터(120) 단(stage)은 통상적으로 8개 내지 10개로 구성된다. 그런데 설계상의 레이아웃이나 또는 그 밖의 다른 변수로 인하여 모든 게이트접지 엔모스 트랜지스터(120)들이 동작하지 못하게 되면, 정전기방전 처리능력이 저하된다는 문제가 있다.As such, when the electrostatic discharge protection circuit is formed by using the gate ground NMOS transistor 120, the stage of the gate ground NMOS transistor 120 is generally composed of 8 to 10 units. However, when all the gate ground NMOS transistors 120 do not operate due to the layout of the design or other variables, there is a problem that the electrostatic discharge treatment capacity is lowered.

본 발명이 이루고자 하는 기술적 과제는, 모든 게이트접지 엔모스 트랜지스터가 동작하여 정전기방전 처리능력이 증대되도록 하는 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide an electrostatic discharge protection circuit using a gate grounded NMOS transistor in which all gate ground NMOS transistors operate to increase electrostatic discharge processing capability.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로는, 패드와, 상기 패드와 접지단자사이에 병렬로 배치되는 복수개의 게이트접지 엔모스 트랜지스터들을 구비하되, 상기 게이트접지 엔모스 트랜지스터의 앞단의 소스단자는 인접하여 뒷단에 배치되는 게이트접지 엔모스 트랜지스터의 웰영역과 연결되도록 배치하는 것을 특징으로 한다.In order to achieve the above technical problem, an electrostatic discharge protection circuit using a gate ground NMOS transistor according to the present invention includes a pad and a plurality of gate ground NMOS transistors disposed in parallel between the pad and the ground terminal. The source terminal of the front end of the gate ground NMOS transistor may be disposed to be connected to the well region of the gate ground NMOS transistor adjacent to the rear end.

상기 게이트접지 엔모스 트랜지스터의 가장 뒷단에 배치되는 게이트접지 엔모스 트랜지스터의 소스단자는 가장 앞단에 배치되는 게이트접지 엔모스 트랜지스터의 웰영역과 연결되는 것이 바람직하다.The source terminal of the gate ground NMOS transistor disposed at the rear end of the gate ground NMOS transistor may be connected to the well region of the gate ground NMOS transistor disposed at the front end thereof.

상기 게이트접지 엔모스 트랜지스터의 드레인단자는 상기 패드에 공통으로 연결되고, 소스단자는 접지단자에 공통으로 연결되며, 그리고 게이트단자는 웰영역에 연결되는 것이 바람직하다.The drain terminal of the gate ground NMOS transistor is commonly connected to the pad, the source terminal is commonly connected to the ground terminal, and the gate terminal is preferably connected to the well region.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 2는 본 발명에 따른 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로도이다.2 is a diagram of an electrostatic discharge protection circuit using the gate ground NMOS transistor according to the present invention.

도 2를 참조하면, 본 발명에 따른 게이트접지 엔모스 트랜지스터는, 패드(210)와 접지단자 사이에 상호 병렬로 배치되는 복수개의 게이트접지 엔모스 트랜 지스터(220)들을 포함한다. 비록 도면에 나타내지는 않았지만, 정전기방전 전류로부터 보호하고자 하는 내부회로(미도시)는 이 정전기방전 보호회로를 통해 외부와 연결된다. 게이트접지 엔모스 트랜지스터(220)의 게이트단자(G)는 웰영역에 연결되고, 드레인단자(D)는 패드(210)에 공통으로 연결되며, 그리고 소스단자(S)는 접지단자에 공통으로 연결된다.Referring to FIG. 2, the gate ground NMOS transistor according to the present invention includes a plurality of gate ground NMOS transistors 220 disposed in parallel to each other between the pad 210 and the ground terminal. Although not shown in the drawings, an internal circuit (not shown) to be protected from the electrostatic discharge current is connected to the outside through the electrostatic discharge protection circuit. The gate terminal G of the gate ground NMOS transistor 220 is connected to the well region, the drain terminal D is connected to the pad 210 in common, and the source terminal S is connected to the ground terminal in common. do.

게이트접지 엔모스 트랜지스터(220)는 복수개, 예컨대 대략 8개 내지 10개가 다단 형태로 배치되는데, 가장 앞단의 게이트접지 엔모스 트랜지스터(220)의 소스단자(S)는 인접한 뒷단의 게이트접지 엔모스 트랜지스터(220)의 웰영역에 연결된다. 마찬가지로 뒷단의 게이트접지 엔모스 트랜지스터(220)의 소스단자(S)는 그 다음 뒷단의 게이트접지 엔모스 트랜지스터(220)의 웰영역에 연결된다. 이와 같은 구조는 반복적으로 이루어지어, 마지막 단 직전에 배치된 게이트접지 엔모스 트랜지스터(220)의 소스단자(S)도 마지막 단에 배치되는 게이트접지 엔모스 트랜지스터(220)의 웰영역과 연결된다. 그리고 마지막 단에 배치되는 게이트접지 엔모스 트랜지스터(220)의 소스단자(S)는 가장 앞단의 게이트접지 엔모스 트랜지스터(220)의 웰영역에 연결된다.A plurality of gate ground NMOS transistors 220, for example, about 8 to 10 are arranged in a multi-stage configuration, and the source terminal S of the frontmost gate ground NMOS transistor 220 is adjacent to the gate ground NMOS transistor of the adjacent stage. Is connected to the well region of 220. Likewise, the source terminal S of the rear gate ground NMOS transistor 220 is connected to the well region of the gate ground NMOS transistor 220 of the rear stage. This structure is repeated, and the source terminal S of the gate ground NMOS transistor 220 disposed immediately before the last stage is also connected to the well region of the gate ground NMOS transistor 220 disposed at the last stage. The source terminal S of the gate ground NMOS transistor 220 disposed at the last stage is connected to the well region of the gate ground NMOS transistor 220 at the foremost stage.

이와 같이 앞단의 게이트접지 엔모스 트랜지스터(220)의 소스단자(S)가 뒷단의 게이트접지 엔모스 트랜지스터(220)의 웰영역에 연결됨으로써, 8개 내지 10개의 게이트접지 엔모스 트랜지스터(220)들 중에서 어느 하나가 동작하게 되면, 동작하는 게이트접지 엔모스 트랜지스터(220)의 소스단자와 접지단자 사이의 금속배선라인 저항에 의한 전압강하(voltage drop)에 의해 전위차가 발생하게 된다. 이 전위 차는 뒷단의 게이트접지 엔모스 트랜지스터(220) 웰영역으로 전달되어 웰영역의 포텐셜을 증가시키고, 결과적으로 뒷단의 게이트접지 엔모스 트랜지스터(220)가 동작하게 된다. 이와 같은 메카니즘은 그 다음단의 게이트접지 엔모스 트랜지스터(220)가 동작되도록 연속적으로 이루어져서, 최종적으로는 모든 게이트접지 엔모스 트랜지스터(220)가 동작되도록 한다.As such, the source terminal S of the front gate ground NMOS transistor 220 is connected to the well region of the gate ground NMOS transistor 220 of the rear stage, thereby providing 8 to 10 gate ground NMOS transistors 220. When any one of the signals is operated, a potential difference is generated due to a voltage drop caused by a metal wiring line resistance between the source terminal and the ground terminal of the gate ground NMOS transistor 220 in operation. This potential difference is transferred to the well region of the gate ground NMOS transistor 220 at the rear end, thereby increasing the potential of the well region, and as a result, the gate ground NMOS transistor 220 at the rear stage is operated. This mechanism is continuously made so that the next stage of the ground-ground NMOS transistor 220 is operated, and finally all gate-ground NMOS transistors 220 are operated.

지금까지 설명한 바와 같이, 본 발명에 따른 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로에 의하면, 앞단 게이트접지 엔모스 트랜지스터의 소스단자를 인접한 뒷단 게이트접지 엔모스 트랜지스터의 웰영역에 연결시킴으로써, 어느 하나의 게이트접지 엔모스 트랜지스터가 동작하게 되면, 인접한 게이트접지 엔모스 트랜지스터가 동작되어 결과적으로 모든 게이트접지 엔모스 트랜지스터가 동작되도록 함으로써 동작능률이 향상된 정전기방전 보호회로를 제공할 수 있다는 이점이 제공된다.As described so far, according to the electrostatic discharge protection circuit using the gate ground NMOS transistor according to the present invention, the source terminal of the front gate ground NMOS transistor is connected to the well region of the adjacent rear gate ground NMOS transistor. When the gate-ground NMOS transistor is operated, the adjacent gate-ground NMOS transistor is operated, and as a result, all the gate-ground NMOS transistors are operated, thereby providing an advantage of providing an electrostatic discharge protection circuit with improved operation efficiency.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (3)

패드와, 상기 패드와 접지단자사이에 병렬로 배치되는 복수개의 게이트접지 엔모스 트랜지스터들을 구비하되, 상기 게이트접지 엔모스 트랜지스터의 앞단의 소스단자는 인접하여 뒷단에 배치되는 게이트접지 엔모스 트랜지스터의 웰영역과 연결되도록 배치하는 것을 특징으로 하는 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로.A pad and a plurality of gate ground NMOS transistors disposed in parallel between the pad and the ground terminal, wherein a source terminal of the front end of the gate ground NMOS transistor is adjacent to a rear end of the gate ground NMOS transistor. Electrostatic discharge protection circuit using a gate ground NMOS transistor, characterized in that arranged to be connected to the region. 제1항에 있어서,The method of claim 1, 상기 게이트접지 엔모스 트랜지스터의 가장 뒷단에 배치되는 게이트접지 엔모스 트랜지스터의 소스단자는 가장 앞단에 배치되는 게이트접지 엔모스 트랜지스터의 웰영역과 연결되는 것을 특징으로 하는 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로.The source terminal of the gate ground NMOS transistor disposed at the rearmost end of the gate ground NMOS transistor is connected to the well region of the gate ground NMOS transistor disposed at the front end of the gate ground NMOS transistor. Protection circuit. 제1항에 있어서,The method of claim 1, 상기 게이트접지 엔모스 트랜지스터의 드레인단자는 상기 패드에 공통으로 연결되고, 소스단자는 접지단자에 공통으로 연결되며, 그리고 게이트단자는 웰영역에 연결되는 것을 특징으로 하는 게이트접지 엔모스 트랜지스터를 이용한 정전기방전 보호회로.The drain terminal of the gate ground NMOS transistor is connected to the pad in common, the source terminal is connected to the ground terminal in common, and the gate terminal is connected to the well region. Discharge protection circuit.
KR1020050132095A 2005-12-28 2005-12-28 Protect circuit for electrostatic discharge using ggnmos transistor KR100641545B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132095A KR100641545B1 (en) 2005-12-28 2005-12-28 Protect circuit for electrostatic discharge using ggnmos transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132095A KR100641545B1 (en) 2005-12-28 2005-12-28 Protect circuit for electrostatic discharge using ggnmos transistor

Publications (1)

Publication Number Publication Date
KR100641545B1 true KR100641545B1 (en) 2006-11-01

Family

ID=37621399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132095A KR100641545B1 (en) 2005-12-28 2005-12-28 Protect circuit for electrostatic discharge using ggnmos transistor

Country Status (1)

Country Link
KR (1) KR100641545B1 (en)

Similar Documents

Publication Publication Date Title
JP5232444B2 (en) Semiconductor integrated circuit
JP3773506B2 (en) Semiconductor integrated circuit device
US7430099B2 (en) Electrostatic discharge protection circuit protecting thin gate insulation layers in a semiconductor device
US20050286186A1 (en) Separated power esd protection circuit and integrated circuit thereof
US7808046B2 (en) Electrostatic protection device for semiconductor circuit
US8050003B2 (en) Electrostatic discharge protection circuit having a reduced size and lower operating voltage
US9545041B2 (en) I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device
US7116606B2 (en) Method and circuit of plasma damage protection
JP2008147338A (en) Semiconductor integrated circuit device
TW200605348A (en) Electrostatic protection circuit
JP2017011069A (en) Semiconductor device
US7280330B2 (en) ESD protection for RF power amplifier circuits
US20060198069A1 (en) Power ESD clamp protection circuit
KR100790445B1 (en) ElectroStatic Discharge Protection Circuit
US7545616B2 (en) Circuit for discharging static electricity
KR100641545B1 (en) Protect circuit for electrostatic discharge using ggnmos transistor
KR100705259B1 (en) Protect circuit for electrostatic discharge using ggnmos transistor
US20080310059A1 (en) Esd protection design method and related circuit thereof
US20070247771A1 (en) Analog Input/Output Circuit with ESD Protection
JP2008103945A (en) Semiconductor device
JP5548284B2 (en) Semiconductor integrated circuit
KR20060050113A (en) Output circuit
US9524961B2 (en) Semiconductor device
KR100652314B1 (en) Esd protection circuit
JPH10214905A (en) Signal input circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee