KR100639010B1 - Light emission display and the manufacturing method thereof - Google Patents
Light emission display and the manufacturing method thereof Download PDFInfo
- Publication number
- KR100639010B1 KR100639010B1 KR1020050039531A KR20050039531A KR100639010B1 KR 100639010 B1 KR100639010 B1 KR 100639010B1 KR 1020050039531 A KR1020050039531 A KR 1020050039531A KR 20050039531 A KR20050039531 A KR 20050039531A KR 100639010 B1 KR100639010 B1 KR 100639010B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- thin film
- emitting device
- film transistor
- planarization
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2101/00—Properties of the organic materials covered by group H10K85/00
- H10K2101/10—Triplet emission
Abstract
Description
도 1a는 아크릴 평탄화막 두께에 따른 아웃가스 배출양을 나타내는 그래프이다. Figure 1a is a graph showing the amount of outgas discharge according to the acrylic planarization film thickness.
도 1b는 시간에 따른 아웃 가스 배출양을 나타내는 그래프이다. 1B is a graph showing the amount of outgas discharged over time.
도 2는 본 발명의 일실시예에 따른 발광표시장치의 회로도이고다.2 is a circuit diagram of a light emitting display device according to an embodiment of the present invention.
도 3은 세 개의 부화소를 각각 포함하는 두개의 화소가 도시되어 있는 도 1의 부분 확대 회로도이다. 3 is a partially enlarged circuit diagram of FIG. 1 in which two pixels each including three subpixels are shown.
도 4는 도 3에 개시된 적색 부화소에 따른 부분 측단면도이다.4 is a partial side cross-sectional view according to the red subpixel disclosed in FIG. 3.
도 5는 도 3에 개시된 청색 부화소에 따른 부분 측단면도이다.5 is a partial side cross-sectional view taken along the blue subpixel illustrated in FIG. 3.
도 6은 도 3에 개시된 녹색 부화소에 따른 부분 측단면도이다.FIG. 6 is a partial side cross-sectional view taken along the green subpixel illustrated in FIG. 3.
♣ 주요 구성에 대한 도면 부호 ♣♣ Reference numerals for main components ♣
300, 400, 500 : 기판 310, 410, 510 : 버퍼층300, 400, 500:
320, 420, 520 : 반도체층 330, 430, 530 : 게이트 절연막320, 420, 520:
340, 440, 540 : 박막트랜지스터 350, 450, 550 : 패시베이션막340, 440, 540:
560 : 평탄화막 370, 470, 580 : 발광소자560:
본 발명은 발광표시장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 픽셀이 수축되는 현상(pixel shrinkage)을 줄일 수 있는 발광표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE
최근에는 음극선관과 비교하여 무게가 가볍고 부피가 작은 각종 평판 표시장치들이 개발되고 있으며, 특히, 발광효율, 휘도 및 시야각이 뛰어나고 응답속도가 빠른 발광표시장치가 주목받고 있다. 발광표시장치는 기판 측으로 발광표시소자에서 발광된 빛을 내보내는 배면발광구조와, 발광표시소자의 캐소드전극 측으로 내보내는 전면발광구조를 갖는다. Recently, various flat panel display devices having a lighter weight and a smaller volume than a cathode ray tube have been developed. In particular, a light emitting display device having excellent luminous efficiency, brightness, viewing angle, and fast response speed has been attracting attention. The light emitting display device has a back light emitting structure which emits light emitted from the light emitting display element toward the substrate side, and a front light emitting structure which emits light emitted to the cathode electrode side of the light emitting display element.
일반적으로, 발광표시장치의 고해상도를 구현하기 위해서는, 전면발광구조를 채택하는 것이 바람직하다. 전면발광구조는 기판 상에 형성된 박막트랜지스터와, 박막트랜지스터 상에 형성된 평탄화막과, 평탄화막에 형성된 컨택홀을 통해 박막트랜지스터와 전기적으로 연결되는 발광표시소자를 포함한다. 전면발광구조에 사용되는 평탄화막은, 통상, 아크릴 평탄화막을 이용하는데, 아크릴을 이용하여 평탄화막을 형성하는 경우, 아크릴 평탄화막의 두께 및 시간의 경과에 따라 아크릴 자체에서 가스, 예를 들면, 벤즈알데히드(Benzaldehyde), 톨루엔(toluene), 크실렌 (xylene), 벤조퀴논(benzoquinone) 등의 아웃 가스가 배출된다. 이러한 아웃가스의 배출량은 이하 그래프를 이용하여 설명한다. In general, to implement a high resolution of the light emitting display device, it is preferable to adopt a front light emitting structure. The top light emitting structure includes a thin film transistor formed on the substrate, a planarization film formed on the thin film transistor, and a light emitting display device electrically connected to the thin film transistor through a contact hole formed in the planarization film. The planarization film used for the front light emitting structure usually uses an acrylic planarization film. When the planarization film is formed using acrylic, a gas, such as benzaldehyde, may be formed in the acrylic itself according to the thickness and time of the acrylic planarization film. Outgases such as toluene, xylene, and benzoquinone are emitted. The emissions of these outgass are explained using the graph below.
도 1a는 아크릴 평탄화막 두께에 따른 아웃가스 배출양을 나타내는 그래프이고, 도 1b는 시간에 따른 아웃 가스 배출양을 나타내는 그래프이다. 도 1a를 참조하면, 가로축은 아크릴 평탄화막의 두께(1.1㎛ ~ 1.8㎛)를, 세로축은 아크릴 평탄화막에서 배출되는 아웃가스 배출량을 나타낸다. 이 도면에서는 아웃가스 배출량에 따른 배출레벨로 표시하였다. 그래프에 나타난 바에 따르면, 평탄화의 두께가 1.1㎛일 때는 아웃 가스가 배출되지 않는 제로레벨이며, 1.3㎛일 때 아웃가스 배출 레벨은 1이고, 1.6㎛일 때 아웃가스 배출 레벨은 3이다. 또한, 도 1b를 참조하면, 가로축은 시간을 세로축은 아웃가스 배출 레벨을 나타낸다. 그래프에 나타난 바에 따르면, 시간이 경과함에 따라 아웃가스가 많이 배출되는 것을 알 수 있다.Figure 1a is a graph showing the amount of outgas discharge according to the thickness of the acrylic planarization film, Figure 1b is a graph showing the amount of outgas discharge with time. Referring to FIG. 1A, the horizontal axis represents the thickness of the acrylic planarization film (1.1 μm to 1.8 μm), and the vertical axis represents the outgas discharged from the acrylic planarization film. In this figure, the emission level according to the outgas emissions is indicated. As shown in the graph, when the thickness of the planarization is 1.1 mu m, the out gas is not discharged, and when the thickness is 1.3 mu m, the out gas discharge level is 1, and when the thickness is 1.6 mu m, the out gas discharge level is 3. 1B, the horizontal axis represents time and the vertical axis represents outgas discharge level. As shown in the graph, it can be seen that a large amount of outgas is emitted over time.
결과적으로, 평탄화막 두께가 두꺼울수록, 또, 시간이 경과할 수록 아웃가스를 배출하는 양이 상대적으로 많다는 것을 알 수 있다. 아웃 가스배출이 많아지는 경우, 소정 시간 경과 후에 각 화소의 크기가 줄어드는 픽셀 축소현상, 일명, 픽셀 쉬링크지(pixel shrinkage)가 발현된다는 단점이 있다. 이러한 단점을 해결하기 위해, 평탄화막의 두께를 줄이는 것이 고안되고 있다. As a result, it can be seen that the thicker the planarization film thickness and the more time elapses, the larger the amount of outgas discharged. When the outgassing increases, there is a disadvantage in that a pixel shrinkage phenomenon, namely, pixel shrinkage, in which the size of each pixel is reduced after a predetermined time elapses, is expressed. In order to solve this disadvantage, it is devised to reduce the thickness of the planarization film.
그러나, 아크릴 평탄화막 두께를 소정 두께 이하(예를 들면, 1㎛ 이하)로 형성하는 경우에는, 평탄도가 떨어져서 발광표시장치 자체의 불량을 야기할 수 있다는 문제점을 갖고 있다. 더욱이, 발광소자의 발광 능력이 각 색상별로 상이하며, 특히, 녹색의 경우 발광효율이 적색 및 청색에 비해 상대적으로 좋기 때문에, 다른 색상(적색 및 청색)의 발광소자에 비해 더 많은 뮤라를 야기할 수 있다는 문제점을 갖고 있다.However, when the acrylic planarization film thickness is formed to be less than or equal to a predetermined thickness (for example, 1 μm or less), there is a problem that the flatness is poor, which may cause a defect of the light emitting display device itself. Furthermore, the luminous ability of the luminous means is different for each color, and in particular, in the case of green, since the luminous efficiency is relatively good compared to red and blue, it will cause more mura than the luminous elements of other colors (red and blue). Has the problem that it can.
따라서, 본 발명은 전술한 종래의 문제점들을 해결하기 위해 고안된 발명으로, 박막트랜지스터의 상부에 형성되는 아크릴 평탄화막 두께를 줄여, 픽셀 수축현상을 줄일 수 있는 발광표시장치 및 그 제조방법에 관한 것이다. Accordingly, the present invention has been made to solve the above-mentioned problems, and relates to a light emitting display device and a method of manufacturing the same, which can reduce pixel shrinkage by reducing the thickness of the acrylic planarization film formed on the thin film transistor.
또한, 본 발명의 다른 목적은, 발광소자의 색상별로 상이한 화소회로를 구성하여, 발광효율을 향상시킬 수 있는 발광표시장치 및 그 제조방법에 관한 것이다. Further, another object of the present invention is to provide a light emitting display device and a method of manufacturing the same, which can improve light emission efficiency by configuring different pixel circuits for each color of light emitting devices.
상술한 목적을 달성하기 위하여, 본 발명의 일측면에 따르면, 본 발광표시장치는 서로 다른 색상을 표시하는 복수의 발광소자; 상기 발광소자와 전기적으로 연결되며, 상기 발광소자에 전류를 공급하는 적어도 두개의 박막트랜지스터와 적어도 하나의 커패시터를 포함하는 복수의 화소회로를 포함하며, 상기 발광소자의 색상에 따라 상기 박막트랜지스터의 상부에 패시베이션 막과 평탄화막 중 적어도 어느 하나를 선택하여 형성한다. In order to achieve the above object, according to an aspect of the present invention, the light emitting display device includes a plurality of light emitting elements for displaying different colors; A plurality of pixel circuits electrically connected to the light emitting device, the plurality of pixel circuits including at least two thin film transistors for supplying current to the light emitting device, and at least one capacitor, the upper portion of the thin film transistor according to the color of the light emitting device. At least one of a passivation film and a planarization film is selected.
바람직하게, 상기 발광소자는 적색(R), 녹색(G), 청색(B)중 하나이상의 색상을 갖도록 구비된다. Preferably, the light emitting device is provided to have one or more colors of red (R), green (G), blue (B).
상기 녹색 발광소자의 하부에는 평탄화막이 형성되며, 상기 녹색 발광소자의 하부에 형성된 평탄화막 하부에는 패시베이션막이 형성된다. 상기 녹색 발광소자의 하부에 형성된 평탄화막은 아크릴 평탄화막이다. 상기 녹색 발광소자와 전기적으로 연결된 상기 화소회로는 상기 박막트랜지스터 중 하나의 박막트랜지스터의 문턱전압을 보상하는 문턱전압 보상회로를 더 포함한다. 상기 녹색발광소자와 전기적으로 연결된 상기 화소회로는 상기 회소회로에 공급되는 제1 전원의 전압강하를 보상하는 전압강하 보상회로를 더 포함한다. A planarization film is formed below the green light emitting device, and a passivation film is formed below the planarization film formed below the green light emitting device. The planarization film formed under the green light emitting device is an acrylic planarization film. The pixel circuit electrically connected to the green light emitting device further includes a threshold voltage compensation circuit for compensating a threshold voltage of one of the thin film transistors. The pixel circuit electrically connected to the green light emitting device further includes a voltage drop compensating circuit for compensating a voltage drop of the first power supplied to the recycling circuit.
상기 적색 및 청색 발광소자의 하부에는 패시베이션 막이 형성된다. 상기 적색 및 청색 발광소자 하부에 형성된 패시베이션막은 실리콘 나이트라이드막이다. 상기 적색 및 녹색 발광소자와 전기적으로 연결되는 화소회로는 상기 각 발광소자의 발광영역을 가리지 않도록 형성된다. A passivation film is formed under the red and blue light emitting devices. The passivation film formed under the red and blue light emitting devices is a silicon nitride film. The pixel circuit electrically connected to the red and green light emitting devices is formed so as not to cover the light emitting area of each light emitting device.
한편, 본 발명의 다른 측면에 따르면, 본 발광표시장치의 제조방법은, 기판 상에 게이트 전극, 소스 및 드레인 전극을 포함하는 복수의 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결되는 커패시터를 형성하는 단계; 상기 박막트랜지스터 상에 패시베이션막과 평탄화막 중 적어도 어느 하나를 형성하는 단계; 및 상기 박막트랜지스터와 전기적으로 연결되며, 상기 박막트랜지스터 상에 형성된 상기 패시베이션막과 상기 평탄화막에 따라 서로 다른 색상을 표시하는 발광소자를 형성하는 단계를 포함한다. Meanwhile, according to another aspect of the present invention, a method of manufacturing a light emitting display device includes forming a plurality of thin film transistors including a gate electrode, a source, and a drain electrode on a substrate, and a capacitor electrically connected to the thin film transistors. step; Forming at least one of a passivation film and a planarization film on the thin film transistor; And forming a light emitting device electrically connected to the thin film transistor and displaying different colors according to the passivation film and the planarization film formed on the thin film transistor.
이하에서는 본 발명의 실시예에 따른 도면을 참조하여, 본 발명을 보다 구체 적으로 설명한다.Hereinafter, with reference to the drawings according to an embodiment of the present invention, the present invention will be described in more detail.
도 2는 본 발명의 일실시예에 따른 발광표시장치의 회로도이고, 도 3은 도 1의 부분 확대 회로도로, 세 개의 부화소를 각각 포함하는 두개의 화소가 도시되어 있다. FIG. 2 is a circuit diagram of a light emitting display device according to an exemplary embodiment of the present invention, and FIG. 3 is a partially enlarged circuit diagram of FIG. 1, and two pixels each including three subpixels are shown.
도 2를 참조하면, 발광표시장치(100)는 화상을 표시하는 복수의 화소(120)를 구비한 화상표시부(110)와, 복수의 주사선(S1, S2, ~ Sn)을 통해 화상표시부(110)에 선택 신호를 전달하는 주사 구동부(130)와, 복수의 데이터선(D1, D2, D3, ~ Dm)을 통해 화상표시부(110)에 데이터 신호를 전달하는 데이터 구동부(140)를 포함한다.Referring to FIG. 2, the light
화상표시부(110)는 적색(R), 녹색(G), 청색(B)을 표시하는 복수의 화소(120)로 이루어진다. 각 화소(120)는 주사 신호 등의 선택 신호가 인가되는 주사선(Sn)과, 데이터 신호가 인가하는 데이터선(Dm), 제1 전원전압(EL VDD)을 공급하는 제1 전원전압선(150), 그리고 제2 전원전압(EL VSS)을 공급하는 제2 전원전압선(160)에 연결된다.The
도 3에는 세 개의 부화소를 각각 포함하는 두개의 화소가 도시되어 있으며, 이하에서는 하나의 화소를 중심으로 설명한다. 도 3을 참조하면, 화소(120)는 세개의 부화소인 적색 부화소(120R), 녹색 부화소(120G), 청색 부화소(120B)를 포함한다. In FIG. 3, two pixels each including three subpixels are illustrated. Hereinafter, one pixel will be described. Referring to FIG. 3, the
적색 부화소(120R)는 두 개의 박막트랜지스터(M11, M12), 하나의 스토리지 커패시터(storage capacitor; Cst1) 및 적색 발광소자(OLED R)를 포함한다. 적색 부화소(120R)를 이루는 하나의 박막트랜지스터(M11)는 구동용 박막 트랜지스터이고, 다른 하나의 박막트랜지스터(M12)는 스위칭용 박막트랜지스터이다. 여기서, 제2 박막트랜지스터(M12)는 주사선(Sn-1)과 제1 데이터선(Dm-1)에 전기적으로 접속되며, 캐패시터(Cst1)는 제2 박막트랜지스터(M12)에 접속되어, 제1 데이터선(D1)으로부터 인가되는 제1 데이터신호에 대응되는 전압을 충전한다. 제1 박막트랜지스터(M11)는 게이트가 캐패시터(Cst1)에 연결되며, 하나의 전극이 적색 발광소자(OLED R)에 전기적으로 접속된다.The
이와 같은 적색 부화소(120R)의 구성에 의해, 적색 발광소자(120R)는 다음과 같은 구동 원리로 전면발광한다. 우선, 주사선(Sn-1)을 통해 인가된 주사신호에 의해 제2 박막트랜지스터(M12)가 온상태가 되면, 적색 발광소자(OLED R)에는 제1 데이터선(Dm-1)을 통해 데이터신호가 전달된다. 이때, 캐패시터(Cst1)에는 적색 발광소자 전원의 전압레벨과 데이터신호의 전압레벨을 감산한 전압이 저장된다. 그리고, 캐패시터(Cst1)에 저장된 전압이 제1 박막트랜지스터(M1)의 게이트전극에 인가되어, 제1 박막트랜지스터(M11)의 소스전극에서 드레인전극 방향으로 일정한 전류가 흐르게 되며, 이에 따라 적색 발광소자(120R)에 전류가 흐르게 되어 적색 발광소자(120R)가 발광한다. 화소(120)를 이루는 적색 부화소(120R)는, 도 3에 나타낸 것과 같은 단면 구조를 갖는다. By the configuration of the
청색 부화소(120B)는 두 개의 박막트랜지스터(M31, M32), 하나의 스토리지 커패시터(storage capacitor; Cst3) 및 청색 발광소자(OLED B)를 포함한다. 청색 부화소(120B)를 이루는 하나의 박막트랜지스터(M31)는 구동용 박막 트랜지스터이고, 다른 하나의 박막트랜지스터(M32)는 스위칭용 박막트랜지스터이다. 중복 설명을 피하기 위해, 적색 부화소(120R)와 동일한 구성요소 및 그에 따른 동작원리에 대한 설명은 생략하며, 화소(120)를 이루는 청색 부화소(120B)의 단면구조는 도 4를 참조하여 설명한다. The
한편, 녹색 부화소(120G)는 구동용 박막트랜지스터인 제1 박막트랜지스터(M21), 스위칭 박막트랜지스터인 제2 박막트랜지스터(M22), 하나의 스토리지 커패시터(storage capacitor; Cst2) 및 발광소자(OLED G)를 포함함은 물론이고, 구동용 박막 트랜지스터(M22)의 문턱 전압을 보상하기 위한 문턱 전압 보상회로(Ⅰ)를 더 포함한다. 문턱전압 보상회로(Ⅰ)는 제3 박막트랜지스터(M23), 제4 박막트랜지스터(M24), 제5 박막트랜지스터(M25), 및 제6 박막트랜지스터(M26)를 포함한다. 제1 내지 제6 박막트랜지스터(M21, M22, M23, M24, M25, M26)는 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 스토리지 캐패시터(Cst2)는 제1 전극과 제2 전극으로 이루어진다.Meanwhile, the
제2 박막트랜지스터(M22)의 게이트 전극은 제n-1 주사선(Sn-1)에 연결되고, 소스 전극은 데이터선(D2)에 연결되며, 드레인 전극은 제1 노드(A)에 연결된다. 따라서, 제n-1 주사선(Sn-1)을 통해 입력되는 제n-1 주사신호에 의해 데이터신호가 제1 노드(A)에 전달된다. 제1 박막트랜지스터(M21)의 소스 전극은 제1 노드(A)에 연결되고, 드레인 전극은 제 3 노드(C)에 연결되며, 게이트 전극은 제2 노드(B)에 연결된다. 따라서, 제4 박막트랜지스터(M24)의 동작에 의해 제2 노드(B)와 제3 노 드(C)의 전위가 같아지면, 제1 박막트랜지스터(M21)가 다이오드 결합을 하게 되어 제1 노드(A)에 전달된 데이터신호가 제1 박막트랜지스터(M21)를 통해 제2 노드(B)에 도달된다. 그리고, 화소전원이 제1 노드(A)에 전달되면, 게이트전극에 인가되는 전압에 대응하여 전류가 소스 전극에서 드레인 전극을 통해 흐르도록 한다. 즉, 제2 노드(B)의 전위에 의해 흐르는 전류량이 결정된다.The gate electrode of the second thin film transistor M22 is connected to the n-th scan line Sn- 1, the source electrode is connected to the data line D2, and the drain electrode is connected to the first node A. Therefore, the data signal is transmitted to the first node A by the n-th scan signal input through the n-th scan line Sn-1. The source electrode of the first thin film transistor M21 is connected to the first node A, the drain electrode is connected to the third node C, and the gate electrode is connected to the second node B. Therefore, when the potentials of the second node B and the third node C are the same by the operation of the fourth thin film transistor M24, the first thin film transistor M21 is diode-coupled and the first node ( The data signal transmitted to A) reaches the second node B through the first thin film transistor M21. When the pixel power is delivered to the first node A, current flows from the source electrode through the drain electrode in response to the voltage applied to the gate electrode. That is, the amount of current flowing by the potential of the second node B is determined.
제3 박막트랜지스터(M23)의 게이트 전극은 제n 주사선(Sn)에 연결되고, 드레인 전극은 제2 노드(B)에 연결된다. 따라서, 제n 주사선(Sn)을 통해 입력되는 제n 주사신호를 제2 노드(B)에 전달한다. 제4 박막트랜지스터(M24)의 게이트 전극은 제n-1 주사선(Sn-1)에 연결되고, 소스 전극은 제3 노드(C)에 연결되며, 드레인 전극은 제2 노드(B)에 연결된다. 따라서, 제n-1 주사선(Sn-1)을 통해 입력되는 제n-1 주사신호에 의해 제 2 노드(B)와 제 3 노드(C)의 전위를 동일하게 한다. 제5 박막트랜지스터(M25)의 소스 전극은 화소전원선(EL VDD)에 연결되고, 드레인 전극은 제1 노드(A)에 연결되며, 게이트 전극은 발광 제어선(En)에 연결된다. 따라서, 발광제어선(En)을 통해 전달되는 발광 제어신호에 따라 선택적으로 화소전원을 제1 박막트랜지스터(M21)에 전달한다.The gate electrode of the third thin film transistor M23 is connected to the nth scan line Sn and the drain electrode is connected to the second node B. Therefore, the n th scan signal input through the n th scan line Sn is transmitted to the second node B. FIG. The gate electrode of the fourth thin film transistor M24 is connected to the n-1 scan line Sn-1, the source electrode is connected to the third node C, and the drain electrode is connected to the second node B. . Therefore, the potentials of the second node B and the third node C are equalized by the n-1 scan signal input through the n-1 scan line Sn-1. The source electrode of the fifth thin film transistor M25 is connected to the pixel power line EL VDD, the drain electrode is connected to the first node A, and the gate electrode is connected to the emission control line En. Accordingly, the pixel power is selectively transmitted to the first thin film transistor M21 according to the emission control signal transmitted through the emission control line En.
제6 박막트랜지스터(M26)의 소스 전극은 제3 노드(C)에 연결되고, 드레인 전극은 녹색 발광소자(OLED G)에 연결되며, 게이트 전극은 발광 제어선(En)에 연결된다. 따라서, 발광 제어선(En)을 통해 전달되는 발광 제어신호에 따라 선택적으로 전류를 녹색 발광소자에 전달한다. 스토리지 캐패시터(Cst2)의 제1 전극은 화소전원선(EL VDD)에 연결되고 제2 전극은 제2 노드(B)에 연결된다. 따라서, 제3 박막 트랜지스터(M23)에 의해 초기화신호가 제2 노드(B)에 연결되면 스토리지 캐패시터(Cst2)에 전달되어 스토리지 캐패시터(Cst2)는 초기화 전압을 저장하고, 제2 박막트랜지스터(M22)와 제4 박막트랜지스터(M24)에 의해 데이터신호가 제1 박막트랜지스터(M21)에 전달되면 데이터신호에 대응하는 전압을 충전한다. 스토리지 캐패시터(Cst2)는 저장된 전압을 제2 노드(B)에 전달하여 제1 박막트랜지스터(M21)의 게이트 전극에 스토리지 캐패시터(Cst2)에 저장된 전압이 인가되도록 한다. The source electrode of the sixth thin film transistor M26 is connected to the third node C, the drain electrode is connected to the green light emitting diode OLED G, and the gate electrode is connected to the emission control line En. Therefore, the current is selectively transmitted to the green light emitting device according to the light emission control signal transmitted through the light emission control line En. The first electrode of the storage capacitor Cst2 is connected to the pixel power line EL VDD and the second electrode is connected to the second node B. Accordingly, when the initialization signal is connected to the second node B by the third thin film transistor M23, the initialization signal is transferred to the storage capacitor Cst2 so that the storage capacitor Cst2 stores the initialization voltage and the second thin film transistor M22. When the data signal is transferred to the first thin film transistor M21 by the fourth thin film transistor M24, the voltage corresponding to the data signal is charged. The storage capacitor Cst2 transfers the stored voltage to the second node B so that the voltage stored in the storage capacitor Cst2 is applied to the gate electrode of the first thin film transistor M21.
녹색 발광소자(OLED G)는 발광 효율이 좋기 때문에 각종 뮤라(Mura)를 야기하는데 기여하는 바가 크다. 이에 비해, 적색 또는 청색 발광소자(OLED R, B)의 경우에는, 녹색 발광소자(OLED G)에 비해 상대적으로 발광효율이 떨어지기 때문에 뮤라 발생 역시 상대적으로 약하다. 이에 따라, 도 2에 개시된 바에 따르면, 녹색 부화소(120G)에는 복수의 박막트랜지스터를 포함하는 문턱전압 보상회로(Ⅰ)를 적용하고 있으나, 적색 또는 청색 부화소(120R, 120B)에는 별도의 보상회로를 적용하지 않는다. Since the green light emitting device OLED G has good luminous efficiency, the green light emitting device OLED G contributes to various kinds of Mura. In contrast, in the case of the red or blue light emitting devices OLED R and B, mura is also relatively weak since the luminous efficiency is lower than that of the green light emitting devices OLED G. Accordingly, as shown in FIG. 2, the threshold voltage compensation circuit I including a plurality of thin film transistors is applied to the
도 4 내지 도 6은 도 3에 개시된 적색 부화소, 청색 부화소 및 녹색 부화소에 따른 부분 측단면도이다.4 through 6 are partial side cross-sectional views of the red subpixel, the blue subpixel, and the green subpixel disclosed in FIG. 3.
도 4를 참조하면, 부화소(120R)의 단면 구조는, 먼저 유리 등의 절연 기판(300) 상에 질화막 또는 산화막으로 형성된 버퍼층(buffer layer: 310)을 포함한다. 버퍼층(310)은 금속 이온 등의 불순물이 후술될 반도체층으로 확산되는 것을 방지하기 위해 형성된다.Referring to FIG. 4, the cross-sectional structure of the
다음, 버퍼층(310)상에는 CVD, 스퍼터링 등을 통해 비정질 실리콘층 (amorphous silicon)이 형성되며, 이 비정질 실리콘층을 결정화함으로써 반도체층(320)이 형성된다. 이때, 스토리지 커패시터(Cst1)의 하부 전극(325a) 역시 반도체층(320)과 함께 형성된다. 반도체층(320)은 비정질 실리콘층을 결정화함으로써 형성하는 방법 이외에, 버퍼층(310) 상부에 직접 폴리실리콘층을 증착하고 패터닝하는 방법으로 형성할 수 있다. Next, an amorphous silicon layer is formed on the
반도체층(320) 상에는 게이트 절연막(330)이 형성되고, 게이트 절연막(330) 상에는 게이트 전극(340a)이 형성된다. 이때, 스토리지 커패시터(Cst1)의 상부 전극(325b)은 게이트 전극(340a)과 함께 형성된다. 그 후, 소스 및 드레인영역(미도시)은 게이트 전극(340a)을 마스크로 이용하여 불순물을 주입함으로써 형성된다. 여기서, 게이트 전극(340a) 하부에 위치하는 반도체층(320)은 채널 영역(미도시)이 된다. The
게이트 절연막(330) 및 게이트 전극(340a) 상에는 층간 절연막(340)이 형성되고, 층간 절연막(340) 내에는 소스 및 드레인 영역을 노출시키는 복수의 컨택홀(미도시) 및 커패시터의 상부 전극(325b)을 노출시키는 다른 콘택홀(미도시)도 함께 형성된다. 그 다음, 복수의 컨택홀을 통해 소스 및 드레인 영역과 전기적으로 연결되는 소스 및 드레인 전극(340b)이 형성된다. 스토리지 커패시터(Cst1)의 상부 전극(325b)은 다른 콘택홀을 통해 연결된다.An interlayer insulating
그 다음, 소스 및 드레인 전극(340b) 상부에는 소정 두께의 패시베이션막(350)이 형성된다. 패시베이션막(350)은 소스 및 드레인 전극(340b) 중 하나를 노출시키는 콘택홀(350a)을 포함한다. 이때, 패시베이션막(350)은 유기물질, 예를 들면, 실리콘 나이트라이드 등의 유기막을 이용하여 형성된다. 패시베이션막(350) 상부에는 제1 전극(370a), 발광층(370b), 및 제2 전극(370c)을 포함하는 발광소자(OLED R :370)가 형성된다. Next, a
도 5를 참조하면, 청색 부화소(120B)를 구체적으로 설명할 수 있다. 청색 부화소(120B)는 발광소자(OLED B;470)의 발광층(470b)을 제외하고는 적색 부화소(120R)와 동일한 구조를 갖으므로, 설명의 중복을 피하기 위해 동일한 구성요소에 대한 설명은 생략한다. Referring to FIG. 5, the
도 6에는 녹색 부화소(120G)의 단면구조가 구체적으로 도시되어 있다. 녹색부화소(120G), 역시 적색 부화소(120R) 및 청색 부화소(120B)와 대부분의 구성요소가 동일하며, 그 역할 역시 동일하다. 따라서, 적색 부화소(120R) 및 청색 부화소(120B)와 동일한 구성요소에 대한 설명은 생략한다. 도 6을 참조하면, 소스 및 드레인 전극(540b) 상에는 패시베이션막(550)이 형성된다. 패시베이션막(550)은 일반적으로, 유기물질(예를 들면, 실리콘 나이트라이드)을 이용한 유기막이다. 패시베이션막(550) 상에는 평탄화막(560)이 형성된다. 평탄화막(560)은 일반적으로, 을 각 층의 패턴 굴곡에 따른 단차를 없애기 위해 형성되는 것으로, 벤조싸이클로부텐(benzocyclobutene : BCB), 아크릴, Polyimide 등을 이용하는데, 일반적으로 아크릴을 이용한다. 평탄화막에는 소스 및 드레인 전극(540b)를 노출시키는 콘택홀(550a)이 형성되며, 콘택홀(550a)를 통해 발광소자(OLED G : 580)와 소스 및 드레인 전극(540b)을 전기적으로 연결한다. 6 illustrates a cross-sectional structure of the
전술한 바와 같이, 도 3, 도 4, 도 5를 참조하여 설명한 적색 및 청색 부화소 구조(120R, 120B)에는 소스 및 드레인 전극(340b, 440b) 상에 실리콘 나이트라이드를 이용한 패시베이션막(350,450)만 형성되어 있다. 이 경우 패시베이션막(350, 450) 두께는 각 층의 패턴 굴곡에 따른 단차를 없애기 위해 소정 두께 이상으로 형성하는 것이 바람직하다. 또한, 적색 및 청색 부화소 구조(120R, 120B)는 두개의 박막트랜지스터(M11, M12)와 하나의 커패시터(Cst1)를 구비한 화소회로를 포함한다는 것을 알 수 있다. 즉, 적색 및 청색 부화소 구조(120R, 120B)에는 아크릴 등을 이용한 평탄화막은 형성되지 않는다. 이에 따라, 적색 및 청색 부화소 구조(120R, 120B)를 구성하는 발광소자(OLED R, OLEDB)의 하부에는 화소회로(2TR, 1Cap)가 배치되지 않는다.As described above, the red and
한편, 녹색 부화소 구조(120G)의 소스 및 드레인 전극(540b) 상에는 실리콘 나이트라이드를 이용한 패시베이션막(550)이 형성되어 있으며, 패시베이션막(550) 상에는 각 층의 패턴 굴곡에 따른 단차를 없애기 위해 소정 두께를 갖는 평탄화막(560)이 형성된다. 평탄화막(560)은 일반적으로 아크릴로 이루어지며, 1.2㎛정도의 두께를 갖도로 형성하는 것이 바람직하다. 아크릴 평탄화막(560) 두께가 1.2㎛를 넘는 경우 아크릴 자체에서 배출되는 아웃가스 양이 많아지기 때문에, 발광소자(OLED G)의 성능을 떨어뜨리며, 1.0 ㎛이하로 형성하는 경우 평탄도가 떨어지기 때문이다. 또한, 녹색 부화소(120G)에는 2TR, 1Cap의 화소회로의 문턱전압을 보상하는 보상회로가 더 형성되어 있으며, 이는 다른 발광소자(OLED R, OLED B)에 비해 발광효율이 좋은 녹색 발광소자(OLED G)의 뮤라를 줄이기 위한 것으로, 녹색 부화소(120G)를 구성하는 화소회로 및 보상회로는 녹색 발광소자(OLED G)의 하부에 형성된다. On the other hand, the
이와 같은 구조적 특징에 따르면, 아크릴 평탄화막(560)이 녹색 부화소(120G)에만 형성되어 있으므로, 결과적으로 아크릴 평탄화막(560)이 적색, 청색, 및 녹색 부화소(120R, 120B, 120G) 전체에 형성되어 있는 기존의 발광표시장치에 비해 아크릴 사용량이 1/3정도로 주는 것이기 때문에 아크릴 평탄화막에서 방출되는 아웃가스의 방출량 역시 현저하게 줄일 수 있다. 이에 따라, 아크릴에서 방출되는 아웃가스에 의한 픽셀 축소현상(pixel shrinkage)을 현저하게 줄일 수 있다. 또한, 녹색 부화소(120G)의 경우에는 소정 두께의 평탄화막(560)이 형성되어 있으므로, 평탄화막(560) 하부에 다수의 박막트랜지스터 및 커패시터를 포함한 화소회로가 배치된다 하여도 전면 발광에 영향을 미치지 않는다. According to this structural feature, since the
전술한 실시예에서는 녹색 발광소자의 하부에 패시베시션막과 평탄화막이 형성되어 있는 것이 개시되어 있으나, 이에 한정되는 것은 아니며, 녹색 발광소자의 하부에 평탄화막만 형성할 수 있음은 물론이다. 또한, 전술한 실시예에서는 녹색 발광소자의 화소회로에 문턱전압을 보상하는 문턱전압 보상회로만 개시되어 있으나, 이와 달리, 제1 전원의 전압을 강하하는 전압강하 보상회로를 개시할 수 있음은 물론이다. In the above-described embodiment, the passivation film and the planarization film are formed under the green light emitting device. However, the present invention is not limited thereto, and only the planarization film may be formed under the green light emitting device. Further, in the above-described embodiment, only the threshold voltage compensation circuit for compensating the threshold voltage is disclosed in the pixel circuit of the green light emitting device. Alternatively, a voltage drop compensation circuit for dropping the voltage of the first power supply may be disclosed. to be.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해 여 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
이상과 같이, 본 발명에 의하면, 발광표시장치에 사용되는 아크릴 양을 줄임으로써, 아크릴 자체에서 배출되는 아웃가스의 배출량을 현저하게 줄일 수 있으며, 이에 따라, 픽셀 축소현상을 줄일 수 있다. As described above, according to the present invention, by reducing the amount of acrylic used in the light emitting display device, it is possible to significantly reduce the amount of outgas discharged from the acrylic itself, thereby reducing the pixel reduction phenomenon.
또한, 발광소자의 색상별로 상이한 화소회로를 구성하여, 발광효율을 향상시킬 수 있다.In addition, by configuring a different pixel circuit for each color of the light emitting device, it is possible to improve the luminous efficiency.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050039531A KR100639010B1 (en) | 2005-05-11 | 2005-05-11 | Light emission display and the manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050039531A KR100639010B1 (en) | 2005-05-11 | 2005-05-11 | Light emission display and the manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100639010B1 true KR100639010B1 (en) | 2006-10-25 |
Family
ID=37621901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050039531A KR100639010B1 (en) | 2005-05-11 | 2005-05-11 | Light emission display and the manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100639010B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105405863A (en) * | 2009-03-13 | 2016-03-16 | 索尼公司 | Display unit |
CN111508411A (en) * | 2019-09-24 | 2020-08-07 | 友达光电股份有限公司 | Light sensing circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091070A (en) | 1998-09-09 | 2000-03-31 | Fuji Electric Co Ltd | Multicolor light emitting organic el element and manufacture therefor |
JP2000323277A (en) | 1999-05-12 | 2000-11-24 | Pioneer Electronic Corp | Organic electroluminescent multi-color display and its manufacture |
-
2005
- 2005-05-11 KR KR1020050039531A patent/KR100639010B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091070A (en) | 1998-09-09 | 2000-03-31 | Fuji Electric Co Ltd | Multicolor light emitting organic el element and manufacture therefor |
JP2000323277A (en) | 1999-05-12 | 2000-11-24 | Pioneer Electronic Corp | Organic electroluminescent multi-color display and its manufacture |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105405863A (en) * | 2009-03-13 | 2016-03-16 | 索尼公司 | Display unit |
US10115779B2 (en) | 2009-03-13 | 2018-10-30 | Sony Corporation | Display unit |
CN105405863B (en) * | 2009-03-13 | 2019-06-11 | 索尼公司 | Display unit |
US10672850B2 (en) | 2009-03-13 | 2020-06-02 | Sony Corporation | Display unit |
CN111508411A (en) * | 2019-09-24 | 2020-08-07 | 友达光电股份有限公司 | Light sensing circuit |
CN111508411B (en) * | 2019-09-24 | 2022-06-21 | 友达光电股份有限公司 | Light sensing circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101142996B1 (en) | Display device and driving method thereof | |
US10461141B2 (en) | Display device and method of manufacturing the same | |
US9219087B2 (en) | Display, display drive method, method of manufacturing display, and electronic apparatus | |
US11195453B2 (en) | Display device | |
US11107399B2 (en) | Organic light-emitting diode display device with pixel array | |
US10916613B1 (en) | Array substrate and OLED display device | |
CN109994513B (en) | Display device and method of manufacturing the same | |
KR20180062515A (en) | Display Device | |
KR20100128209A (en) | Monochrome light emitting display device and method for driving the same | |
CN110491881B (en) | Array substrate, display panel and preparation method of array substrate | |
KR20190067049A (en) | Organic light emitting display device | |
CN111326673B (en) | Display device | |
US11942032B2 (en) | Display apparatus including power line comprising first power line in first direction and second power line in second direction | |
US11637165B2 (en) | OLED pixel with aperture proportional to capacitance | |
KR20170136152A (en) | Display Device | |
US20090015145A1 (en) | Organic light emitting device | |
KR20110023996A (en) | Organic light emitting display device | |
KR20130072969A (en) | Organic electro-luminescence display and manufacturing method thereof | |
CN113809131A (en) | Display device | |
KR101450887B1 (en) | Organic light emitting device | |
KR100639010B1 (en) | Light emission display and the manufacturing method thereof | |
US8710508B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
WO2021005855A1 (en) | Display device | |
WO2024007313A1 (en) | Display panel and display apparatus | |
KR20220093998A (en) | Display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 14 |