KR100637619B1 - Method and apparatus for protecting shunt capacitor banks based on voltage difference - Google Patents

Method and apparatus for protecting shunt capacitor banks based on voltage difference Download PDF

Info

Publication number
KR100637619B1
KR100637619B1 KR1020040095645A KR20040095645A KR100637619B1 KR 100637619 B1 KR100637619 B1 KR 100637619B1 KR 1020040095645 A KR1020040095645 A KR 1020040095645A KR 20040095645 A KR20040095645 A KR 20040095645A KR 100637619 B1 KR100637619 B1 KR 100637619B1
Authority
KR
South Korea
Prior art keywords
capacitor bank
voltage
capacitor
bank system
differential voltage
Prior art date
Application number
KR1020040095645A
Other languages
Korean (ko)
Other versions
KR20060056527A (en
Inventor
임정욱
강상희
Original Assignee
명지대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 명지대학교 산학협력단 filed Critical 명지대학교 산학협력단
Priority to KR1020040095645A priority Critical patent/KR100637619B1/en
Publication of KR20060056527A publication Critical patent/KR20060056527A/en
Application granted granted Critical
Publication of KR100637619B1 publication Critical patent/KR100637619B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G01R31/013Testing passive components
    • G01R31/016Testing of capacitors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/16Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for capacitors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

커패시터 뱅크 내부에 발생하는 아크(arc)와 같은 고 저항 고장의 경우에도 정확한 사고 판별이 가능하고, 뱅크 내부의 고저항 고장의 경우와 비선형 부하 등 뱅크 외부 고조파 발생의 경우를 정확히 구분해 낼 수 있어 오동작의 우려가 없는 병렬 커패시터 뱅크 시스템 보호 방법 및 장치가 제안된다.High-accuracy faults such as arcs that occur inside capacitor banks can be used to accurately identify faults, and can accurately distinguish between high-resistance faults inside banks and external harmonics such as nonlinear loads. A method and apparatus for protecting a parallel capacitor bank system without fear of malfunction are proposed.

본 발명의 병렬 커패시터 뱅크 시스템 보호 방법은, 복수개의 소자 커패시터를 포함하는 하나 이상의 단위 커패시터 뱅크가 서로 병렬 연결된 제1 커패시터 뱅크 및 제2 커패시터 뱅크를 포함하며, 제1 커패시터 뱅크와 제2 커패시터 뱅크가 서로 직렬 연결된 병렬 커패시터 뱅크 시스템의 보호를 위한 방법이며, 제1 커패시터 뱅크 양단의 제1 전압 및 제2 커패시터 뱅크 양단에 인가되는 제2 전압을 측정하는 단계; 제1 전압 및 제2 전압의 차동 전압(differential voltage)을 구하는 단계; 차동 전압의 크기에 관한 정보를 이용하여, 커패시터 뱅크 시스템 내부의 고장저항이 없거나 작은 저 저항 고장 여부를 판별하는 단계; 차동 전압의 고조파 성분을 구하는 단계; 및 고조파 성분의 크기에 관한 정보를 이용하여, 커패시터 뱅크 시스템 내부의 고 저항 고장 여부를 판별하는 단계를 포함한다.The method of protecting a parallel capacitor bank system of the present invention includes a first capacitor bank and a second capacitor bank, in which one or more unit capacitor banks including a plurality of device capacitors are connected in parallel with each other. A method for protection of a parallel capacitor bank system connected in series with each other, the method comprising: measuring a first voltage across a first capacitor bank and a second voltage applied across a second capacitor bank; Obtaining a differential voltage of the first voltage and the second voltage; Determining whether there is no fault resistance or a low resistance fault inside the capacitor bank system by using the information about the magnitude of the differential voltage; Obtaining a harmonic component of the differential voltage; And using the information about the magnitude of the harmonic component, determining whether or not the high resistance failure is inside the capacitor bank system.

커패시터 뱅크, 차동 전압, 전압 차동, 고조파, 계전기, 지락, 단락, 아크Capacitor Bank, Differential Voltage, Voltage Differential, Harmonics, Relay, Ground, Short, Arc

Description

병렬 커패시터 뱅크의 전압 차동 보호 방법 및 장치{METHOD AND APPARATUS FOR PROTECTING SHUNT CAPACITOR BANKS BASED ON VOLTAGE DIFFERENCE}METHOD AND APPARATUS FOR PROTECTING SHUNT CAPACITOR BANKS BASED ON VOLTAGE DIFFERENCE}

도 1은 언퓨즈드 방식의 접지 Y 결선의 커패시터 뱅크 시스템의 구성을 나타낸다.1 shows a configuration of a capacitor bank system of an unfused ground Y connection.

도 2는 본 발명의 병렬 커패시터 뱅크 시스템 보호 장치의 한 바람직한 실시예의 구성을 나타낸다.Fig. 2 shows the construction of one preferred embodiment of the parallel capacitor bank system protection device of the present invention.

도 3은 본 발명의 병렬 커패시터 뱅크 시스템 보호 방법의 한 바람직한 실시예를 나타낸다.Figure 3 illustrates one preferred embodiment of the method of protecting a parallel capacitor bank system of the present invention.

도 4는 본 발명의 효과 검증을 위한 모의 계통의 구성을 나타낸다.4 shows the configuration of a simulation system for verifying the effect of the present invention.

도 5는 모의 계통에 의한 커패시터 소자 단락의 경우 검출된 차동 전압의 파형을 나타낸다.5 shows the waveform of the detected differential voltage in the case of a capacitor element short circuit by the simulation system.

도 6은 모의 계통에 의한 커패시터 소자 지락의 경우 검출된 차동 전압의 파형을 나타낸다.6 shows the waveform of the differential voltage detected in the case of a capacitor element ground fault by the simulation system.

도 7은 모의 계통에서 아크 전류 발생의 경우를 모사하기 위한 모델을 도시한다.7 shows a model for simulating the case of arc current generation in a simulation system.

도 8은 도 7의 모델에 의해 발생된 아크 전류의 파형을 나타낸다.8 shows a waveform of arc current generated by the model of FIG. 7.

도 9는 아크 발생 시 검출된 차동 전압의 파형을 도시한다.9 shows waveforms of differential voltages detected when an arc occurs.

도 10은 아크 발생 기 검출된 차동 전압의 고조파 분석 결과를 나타낸다.10 shows the results of harmonic analysis of the differential voltage detected by the arc generator.

도 11은 비선형 부하 조건에서의 차동 전압 고조파 분석 결과를 나타낸다.11 shows the results of differential voltage harmonic analysis under nonlinear load conditions.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 커패시터 뱅크 시스템 10: 제1 커패시터 뱅크100: capacitor bank system 10: first capacitor bank

20: 제2 커패시터 뱅크 11, 21, 121: 커패시터 유닛20: second capacitor bank 11, 21, 121: capacitor unit

22, 122: 커패시터 소자 112: 제1 전압 측정부22, 122: capacitor element 112: first voltage measuring unit

114: 제2 전압 측정부 210: 직렬 리액터114: second voltage measurement unit 210: series reactor

300: 접지단자 110: 과전압 계전부300: ground terminal 110: overvoltage relay

120: 저전압 계전부 130: 지락과전압 계전부120: low voltage relay 130: ground overvoltage relay

140: 과전류 계전부 150: 차동 전압 계전부140: overcurrent relay section 150: differential voltage relay section

200: 계전부 102: 변압부200: relay portion 102: transformer

105: 차단기 108: 변류부 105: breaker 108: current transformer

본 발명은 병렬 커패시터 뱅크의 전압 차동 보호 방법에 관한 것으로, 보다 상세하게는 병렬 커패시터 뱅크의 내부 고장이 발생한 경우 이를 정확히 판별하여 사고의 파급을 막고 신속한 보수가 이루어질 수 있도록 하기 위한, 전압 차동 방식에 기초한 개선된 보호 방법을 제공하기 위한 것이다.The present invention relates to a voltage differential protection method of a parallel capacitor bank, and more particularly, to a voltage differential method for accurately determining the internal failure of the parallel capacitor bank so as to prevent the spread of an accident and to perform a quick repair. To provide an improved protection method based on.

전력용 콘덴서 중 하나인 병렬 커패시터는 동기 조상기와 비교해서 설비 가 격이 낮고, 전력 손실이 적으며, 운전 보수가 용이한 등의 이유로 무효전력 공급원으로 널리 사용되고 있다. 전력용 병렬 커패시터는 배전계통의 역률 개선에 의한 전압 강하의 감소, 배전선 및 변압기의 손실 경감, 부하설비 용량의 여유 증가, 전기요금의 경감이라는 측면에서 이용된다. 병렬 커패시터는 보통 수전 지점이나 변압기 2차측에 설치되거나 부하에 병렬로 설치된다.Parallel capacitors, one of the power capacitors, have been widely used as a reactive power supply source because of lower equipment cost, lower power loss, and easier operation and maintenance than the synchronous compensators. Power parallel capacitors are used in terms of reducing the voltage drop by improving the power factor of the distribution system, reducing the loss of distribution lines and transformers, increasing the capacity of the load facility, and reducing the electric charge. Parallel capacitors are usually installed at the faucet point, the secondary side of the transformer, or in parallel to the load.

이러한 전력용 콘덴서의 보호 장치에 대해서는 전기설비기술기준에 그 내용이 명시되어 있다. 기준에 따르면 본 연구의 대상인 22.9kV급 콘덴서의 경우에는 과전류 및 내부고장에 대해서는 반드시 보호 시설을 해야 하고, 과전압 및 부족전압에 대해서는 보호 시설을 권장하고 있다. 전력용 커패시터 뱅크 고장 보호는 크게 다음과 같이 분류될 수 있다. 즉, 뱅크 밖 외부 계통에서 이상 현상이 발생했을 경우에 뱅크 설비를 보호하는 문제, 뱅크 설비 내에서 발생한 단락 및 지락 고장에 대한 뱅크 설비의 개방, 뱅크 내부 소자 고장에 대한 뱅크 보호 등으로 분류될 수 있다. 이러한 뱅크 고장 보호의 목적은 계통에서 발생한 고장이 확대되는 것을 방지하고, 뱅크 설비내의 고장이 계통에 파급되어 2차 고장이 유발되지 않도록 하는 것이며 뱅크 내에서도 가능한 고장의 파급 효과를 최소화하는데 있다.The protection device for such a power capacitor is specified in the electrical equipment technical standards. According to the standard, the 22.9kV class capacitor, which is the subject of this study, must be protected against overcurrent and internal failure, and it is recommended to protect against overvoltage and undervoltage. Power capacitor bank fault protection can be broadly classified as follows. That is, it may be classified into a problem of protecting a bank facility in the event of an abnormality in an external system outside the bank, opening the bank facility against short circuits and ground faults occurring in the bank facility, and protecting the bank against element failures in the bank. have. The purpose of such bank failure protection is to prevent the failures occurring in the system from expanding, to prevent the failure in the bank equipment from spreading to the system and to cause secondary failures, and to minimize the effects of possible failures in the banks.

뱅크 외부의 시스템 이상 현상이란 주로 과전압과 저전압 문제를 말하는데, 이러한 현상이 확대되지 않도록 모선 측에 PT(변압부)와 함께 OVR(과전압 계전부), UVR(저전압 계전부) 등을 이용하여 과전압, 저전압을 검출하도록 하고 있다. 또한, 설비 내부의 단락 및 지락 고장 등에 대해서는 뱅크 외부에 CT(변류부)와 함께 주로 OCR(과전류 계전부)을 사용하여 이를 검출하도록 하고 있다.The system abnormality outside the bank mainly refers to overvoltage and undervoltage problems. To avoid this phenomenon, overvoltage, OVR (overvoltage relay), UVR (low voltage relay), etc. are used on the bus side together with PT (transformer). Low voltage is detected. In addition, short circuits and ground faults inside the facility are mainly detected by using an OCR (overcurrent relay) along with a CT (current flow section) outside the bank.

뱅크 내부 소자 고장에 대해서는 불평형 현상에 대한 보호가 중요하다. 내부 고장에 대한 보호 알고리즘은 커패시터의 결선 및 뱅크의 구성 방식에 따라 각각 다르다. 본 발명은 22.9kV급 한전 계통에서 일반적으로 적용되고 있는 방식의 하나인 접지된 Y 결선 방식(Grounded wye Connection)과 커패시터 소자에 퓨즈가 없는 언퓨즈드(Unfused) 방식에 대하여 개선된 보호 알고리즘을 제안한다. Protection against unbalance is important for bank internal device failures. The protection algorithm against internal failures depends on how the capacitors are connected and how the banks are configured. The present invention proposes an improved protection algorithm for the grounded wye connection and the unfused, unfused method of the capacitor device, which is one of the methods generally applied in the 22.9kV KEPCO system. do.

도 1은 언퓨즈드 방식의 접지 Y 결선의 커패시터 뱅크 시스템(100)의 구성을 나타낸다. 도시된 커패시터 뱅크 시스템(100)은, 계통의 A 상, B 상 및 C 상이 각각 제1 커패시터 뱅크(10)와 제2 커패시터 뱅크(20)에 연결되어 있다. 제1 및 제2 커패시터 뱅크(10, 20)는 그 내부에 서로 병렬 연결된 커패시터 유닛(11, 21)을 갖는다. 또한, 개개의 커패시터 유닛(11, 21)은 도시된 바와 같이, 제1 단자(25)와 제2 단자(24) 사이에 결선된 복수개의 커패시터 소자(22)를 포함하며, 제1 단자(25)와 제2 단자(24) 사이에는 내부 방전 장치(23)가 구비되어 있는 것이 보통이다. 1 illustrates a configuration of a capacitor bank system 100 of an unfused ground Y connection. In the illustrated capacitor bank system 100, the A, B and C phases of the system are connected to the first capacitor bank 10 and the second capacitor bank 20, respectively. The first and second capacitor banks 10 and 20 have capacitor units 11 and 21 connected in parallel therewith. In addition, the individual capacitor units 11 and 21 include a plurality of capacitor elements 22 connected between the first terminal 25 and the second terminal 24, as shown, and the first terminal 25. And an internal discharge device 23 are usually provided between the second terminal 24 and the second terminal 24.

각각의 또는 수개의 커패시터 유닛(11, 21) 단위로 퓨즈가 직렬 연결되어 있거나 또는 각 커패시터 소자(22)에 퓨즈가 직렬 연결되어 있는 퓨즈드(fused) 방식의 경우와는 달리, 도 1에 도시된 바와 같은 언퓨즈드 방식의 커패시터 뱅크 시스템(100)은, 구성이 단순하고 설비 비용이 저렴하다는 장점이 있으나, 퓨즈를 보호 수단으로 채용하지 않고 있어, 더욱 정확한 사고 감지가 중요하게 된다. Unlike in the case of a fused method in which fuses are connected in series with each or several capacitor units 11 and 21 or fuses are connected in series with each capacitor element 22, the components shown in FIG. As described above, the unfused capacitor bank system 100 has an advantage of simple configuration and low installation cost. However, since the fuse is not used as a protection means, more accurate accident detection becomes important.

이러한 결선 및 뱅크 구성 방식에 대한 기존의 보호 알고리즘으로는 중성점에서 대지로 흐르는 전류를 이용한 방법, 하나의 뱅크를 반으로 나누어 분할된 두 영역에서의 차동 전압의 크기를 이용한 방법, 모선 전압과 뱅크 상전류를 구하고 이를 통하여 뱅크 각 상의 임피던스를 이용한 방법 등이 있는데, 한전 계통의 경우 일반적으로 차동 전압의 크기를 이용한 방법(Voltage Difference Method)이 적용되고 있다.Conventional protection algorithms for such wiring and banking schemes include methods using current flowing from neutral to ground, methods using differential voltages in two regions divided by one bank, and bus voltages and bank phase currents. There is a method using the impedance of each bank through the method, and in the case of KEPCO system, the voltage difference method (Voltage Difference Method) is generally applied.

차동 전압의 크기를 이용한 방법은 도 1에 도시된 제1 커패시터 뱅크(10) 양단의 전압인 제1 전압(V1)과 제2 커패시터 뱅크(20) 양단의 전압인 제2 전압(V2)의 차동 전압을 구하여 그 크기에 의하여 커패시터 뱅크 시스템(100) 내부의 사고를 판단하는 방법을 말한다. 이러한 차동 전압의 크기를 이용한 방법은 고장 시 이상 전압의 2배가 계전기의 입력 전압으로 들어오기 때문에 감도가 배가된다는 장점이 있다.The method using the magnitude of the differential voltage is a differential between the first voltage V1, which is the voltage across the first capacitor bank 10, and the second voltage V2, which is the voltage across the second capacitor bank 20, shown in FIG. The method of determining an accident in the capacitor bank system 100 based on the magnitude of the voltage is obtained. The method using the magnitude of the differential voltage has an advantage that the sensitivity is doubled because twice the abnormal voltage is brought into the input voltage of the relay in case of failure.

따라서 이러한 차동 전압의 크기를 이용하는 전압 차동 보호 방법은, 내부 커패시터 소자 단락이나 지락 등 저 저항 고장은 정확히 감지하나, 고 저항 고장인 아크 고장의 경우에는 차동 전압의 크기가 매우 작으므로 고장 판별이 어렵다는 문제점이 있다.Therefore, the voltage differential protection method using the magnitude of the differential voltage accurately detects a low resistance failure such as an internal capacitor element short circuit or ground fault, but in the case of an arc failure, which is a high resistance failure, the differential voltage is very small, making it difficult to determine the failure. There is a problem.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 아크 등의 고 저항 고장의 경우에도 정확한 사고 판별이 가능한 병렬 커패시터 뱅크 시스템 보호 방법 및 장치를 제공하기 위한 것이다.The present invention is to solve the above problems, and to provide a method and apparatus for protecting a parallel capacitor bank system capable of accurately determining an accident even in the case of a high resistance failure such as an arc.

또한 본 발명은 아크 등의 고저항 고장의 경우와 비선형 부하 등 외부 고조파 발생의 경우를 정확히 구분해 낼 수 있어 오동작의 우려가 없는 병렬 커패시터 뱅크 시스템 보호 방법 및 장치를 제공하기 위한 것이다.In another aspect, the present invention is to provide a method and apparatus for protecting a parallel capacitor bank system that can accurately distinguish the case of high resistance failure such as arc and the occurrence of external harmonics such as nonlinear load.

이와 같은 목적을 달성하기 위한, 본 발명의 제1 특징에 의한 병렬 커패시터 뱅크 시스템의 보호 방법은, 복수개의 소자 커패시터를 포함하는 하나 이상의 단위 커패시터 뱅크가 서로 병렬 연결된 제1 커패시터 뱅크 및 제2 커패시터 뱅크를 포함하며, 상기 제1 커패시터 뱅크와 제2 커패시터 뱅크가 서로 직렬 연결된 병렬 커패시터 뱅크 시스템의 보호를 위한 방법이며, 상기 제1 커패시터 뱅크 양단의 제1 전압 및 상기 제2 커패시터 뱅크 양단 에 인가되는 제2 전압을 측정하는 단계; 상기 제1 전압 및 상기 제2 전압의 차동 전압(differential voltage)을 구하는 단계; 상기 차동 전압의 크기에 관한 정보를 이용하여, 상기 커패시터 뱅크 시스템 내부의 저 저항 고장 여부를 판별하는 단계; 상기 차동 전압의 고조파 성분을 구하는 단계; 및 상기 고조파 성분의 크기에 관한 정보를 이용하여, 상기 커패시터 뱅크 시스템 내부의 고 저항 고장 여부를 판별하는 단계를 포함한다.In order to achieve the above object, a method of protecting a parallel capacitor bank system according to a first aspect of the present invention includes: a first capacitor bank and a second capacitor bank, in which one or more unit capacitor banks including a plurality of device capacitors are connected in parallel with each other. And a method for protecting a parallel capacitor bank system in which the first capacitor bank and the second capacitor bank are connected in series with each other, the first voltage being applied across the first capacitor bank and across the second capacitor bank. 2 measuring the voltage; Obtaining a differential voltage between the first voltage and the second voltage; Using the information about the magnitude of the differential voltage, determining whether a low resistance fault is inside the capacitor bank system; Obtaining a harmonic component of the differential voltage; And determining whether or not a high resistance failure occurs in the capacitor bank system by using the information about the magnitude of the harmonic component.

여기서, 상기 커패시터 뱅크 시스템은 접지 Y 결선 방식의 커패시터 뱅크 시스템인 것인 것이 바람직하다.Here, the capacitor bank system is preferably a capacitor bank system of the grounding Y connection method.

또한, 상기 커패시터 뱅크 시스템은 접지 Y 결선 방식의 언퓨즈드(unfused) 커패시터 뱅크 시스템인 것이 바람직하다.In addition, the capacitor bank system is preferably an unfused capacitor bank system of a grounding Y connection method.

여기서, 상기 고 저항 고장은 상기 커패시터 뱅크 시스템 내부의 아크 발생인 경우가 많으며, 그리고 상기 고조파로서는 제3 고조파를 사용하는 것이 바람직하다.Here, the high resistance failure is often an arc generation inside the capacitor bank system, and it is preferable to use a third harmonic as the harmonic.

또한, 상기 저 저항 고장 여부를 판별하는 단계는, 상기 차동 전압의 기본파의 실효치가 미리 정해진 제1 기준값 이상인지를 판별하도록 되어 있는 것임이 바람직하다.In the determining of whether the low resistance failure occurs, it is preferable that the effective value of the fundamental wave of the differential voltage is determined to be equal to or greater than a first predetermined reference value.

그리고 상기 고 저항 고장 여부를 판별하는 단계는, 상기 차동 전압의 기본파의 실효치에 대한 상기 고조파 실효치의 비율을 미리 정해진 제2 기준값 이상인지를 판별하도록 되어 있는 것임이 바람직하다.In the determining of whether the high resistance failure occurs, it is preferable that the ratio of the harmonic effective value to the effective value of the fundamental wave of the differential voltage is equal to or greater than a second predetermined reference value.

본 발명의 제2 특징에 의한 기록 매체는, 상술한 단계들을 수행하기 위한 컴퓨터로 실행 가능한 프로그램을 기록한 기록 매체이다.A recording medium according to a second aspect of the present invention is a recording medium which records a computer executable program for performing the above steps.

또한 본 발명의 제3 특징에 의한 병렬 커패시터 뱅크 시스템의 보호 장치는, 복수개의 소자 커패시터를 포함하는 하나 이상의 단위 커패시터 뱅크가 서로 병렬 연결된 제1 커패시터 뱅크 및 제2 커패시터 뱅크를 포함하며, 상기 제1 커패시터 뱅크와 제2 커패시터 뱅크가 서로 직렬 연결된 병렬 커패시터 뱅크 시스템의 보호를 위한 시스템이며, 상기 제1 커패시터 뱅크 양단의 제1 전압 및 상기 제2 커패시터 뱅크 양단 에 인가되는 제2 전압을 측정하는 측정부; 상기 제1 전압 및 상기 제2 전압의 차동 전압(differential voltage)을 구하고, 상기 차동 전압의 크기에 관한 정보를 이용하여 상기 커패시터 뱅크 시스템 내부의 저 저항 고장 여부를 판별하고, 상기 차동 전압의 고조파 성분을 구하여 상기 고조파 성분의 크기에 관한 정보를 이용하여 상기 커패시터 뱅크 시스템 내부의 고 저항 고장 여부를 판별하는 고장 판단부; 및 상기 고장 판단부의 신호를 수신하여, 상기 고 저항 고장 또는 상기 저 저항 고장 시에 상기 커패시터 뱅크 시스템을 계통으로부터 차단하는 계전부 를 포함한다.In addition, the protection device of a parallel capacitor bank system according to a third aspect of the present invention includes a first capacitor bank and a second capacitor bank in which one or more unit capacitor banks including a plurality of device capacitors are connected in parallel with each other. A system for protecting a parallel capacitor bank system in which a capacitor bank and a second capacitor bank are connected in series with each other, the measuring unit measuring a first voltage across the first capacitor bank and a second voltage applied across the second capacitor bank. ; Obtaining a differential voltage between the first voltage and the second voltage, and determining whether a low resistance failure occurs in the capacitor bank system by using information about the magnitude of the differential voltage, and a harmonic component of the differential voltage. A failure determination unit for determining a high resistance failure in the capacitor bank system by using information on the magnitude of the harmonic component; And a relay unit which receives a signal of the failure determination unit and disconnects the capacitor bank system from a system when the high resistance failure or the low resistance failure occurs.

이하에서는 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 병렬 커패시터 뱅크 시스템 보호 장치의 한 바람직한 실시예의 구성을 나타낸다. 도시된 실시예의 병렬 커패시터 뱅크 시스템 보호 장치는, 크게 뱅크 자체를 보호하기 위한 부분과 계통 보호를 위한 부분으로 나누어진다.Fig. 2 shows the construction of one preferred embodiment of the parallel capacitor bank system protection device of the present invention. The parallel capacitor bank system protection device of the illustrated embodiment is largely divided into a portion for protecting the bank itself and a portion for grid protection.

뱅크 자체 보호란 뱅크 내의 고장을 감지하여 이를 보호하는 것을 말한다. 또한, 계통 보호란 뱅크로부터 발생되는 이상 현상으로부터 계통을 보호하고, 역으로 계통에서 발생되는 이상 현상으로부터 뱅크를 보호하는 것으로, 뱅크 스위칭이나 뱅크 외부 고장의 파급효과를 차단하기 위한 보호를 말한다.Bank self-protection refers to detecting faults in a bank and protecting them. In addition, the system protection is to protect the system from the abnormal phenomenon generated from the bank, and to protect the bank from the abnormal phenomenon generated from the system in reverse, and refers to protection for blocking the ripple effect of bank switching or external failure of the bank.

뱅크 자체 보호 요소로는 과전압, 과전류, 불평형, 역상 요소를 들 수 있고, 계통 보호 요소로는 과전압, 저전압, 과전류, 고조파, 전송차단 등의 요소가 있다. 계통 보호 요소의 경우에는 변압기 등 다른 보호 대상에 대해서도 유사하게 적용된다. 도 2의 실시예는 이러한 보호계전 요소들을 고려한 보호 장치를 나타낸다.Bank self-protection elements include overvoltage, overcurrent, unbalance, and reversed phase elements. Grid protection elements include overvoltage, undervoltage, overcurrent, harmonics, and transmission blocking. In the case of grid protection elements, the same applies for other protection objects such as transformers. The embodiment of FIG. 2 shows a protective device in consideration of these protective relay elements.

계통에서 발생되는 과전압 및 저전압 현상은 커패시터 뱅크 시스템에 영향을 주게 되는데, 이를 확대시키지 않기 위해서 모선측 변압부(PT, 102)를 통해, 과전압 계전부(110), 저전압 계전부(120), 지락과전압 계전부(130) 등이 사용되어 상기 현상 발생 여부를 검출한다.The overvoltage and undervoltage phenomena generated in the system affect the capacitor bank system. In order not to enlarge the voltage, the overvoltage relay unit 110, the low voltage relay unit 120, and the ground fault are performed through the bus transformers PT and 102. An overvoltage relay 130 or the like is used to detect whether the phenomenon occurs.

커패시터에서 허용되는 장시간 전압은 일반적으로 정격전압의 110% 정도인 데, 이러한 이상 전압에 대해서 커패시터 뱅크 시스템(100)을 보호하기 위하여 과전압 계전부(110)를 사용한다.The long-term voltage allowed in the capacitor is generally about 110% of the rated voltage, and the overvoltage relay 110 is used to protect the capacitor bank system 100 against such an abnormal voltage.

한편, 회로가 저전압 또는 무전압일 경우에 커패시터가 투입되어 있으면 전압 회복 시 커패시터만으로 운전되면서 커패시터에 의한 전압 상승으로 타 기기에 손상을 주는 요인이 된다. 이러한 현상을 막기 위하여 통상 저전압 계전부(120)가 사용된다. 또한, 지락 과전압 운전에 대한 보호를 위해서는 지락과전압 계전부(130)가 사용된다.On the other hand, if the circuit is a low voltage or no voltage, if the capacitor is put into operation when the voltage recovery by the capacitor is a factor that damages other equipment due to the voltage rise by the capacitor. In order to prevent this phenomenon, a low voltage relay 120 is usually used. In addition, the ground fault overvoltage relay 130 is used for protection against ground fault overvoltage operation.

뱅크 외부의 선로 간 단락사고 및 모선 지락사고 등의 판별하기 위해서는 모선측 변류부(108)를 통하여 과전류를 감지하는 과전류 계전부(140)가 사용된다.In order to discriminate between short circuit accidents and bus ground faults outside the bank, an overcurrent relay 140 for detecting an overcurrent through the bus side current transformer 108 is used.

상술한 바와 같이, 22.9kV급 등의 커패시터 뱅크 시스템(100)은, 복수개의 내부 커패시터 소자로 구성되어 있고, 소자의 절연파괴, 방전코일의 충간단락 및 배선단락 등의 내부 사고가 문제가 된다. 따라서 뱅크 시스템(100) 내부 사고에 대한 판별은 도 2에서와 같이 뱅크 시스템(100) 내부의 커패시터 유닛들을 제1 커패시터 뱅크(10)와 제2 커패시터 뱅크(20)로 나누어, 이들 전압에 대한 차를 이용한 전압 차동 방식(VRy : Voltage Difference Method)이 사용된다. 이러한 전압 차동 방식은 고조파, 계통 불평형 돌입전류 등에 대한 영향이 없다는 장점이 있지만, 인입단에서의 아크 발생 등 고저항 고장 발생시 이에 대한 판별이 어렵다는 단점이 있다. As described above, the capacitor bank system 100 of the 22.9 kV class or the like is composed of a plurality of internal capacitor elements, and the internal accidents such as insulation breakdown of the elements, intermittent short circuits of the discharge coils, and wiring shorts are problematic. Therefore, the determination of the accident inside the bank system 100 divides the capacitor units inside the bank system 100 into the first capacitor bank 10 and the second capacitor bank 20 as shown in FIG. Voltage differential method (VRy) is used. Such a voltage differential method has an advantage that there is no influence on harmonics, system unbalance inrush current, etc., but it has a disadvantage in that it is difficult to discriminate when a high resistance failure occurs such as arcing at the inlet end.

상술한 각 계전부의 기능과 고장 상황에 따른 보호 계전 장치의 동작을 검토하여 이를 표로 정리하면 다음과 같다.The function of each relay unit and the operation of the protective relay device according to the failure situation are reviewed and summarized in the table as follows.

계전부Relay 용 도Usage 정정기준Correction standard 정정시간Settling time 비고Remarks VRyVRy 뱅크 내부 소자 고장 검출In-bank element fault detection 1개 소자 단락시 나타나는 전압의 50%50% of voltage seen when shorting one device 가능한 최소Minimum possible 고장검출Fault detection OCROCR 선간단락, 지락고장 검출Line short and ground fault detection *순시 : 단락전류 50% *한시 : 정격전류 50%* Instant: 50% short circuit current * Time: 50% rated current 순시 가능한 최소Instantaneous minimum possible 고장검출Fault detection UVRUVR 저전압 운전 방지Low voltage operation prevention 정격전압의 70%70% of rated voltage 정정치 70%에서 2sec2 sec at 70% corrected value OVROVR 과전압 운전 방지Overvoltage Operation Prevention 정격전압의 130%130% of rated voltage 정정치 150%에서 2sec2 sec at 150% corrected value OVGROVGR 지락 과전압 운전 방지Ground fault overvoltage operation prevention 15V15 V Time Lever 10Time lever 10 비접지계Ungrounded

특히, 도 2에서 ①번 위치(인입단)에 빈번하게 발생하는 아크 등 고 저항 고장의 경우에는 전압 크기의 변화량이 작기 때문에 고장 검출이 어렵게 된다. 실제로 이러한 고 저항 사고는 빈번히 발생되어 뱅크 운전에 어려움을 주는 실정이다.In particular, in the case of a high resistance failure such as an arc frequently occurring at position ① (inlet end) in FIG. In fact, such high resistance accidents occur frequently, which makes bank operation difficult.

이러한 문제점을 해결하기 위해 제안된 본 발명에 의한 병렬 커패시터 뱅크 시스템 보호 장치는, 변압기 등을 포함하는 측정부(112, 114)를 통하여 얻어진, 제1 커패시터 뱅크(10) 양단의 제1 전압(V1) 및 제2 커패시터 뱅크(20) 양단에 인가되는 제2 전압(V2)을 사용하여, 고장 판단부(150)에서 제1 전압(V1) 및 제2 전압(V2)의 차동 전압(differential voltage)을 구한다.In order to solve this problem, the parallel capacitor bank system protection device according to the present invention includes a first voltage V1 across the first capacitor bank 10, which is obtained through the measuring units 112 and 114 including a transformer and the like. ) And the differential voltage of the first voltage V1 and the second voltage V2 in the failure determination unit 150 using the second voltage V2 applied across the second capacitor bank 20. Obtain

또한 고장 판단부(150)에서는, 차동 전압의 크기에 관한 정보를 이용하여 상기 커패시터 뱅크 시스템(100) 내부의 저 저항 고장 여부를 판별한다. 그와 동시에, 고장 판단부(150)에서는, 차동 전압의 고조파 성분을 분석하고, 고조파 성분의 크기에 관한 정보를 이용하여 상기 커패시터 뱅크 시스템 내부의 고 저항 고장 여부를 판별한다.In addition, the failure determination unit 150 determines whether or not a low resistance failure inside the capacitor bank system 100 by using information about the magnitude of the differential voltage. At the same time, the failure determination unit 150 analyzes the harmonic components of the differential voltage and determines whether or not the high resistance failure is inside the capacitor bank system by using the information on the magnitude of the harmonic components.

저 저항 고장 또는 고 저항 고장임이 판단되면, 차단부(105)가 고장 판단부(150)의 신호를 수신하여, 커패시터 뱅크 시스템(100)을 계통으로부터 차단한다.If it is determined that the low resistance failure or high resistance failure, the blocking unit 105 receives the signal of the failure determination unit 150, and cuts the capacitor bank system 100 from the system.

이하에서는 도 2 및 도 3을 참조하여, 본 발명의 병렬 커패시터 시스템 보호 방법의 바람직한 실시예를 설명한다. 실시예의 보호 방법은, 우선, 각 시점의 제1 커패시터 뱅크(10) 양단의 제1 전압(V1) 및 제2 커패시터 뱅크(20) 양단에 인가되는 제2 전압(V2)을 샘플링한다(S10). 제1 전압(V1) 및 제2 전압(V2)의 차동 전압(differential voltage)을 구하고(S20), 구하여진 차동 전압의 크기에 관한 정보를 이용하여, 상기 커패시터 뱅크 시스템 내부의 저 저항 고장 여부를 판별한다(S30). Hereinafter, a preferred embodiment of the method of protecting a parallel capacitor system of the present invention will be described with reference to FIGS. 2 and 3. In the protection method of the embodiment, first, the first voltage V1 across the first capacitor bank 10 and the second voltage V2 applied across the second capacitor bank 20 at each time point are sampled (S10). . The differential voltage of the first voltage V1 and the second voltage V2 is obtained (S20), and information on the magnitude of the obtained differential voltage is used to determine whether or not a low resistance fault is inside the capacitor bank system. Determine (S30).

그와 함께 고 저항 고장 여부를 판단하기 위하여, 차동 전압의 고조파 성분을 추출한다(S40). 다음으로 추출된 고조파 성분의 크기에 관한 정보를 이용하여, 커패시터 뱅크 시스템 내부의 고 저항 고장 여부를 판별한다(S50).In addition, in order to determine whether or not a high resistance failure, the harmonic component of the differential voltage is extracted (S40). Next, using the extracted information on the magnitude of the harmonic component, it is determined whether or not a high resistance failure in the capacitor bank system (S50).

여기서 저 저항 고장 여부를 판별하기 위하여 사용되는 차동 전압의 크기에 관한 정보란, 차동 전압의 실효치 등이 사용 가능하다. 저 저항 고장 여부를 판단하기 위한 기준으로는, 예를 들어, 도 1에 도시된 바와 같은 커패시터 유닛(21) 내의 커패시터 소자 1개가 단락되었을 경우에 나타나는 차동 전압의 실효치를 기준으로 할 수 있다. 이 경우의 차동 전압 실효치에 대한 측정된 차동 전압의 실효치 비율이 소정 정도를 넘는 경우(예를 들어, 측정된 차동 전압의 실효치가 소자 1개 단락 시의 차동 전압 실효치의 50%를 넘는 경우), 저 저항 고장으로 판단하도록 할 수 있다.The information on the magnitude of the differential voltage used to determine whether or not the low resistance is faulty can be used as the effective value of the differential voltage. As a criterion for determining whether or not a low resistance failure occurs, for example, the effective value of the differential voltage which appears when one capacitor element in the capacitor unit 21 as shown in FIG. 1 is shorted may be used as a reference. In the case where the ratio of the measured differential voltage to the differential voltage rms in this case exceeds a predetermined level (for example, the rms value of the measured differential voltage exceeds 50% of the differential voltage rms at one short circuit), It can be judged as a low resistance failure.

또한, 차동 전압의 고조파 성분을 이용하여 고 저항 고장 여부를 판별하기 위해서는, 고조파 성분의 실효치가 소정 기준값을 넘는지의 여부를 판단하도록 하는 방식이 사용 가능하다. 기준값으로는 상수 값이 사용될 수도 있지만, 고조파 성분의 실효치가 기본파 성분의 실효치에 비교할 때 어느 정도의 크기를 갖는지(예 를 들어, 기본파 대비 제3 고조파의 비율이 5% 이상일 경우를 고장으로 판단)를 기준값으로 설정하도록 하는 것이 정확한 고장 검출을 위해 바람직하다.In addition, in order to determine whether or not a high resistance failure is made using harmonic components of the differential voltage, a method of determining whether the effective value of the harmonic components exceeds a predetermined reference value can be used. A constant value may be used as the reference value.However, the magnitude of the effective value of the harmonic component is compared with the effective value of the fundamental component (e.g., when the ratio of the third harmonic to the fundamental is 5% or more). It is desirable for accurate failure detection.

커패시터 뱅크 시스템(100) 내에서 발생한 아크 등의 고장에 의한 고조파의 발생이 아니라 외부에서 발생한 사고에 의한 고조파가 내부로 타고 들어오는 경우가 있을 수 있는데, 이러한 상황은 외부에 비선형 부하가 존재할 경우 등에 발생할 수 있다. 그러나 본 발명에서 제안된 방법은 차동 전압의 고조파 성분을 구하는 것이기 때문에, 외부로부터 인입된 고조파는 제1 커패시터 뱅크(10)의 제1 전압(V1)과 제2 커패시터 뱅크(20)의 제2 전압(V2)의 차를 구하는 과정에서 상쇄되어, 검출 결과에 영향을 미치지 않게 된다.Harmonics due to external accidents may be introduced into the capacitor bank system 100 instead of harmonics caused by failures such as arcs generated in the capacitor bank system 100. Such a situation may occur when a nonlinear load is present outside. Can be. However, since the method proposed in the present invention is to obtain harmonic components of the differential voltage, the harmonics drawn from the outside are the first voltage V1 of the first capacitor bank 10 and the second voltage of the second capacitor bank 20. It is canceled in the process of finding the difference of (V2), and it does not affect a detection result.

이하에서는 도 4 내지 도 11을 참조로 하여 본 발명의 커패시터 뱅크 시스템 보호 방법 및 장치의 적용 시험 결과를 설명한다. Hereinafter, application test results of the method and apparatus for protecting a capacitor bank system according to the present invention will be described with reference to FIGS. 4 to 11.

도 4는 본 발명의 효과 검증을 위한 모의 계통의 구성을 나타낸다. 모의 계통은 22.9kV 배전계통과 유사한 형태로 구성하였다. 계통에 접속된 커패시터 뱅크 시스템(100)은, 제1 커패시터 뱅크(10) 및 제2 커패시터 뱅크(20)로 구성되고, 접지 단 부근의 지락 사고를 판단하기 위하여 직렬 저항(310)을 배치하였다. 4 shows the configuration of a simulation system for verifying the effect of the present invention. The simulation system was constructed in a similar form to the 22.9kV distribution system. The capacitor bank system 100 connected to the grid is composed of the first capacitor bank 10 and the second capacitor bank 20, and a series resistor 310 is disposed in order to determine a ground fault near the ground terminal.

저 저항 사고 시의 사고판단 기준값(제1 기준값)을 정하기 위해서, 일단 도 4의 커패시터 유닛(111) 중 1개 커패시터 소자(112)의 단락의 경우를 모의하였다. 도 5에서는 이 경우에 발생한 차동 전압의 파형을 나타낸다. 도시된 파형은 순치치 파형이며, 실효치는 약 92[V]가 되었고, 상술한 기준에 따라 이 전압 값의 반인 46[V]를 제1 기준값으로 설정하였다.In order to determine an accident determination reference value (first reference value) at the time of a low resistance accident, the case of a short circuit of one capacitor element 112 in the capacitor unit 111 of FIG. 4 was simulated. 5 shows the waveform of the differential voltage generated in this case. The waveform shown is a pure waveform, the effective value is about 92 [V], and 46 [V], which is half of this voltage value, is set as the first reference value in accordance with the above-mentioned reference.

도 7에서는, 도 4와 같은 계통에서 a상의 커패시터 소자가 외함(case)을 통하여 지락된 경우를 모의하여 얻어진 차동 전압의 순시치를 도시한다. 이때, 고장 저항은 10[ohm]으로 하였다. 도 7과 같이, 얻어진 차동 전압은 순시치 1.276[kV]로서 제1 기준값인 46[V]보다 상당히 큰 값이 나타나, 고장저항이 없는 완전지락고장은 물론 고장 저항이 어느 정도 포함된 저저항 고장의 경우라 하더라도 정확히 고장 검출을 수행함이 검증되었다.In FIG. 7, the instantaneous value of the differential voltage obtained by simulating the case where the capacitor element of a is grounded through a case in the same system as in FIG. 4 is shown. At this time, the failure resistance was 10 [ohm]. As shown in FIG. 7, the obtained differential voltage is 1.276 [kV], which is significantly larger than the first reference value of 46 [V], resulting in a low resistance failure including a complete ground failure without failure resistance as well as some failure resistance. Even in the case of, it is verified that the fault detection is performed correctly.

도 7은 아크 발생과 같은 고 저항 고장을 모의하기 위해 사용된 등가 회로의 모델을 도시한다. 이 때 발생되는 아크 전류는 도 8과 같다. 아크는 주로 커패시터 뱅크 내의 인입구 근처 부싱에서 종종 발생한다. 7 shows a model of an equivalent circuit used to simulate high resistance failures such as arcing. The arc current generated at this time is shown in FIG. 8. Arcs often occur at bushings near the inlet in the capacitor bank.

이러한 아크 고장이 발생하면 부하 전류에 기수조파를 포함하게 되며, 본 발명은 이와 같은 현상의 관측에 기해 아크 검출에 고조파 분석 결과를 이용한다. 도 9에서는 아크 발생을 모의한 경우에 얻어진 차동 전압의 파형을 도시한다. 차동 전압은 초기에 DC성분이 약간 포함되어 있지만, 실효치 17.8[V]정도로 위에서 정하여진 제1 기준값보다 작다. 즉, 종래 기술의 차동 전압의 크기만을 이용하는 방법으로는 검출이 어렵게 된다. When such an arc failure occurs, the odd current is included in the load current, and the present invention uses the results of harmonic analysis for arc detection based on the observation of such a phenomenon. 9 shows waveforms of the differential voltages obtained when the arc generation is simulated. The differential voltage initially contains a small amount of DC components, but is smaller than the first reference value defined above with an effective value of 17.8 [V]. That is, the detection using the method of using only the magnitude of the differential voltage of the prior art becomes difficult.

따라서 본 발명의 방법을 적용하여, 고조파 분석을 수행하였으며, 도 10은 고조파 분석 결과를 나타낸다. 도 10에서는 기본파, 3조파, 5조파, 7조파, 9조파, 11조파 등이 도시되었으며, 그 실효치의 비는 아래 표와 같이 얻어졌다.Therefore, by applying the method of the present invention, harmonic analysis was performed, Figure 10 shows the results of harmonic analysis. In FIG. 10, fundamental waves, third harmonics, five harmonics, seventh harmonics, nineth harmonics, eleven harmonics, and the like are shown. The ratios of the effective values are obtained as shown in the following table.

주파수frequency 기본파A fundamental wave 3조파3 harmonics 5조파5 harmonics 7조파7th harmonic 9조파9th harmonic 11조파11th harmonic 기본파 대비 함유율Content compared to fundamental wave 100%100% 6.22%6.22% 1.608%1.608% 0.469%0.469% 0.109%0.109% 0.09%0.09%

상기 표에 나타낸 바와 같이, 기본파 대비 제 3고조파의 비율이 6.22%인데, 제3고조파를 검출에 사용하기로 하고, 위 비율보다 낮은 5%로 제2 기준치를 설정하면 아크 고 저항 고장에 대해서도 정확한 판별이 가능하게 된다.As shown in the table above, if the ratio of the third harmonic to the fundamental is 6.22%, the third harmonic is used for detection, and if the second reference value is set to 5% lower than the above ratio, the arc high resistance failure is also affected. Accurate determination is possible.

또한, 본 발명의 방법을 적용하여 차동 전압의 고조파 함유율을 고장 검출 요소로 사용할 경우, 비선형 부하로부터 발생하는 고조파가 차동 전압에 영향을 주어 오동작 할 수 있는가의 문제에 대하여 검증하였다. 비선형 부하는 도 4에서의 부하 모델에 6펄스 다이오드 브릿지 회로를 병렬로 추가하여 모의하였다. 모의 결과, 도 11에서 제시된 바와 같이 제1 전압(Va1) 및 제2 전압(Va2)에는 각각 부하에 의하여 발생하는 고조파가 유입되어 있는 상태를 확인할 수 있으나, 제1 전압(Va1)과 제2 전압(Va2)에 거의 같은 전압이 걸리기 때문에 도 11에서 나타난 것처럼 차동 전압은 고조파를 포함하지 않게 된다. 따라서 비선형 부하에서 발생된 고조파가 차동 전압의 고조파 검출요소에는 영향을 미치지 않기 때문에, 비선형 부하가 존재하는 경우에도 본 발명에서 제안하는 보호 방법이 유효함을 알 수 있다.In addition, by applying the method of the present invention, when the harmonic content of the differential voltage is used as a failure detection element, it was verified whether the harmonics generated from the nonlinear load affect the differential voltage and malfunction. Nonlinear loads were simulated by adding a 6-pulse diode bridge circuit in parallel to the load model in FIG. As a result of the simulation, as shown in FIG. 11, harmonics generated by the load are introduced into the first voltage Va1 and the second voltage Va2, respectively, but the first voltage Va1 and the second voltage are respectively checked. Since Va2 is about the same voltage, the differential voltage does not contain harmonics as shown in FIG. Therefore, since the harmonics generated in the nonlinear load do not affect the harmonic detection element of the differential voltage, it can be seen that the protection method proposed by the present invention is effective even in the presence of the nonlinear load.

본 발명에 의한 병렬 커패시터 뱅크 시스템 보호 방법 및 장치는 본 발명의 기술적 사상의 범위 내에서 다양한 형태로 변형, 응용 가능하며 상기 바람직한 실시예에 한정되지 않는다. 또한, 상기 실시예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적이 아니며, 이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자의 관점에서는, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 상기 실시예 및 첨부된 도면에 한정되는 것은 아님은 물론이며, 후술하는 청구범위뿐만이 아니라 청구범위와 균등 범위를 포함하 여 판단되어야 한다.The method and apparatus for protecting a parallel capacitor bank system according to the present invention can be modified and applied in various forms within the scope of the technical idea of the present invention, and are not limited to the above preferred embodiment. In addition, the embodiments and drawings are only for the purpose of describing the contents of the invention in detail, and are not intended to limit the scope of the technical idea of the invention, the present invention described above is common in the technical field to which the present invention belongs From the perspective of the person skilled in the art, various substitutions, modifications and changes are possible within the scope without departing from the spirit of the present invention is not limited to the embodiment and the accompanying drawings, of course, not only the claims described below Judgment, including claims and equivalents, shall be determined.

본 발명에 의하여, 커패시터 뱅크 내부에 아크 등의 고 저항 고장의 경우에도 정확한 사고 판별이 가능한 병렬 커패시터 뱅크 시스템 보호 방법 및 장치가 제공된다.According to the present invention, there is provided a method and apparatus for protecting a parallel capacitor bank system capable of accurately determining an accident even in a high resistance failure such as an arc inside a capacitor bank.

또한 본 발명에 의하여, 커패시터 뱅크 내부에서 발생하는 아크 등의 고저항 고장의 경우와 비선형 부하 등 외부 고조파 발생의 경우를 정확히 구분해 낼 수 있어 오동작의 우려가 없는 병렬 커패시터 뱅크 시스템 보호 방법 및 장치의 구현이 가능하다.In addition, according to the present invention, it is possible to accurately distinguish between the case of high resistance failure such as an arc generated inside the capacitor bank and the occurrence of external harmonics such as nonlinear load, so that there is no risk of malfunction. Implementation is possible.

Claims (9)

복수개의 소자 커패시터를 포함하는 하나 이상의 단위 커패시터 뱅크가 서로 병렬 연결된 제1 커패시터 뱅크 및 제2 커패시터 뱅크를 포함하며, 상기 제1 커패시터 뱅크와 제2 커패시터 뱅크가 서로 직렬 연결된 병렬 커패시터 뱅크 시스템의 보호를 위한 방법에 있어서,At least one unit capacitor bank including a plurality of device capacitors includes a first capacitor bank and a second capacitor bank connected in parallel to each other, and the first capacitor bank and the second capacitor bank are connected to each other in series to protect the parallel capacitor bank system. In the method for 상기 제1 커패시터 뱅크 양단의 제1 전압 및 상기 제2 커패시터 뱅크 양단 에 인가되는 제2 전압을 측정하는 단계;Measuring a first voltage across the first capacitor bank and a second voltage applied across the second capacitor bank; 상기 제1 전압 및 상기 제2 전압의 차동 전압(differential voltage)을 구하는 단계;Obtaining a differential voltage between the first voltage and the second voltage; 상기 차동 전압의 크기에 관한 정보를 이용하여, 상기 커패시터 뱅크 시스템 내부의 저 저항 고장 여부를 판별하는 단계;Using the information about the magnitude of the differential voltage, determining whether a low resistance fault is inside the capacitor bank system; 상기 차동 전압의 고조파 성분을 구하는 단계; 및Obtaining a harmonic component of the differential voltage; And 상기 고조파 성분의 크기에 관한 정보를 이용하여, 상기 커패시터 뱅크 시스템 내부의 고 저항 고장 여부를 판별하는 단계를 포함하는 병렬 커패시터 뱅크 시스템의 보호 방법.And determining whether a high resistance failure occurs in the capacitor bank system by using the information about the magnitude of the harmonic component. 제1항에 있어서,The method of claim 1, 상기 커패시터 뱅크 시스템은 접지 Y 결선 방식의 커패시터 뱅크 시스템인 것을 특징으로 하는 병렬 커패시터 뱅크 시스템의 보호 방법.The capacitor bank system is a protection method of a parallel capacitor bank system, characterized in that the capacitor bank system of the grounding Y connection method. 제1항에 있어서,The method of claim 1, 상기 커패시터 뱅크 시스템은 접지 Y 결선 방식의 언퓨즈드(unfused) 커패시터 뱅크 시스템인 것을 특징으로 하는 병렬 커패시터 뱅크 시스템의 보호 방법.The capacitor bank system is a protection method of a parallel capacitor bank system, characterized in that the unfused (unfused) capacitor bank system of the ground Y connection method. 제1항에 있어서,The method of claim 1, 상기 고조파는 제3 고조파인 것을 특징으로 하는 병렬 커패시터 뱅크 시스템의 보호 방법.And said harmonics are third harmonics. 제1항에 있어서,The method of claim 1, 상기 고 저항 고장은 상기 커패시터 뱅크 시스템 내부의 아크 발생인 것을 특징으로 하는 병렬 커패시터 뱅크 시스템의 보호 방법.And wherein said high resistance fault is an arc generation inside said capacitor bank system. 제1항에 있어서,The method of claim 1, 상기 저 저항 고장 여부를 판별하는 단계는, 상기 차동 전압의 기본파의 실효치가 미리 정해진 제1 기준값 이상인지를 판별하는 것임을 특징으로 하는 병렬 커패시터 뱅크 시스템의 보호 방법.The determining of the low resistance failure may include determining whether the effective value of the fundamental wave of the differential voltage is equal to or greater than a first predetermined reference value. 제1항에 있어서,The method of claim 1, 상기 고 저항 고장 여부를 판별하는 단계는, 상기 차동 전압의 기본파의 실 효치에 대한 상기 고조파 실효치의 비율을 미리 정해진 제2 기준값 이상인지를 판별하는 것임을 특징으로 하는 병렬 커패시터 뱅크 시스템의 보호 방법.The determining of the high resistance failure may include determining whether the ratio of the harmonic effective value to the effective value of the fundamental wave of the differential voltage is equal to or greater than a second predetermined reference value. 제1항 내지 제7항 중 어느 한 항의 단계들을 수행하기 위한 컴퓨터로 실행 가능한 프로그램을 기록한 기록 매체.A recording medium having recorded thereon a computer executable program for performing the steps of any one of claims 1 to 7. 복수개의 소자 커패시터를 포함하는 하나 이상의 단위 커패시터 뱅크가 서로 병렬 연결된 제1 커패시터 뱅크 및 제2 커패시터 뱅크를 포함하며, 상기 제1 커패시터 뱅크와 제2 커패시터 뱅크가 서로 직렬 연결된 병렬 커패시터 뱅크 시스템의 보호를 위한 시스템에 있어서,At least one unit capacitor bank including a plurality of device capacitors includes a first capacitor bank and a second capacitor bank connected in parallel to each other, and the first capacitor bank and the second capacitor bank are connected to each other in series to protect the parallel capacitor bank system. In the system for 상기 제1 커패시터 뱅크 양단의 제1 전압 및 상기 제2 커패시터 뱅크 양단 에 인가되는 제2 전압을 측정하는 측정부;A measuring unit measuring a first voltage across the first capacitor bank and a second voltage applied across the second capacitor bank; 상기 제1 전압 및 상기 제2 전압의 차동 전압(differential voltage)을 구하고, 상기 차동 전압의 크기에 관한 정보를 이용하여 상기 커패시터 뱅크 시스템 내부의 저 저항 고장 여부를 판별하고, 상기 차동 전압의 고조파 성분을 구하여 상기 고조파 성분의 크기에 관한 정보를 이용하여 상기 커패시터 뱅크 시스템 내부의 고 저항 고장 여부를 판별하는 고장 판단부; 및Obtaining a differential voltage between the first voltage and the second voltage, and determining whether a low resistance failure occurs in the capacitor bank system by using information about the magnitude of the differential voltage, and a harmonic component of the differential voltage. A failure determination unit for determining a high resistance failure in the capacitor bank system by using information on the magnitude of the harmonic component; And 상기 고장 판단부의 신호를 수신하여, 상기 고 저항 고장 또는 상기 저 저항 고장 시에 상기 커패시터 뱅크 시스템을 계통으로부터 차단하는 차단부를 포함하는 병렬 커패시터 뱅크 시스템의 보호 장치.And a breaker configured to receive a signal of the failure determination unit and disconnect the capacitor bank system from a system in the event of the high resistance failure or the low resistance failure.
KR1020040095645A 2004-11-22 2004-11-22 Method and apparatus for protecting shunt capacitor banks based on voltage difference KR100637619B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040095645A KR100637619B1 (en) 2004-11-22 2004-11-22 Method and apparatus for protecting shunt capacitor banks based on voltage difference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040095645A KR100637619B1 (en) 2004-11-22 2004-11-22 Method and apparatus for protecting shunt capacitor banks based on voltage difference

Publications (2)

Publication Number Publication Date
KR20060056527A KR20060056527A (en) 2006-05-25
KR100637619B1 true KR100637619B1 (en) 2006-10-23

Family

ID=37152226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040095645A KR100637619B1 (en) 2004-11-22 2004-11-22 Method and apparatus for protecting shunt capacitor banks based on voltage difference

Country Status (1)

Country Link
KR (1) KR100637619B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220112127A (en) 2021-02-03 2022-08-10 대우조선해양 주식회사 Apparatus for short-circle protection of secondary battery

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017415B1 (en) * 2008-08-26 2011-02-28 주식회사 다원시스 Circuit for Protecting Condenser
KR100976266B1 (en) * 2010-04-02 2010-08-18 한명전기주식회사 Condenser bank
CN106970294A (en) * 2017-03-31 2017-07-21 国网福建省电力有限公司 The method of inspection and verifying attachment of a kind of capacitor differential pressure circuit
KR102583459B1 (en) * 2023-02-15 2023-09-27 동일산전(주) Switchboard with abnormal condition diagnostic and protection of power capacitor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000324710A (en) 1999-05-17 2000-11-24 Okamura Kenkyusho:Kk Series/parallel switching type capacitor apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000324710A (en) 1999-05-17 2000-11-24 Okamura Kenkyusho:Kk Series/parallel switching type capacitor apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
논문

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220112127A (en) 2021-02-03 2022-08-10 대우조선해양 주식회사 Apparatus for short-circle protection of secondary battery

Also Published As

Publication number Publication date
KR20060056527A (en) 2006-05-25

Similar Documents

Publication Publication Date Title
Brunello et al. Shunt capacitor bank fundamentals and protection
US10931094B2 (en) Method for detecting an open-phase condition of a transformer
FI115488B (en) Method and apparatus for detecting a breaking earth fault in a power distribution network
RU2542494C2 (en) Device and method for detection of ground short-circuit
CN1902798B (en) Method and device for fault detection in transformers or power lines
Zacharias et al. Prototype of a negative-sequence turn-to-turn fault detection scheme for transformers
US20150124358A1 (en) Feeder power source providing open feeder detection for a network protector by shifted neutral
JP5256757B2 (en) Micro ground fault detector
Aktaibi et al. A software design technique for differential protection of power transformers
Griffin et al. Generator ground fault protection using overcurrent, overvoltage, and undervoltage relays
Schlake et al. Performance of third harmonic ground fault protection schemes for generator stator windings
Leal et al. Comparison of online techniques for the detection of inter-turn short-circuits in transformers
Behjat et al. An experimental approach for investigating low-level interturn winding faults in power transformers
KR100637619B1 (en) Method and apparatus for protecting shunt capacitor banks based on voltage difference
CN110031716B (en) Distributed fault detection method for power distribution system with resonant grounding
JP2010130811A (en) Fine ground fault detector and method of detecting fine ground fault
Solak et al. Negative-sequence current integral method for detection of turn-to-turn faults between two parallel conductors in power transformers
JP2023541180A (en) Fault detection in shunt capacitor banks
Arrabé et al. New Selective Directional Ground Fault Protection Method for Ungrounded Systems
Wu et al. EHV Shunt Capacitor Bank Design and Transient Analysis-A Case Study
Meddeb et al. Impact of System Grounding on Distance Relay Operating
Ahmadzadeh-Shooshtari et al. Transformer DC Bias Detection: Using Differential Current Waveforms
KR102673944B1 (en) Vibration isolation switchboard havng a function of leakage current detection and monitoring
Das et al. A Call to Action: Say YES to Restricted Earth Fault Protection
JPH0735831A (en) Method and apparatus for testing breaker

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee