KR100637523B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100637523B1
KR100637523B1 KR1020030073515A KR20030073515A KR100637523B1 KR 100637523 B1 KR100637523 B1 KR 100637523B1 KR 1020030073515 A KR1020030073515 A KR 1020030073515A KR 20030073515 A KR20030073515 A KR 20030073515A KR 100637523 B1 KR100637523 B1 KR 100637523B1
Authority
KR
South Korea
Prior art keywords
electrode
address
discharge
substrate
floating
Prior art date
Application number
KR1020030073515A
Other languages
Korean (ko)
Other versions
KR20050038263A (en
Inventor
김우태
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030073515A priority Critical patent/KR100637523B1/en
Publication of KR20050038263A publication Critical patent/KR20050038263A/en
Application granted granted Critical
Publication of KR100637523B1 publication Critical patent/KR100637523B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/30Floating electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems

Abstract

본 발명은 어드레스 방전시 방전 패스를 균일하게 하고, 방전 셀 내에 전기장이 고르게 분포하도록 하여 낮은 구동 전압으로 안정적인 동작을 가능하게 하는 플라즈마 디스플레이 패널에 관한 것으로서,BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel in which a discharge path is uniform during address discharge and an electric field is evenly distributed in a discharge cell, thereby enabling stable operation at a low driving voltage.

임의의 간격을 두고 서로 대향 배치되는 제1 및 제2 기판과; 제1 기판에 형성되는 어드레스 전극들과; 제1 기판과 제2 기판의 사이 공간에 배치되어 방전 셀들을 구획하는 격벽과; 각각의 방전 셀 내에 위치하는 적색, 녹색 또는 청색의 형광층과; 제2 기판에 형성되는 유지 전극들과, 각각의 방전 셀 내에 어드레스 전극과 임의의 간격을 두고 위치하는 적어도 하나의 플로팅 전극을 포함하는 플라즈마 디스플레이 패널을 제공한다.First and second substrates disposed to face each other at arbitrary intervals; Address electrodes formed on the first substrate; A partition wall disposed in a space between the first substrate and the second substrate to partition the discharge cells; A red, green or blue fluorescent layer located in each discharge cell; The present invention provides a plasma display panel including sustain electrodes formed on a second substrate, and at least one floating electrode positioned at an arbitrary distance from an address electrode in each discharge cell.

플라즈마, 디스플레이, 어드레스전극, 유지전극, 스캔전극, 공통전극, 형광층, 플로팅전극Plasma, display, address electrode, sustain electrode, scan electrode, common electrode, fluorescent layer, floating electrode

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to a first embodiment of the present invention.

도 2는 도 1의 조립 상태를 나타내는 부분 평면도이다.FIG. 2 is a partial plan view illustrating the assembled state of FIG. 1. FIG.

도 3은 도 1의 조립 상태를 나타내는 부분 단면도이다.3 is a partial cross-sectional view showing the assembled state of FIG.

도 4는 어드레스 방전시 나타나는 방전 패스를 도시한 개략도이다.4 is a schematic diagram showing a discharge path that appears during address discharge.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 부분 평면도이다.5 is a partial plan view of a plasma display panel according to a second embodiment of the present invention.

도 6과 도 7은 각각 종래 기술에 의한 플라즈마 디스플레이 패널의 부분 분해 사시도와 부분 조립 단면도이다.6 and 7 are partially exploded perspective views and partially assembled cross-sectional views of the plasma display panel according to the prior art, respectively.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 후면 기판에 어드레스 전극을 구비하고, 전면 기판에 스캔 전극과 공통 전극을 구비하여 방전 셀들을 구성하는 3전극 면방전 구조의 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having a three-electrode surface discharge structure including an address electrode on a rear substrate and a scan electrode and a common electrode on a front substrate to form discharge cells. will be.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 'PDP'라 한다)은 방전 셀 내에서 일어나는 기체 방전에 의한 진공 자외선으로 형광체를 여기시켜 화상을 구현하는 표시 패널로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광을 받고 있다.In general, a plasma display panel (hereinafter, referred to as a 'PDP') is a display panel that realizes an image by exciting phosphors by vacuum ultraviolet rays caused by gas discharge occurring in a discharge cell. It is attracting attention as a thin display device.

도 6은 종래 기술에 의한 3전극 면방전 구조의 교류형 PDP를 도시한 부분 분해 사시도이고, 도 7은 도 6의 조립 상태를 나타내는 부분 단면도이다.FIG. 6 is a partially exploded perspective view illustrating an AC PDP having a three-electrode surface discharge structure according to the prior art, and FIG. 7 is a partial cross-sectional view illustrating an assembled state of FIG. 6.

도면을 참고하면, 후면 기판(1)에는 어드레스 전극(3)과 격벽(5) 및 형광층(7)이 형성되고, 전면 기판(9)에는 스캔 전극(11)과 공통 전극(13)으로 이루어지는 유지 전극(15)이 형성된다. 어드레스 전극(3)과 유지 전극(15)은 각각 제1 유전층(17)과 제2 유전층(19)으로 덮여 있으며, 어드레스 전극(3)과 유지 전극(15)이 교차하는 방전 셀 내부는 방전 가스(주로 Ne-Xe 혼합 가스)로 채워진다. 참고로, 도면에서 부호 21은 제2 유전층(19)을 덮는 MgO 보호막을 나타낸다.Referring to the drawings, an address electrode 3, a partition 5, and a fluorescent layer 7 are formed on a rear substrate 1, and a scan electrode 11 and a common electrode 13 are formed on a front substrate 9. The sustain electrode 15 is formed. The address electrode 3 and the sustain electrode 15 are covered with the first dielectric layer 17 and the second dielectric layer 19, respectively, and the discharge gas inside the discharge cell where the address electrode 3 and the sustain electrode 15 cross each other. (Mostly Ne-Xe mixed gas). For reference, reference numeral 21 in the drawing represents an MgO protective film covering the second dielectric layer 19.

상기 구성에 의해, 어드레스 전극(3)과 스캔 전극(11) 사이에 어드레스 전압(Va)을 인가하면, 방전 셀 내에 어드레스 방전이 일어나고, 어드레스 방전의 결과 유지 전극(15)을 덮고 있는 제2 유전층(19) 위로 전하가 쌓이는데 이를 벽전하(wall charge)라 한다. 그리고 벽전하에 의해 스캔 전극(11)과 공통 전극(13) 사이에 형성되는 공간 전압을 벽전압(wall voltage; Vw)이라 하며, 벽전하 생성으로 발광이 일어날 방전 셀을 선택하게 된다.With the above configuration, when the address voltage Va is applied between the address electrode 3 and the scan electrode 11, an address discharge occurs in the discharge cell, and the second dielectric layer covering the sustain electrode 15 as a result of the address discharge. (19) The charge builds up, which is called wall charge. The space voltage formed between the scan electrode 11 and the common electrode 13 by the wall charge is called a wall voltage (Vw), and a discharge cell in which light emission is generated by generating wall charge is selected.

이어서, 선택된 방전 셀의 스캔 전극(11)과 공통 전극(13) 사이에 유지 전압(Vs)을 인가하면, 유지 전압(Vs)과 벽전압(Vw)의 합이 실제 플라즈마 방전에 요구되는 방전개시 전압(Vf)을 초과하면서 플라즈마 방전, 즉 유지 방전이 일어난다. 그리고 플라즈마 방전시 만들어지는 Xe의 여기 원자로부터 진공 자외선이 방출되고, 진공 자외선이 형광층(7)을 여기시켜 가시광을 내게 함으로써 칼라 표시를 가능하게 한다.Subsequently, when the sustain voltage Vs is applied between the scan electrode 11 and the common electrode 13 of the selected discharge cell, the sum of the sustain voltage Vs and the wall voltage Vw is required to start discharge. Plasma discharge, that is, sustain discharge occurs while exceeding the voltage Vf. Vacuum ultraviolet rays are emitted from the excitation atoms of Xe produced during plasma discharge, and the vacuum ultraviolet rays excite the fluorescent layer 7 to emit visible light, thereby enabling color display.

이와 같이 동작하는 PDP에 있어서, 어드레스 전극(3)은 스캔 전극(11) 및 공통 전극(15)과 수직으로 교차하면서 각 방전 셀의 중심을 지나는 스트라이프 패턴으로 이루어진다. 이 때, 방전 셀의 가로 피치(Ph)에 대한 어드레스 전극(3)의 폭(W)은 한정되어 있으므로, 어드레스 전극(3)은 스캔 전극(11)과 협소한 면적을 두고 대향 배치된다.In the PDP operating as described above, the address electrode 3 has a stripe pattern passing perpendicular to the scan electrode 11 and the common electrode 15 and passing through the center of each discharge cell. At this time, since the width W of the address electrode 3 with respect to the horizontal pitch Ph of the discharge cells is limited, the address electrodes 3 are disposed to face the scan electrode 11 with a narrow area.

이로서 어드레스 전극(3)과 스캔 전극(11) 사이에 어드레스 전압(Va)을 인가하여 어드레스 방전을 일으킬 때에, 도 6의 X 방향 단면을 기준으로 하여 전자와 이온의 이동 경로, 즉 방전 패스를 살펴보면, 도 7에 도시한 바와 같이 방전 셀 내의 방전 패스(점선으로 표시)는 어드레스 전극(3)으로부터 스캔 전극(11)을 향해 넓게 확산되는 방사 형태를 나타낸다.As a result, when the address voltage Va is applied between the address electrode 3 and the scan electrode 11 to generate an address discharge, the movement paths of electrons and ions, i.e., the discharge paths, based on the X-direction cross section of FIG. 7, the discharge path (indicated by the dotted line) in the discharge cell shows a radiation pattern that is widely diffused from the address electrode 3 toward the scan electrode 11.

따라서 종래의 PDP에서는 어드레스 방전시 어드레스 전극(3)과 스캔 전극(11) 사이에서 방전 패스가 불균일하게 나타나고, 방전 셀 내에 전기장이 고르게 분포하지 않는 결과를 나타낸다.Therefore, in the conventional PDP, discharge paths appear unevenly between the address electrode 3 and the scan electrode 11 during address discharge, and the electric field is not evenly distributed in the discharge cell.

그 결과, 종래의 PDP는 어드레스 방전의 안정성이 저하되어 오방전을 일으킬 수 있으며, 반응 시간이 느린 단점이 있다. 또한 종래의 PDP는 어드레스 방전의 세기가 약하여 유지 방전을 위한 벽전하를 충분히 생성하지 못하게 되고, 이는 어드 레스 전압(Va)과 유지 전압(Vs)을 높여야 하는 원인이 되어 PDP 효율(소비 전력에 대한 휘도 비)이 저하되는 단점을 안고 있다.As a result, the conventional PDP has a disadvantage in that the stability of the address discharge is lowered, which may cause erroneous discharge, and the reaction time is slow. In addition, the conventional PDP has a weak strength of address discharge, and thus does not sufficiently generate wall charges for sustain discharge, which causes the address voltage Va and the sustain voltage Vs to be increased. Has a disadvantage of lowering the luminance ratio).

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 어드레스 방전시 어드레스 전극과 스캔 전극 사이의 방전 패스를 균일하게 하고, 방전 셀 내에 전기장이 고르게 분포하도록 하여 어드레스 방전의 안정성을 높이면서 어드레스 방전의 세기를 높여 저전압 구동을 가능하게 하는 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to uniformize the discharge path between the address electrode and the scan electrode during address discharge, and to evenly distribute the electric field in the discharge cell, thereby increasing the stability of the address discharge. In addition, the present invention provides a plasma display panel capable of driving a low voltage by increasing the intensity of address discharge.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

임의의 간격을 두고 서로 대향 배치되는 제1 및 제2 기판과, 제1 기판에 형성되는 어드레스 전극들과, 제1 기판과 제2 기판의 사이 공간에 배치되어 방전 셀들을 구획하는 격벽과, 각각의 방전 셀 내에 위치하는 적색, 녹색 또는 청색의 형광층과, 제2 기판에 형성되는 유지 전극들과, 각각의 방전 셀 내에 어드레스 전극과 임의의 간격을 두고 위치하는 적어도 하나의 플로팅 전극을 포함하는 플라즈마 디스플레이 패널을 제공한다.First and second substrates disposed to face each other at random intervals, address electrodes formed on the first substrate, partition walls disposed in a space between the first substrate and the second substrate to partition discharge cells, respectively; A red, green, or blue fluorescent layer located in the discharge cells of the substrate; sustain electrodes formed on the second substrate; and at least one floating electrode positioned at an arbitrary distance from the address electrode in each discharge cell. Provided is a plasma display panel.

상기 플로팅 전극은 외부로부터 전압을 인가받지 않고 각각의 방전 셀 내에 독립적으로 위치하며, 바람직하게 어드레스 전극의 좌, 우측에 한쌍의 플로팅 전극이 대칭으로 배치된다.The floating electrode is independently positioned in each discharge cell without receiving a voltage from the outside, and preferably, a pair of floating electrodes are symmetrically disposed on the left and right sides of the address electrode.

상기 유지 전극은 스캔 전극과 공통 전극의 쌍으로 이루어지며, 플로팅 전극 은 스캔 전극의 직하부(直下部)에 위치하여 스캔 전극에 대향 배치되거나, 플로팅 전극의 일부가 스캔 전극 및 공통 전극의 직하부에 위치하여 스캔 전극 및 공통 전극과 대향 배치된다.The sustain electrode includes a pair of scan electrodes and a common electrode, and the floating electrode is positioned directly below the scan electrode to face the scan electrode, or a part of the floating electrode is directly below the scan electrode and the common electrode. It is positioned in the opposite side to the scan electrode and the common electrode.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2와 도 3은 각각 도 1의 조립 상태를 나타내는 부분 평면도와 부분 단면도이다.1 is a partially exploded perspective view of a plasma display panel according to a first exemplary embodiment of the present invention, and FIGS. 2 and 3 are partial plan views and partial cross-sectional views respectively illustrating an assembled state of FIG. 1.

도면을 참고하면, 본 실시예에 의한 플라즈마 디스플레이 패널(이하 'PDP'라 한다)은 후면 기판(2)(이하, '제1 기판'이라고 함)과 전면 기판(4)(이하, '제2 기판'이라고 함)이 임의의 간격을 두고 서로 대향 배치되고, 양 기판의 사이 공간에는 방전 셀들(6R, 6G, 6B)이 마련되어 각 방전 셀(6R, 6G, 6B)의 독립적인 방전 매커니즘에 의한 가시광 방출로 임의의 칼라 영상을 구현한다.Referring to the drawings, the plasma display panel according to the present embodiment (hereinafter referred to as 'PDP') is the rear substrate 2 (hereinafter referred to as 'first substrate') and the front substrate 4 (hereinafter referred to as 'second' The substrates' are disposed to face each other at random intervals, and discharge cells 6R, 6G, and 6B are provided in the spaces between the two substrates so that the discharge cells 6R, 6G, and 6B are independent of the discharge mechanisms. Visible light emission produces an arbitrary color image.

상기 구성을 구체적으로 살펴보면, 먼저 제1 기판(2)의 내면에는 일방향(도면의 Y 방향)을 따라 어드레스 전극(8)들이 형성되고, 어드레스 전극(8)들을 덮으면서 제1 기판(2)의 내면 전체에 제1 유전층(10)이 형성된다. 어드레스 전극(8)은 일례로 스트라이프 패턴으로 이루어져 이웃한 어드레스 전극(8)과 소정의 간격을 두고 나란하게 위치한다.In detail, the address electrodes 8 are formed in one direction (Y direction of the drawing) on the inner surface of the first substrate 2, and cover the address electrodes 8 to cover the first substrate 2. The first dielectric layer 10 is formed on the entire inner surface. The address electrodes 8 are formed in a stripe pattern, for example, and are arranged side by side with a predetermined distance from the neighboring address electrodes 8.

제1 유전층(10) 위에는 격벽(12), 일례로 어드레스 전극(8)과 평행한 스트라이프 패턴의 격벽(12)이 위치하고, 격벽(12)의 측면과 제1 유전층(10) 상면에 걸쳐 적색, 녹색 및 청색의 형광층(14R, 14G, 14B)이 순서대로 마련된다. 이 때, 격벽(12)의 형상은 스트라이프 패턴에 한정되지 않고, 격자형과 같은 폐쇄형 구조 또는 그 이외의 패턴으로 이루어질 수 있다.On the first dielectric layer 10, a partition 12, for example, a stripe pattern partition 12 parallel to the address electrode 8, is disposed on the side surface of the partition 12 and the upper surface of the first dielectric layer 10. Green and blue fluorescent layers 14R, 14G and 14B are provided in this order. At this time, the shape of the partition wall 12 is not limited to the stripe pattern, it may be formed of a closed structure such as a lattice or other patterns.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 내면에는 어드레스 전극(8)과 직교하는 방향(도면의 X 방향)을 따라 스캔 전극(16)과 공통 전극(18)으로 이루어지는 유지 전극(20)이 형성되고, 유지 전극(20)들을 덮으면서 제2 기판(4)의 내면 전체에 투명한 제2 유전층(22)과 MgO 보호막(24)이 위치한다.In addition, the inner surface of the second substrate 4 facing the first substrate 2 is formed of the scan electrode 16 and the common electrode 18 along the direction orthogonal to the address electrode 8 (the X direction in the drawing). The electrode 20 is formed, and the second dielectric layer 22 and the MgO passivation layer 24 that are transparent are disposed on the entire inner surface of the second substrate 4 while covering the sustain electrodes 20.

본 실시예에서 스캔 전극(16)과 공통 전극(18)은 각각 스트라이프 패턴의 투명 전극(16a, 18a)과, 투명 전극(16a, 18a)의 일측 가장자리에 위치하여 투명 전극(16a, 18a)의 도전성을 보완하는 버스 전극(16b, 18b)으로 이루어진다. 투명 전극(16a, 18a)으로는 인듐 틴 옥사이드(ITO; indium tin oxide)가 바람직하고, 버스 전극(16b, 18b)으로는 은(Ag), 알루미늄(Al) 또는 구리(Cu)를 함유하는 금속 전극이 바람직하다.In this embodiment, the scan electrode 16 and the common electrode 18 are positioned at one edges of the stripe patterned transparent electrodes 16a and 18a and the transparent electrodes 16a and 18a, respectively. It consists of bus electrodes 16b and 18b which complement conductivity. Indium tin oxide (ITO) is preferable as the transparent electrodes 16a and 18a, and metals containing silver (Ag), aluminum (Al), or copper (Cu) are used as the bus electrodes 16b and 18b. Electrodes are preferred.

상기한 제1 기판(2)과 제2 기판(4)의 조합에 의해 어드레스 전극(8)과 유지 전극(20)이 교차하는 방전 공간이 하나의 방전 셀을 구성하며, 방전 셀(6R, 6G, 6B) 내부는 방전 가스(주로 Ne-Xe 혼합 가스)로 채워진다.By the combination of the first substrate 2 and the second substrate 4 described above, the discharge space where the address electrode 8 and the sustain electrode 20 intersect constitute one discharge cell, and the discharge cells 6R and 6G. , 6B) is filled with discharge gas (mainly Ne-Xe mixed gas).

여기서, 본 발명에 의한 PDP는 제1 기판(2) 상에서 어드레스 전극(8)과 임의의 간격을 두고 위치하는 적어도 하나의 플로팅 전극(26)을 구비하여 어드레스 방전시 어드레스 전극(8)과 스캔 전극(16) 사이의 방전 패스를 균일하게 하고, 방전 셀 내에 전기장을 고르게 분포시키는 구성을 제공한다.Here, the PDP according to the present invention includes at least one floating electrode 26 positioned at an arbitrary distance from the address electrode 8 on the first substrate 2 so that the address electrode 8 and the scan electrode at the time of address discharge. The discharge path between (16) is made uniform, and the structure which distributes an electric field uniformly in a discharge cell is provided.

보다 구체적으로, 플로팅 전극(26)은 어드레스 전극(8)과 분리되어 단독으로 위치하며, 외부로부터 별도의 전압을 인가받지 않는다. 즉, 플로팅 전극(26)은 외부와 연결되지 않고 각각의 방전 셀(6R, 6G, 6B)에 적어도 하나가 독립적으로 위치하는 도전막으로 이루어진다. 이러한 플로팅 전극(26)은 일례로 어드레스 전극(8)과 동일한 도전 물질로 이루어져 어드레스 전극(8)을 패터닝할 때 동시에 형성될 수 있다.More specifically, the floating electrode 26 is located separately from the address electrode 8 and does not receive a separate voltage from the outside. In other words, the floating electrode 26 is formed of a conductive film in which at least one is independently connected to each of the discharge cells 6R, 6G, and 6B without being connected to the outside. For example, the floating electrode 26 may be formed of the same conductive material as that of the address electrode 8, and may be simultaneously formed when the address electrode 8 is patterned.

특히 본 실시예에서 플로팅 전극(26)은 도 2와 도 3에 잘 나타난 바와 같이, 어드레스 전극(8)의 좌, 우측에 한쌍의 플로팅 전극(26)이 대칭으로 마련되며, 플로팅 전극(26)은 스캔 전극(16)과 대향하도록 스캔 전극(16)의 직하부(直下部)에 위치한다. 이로서 스캔 전극(16)은 각각의 방전 셀(6R, 6G, 6B)에서 어드레스 전극(8) 뿐만 아니라 한쌍의 플로팅 전극(26)과 대향 배치된다.In particular, in the present embodiment, as shown in FIGS. 2 and 3, the floating electrode 26 is provided with a pair of floating electrodes 26 on the left and right sides of the address electrode 8 symmetrically, and the floating electrode 26 is provided. Is positioned directly below the scan electrode 16 so as to face the scan electrode 16. As a result, the scan electrode 16 is disposed opposite the address electrode 8 as well as the pair of floating electrodes 26 in each of the discharge cells 6R, 6G, and 6B.

전술한 구성에 의해, 일례로 적색 방전 셀(6R)의 어드레스 전극(8)과 스캔 전극(16) 사이에 어드레스 전압(Va)을 인가하면, 방전 셀(6R) 내에 플라즈마가 생성되고, 플라즈마 안의 전자와 이온이 반대 극성을 갖는 전극쪽으로 이동하여 전류가 흐르게 된다. 이러한 어드레스 구간에서 어드레스 전극(8)에는 대략 +80 볼트의 전압이 인가되고, 스캔 전극(16)에는 0 또는 0보다 낮은 볼트의 전압이 인가되어 어드레스 방전을 일으킨다.By the above-described configuration, for example, when the address voltage Va is applied between the address electrode 8 and the scan electrode 16 of the red discharge cell 6R, plasma is generated in the discharge cell 6R, and the inside of the plasma is generated. The electrons and ions move toward the electrode with opposite polarity, causing the current to flow. In this address period, a voltage of approximately +80 volts is applied to the address electrode 8, and a voltage of zero or lower volts is applied to the scan electrode 16 to cause an address discharge.

이 때, 플로팅 전극(26)은 외부로부터 전압을 인가받지 않더라도 어드레스 전극(8)과 스캔 전극(16)의 전위 차에 의해 어드레스 전극(8)과 스캔 전극(16) 사이의 전위, 즉 어드레스 전극(8)보다 낮고, 스캔 전극(16)보다 높은 전위, 대략 +60볼트 정도의 전위를 갖게 된다.At this time, the floating electrode 26 is a potential between the address electrode 8 and the scan electrode 16, that is, the address electrode, due to the potential difference between the address electrode 8 and the scan electrode 16 even when no voltage is applied from the outside. It is lower than (8) and has a potential higher than that of the scan electrode 16, which is about +60 volts.

그 결과, 방전 셀(6R) 내의 전자와 전하의 이동 경로, 즉 방전 패스를 살펴보면, 도 4에 도시한 바와 같이 방전 패스는 어드레스 전극(6)과 스캔 전극(16) 사이 뿐만 아니라 플로팅 전극(26)과 스캔 전극(16) 사이에도 나타나 방전 셀(6R) 내에 비교적 균일한 방전 패스를 나타내고 있음을 알 수 있다. 이와 같이 균일해진 방전 패스는 어드레스 방전을 안정화하여 PDP의 오방전을 방지하는 효과를 갖는다.As a result, referring to the movement paths of the electrons and charges in the discharge cells 6R, that is, the discharge paths, as shown in FIG. 4, the discharge paths are not only between the address electrode 6 and the scan electrode 16, but also the floating electrodes 26. ) And the scan electrode 16 appear to show a relatively uniform discharge path in the discharge cell 6R. The uniform discharge path as described above has an effect of stabilizing the address discharge to prevent erroneous discharge of the PDP.

또한 본 실시예에 의한 PDP는 플로팅 전극(26)에 의해 방전 셀(6R) 내에 전기장이 고르게 분포하여 어드레스 방전의 세기가 강화되는 장점을 갖는다. 이로서 어드레스 방전의 결과, 스캔 전극(16)과 공통 전극(18)을 덮는 제2 유전층(22) 위로 벽전하가 충분히 생성되어 유지 방전을 용이하게 한다. 따라서 본 실시예에 의한 PDP는 어드레스 전압(Va)과 유지 전압(Vs)을 낮출 수 있어 저전압 구동이 가능해진다. 이 때, 전술한 플로팅 전극(26)의 기능은 녹색 방전 셀(6G)과 청색 방전 셀(6B)에도 동일하게 적용된다.In addition, the PDP according to the present embodiment has the advantage that the electric field is uniformly distributed in the discharge cell 6R by the floating electrode 26, thereby enhancing the intensity of the address discharge. As a result of the address discharge, wall charges are sufficiently generated over the second dielectric layer 22 covering the scan electrode 16 and the common electrode 18 to facilitate sustain discharge. Therefore, the PDP according to the present embodiment can lower the address voltage Va and the sustain voltage Vs, thereby enabling low voltage driving. At this time, the function of the above-mentioned floating electrode 26 is similarly applied to the green discharge cell 6G and the blue discharge cell 6B.

도 5는 본 발명의 제2 실시예에 따른 PDP의 부분 평면도로서, 플로팅 전극의 변형 구조에 대해 설명한다.5 is a partial plan view of a PDP according to a second embodiment of the present invention, and describes a deformed structure of the floating electrode.

도면을 참고하면, 본 실시예는 전술한 제1 실시예의 구조를 기본으로 하면서 플로팅 전극(28)이 스캔 전극(16) 및 공통 전극(18)과 대향하도록 그 일부가 스캔 전극(16) 직하부(直下部)와 공통 전극(18) 직하부에 위치하여 PDP를 구성한다. 즉, 본 실시예에서 플로팅 전극(28)은 유지 전극(20)의 중심부에 대향 배치되어 상단 일부가 스캔 전극(16)에 대향하고, 하단 일부가 공통 전극(18)에 대향하도록 형성된다.Referring to the drawings, the present embodiment is based on the structure of the first embodiment described above, and a part thereof is directly under the scan electrode 16 such that the floating electrode 28 faces the scan electrode 16 and the common electrode 18. PDPs are formed directly below the common electrode 18 and the common electrode 18. That is, in the present exemplary embodiment, the floating electrode 28 is disposed to face the center of the sustain electrode 20 so that the upper portion thereof faces the scan electrode 16 and the lower portion thereof faces the common electrode 18.

한편, 전술한 제1, 2 실시예에서 플로팅 전극(26, 28)의 평면 형상은 도 2와 도 5에 도시한 사각 형상에 한정되지 않으며, 원형, 타원형 또는 다각형 등 여러 형상으로 이루어질 수 있다.Meanwhile, in the above-described first and second embodiments, the planar shape of the floating electrodes 26 and 28 is not limited to the rectangular shapes shown in FIGS. 2 and 5, and may be formed in various shapes such as circular, elliptical, or polygonal.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명에 따르면, 전술한 플로팅 전극에 의해 어드레스 방전시 방전 패스가 균일하게 되어 어드레스 방전이 안정화되고, 방전 셀 내에 전기장이 고르게 분포하여 어드레스 방전의 세기가 강화된다. 따라서 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전압과 유지 전압을 낮출 수 있어 보다 낮은 방전 전압으로도 안정적인 구동이 가능해진다.As described above, according to the present invention, the above-mentioned floating electrode makes the discharge path uniform during the address discharge, thereby stabilizing the address discharge, and the electric field is uniformly distributed in the discharge cell, thereby enhancing the intensity of the address discharge. Therefore, the plasma display panel according to the present invention can lower the address voltage and the sustain voltage, thereby enabling stable driving even at a lower discharge voltage.

Claims (6)

임의의 간격을 두고 서로 대향 배치되는 전면 기판 및 후면 기판과;A front substrate and a rear substrate disposed to face each other at arbitrary intervals; 상기 전면 기판을 향하는 상기 후면 기판의 대향면 상에 형성되는 어드레스 전극들과;Address electrodes formed on opposite surfaces of the rear substrate facing the front substrate; 상기 어드레스 전극들을 덮으면서 상기 후면 기판의 내면에 형성되는 유전층과;A dielectric layer formed on an inner surface of the rear substrate while covering the address electrodes; 상기 전면 기판과 상기 후면 기판의 사이 공간에 배치되어 방전 셀들을 구획하는 격벽과;Barrier ribs disposed in a space between the front substrate and the rear substrate to partition discharge cells; 상기 각각의 방전 셀 내에 위치하는 적색, 녹색 또는 청색의 형광층과;A red, green, or blue fluorescent layer located within each discharge cell; 상기 후면 기판을 향하는 상기 전면 기판의 대향면 상에 상기 어드레스 전극과 교차하는 방향을 따라 형성되는 유지 전극들; 및Sustain electrodes formed along a direction crossing the address electrode on an opposite surface of the front substrate facing the rear substrate; And 상기 어드레스 전극과 간격을 두고 위치하면서 상기 유전층에 의해 덮혀지고, 외부로부터 별도의 독립적인 전압을 인가받지 않는 플로팅 전극A floating electrode which is spaced apart from the address electrode and covered by the dielectric layer and is not applied with an independent voltage from the outside. 을 포함하는 플라즈마 디스플레이 패널.Plasma display panel comprising a. 삭제delete 제1항에 있어서,The method of claim 1, 상기 어드레스 전극의 좌, 우측에 한쌍의 플로팅 전극이 대칭으로 위치하는 플라즈마 디스플레이 패널.And a pair of floating electrodes symmetrically positioned at left and right sides of the address electrode. 제1항에 있어서,The method of claim 1, 상기 유지 전극이 스캔 전극과 공통 전극의 쌍으로 이루어지는 플라즈마 디스플레이 패널.And the sustain electrode comprises a pair of scan electrodes and a common electrode. 제1항 또는 제4항에 있어서,The method according to claim 1 or 4, 상기 플로팅 전극이 스캔 전극의 직하부(直下部)에 위치하여 스캔 전극에 대향 배치되는 플라즈마 디스플레이 패널.And the floating electrode is disposed directly below the scan electrode to face the scan electrode. 제1항 또는 제4항에 있어서,The method according to claim 1 or 4, 상기 플로팅 전극의 일부가 스캔 전극 및 공통 전극의 직하부에 위치하여 플로팅 전극이 스캔 전극 및 공통 전극과 대향 배치되는 플라즈마 디스플레이 패널.And a portion of the floating electrode is disposed directly below the scan electrode and the common electrode so that the floating electrode is disposed to face the scan electrode and the common electrode.
KR1020030073515A 2003-10-21 2003-10-21 Plasma display panel KR100637523B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030073515A KR100637523B1 (en) 2003-10-21 2003-10-21 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030073515A KR100637523B1 (en) 2003-10-21 2003-10-21 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20050038263A KR20050038263A (en) 2005-04-27
KR100637523B1 true KR100637523B1 (en) 2006-10-23

Family

ID=37240723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073515A KR100637523B1 (en) 2003-10-21 2003-10-21 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100637523B1 (en)

Also Published As

Publication number Publication date
KR20050038263A (en) 2005-04-27

Similar Documents

Publication Publication Date Title
JP4272641B2 (en) Plasma display panel
KR100581952B1 (en) Plasma display panel
KR100670281B1 (en) Plasma display panel
KR100637523B1 (en) Plasma display panel
JP2006108071A (en) Plasma display panel
EP1717839A1 (en) Plasma display panel
KR100615241B1 (en) Plasma display panel having the improved structure of discharge electrode
KR100747257B1 (en) Plasma Display Panel
KR100670289B1 (en) Plasma display panel
KR20060098936A (en) Plasma display panel
KR100696476B1 (en) Plasma display panel
KR100589356B1 (en) Plasma display panel
KR100553201B1 (en) Plasma display panel
KR100599592B1 (en) Plasma display panel
KR100599615B1 (en) Plasma display panel
KR100658753B1 (en) Plasma display panel
KR100795807B1 (en) Plasma display panel
KR100658748B1 (en) Plasma display panel
KR100669430B1 (en) Plasma Display Panel
KR100626067B1 (en) Plasma display panel
KR100637532B1 (en) Plasma display panel
KR100521478B1 (en) Plasma display panel
KR20050112307A (en) Plasma display panel
JP2006324234A (en) Plasma display panel
KR20050114069A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee