KR100635941B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100635941B1
KR100635941B1 KR1019990048841A KR19990048841A KR100635941B1 KR 100635941 B1 KR100635941 B1 KR 100635941B1 KR 1019990048841 A KR1019990048841 A KR 1019990048841A KR 19990048841 A KR19990048841 A KR 19990048841A KR 100635941 B1 KR100635941 B1 KR 100635941B1
Authority
KR
South Korea
Prior art keywords
pixel
substrate
gate
pixel row
storage capacitor
Prior art date
Application number
KR1019990048841A
Other languages
Korean (ko)
Other versions
KR20010045523A (en
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990048841A priority Critical patent/KR100635941B1/en
Priority to TW089113759A priority patent/TW500937B/en
Priority to JP2000213000A priority patent/JP4663069B2/en
Publication of KR20010045523A publication Critical patent/KR20010045523A/en
Priority to US11/244,099 priority patent/US8477089B2/en
Application granted granted Critical
Publication of KR100635941B1 publication Critical patent/KR100635941B1/en
Priority to JP2010210702A priority patent/JP5719133B2/en
Priority to US13/193,508 priority patent/US8432514B2/en
Priority to US13/846,707 priority patent/US8873002B2/en
Priority to US14/267,601 priority patent/US9625756B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

제1 기판 위에 주사 신호를 전달하는 게이트선이 형성되어 있고, 제1 기판 위에 화상 신호를 전달하는 데이터선이 형성되어 있으며, 제1 기판과 마주보고 있는 제2 기판이 배치되어 있으며, 제1 기판과 제2 기판 사이에 액정 물질이 주입되어 있고, 또한, 게이트선에 의하여 행으로 구분되며 데이터선에 의하여 열로 구분되도록 화소를 정의하면 블랙 매트릭스가 각 화소를 구획하고, 화소마다 별도로 화소 전극이 형성되어 있고, 첫 번째 화소 행의 화소 전극과 중첩되어 있는 유지 용량용 배선이 제1 기판에 게이트선과 평행하게 형성되어 있고, 화소 전극과 전단의 게이트선 및 유지 용량용 배선과의 사이에서 유지 용량을 형성하는 액정 표시 장치에 있어서, 첫 번째 게이트선에는 게이트 오프 전압을 인가하고, 첫 번째 게이트선과의 사이에서 유지 용량을 형성하는 첫 번째 화소 행의 각 화소의 개구율은 다른 화소 행의 각 화소의 개구율과 다르게 되도록 액정 표시 장치를 제조한다. 이렇게 하면, 배선을 간단화하면서 첫 번째 화소 행의 밝기 차를 보상하여 화질을 향상시킬 수 있다.A gate line for transmitting a scan signal is formed on the first substrate, a data line for transmitting an image signal is formed on the first substrate, a second substrate facing the first substrate is disposed, and the first substrate. If a pixel is defined so that a liquid crystal material is injected between the second substrate and the second substrate, the pixels are divided into rows by gate lines and columns by data lines, and the black matrix partitions each pixel, and pixel electrodes are formed separately for each pixel. And a storage capacitor wiring overlapping the pixel electrode of the first pixel row is formed in parallel with the gate line on the first substrate, and the storage capacitor is interposed between the pixel electrode and the gate line of the preceding stage and the storage capacitor wiring. In the liquid crystal display device to be formed, a gate-off voltage is applied to the first gate line, and the storage capacitor is formed between the first gate line. The first aperture ratio of each pixel in the second pixel row is formed to produce a liquid crystal display device to be different from the aperture ratio of each pixel of the other pixel lines. In this way, the image quality can be improved by compensating for the difference in brightness of the first pixel row while simplifying the wiring.

액정표시장치, 화소행, 전단게이트방식, 광차단패턴, 블랙매트릭스, 개구율Liquid crystal display, pixel row, shear gate type, light blocking pattern, black matrix, aperture ratio

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}Liquid crystal display {LIQUID CRYSTAL DISPLAY}

도 1은 전단 게이트선을 유지 용량 전극으로 사용하는 방식의 액정 표시 장치의 등가 회로 및 그에 인가되는 주사 신호의 파형을 나타내는 도면이고,1 is a view showing an equivalent circuit of a liquid crystal display device using a front gate line as a storage capacitor electrode and a waveform of a scan signal applied thereto;

도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치에서 첫 번째 화소 행의 화소 영역의 평면도이고,2 is a plan view of a pixel area of a first pixel row in the liquid crystal display according to the first exemplary embodiment of the present invention;

도 3은 도 2에서 III-III' 선을 따라 절단한 단면도이고,3 is a cross-sectional view taken along the line III-III 'of FIG. 2,

도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치에서 첫 번째 화소 행의 화소 영역의 평면도이고,4 is a plan view of a pixel area of a first pixel row in a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5는 도 4에서 V-V' 선을 따라 절단한 단면도이고,FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4;

도 6는 본 발명의 제2 실시예에 따른 액정 표시 장치에서 블랙 매트릭스의 구조를 구체적으로 도시한 평면도이고,FIG. 6 is a plan view specifically illustrating a structure of a black matrix in a liquid crystal display according to a second exemplary embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 액정 표시 장치의 구조를 개략적으로 도시한 배치도이다.7 is a layout view schematically illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention.

본 발명은 액정 표시 장치에 관한 것으로서, 특히 전단 게이트선을 유지 용 량 전극으로 사용하는 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device using a front gate line as a holding capacity electrode.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

이러한 액정 표시 장치에 있어서, 화소 전극과 공통 전극 사이에서 형성되는 정전 용량만으로는 액정에 가하는 전기장을 충분한 시간동안 유지할 수 없는 경우에 대비하여 유지 용량을 형성하는 것이 보통이다. 유지 용량을 형성하는 한 방법으로 많이 사용되는 것이 화소 전극을 전단의 게이트선과 중첩시킴으로써 이들 사이에 유지 용량을 형성하는 것이며, 이러한 방식을 전단 게이트 방식이라 한다.In such a liquid crystal display device, it is common to form a storage capacitor in case the electric field applied to the liquid crystal cannot be maintained for a sufficient time only by the capacitance formed between the pixel electrode and the common electrode. One widely used method of forming the storage capacitor is to form the storage capacitor therebetween by superimposing the pixel electrode with the gate line of the front end, and this method is called the front end gate method.

그러면, 전단 게이트 방식의 액정 표시 장치의 구동을 도 1을 참고로 하여 설명한다.Next, the driving of the front gate type liquid crystal display device will be described with reference to FIG. 1.

도 1은 전단 게이트선을 유지 용량 전극으로 사용하는 방식의 액정 표시 장치의 등가 회로 및 그에 인가되는 주사 신호의 파형을 나타내는 도면이다.1 is a diagram illustrating an equivalent circuit of a liquid crystal display device using a front gate line as a storage capacitor electrode and a waveform of a scan signal applied thereto.

게이트선이 G0부터 Gm까지 형성되어 있다. 각각의 화소 전극은 전단의 게이트선과 절연막을 사이에 두고 중첩됨으로써 유지 용량(Cst)을 형성하며, 또한 대향 기판에 전면적으로 형성되어 있는 공통 전극과 액정을 사이에 두고 마주봄으로써 액정 용량(Clc)을 형성한다. 드레인 전극과 게이트 전극 사이에서는 기생 용량(Cgd)이 형성된다.The gate line is formed from G 0 to Gm. Each pixel electrode overlaps with the gate line of the front end and the insulating film therebetween to form the storage capacitor Cst, and the liquid crystal capacitor Clc is formed by facing the common electrode formed on the opposite substrate and the liquid crystal between them. To form. Parasitic capacitance Cgd is formed between the drain electrode and the gate electrode.

이러한 액정 표시 장치에 있어서, 공통 전극과 각각의 화소 전극 사이의 전압은 60Hz(1초에 60 프레임(Frame))로 변화된다. 한 프레임 내에서 G0부터 Gm까지 순차적으로 박막 트랜지스터를 온(on)시키는 펄스(Von 펄스)가 인가된다. 특정한 게이트선에 Von 펄스가 인가될 때에는 다른 게이트선에는 오프(off) 전압(Voff)이 인가된다. 이 때, 공통 전극 전압(Vcom)을 약 5V라 하면, Von은 약 20V이고 Voff는 약 -7V 정도의 값을 가진다. 특정한 게이트선이 Von되면, 그 행의 박막 트랜지스터가 켜지고 데이터선에 인가된 화상 신호 전압이 화소 전극에 인가된다. 그런데 자기 행의 박막 트랜지스터가 꺼진 상태(Voff 인가)에서 전단 게이트선에 Von 전위가 인가되어 전단 게이트선의 전위(Vg)가 -7V에서 20V로 변동하여 27V 상승하게 되면, 다음의 수학식에 의하여 계산되는 값만큼 화소 전극의 전위(Vp)도 상승하게 된다.In such a liquid crystal display device, the voltage between the common electrode and each pixel electrode is changed to 60 Hz (60 frames per second). In one frame, a pulse (Von pulse) for sequentially turning on the thin film transistor from G 0 to Gm is applied. When a Von pulse is applied to a specific gate line, an off voltage Voff is applied to another gate line. At this time, if the common electrode voltage Vcom is about 5V, Von is about 20V and Voff has a value of about -7V. When a particular gate line is Von, the thin film transistors in that row are turned on and an image signal voltage applied to the data line is applied to the pixel electrode. However, when the thin film transistor of the magnetic row is turned off (Voff is applied), the potential of Von is applied to the front gate line, and the potential Vg of the front gate line changes from -7V to 20V and rises to 27V, which is calculated by the following equation. The potential Vp of the pixel electrode also increases by the value that is set.

ΔVp = [Cst/(Cst+Clc+Cgd+기타 기생 용량)]×ΔVg(= 27V)ΔVp = [Cst / (Cst + Clc + Cgd + other parasitic capacitance)] × ΔVg (= 27V)

이렇게 되면, Vcom과 Vp의 전압 차에 대한 함수인 Clc 및 기타의 기생 용량이 함께 변한다. 이후, 전단 게이트선이 Von에서 Voff로 이행되면 Vp는 회복되지만, 위에서 언급한 Clc 및 기생 용량들의 전압 의존성 때문에 정확하게 원래의 값으로 회복되지는 않는다. 그런데 첫 번째 행을 제외한 모든 화소 전극이 모두 같은 태양으로 변동하므로 동일한 계조에서의 밝기는 같게 된다. 그러나 첫 번째 행 의 화소는 전단 게이트선이 없으므로 다른 행의 화소들과는 다른 태양으로 전압이 변동하게 되고, 이것은 동일한 계조에서 다른 밝기로 나타나게 된다. 일반적으로 첫 번째 행의 밝기가 다른 행에 비하여 밝게 나타나면 보는 이의 눈에 거슬리게 된다.This changes together Clc and other parasitic capacitances that are a function of the voltage difference between Vcom and Vp. Thereafter, when the front gate line transitions from Von to Voff, Vp recovers, but does not return to its original value exactly because of the voltage dependence of Clc and parasitic capacitances mentioned above. However, since all the pixel electrodes except the first row all change to the same sun, the brightness at the same gray level is the same. However, since the pixels in the first row do not have a front gate line, the voltage fluctuates in a different manner from the pixels in the other row, and the pixels appear in different brightness at the same gray level. In general, if the brightness of the first row is brighter than the other rows, it is annoying to the viewer.

이러한 문제점을 해결하기 위하여 종래에는 첫 번째 화소 행의 유지 용량용 게이트선(G0)을 추가하여 G2에 연결하거나, Gm에 연결하는 방법을 사용한다. 그러나 전자의 경우에는 G2 구동 IC(integrated circuit)는 하나의 게이트선 구동 용량으로 두 개의 게이트선을 구동하는 것이 되어 구동 전류가 부족하게 되고, 이에 따라 노말리 화이트 모드(Nomally White Mode)에서는 2번째 행이 다른 행에 비해 매우 밝게 나타난다. 이러한 현상은 액정 표시 장치의 화면이 커지고 고정세화 함에 따라서 각 게이트선에 걸리는 전기적 부하가 커지면서 더욱 심해진다. 후자의 경우에는 G0과 Gm을 연결하기 위하여 PCB(printed circuit board) 등을 경유하는 복잡한 배선을 형성해야 하는 불편이 있음은 물론 첫 번째 행과 마지막 행 화소의 밝기가 다른 부분과 다르게 된다. In order to solve this problem, conventionally, a method of connecting to G 2 or connecting to Gm by adding a storage capacitor gate line G 0 of the first pixel row is used. In the former case, however, the G 2 integrated circuit (IC) drives two gate lines with one gate line driving capacity, resulting in a lack of driving current. Thus, in the normally white mode, 2 The first row is very bright compared to the other rows. This phenomenon becomes more severe as the screen of the liquid crystal display device becomes larger and the resolution becomes higher, and the electrical load applied to each gate line increases. In the latter case, it is inconvenient to form a complicated wiring via a printed circuit board (PCB) or the like to connect G 0 and Gm, and the brightness of the first and last row pixels is different from other parts.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 화질을 향상시키는 것이다.An object of the present invention is to improve the image quality of a liquid crystal display device.

이러한 과제를 해결하기 위하여 본 발명에서는 첫 번째 화소 행의 개구율을 다른 행의 개구율과 다르게 한다.In order to solve this problem, in the present invention, the aperture ratio of the first pixel row is different from that of the other rows.

구체적으로는, 제1 기판 위에 주사 신호를 전달하는 게이트선이 형성되어 있고, 제1 기판 위에 화상 신호를 전달하는 데이터선이 형성되어 있으며, 제1 기판과 마주보고 있는 제2 기판이 배치되어 있으며, 제1 기판과 제2 기판 사이에 액정 물질이 주입되어 있고, 또한, 게이트선에 의하여 행으로 구분되며 데이터선에 의하여 열로 구분되도록 화소를 정의하면 블랙 매트릭스가 각 화소를 구획하고, 화소마다 별도로 화소 전극이 형성되어 있고, 첫 번째 화소의 화소 전극과 중첩되어 있는 유지 용량용 배선이 제1 기판 상부에 게이트선과 평행하게 형성되어 있고, 화소 전극과 전단의 게이트선 및 유지 용량용 배선과의 사이에서 유지 용량을 형성하는 액정 표시 장치에 있어서, 첫 번째 화소 행의 유지 용량용 배선에는 게이트 오프 전압(Voff)을 인가하고, 첫 번째 화소 행의 각 화소의 개구율은 다른 화소 행의 각 화소의 개구율과 다르게 되도록 액정 표시 장치를 제조한다.Specifically, a gate line for transmitting a scan signal is formed on the first substrate, a data line for transmitting an image signal is formed on the first substrate, and a second substrate facing the first substrate is disposed. If a pixel is defined such that a liquid crystal material is injected between the first substrate and the second substrate, and is divided into rows by gate lines and columns by data lines, the black matrix partitions each pixel, and separately for each pixel. A pixel electrode is formed, and a storage capacitor wiring overlapping the pixel electrode of the first pixel is formed in parallel with the gate line on the first substrate, and between the pixel electrode and the gate line and the storage capacitor wiring of the preceding stage. In the liquid crystal display forming a storage capacitor, the gate-off voltage Voff is applied to the storage capacitor wiring of the first pixel row, and The liquid crystal display device is manufactured such that the aperture ratio of each pixel in the first pixel row is different from the aperture ratio of each pixel in the other pixel row.

이 때, 첫 번째 화소 행의 개구율이 다른 화소 행의 개구율보다 작게 하는 것이 바람직하고, 개구율의 차이는 블랙 매트릭스의 개구부 면적을 달리하거나 첫 번째 화소 행의 각 화소의 개구면에 광 차단 패턴을 형성함으로써 형성될 수 있다. 이 때, 광 차단 패턴은 데이터선 또는 게이트선과 동일한 물질로 이들과 함께 형성할 수 있으며, 블랙 매트릭스는 제2 기판에 형성될 수 있다.At this time, it is preferable that the opening ratio of the first pixel row is smaller than the opening ratio of the other pixel rows, and the difference in the opening ratios varies the opening area of the black matrix or forms a light blocking pattern on the opening surface of each pixel of the first pixel row. It can be formed by. In this case, the light blocking pattern may be formed of the same material as the data line or the gate line together with them, and the black matrix may be formed on the second substrate.

또한, 게이트 오프 전압이 전달되는 게이트 오프용 배선은 제1 기판에 형성될 수 있으며, 게이트 오프용 배선과 유지 용량용 배선은 게이트선과 동일한 층으로 형성되는 것이 바람직하다. 여기서, 게이트 오프용 배선과 유지 용량용 배선은 연결부를 통하여 전기적으로 연결되어 있으며, 연결부는 데이터선 또는 화소 전극과 동일한 층으로 형성될 수 있다The gate-off wiring to which the gate-off voltage is transmitted may be formed on the first substrate, and the gate-off wiring and the storage capacitor wiring are preferably formed of the same layer as the gate line. Here, the gate-off wiring and the storage capacitor wiring are electrically connected through the connecting portion, and the connecting portion may be formed of the same layer as the data line or the pixel electrode.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치에서 첫 번째 화소 행의 화소 영역의 평면도이고, 도 3은 도 2에서 III-III' 선을 따라 절단한 단면도이다.FIG. 2 is a plan view of a pixel area of a first pixel row in the liquid crystal display according to the first exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view taken along the line III-III 'of FIG. 2.

본 발명에 따른 액정 표시 장치도 기본적으로 상부 기판과 하부 기판 사이에 액정 물질이 주입되어 있는 구조를 가진다. The liquid crystal display according to the present invention basically has a structure in which a liquid crystal material is injected between the upper substrate and the lower substrate.

하부 기판(10) 위에는 가로 방향으로 게이트선(22)이 형성되어 있고 게이트선(22)의 가지로서 게이트 전극(26)이 형성되어 있으며, 첫 번째 화소 행의 화소 전극과 중첩되어 유지 용량을 형성하기 위한 유지 용량용 게이트선(G0)이 게이트선(22)과 평행하게 형성되어 있다. 게이트 배선(22, 26) 및 유지 용량용 게이트선(G0)의 위에는 게이트 절연막(30)이 형성되어 있고, 게이트 전극(26) 상부의 게이트 절연막(30) 위에는 반도체층(40)이 형성되어 있으며, 또한 게이트 절연막 (30) 위에는 데이터선(62)이 세로 방향으로 형성되어 있다. 데이터선(62)에는 가지의 형태로 소스 전극(65)이 형성되어 있고, 게이트 전극(26)을 중심으로 하여 소스 전극(65)의 맞은 편에는 드레인 전극(66)이 형성되어 있다. 소스 전극(65)과 드레인 전극(66)은 반도체층(40)의 위에 얹혀있다. 일반적으로 소스 전극(65) 및 드레인 전극(66)과 반도체층(40)의 사이에는 접촉 저항을 줄이기 위한 저항성 접촉 층(55, 56)이 형성되어 있다. 데이터 배선(62, 65, 66)과 동일한 층의 화소 영역의 중앙에는 광 차단 패턴(67)이 형성되어 있다. 데이터 배선(62, 65, 66) 등의 위에는 드레인 전극(66)을 노출시키는 접촉구(81)를 가지는 보호막(70)이 형성되어 있고, 보호막의 위에는 접촉구(81)를 통하여 드레인 전극(66)과 연결되는 화소 전극(80)이 형성되어 있다. 화소 전극(80)은 ITO(indium tin oxide) 등의 투명한 물질로 이루어진다. 여기서 화소 전극(80)은 이웃하는 두 줄의 게이트선(22)과 두 줄의 데이터선(62)이 교차하여 이루는 영역으로 정의되는 화소 영역의 대부분을 덮고 있다. The gate line 22 is formed in the horizontal direction on the lower substrate 10, and the gate electrode 26 is formed as a branch of the gate line 22, and overlaps the pixel electrode of the first pixel row to form a storage capacitor. The storage capacitor gate line G 0 is formed in parallel with the gate line 22. A gate insulating film 30 is formed on the gate wirings 22 and 26 and the storage capacitor gate line G 0 , and a semiconductor layer 40 is formed on the gate insulating film 30 above the gate electrode 26. The data line 62 is formed in the vertical direction on the gate insulating film 30. The source electrode 65 is formed on the data line 62 in the form of a branch, and the drain electrode 66 is formed on the opposite side of the source electrode 65 with the gate electrode 26 as the center. The source electrode 65 and the drain electrode 66 are mounted on the semiconductor layer 40. In general, ohmic contact layers 55 and 56 are formed between the source electrode 65 and the drain electrode 66 and the semiconductor layer 40 to reduce the contact resistance. The light blocking pattern 67 is formed in the center of the pixel area of the same layer as the data lines 62, 65, and 66. A protective film 70 having a contact hole 81 exposing the drain electrode 66 is formed on the data wires 62, 65, 66, and the like, and the drain electrode 66 is formed on the protective film through the contact hole 81. ) Is connected to the pixel electrode 80. The pixel electrode 80 is made of a transparent material such as indium tin oxide (ITO). The pixel electrode 80 covers most of the pixel area defined as an area formed by crossing two adjacent gate lines 22 and two data lines 62.

하부 기판(10)과 마주하는 상부 기판(100) 위에는 빛샘을 방지하기 위하여 불투명한 물질로 형성되어 있으며 화소 영역을 분할하고 있는 블랙 매트릭스(91)가 형성되어 있다. 또한, 상부 기판(100)의 전면 위에는 ITO 등의 투명한 물질로 형성된 공통 전극(101)이 형성되어 있고, 컬러 필터(도시하지 않음)도 형성되어 있다. 이 때, 블랙 매트릭스(91)나 컬러 필터는 하부 기판(10)에 형성할 수도 있다.On the upper substrate 100 facing the lower substrate 10, a black matrix 91 formed of an opaque material and dividing the pixel area is formed to prevent light leakage. In addition, a common electrode 101 formed of a transparent material such as ITO is formed on the entire surface of the upper substrate 100, and a color filter (not shown) is also formed. In this case, the black matrix 91 or the color filter may be formed on the lower substrate 10.

이상에서 설명한 화소 구조는 첫 번째 화소 행의 화소 구조로 화소 전극(80)은 첫 번째 화소 행의 유지 용량용 게이트선(G0)과 중첩되어 있고, 다른 화소 행의 화소 구조에서는 화소 전극(80)이 전단의 게이트선(22)과 중첩되어 유지 용량을 형성한다. The pixel structure described above is a pixel structure of the first pixel row, and the pixel electrode 80 overlaps the storage capacitor gate line G 0 of the first pixel row, and in the pixel structure of another pixel row, the pixel electrode 80. ) Overlaps with the gate line 22 at the front end to form the storage capacitance.

이때, 도 2 및 도 3에서 보는 바와 같이, 첫 번째 화소 행에는 광 차단 패턴(67)이 형성되어 있어 다른 화소 행의 화소보다 개구율이 감소한다.In this case, as shown in FIGS. 2 and 3, the light blocking pattern 67 is formed in the first pixel row, so that the aperture ratio is reduced compared to the pixels of the other pixel rows.

여기서, 광 차단 패턴(67)은 데이터 배선(62, 65, 66)과 동일한 층으로 형성되어 있지만, 게이트 배선(22, 26)과 동일한 층으로 형성되어 될 수도 있다.Here, the light blocking pattern 67 is formed of the same layer as the data lines 62, 65, and 66, but may be formed of the same layer as the gate lines 22, 26.

또한, 첫 번째 화소 행의 개구율을 감소시키기 위해 첫 번째 행의 블랙 매트릭스(91) 개구부를 다른 화소 행의 블랙 매트릭스 개구부보다 작게 형성될 수 있다. 이에 대해 도면을 참조하여 상세하게 설명하기 한다.In addition, in order to reduce the aperture ratio of the first pixel row, the opening of the black matrix 91 of the first row may be smaller than that of the black matrix opening of the other pixel row. This will be described in detail with reference to the drawings.

도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치에서 첫 번째 화소 행의 화소 영역의 평면도이고, 도 5는 도 4에서 V-V' 선을 따라 절단한 단면도이다.4 is a plan view of a pixel area of a first pixel row in the liquid crystal display according to the second exemplary embodiment of the present invention, and FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4.

본 발명의 제2 실시예에 따른 액정 표시 장치의 첫 번째 화소 행의 화소 영역도 제1 실시예에서와 거의 유사하다. The pixel region of the first pixel row of the liquid crystal display according to the second embodiment of the present invention is also almost similar to that of the first embodiment.

다만, 도 4 및 도 5에서 보는 바와 같이, 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에의 첫 번째 화소 행에는 광 차단 패턴이 별도로 형성되어 있지 않고, 대신 블랙 매트릭스(92)가 다른 화소 행의 블랙 매트릭스(91)보다 넓게 형성되어 빛이 투과할 수 있는 개구면(93)이 좁혀져 있다. 4 and 5, the light blocking pattern is not separately formed in the first pixel row of the thin film transistor substrate for the liquid crystal display according to the second embodiment, and the black matrix 92 is different. An opening 93 is formed that is wider than the black matrix 91 of the pixel row and through which light can pass.

이 때, 블랙 매트릭스는 제1 실시예와 마찬가지로 상부 기판은 물론 하부 기판에도 형성될 수 있다.In this case, the black matrix may be formed on the lower substrate as well as the upper substrate as in the first embodiment.

여기서, 첫 번째 화소 행의 블랙 매트릭스(92)의 개구부(93)을 줄이기 위해서는 블랙 매트릭스(92)의 개구부(93)에서 게이트선(22)의 길이 방향인 폭은 다른 화소 행의 개구부 폭과 동일하게 형성되며, 데이터선(62)의 길이 방향인 길이를 다른 화소 행의 개구부 길이보다 작게 형성되는 것이 바람직하다. 왜냐하면, 화상이 표시될때, 블랙 매트릭스(92)의 폭이 동일한 폭으로 형성되는 것이 관찰자에게 거 슬림이 없게 표시되기 때문이다. 그러면, 이러한 블랙 매트릭스(92)의 구조를 도면을 참조하여 구체적으로 설명하기로 한다.Here, in order to reduce the opening 93 of the black matrix 92 of the first pixel row, the width in the longitudinal direction of the gate line 22 in the opening 93 of the black matrix 92 is equal to the opening width of the other pixel row. The length in the longitudinal direction of the data line 62 is preferably smaller than the length of the openings of the other pixel rows. This is because, when the image is displayed, the width of the black matrix 92 is formed to be the same width, so that the viewer is displayed without a slim. Next, the structure of the black matrix 92 will be described in detail with reference to the drawings.

도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치에서 블랙 매트릭스의 구조를 도시한 평면도이다.6 is a plan view illustrating a structure of a black matrix in a liquid crystal display according to a second exemplary embodiment of the present invention.

도 6에서 보는 바와 같이, 블랙 매트릭스(92)에 형성되어 있는 대부분의 개구부(94)는 X의 폭과 Y의 길이를 가지며, S의 간격으로 일정하게 배열되어 있다. 하지만, 첫 번째 화소 행의 블랙 매트릭스(92)의 개구부(93)는 다른 개구부(94)의 길이(Y)와 다르게 Y-a의 길이를 가진다. 이때, a는 개구부(94)에 대하여 개구부(93)가 60-80%가 되도록 조절하면 된다. As shown in FIG. 6, most of the openings 94 formed in the black matrix 92 have a width of X and a length of Y, and are regularly arranged at intervals of S. As shown in FIG. However, the opening 93 of the black matrix 92 of the first pixel row has a length Y-a different from the length Y of the other opening 94. In this case, a may be adjusted so that the opening portion 93 is 60-80% with respect to the opening portion 94.

이러한 본 발명의 제1 및 제2 실시예에 따른 액정 표시 장치에서는 모두 전단 게이트 방식을 사용하고 있으며, 첫 번째 화소 행의 유지 용량용 게이트선(G0)에는 게이트 오프 전압(Voff)이 전달되도록 연결되어 있다. 이에 대하여 도면을 참조하여 설명하기로 한다.In the liquid crystal display according to the first and second embodiments of the present invention, the front gate method is used, and the gate-off voltage Voff is transmitted to the storage capacitor gate line G 0 of the first pixel row. It is connected. This will be described with reference to the drawings.

도 7은 본 발명의 실시예에 따른 액정 표시 장치의 구조를 개략적으로 도시한 배치도이다.7 is a layout view schematically illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4에서 보는 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 하부 기판(10)과 상부 기판(100)이 서로 포개져 있다. 이때, 하부 기판(10)은 상부 기판(100)보다 크기 때문에 하부 기판(10)의 가장자리 일부는 상부 기판(100)으로 가려지지 않아 노출되어 있다. 하부 기판(10)에는 가로 방향으로 다수의 게이트선(22) 및 첫 번째 화소 행의 유지 용량용 게이트선(G0)이 형성되어 있고 세로 방향으로 데이터선(62)이 형성되어 있다. 한편, 하부 기판(10)의 우측 가장자리에는 게이트선(22)과 전기적으로 연결되어 게이트 구동 신호를 출력하는 게이트 구동 집적 회로(200)가 실장되어 있는 게이트 TCP(Tape Carrier Packagr, 201)가 연결되어 있고, 하부 기판(10)의 상측 가장자리에는 데이터선(62)과 전기적으로 연결되어 데이터 구동 신호를 출력하는 데이터 구동 집적 회로(600)이 실장되어 있는 데이터 TCP(601)가 연결되어 있다. 또한, 데이터 TCP(601)에는 액정 표시 장치를 구동하기 위한 전기적인 신호를 출력하는 인쇄 회로 기판(500)이 연결되어 있다. 한편, 하부 기판(10)의 게이트 TCP(201)과 데이터 TCP(601) 사이에는 공통 전극(101)에 공통 전압(Vcom)을 전달하기 위한 공통 전압용 배선(71), 박막 트랜지스터를 온(on)하기 위한 온 전압(Von)이 전달되는 게이트 온 전압용 배선(72), 박막 트랜지스터를 오프(off)시키기 위한 오프 전압(Voff)이 전달되는 게이트 오프 전압용 배선(73) 등이 형성되어 있다. 여기서, 도면으로는 나타내지 않았지만, 게이트 구동 집적회로가 동작할 수 있도록 캐리 인(carry in) 또는 게이트 클락(gate clock) 등의 신호가 전달되는 배선 등이 추가로 형성될 수 있다. 이때, 첫 번째 화소 행의 유지 용량용 게이트선(G0)은 Voff가 전달되도록 연결부(77)를 통하여 게이트 오프 전압용 배선(73)과 연결되어 있다. 이때, 공통 전압용 배선(71), 게이트 온 전압용 배선(72) 및 게이트 오프 전압용 배선(73) 등은 유지 용량용 게이트선(G0)과 함께 게이트선(22)과 동일한 층 및 물질로 형성하는 것이 바람직하다. 또 한, 연결부(77)는 데이터선(62) 또는 화소 전극(80)과 동일한 층 및 물질로 형성되고, 보호막(70) 또는 게이트 절연막(30)에 접촉 구멍을 형성하여 연결부(77)를 통하여 게이트 오프용 배선(73)과 유지 용량용 게이트선(G0)을 연결시킬 수 있다. As shown in FIG. 4, in the liquid crystal display according to the exemplary embodiment, the lower substrate 10 and the upper substrate 100 are stacked on each other. At this time, since the lower substrate 10 is larger than the upper substrate 100, a part of the edge of the lower substrate 10 is not covered by the upper substrate 100 and is exposed. A plurality of gate lines 22 and a storage capacitor gate line G 0 of the first pixel row are formed in the lower substrate 10, and a data line 62 is formed in the vertical direction. On the other hand, a gate TCP (Tape Carrier Packagr) 201 on which the gate driving integrated circuit 200, which is electrically connected to the gate line 22 and outputting the gate driving signal, is connected to the right edge of the lower substrate 10. The upper edge of the lower substrate 10 is connected to the data TCP 601, which is electrically connected to the data line 62 and mounted with a data driving integrated circuit 600 for outputting a data driving signal. Also, a printed circuit board 500 for outputting an electrical signal for driving the liquid crystal display device is connected to the data TCP 601. Meanwhile, between the gate TCP 201 and the data TCP 601 of the lower substrate 10, the common voltage wiring 71 and the thin film transistor for transferring the common voltage Vcom to the common electrode 101 are turned on. A gate-on voltage wiring 72 through which the on voltage Von is transmitted, and a gate-off voltage wiring 73 through which the off voltage Voff is transmitted to turn off the thin film transistor. . Although not shown in the drawings, a wiring through which a signal such as a carry in or a gate clock is transmitted may be further formed to operate the gate driving integrated circuit. In this case, the storage capacitor gate line G 0 of the first pixel row is connected to the gate-off voltage wiring 73 through the connection portion 77 so that Voff is transmitted. In this case, the common voltage wiring 71, the gate-on voltage wiring 72, the gate-off voltage wiring 73, and the like, together with the storage capacitor gate line G 0 , are the same layer and material as the gate line 22. It is preferable to form. In addition, the connecting portion 77 is formed of the same layer and material as the data line 62 or the pixel electrode 80, and forms contact holes in the passivation layer 70 or the gate insulating layer 30 to form a contact hole through the connecting portion 77. The gate-off wiring 73 and the storage capacitor gate line G 0 can be connected.

본 발명에 따른 액정 표시 장치에서는 게이트 구동 집적회로로 전달되는 신호들의 배선(71, 72, 73)들을 하부 기판(10) 상부에 형성함으로써, 게이트 인쇄 회로 기판(printed circuit board)과 데이터 인쇄 회로 기판을 연결하는 콘넥터(connector)를 생략할 수 있으며, 본 발명의 실시예와 같이 게이트 인쇄 회로 기판을 생략하고 데이터 인쇄 회로 기판만을 이용할 수도 있다. In the liquid crystal display according to the present invention, the wirings 71, 72, and 73 of the signals transmitted to the gate driving integrated circuit are formed on the lower substrate 10, whereby the gate printed circuit board and the data printed circuit board are formed. Connector to connect the (connector) may be omitted, as in the embodiment of the present invention, the gate printed circuit board may be omitted, and only the data printed circuit board may be used.

또한, 게이트 구동 집적회로와 데이터 구동 집적회로를 하부 기판(10)의 상부에 직접 실장할 수도 있다.In addition, the gate driving integrated circuit and the data driving integrated circuit may be directly mounted on the lower substrate 10.

이상과 같이, 첫 번째 화소 행의 개구율을 다른 행보다 낮추어 줌과 동시에 다른 게이트 전압과 동일한 조건으로 첫 번째 화소 행의 유지 용량용 게이트선에 Voff 전압을 인가하여 발생할 수 있는 밝기 차를 보상할 수 있다. 나아가 첫 번째 행이 주변보다 약간 어둡게 되는 것은 보는 이의 눈을 크게 거슬리지 않으므로 빛의 밝기가 완전히 동일하게 되지 않더라도 화질은 크게 개선된다.As described above, the aperture ratio of the first pixel row is lowered than other rows, and the brightness difference that may occur by applying the Voff voltage to the storage capacitor gate line of the first pixel row under the same conditions as other gate voltages can be compensated for. have. Furthermore, the fact that the first row is slightly darker than the surroundings does not distract the viewer so much that the image quality is greatly improved even if the brightness of the light is not exactly the same.

이 때, 첫 번째 화소 행의 개구율은 다른 화소 행의 개구율을 100%라 할 때, 60%에서 80% 정도가 가장 적절할 것으로 관찰되었다. 다만, 이러한 수치는 액정 표시 장치의 화소의 투과율이나 Clc, Cst 등의 전기적 수치에 따라 약간 변동될 수 있다.At this time, it was observed that the aperture ratio of the first pixel row is most appropriate when the aperture ratio of another pixel row is 100%. However, the numerical value may vary slightly depending on the transmittance of the pixel of the liquid crystal display or the electrical values such as Clc and Cst.

이상과 같이 액정 표시 장치를 제조하면, 배선을 간단화하면서 첫 번째 화소 행의 밝기 차를 보상하여 화질을 향상시킬 수 있다.When the liquid crystal display is manufactured as described above, the image quality can be improved by compensating for the difference in brightness of the first pixel row while simplifying the wiring.

Claims (13)

절연 제1 기판,Insulating first substrate, 상기 제1 기판 위에 형성되어 있으며 주사 신호를 전달하는 게이트선,A gate line formed on the first substrate and transmitting a scan signal; 상기 제1 기판 위에 형성되어 있으며 화상 신호를 전달하는 데이터선,A data line formed on the first substrate and transferring an image signal; 상기 제1 기판과 마주보고 있는 제2 기판,A second substrate facing the first substrate, 상기 제1 기판과 상기 제2 기판 사이에 주입되어 있는 액정 물질,A liquid crystal material injected between the first substrate and the second substrate, 상기 게이트선에 의하여 행으로 구분되며 상기 데이터선에 의하여 열로 구분되는 화소,Pixels divided into rows by the gate lines and divided into columns by the data lines, 상기 각 화소를 구획하는 블랙 매트릭스,A black matrix partitioning each pixel, 상기 화소마다 별도로 형성되어 있는 화소 전극 및 A pixel electrode formed separately for each pixel; 상기 제1 기판 위에 상기 게이트선과 평행하게 형성되어 있으며, 첫 번째 상기 화소 행의 상기 화소 전극과 중첩되어 있는 유지 용량용 배선을 포함하며,A storage capacitor wiring formed on the first substrate in parallel with the gate line and overlapping the pixel electrode of the first pixel row; 상기 화소 전극과 전단의 상기 게이트선 및 상기 유지 용량용 배선과의 사이에서 유지 용량을 형성하는 액정 표시 장치에 있어서, A liquid crystal display device which forms a storage capacitor between the pixel electrode and the gate line at the front end and the storage capacitor wiring line. 상기 유지 용량용 배선에는 게이트 오프 전압을 인가하고, 상기 첫 번째 게이트선과의 사이에서 유지 용량을 형성하는 첫 번째 화소 행의 상기 각 화소의 개구율은 다른 화소 행의 상기 각 화소의 개구율과 다른 것을 특징으로 하는 액정 표시 장치.A gate-off voltage is applied to the storage capacitor wiring, and the aperture ratio of each pixel in the first pixel row forming the storage capacitor between the first gate line is different from the aperture ratio of each pixel in another pixel row. Liquid crystal display device. 제1항에서,In claim 1, 상기 첫 번째 화소 행의 개구율이 상기 다른 화소 행의 개구율보다 작은 것을 특징으로 하는 액정 표시 장치. And the aperture ratio of the first pixel row is smaller than that of the other pixel row. 제2항에서,In claim 2, 상기 개구율의 차이는 상기 블랙 매트릭스의 개구부 면적을 달리함으로써 형성되는 것을 특징으로 하는 액정 표시 장치.Wherein the difference in aperture ratio is formed by varying an opening area of the black matrix. 제3항에서,In claim 3, 상기 블랙 매트릭스는 상기 제2 기판에 형성되는 것을 특징으로 하는 액정 표시 장치.And the black matrix is formed on the second substrate. 제4항에서,In claim 4, 상기 게이트선 길이 방향의 첫 번째 화소 행의 상기 개구부 폭은 다른 화소 행의 상기 개구부 폭과 동일한 것을 특징으로 하는 액정 표시 장치.And the width of the opening of the first pixel row in the gate line length direction is the same as the width of the opening of another pixel row. 제4항에서,In claim 4, 상기 데이터선 길이 방향의 첫 번째 화소 행의 상기 개구부 길이는 다른 화소 행의 개구부 길이보다 작은 것을 특징으로 하는 액정 표시 장치.And the opening length of the first pixel row in the data line length direction is smaller than the opening length of another pixel row. 제2항에서,In claim 2, 상기 개구율의 차이는 상기 첫 번째 화소 행의 상기 각 화소의 개구면에 광 차단 패턴을 형성함으로써 형성되는 것을 특징으로 하는 액정 표시 장치.Wherein the difference in aperture ratio is formed by forming a light blocking pattern on the opening surface of each pixel in the first pixel row. 제7항에서,In claim 7, 상기 광 차단 패턴은 상기 데이터선과 동일한 물질로 동일한 층에 형성되는 것을 특징으로 하는 액정 표시 장치.And the light blocking pattern is formed on the same layer using the same material as the data line. 제7항에서, In claim 7, 상기 광차단 패턴은 상기 게이트선과 동일한 물질로 동일한 층에 형성되는 것을 특징으로 하는 액정 표시 장치.And the light blocking pattern is formed on the same layer using the same material as the gate line. 제2항에서,In claim 2, 상기 첫 번째 화소 행의 개구율은 상기 다른 화소 행의 투과율의 60% 내지 80%인 것을 특징으로 하는 액정 표시 장치.And the aperture ratio of the first pixel row is 60% to 80% of the transmittance of the other pixel row. 제1항에서,In claim 1, 상기 게이트 오프 전압이 전달되는 게이트 오프용 배선은 상기 제1 기판에 형성되는 것을 특징으로 하는 액정 표시 장치. And a gate-off wiring to which the gate-off voltage is transmitted is formed on the first substrate. 제11항에서,In claim 11, 상기 게이트 오프용 배선과 상기 유지 용량용 배선은 상기 게이트선과 동일한 층에 형성되는 것을 특징으로 하는 액정 표시 장치. And the gate-off wiring and the storage capacitor wiring are formed on the same layer as the gate line. 제11항에서,In claim 11, 상기 게이트 오프용 배선과 상기 유지 용량용 배선은 연결부를 통하여 전기적으로 연결되어 있으며, 상기 연결부는 상기 데이터선 또는 상기 화소 전극과 동일한 층에 형성되는 것을 특징으로 하는 액정 표시 장치.And the gate-off wiring and the storage capacitor wiring are electrically connected through a connecting portion, and the connecting portion is formed on the same layer as the data line or the pixel electrode.
KR1019990048841A 1999-07-13 1999-11-05 Liquid crystal display KR100635941B1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019990048841A KR100635941B1 (en) 1999-11-05 1999-11-05 Liquid crystal display
TW089113759A TW500937B (en) 1999-07-13 2000-07-11 Liquid crystal display
JP2000213000A JP4663069B2 (en) 1999-07-13 2000-07-13 Liquid crystal display device
US11/244,099 US8477089B2 (en) 1999-07-13 2005-10-06 Liquid crystal display
JP2010210702A JP5719133B2 (en) 1999-07-13 2010-09-21 Liquid crystal display
US13/193,508 US8432514B2 (en) 1999-07-13 2011-07-28 Liquid crystal display
US13/846,707 US8873002B2 (en) 1999-07-13 2013-03-18 Liquid crystal display
US14/267,601 US9625756B2 (en) 1999-07-13 2014-05-01 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990048841A KR100635941B1 (en) 1999-11-05 1999-11-05 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20010045523A KR20010045523A (en) 2001-06-05
KR100635941B1 true KR100635941B1 (en) 2006-10-18

Family

ID=19618718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048841A KR100635941B1 (en) 1999-07-13 1999-11-05 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100635941B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430804B1 (en) * 2001-11-15 2004-05-10 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device having improved Aperture Ratio

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0996839A (en) * 1995-07-24 1997-04-08 Fujitsu Ltd Transistor matrix device and its driving method
KR970048837A (en) * 1995-12-20 1997-07-29 김광호 Liquid crystal display
JPH1073809A (en) * 1996-09-02 1998-03-17 Casio Comput Co Ltd Active matrix panel and production therefor
KR19980074474A (en) * 1997-03-25 1998-11-05 구자홍 Large area liquid crystal display and manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0996839A (en) * 1995-07-24 1997-04-08 Fujitsu Ltd Transistor matrix device and its driving method
KR970048837A (en) * 1995-12-20 1997-07-29 김광호 Liquid crystal display
JPH1073809A (en) * 1996-09-02 1998-03-17 Casio Comput Co Ltd Active matrix panel and production therefor
KR19980074474A (en) * 1997-03-25 1998-11-05 구자홍 Large area liquid crystal display and manufacturing method

Also Published As

Publication number Publication date
KR20010045523A (en) 2001-06-05

Similar Documents

Publication Publication Date Title
KR101005654B1 (en) Display device
US8477089B2 (en) Liquid crystal display
US6229510B1 (en) Liquid crystal display having different common voltages
USRE44181E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
US5331447A (en) TFT active matrix liquid crystal display devices with plural TFTs in parallel per pixel
KR101497494B1 (en) Liquid crystal display and driving method thereof
US20110309367A1 (en) Display panel and liquid crystal display including the same
US20110012815A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US10860128B2 (en) Touch display panel and touch display device
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US10643566B2 (en) Display device
KR100612991B1 (en) Liquid crystal display
US6828734B2 (en) Display device
US7301517B2 (en) Liquid-crystal display apparatus capable of reducing line crawling
KR100635941B1 (en) Liquid crystal display
US7439946B2 (en) Liquid crystal display device with controlled positive and negative gray scale voltages
US7142267B2 (en) Active matrix display device
KR20100008691A (en) Liquid crystal display device
US20060072061A1 (en) Active matrix display devices
CN114974157B (en) Display panel and display device
KR100848554B1 (en) Liquid crystal display
KR100778843B1 (en) Liquid crystal display
KR101635206B1 (en) Electrophoresis display device
KR20110039633A (en) Display substrate, method for manufacturing the display substrate and display device having the display substrate
KR20010035577A (en) a color filter panel for a liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14