KR100632237B1 - 3D multilayer multichip module package manufacturing method - Google Patents
3D multilayer multichip module package manufacturing method Download PDFInfo
- Publication number
- KR100632237B1 KR100632237B1 KR1020030072439A KR20030072439A KR100632237B1 KR 100632237 B1 KR100632237 B1 KR 100632237B1 KR 1020030072439 A KR1020030072439 A KR 1020030072439A KR 20030072439 A KR20030072439 A KR 20030072439A KR 100632237 B1 KR100632237 B1 KR 100632237B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- semiconductor substrate
- layer
- module package
- chip module
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 IC 회로 공정이 되어 있는 반도체 기판 위에 적층된 다층의 절연층 내부에 다수의 베어 칩 및 고주파 특성이 우수한 수동 소자를 집적할 수 있는 3차원 다층 멀티 칩 모듈 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a three-dimensional multilayer multi-chip module package and a method for manufacturing the same, which can integrate a plurality of bare chips and passive devices having excellent high frequency characteristics in a multilayer insulating layer stacked on a semiconductor substrate subjected to an IC circuit process. .
본 발명에 따르면, 반도체 기판; 다층의 절연층; 상기 반도체 기판 및 상기 절연층 속에 형성되는 공기 공동(Air - Cavity); 및 실장된 멀티 칩; 을 포함하는 다층 멀티칩 모듈 패키지 제조 방법에 있어서, 상기 반도체 기판의 특정 영역에 IC 공정을 수행하는 제 1 단계; 상기 IC 공정이 수행된 영역을 선택적으로 식각하여 그루브(Groove)를 형성하는 제 2 단계; 전기적 차폐를 위하여 상기 그루브의 표면을 접지면으로 도포하는 제 3 단계; 및 상기 그루브를 공기 공동으로 이용하기 위하여 상기 반도체 기판 위에 제 1 절연층을 형성시키는 제 4 단계; 를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법이 제공된다.According to the invention, a semiconductor substrate; Multilayer insulating layers; An air cavity formed in the semiconductor substrate and the insulating layer; And mounted multi-chips; A method for manufacturing a multi-layer multichip module package comprising: a first step of performing an IC process on a specific region of the semiconductor substrate; Selectively etching a region in which the IC process is performed to form a groove; Applying a surface of the groove to a ground plane for electrical shielding; And a fourth step of forming a first insulating layer on the semiconductor substrate to use the groove as an air cavity; Provided is a method for manufacturing a multi-layer multi-chip module package comprising a.
패키지, 멀티 칩, MCM, 공기 공동, 패키지Package, multi-chip, MCM, air joint, package
Description
도 1은 본 발명의 일 실시예에 따른 3차원 다층 멀티 칩 모듈 패키지의 전체 구조를 나타낸 단면도이고,1 is a cross-sectional view showing the overall structure of a three-dimensional multilayer multi-chip module package according to an embodiment of the present invention,
도 2는 본 발명의 일 실시예에 따른 공기 공동(Air - Cavity)을 이용하는 수동 소자 제작 방법을 개념적으로 도시한 단면도이고,2 is a cross-sectional view conceptually illustrating a method for manufacturing a passive device using an air cavity (air cavity) according to an embodiment of the present invention;
도 3은 본 발명의 일 실시예에 따른 반도체 기판 상에 제 1 능동 회로 칩 실장 방법을 개념적으로 도시한 단면도이고,3 is a cross-sectional view conceptually illustrating a method for mounting a first active circuit chip on a semiconductor substrate according to an embodiment of the present invention;
도 4는 본 발명의 일 실시예에 따른 솔더 범프 및 제 2 능동 회로 칩 실장 방법을 개념적으로 도시한 단면도이다.4 is a cross-sectional view conceptually illustrating a solder bump and a second active circuit chip mounting method according to an embodiment of the present invention.
* 도면의 주요한 부분에 대한 설명 *Description of the main parts of the drawing
100 : 반도체 기판 200, 300, 400, 500, 600 : 절연층100:
210 : 금속 도선 110, 120, 220, 320, 420 : 접지면210:
130 : 공기 공동 230 : 커패시터130: air cavity 230: capacitor
310, 410 : 인덕터 700 : 솔더 범프310, 410: inductor 700: solder bump
800 : 솔더 어태치먼트 900 : 접지벽800: solder attachment 900: ground wall
240 : 접지면 260, 261, 530 : 회로240:
250, 540 : 메탈 범프 101 : IC 공정이 수행된 영역250, 540: metal bump 101: area in which IC process was performed
510 : 비아 홀(Via Hole) 520 : UBM510: Via Hole 520: UBM
본 발명은 3차원 다층 멀티 칩 모듈(Multi - Chip Module : MCM) 패키지에 관한 것으로서, 특히, IC 회로(단일 반도체 소자 포함) 공정이 되어 있는 반도체 기판 위에 적층된 다층의 절연층 내부에 다수의 베어 칩(Bare Chip) 및 고주파 특성(고품질 계수, 자기 공진 주파수 등)이 우수한 수동 소자(인덕터, 커패시터, 저항, 전송선 및 도파로)를 집적함으로써, 무선 통신 시스템에 필요한 부품들을 하나의 패키지로 제조하는 방법을 제공하기 위한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a three-dimensional multi-chip module (MCM) package, and more particularly, to a plurality of bare layers in a multilayer insulating layer stacked on a semiconductor substrate having an IC circuit (including a single semiconductor device) process. A method of manufacturing components required for a wireless communication system in one package by integrating a chip and passive components (inductors, capacitors, resistors, transmission lines, and waveguides) having excellent high frequency characteristics (high quality coefficient, magnetic resonance frequency, etc.). It is to provide.
통상적으로 초고주파 다층 회로에서의 MCM 기판으로는 세라믹(Ceramic) 또는 유기(Orgnic) 기판이 사용되는데, 이러한 기판들은 기판 자체가 열전도가 좋지 않으므로, 파워 소자 집적시 열방출 문제가 발생하며, 그 자체로 시스템 보드에 실장할 수 없으므로, PCB 실장을 위한 추가 패키지 공정 및 그에 따른 비용을 필요로 하는 문제점이 있다.In general, ceramic or organic substrates are used as MCM substrates in ultra-high frequency multilayer circuits. Since these substrates themselves have poor thermal conductivity, heat dissipation problems occur when power devices are integrated. Since it can not be mounted on the system board, there is a problem that requires additional packaging process and the resulting cost for PCB mounting.
종래의 기술들을 살펴 보도록 한다.Let's look at the prior art.
2001년 12월 13일 '코넥스안트 시스템즈 인코퍼레이티드'가 출원한 한국 특허 '집적 고주파 능력을 갖는 다중 칩 모듈'(공개 번호 : 1020010110421)을 살펴 보면, 본 종래 기술은 기저대역, 고주파 또는 중간 주파 응용과 함께 사용하기 위한 MCM 모듈 패키지를 제공하고 있으나, 본 종래 기술은 MCM 기판 및 PCB 보드에 실장하기 위한 추가의 패키지 공정이 필요하다는 문제점이 있다.Looking at the Korean patent 'Multi-chip module with integrated high frequency capability' (published number: 1020010110421) filed on December 13, 2001 by Conexant Systems Incorporated, the prior art is based on a baseband, high frequency or Although an MCM module package is provided for use with medium frequency applications, the prior art suffers from the need for additional packaging processes for mounting on MCM substrates and PCB boards.
또한, 'S. Pinel'이 2002년도에 IEEE MTT-S Digest Vol. 3에 기고한 '3D Integrated Module using uBGA technology for compact C-band RF Front-End Module' 논문을 살펴 보면, 본 종래 기술은 무선 통신 시스템의 RF 모듈을 구현하기 위하여 적층된 LTCC(Low Temperature Co-fired Ceramic) 기판에 수동 소자 및 능동 소자가 3차원의 개념으로 MCM 패키지되어 있는 바, 본 종래 기술은 IC 공정이 수행된 반도체 기판을 사용할 수 없다는 문제점이 있다.Also, 'S. Pinel 'published in 2002 by IEEE MTT-S Digest Vol. Referring to the paper '3D Integrated Module using uBGA technology for compact C-band RF Front-End Module', published in 3, the present technology is a low temperature co-fired (LTCC) stacked to implement an RF module of a wireless communication system. Ceramic) Since the passive element and the active element are MCM packaged in a three-dimensional concept on the substrate, the conventional technology has a problem in that a semiconductor substrate having an IC process cannot be used.
상기와 같은 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 IC 회로(단일 반도체 소자 포함) 공정이 되어 있는 반도체 기판 위에 적층된 다층의 절연층 내부에 다수의 베어 칩(Bare Chip) 및 고주파 특성(고품질 계수, 자기 공진 주파수 등)이 우수한 수동 소자(인덕터, 커패시터, 저항, 전송선 및 도파로)를 집적할 수 있는 3차원 다층 멀티 칩 모듈 패키지 및 그 제조 방법을 제공하기 위한 것이다.
SUMMARY OF THE INVENTION An object of the present invention for solving the above problems of the prior art is a plurality of bare chips and high frequency characteristics in a multilayer insulating layer stacked on a semiconductor substrate having an IC circuit (including a single semiconductor element) process. It is to provide a three-dimensional multilayer multi-chip module package capable of integrating excellent passive elements (inductors, capacitors, resistors, transmission lines and waveguides) with high quality coefficients, magnetic resonance frequencies, and the like and a method of manufacturing the same.
상기한 목적을 달성하기 위하여 본 발명에 따르면, 반도체 기판; 다층의 절연층; 상기 반도체 기판 및 상기 절연층 속에 형성되는 공기 공동(Air - Cavity); 및 실장된 멀티 칩; 을 포함하는 다층 멀티칩 모듈 패키지 제조 방법에 있어서, 상기 반도체 기판의 특정 영역에 IC 공정을 수행하는 제 1 단계; 상기 IC 공정이 수행된 영역을 선택적으로 식각하여 그루브(Groove)를 형성하는 제 2 단계; 전기적 차폐를 위하여 상기 그루브의 표면을 접지면으로 도포하는 제 3 단계; 및 상기 그루브를 공기 공동으로 이용하기 위하여 상기 반도체 기판 위에 제 1 절연층을 형성시키는 제 4 단계; 를 포함하는 것을 특징으로 하는 다층 멀티 칩 모듈 패키지 제조 방법이 제공된다.According to the present invention to achieve the above object, a semiconductor substrate; Multilayer insulating layers; An air cavity formed in the semiconductor substrate and the insulating layer; And mounted multi-chips; A method for manufacturing a multi-layer multichip module package comprising: a first step of performing an IC process on a specific region of the semiconductor substrate; Selectively etching a region in which the IC process is performed to form a groove; Applying a surface of the groove to a ground plane for electrical shielding; And a fourth step of forming a first insulating layer on the semiconductor substrate to use the groove as an air cavity; Provided is a method for manufacturing a multi-layer multi-chip module package comprising a.
보다 더 양호하게는, 상기 제 4 단계는, 별도의 절연층을 형성시킨 후, 그 하면에 일정 크기의 금속 도선을 형성시키고, 상기 금속 도선이 상기 그루브의 중앙 부위에 오도록 정렬한 후, 이를 상기 반도체 기판 상에 접착시키는 방법이 제공된다.Even more preferably, the fourth step is to form a separate insulating layer, and then to form a metal conductor of a predetermined size on the lower surface, and to align the metal conductor to the center of the groove, and then A method of adhering on a semiconductor substrate is provided.
또한, 보다 더 양호하게는, 상기 금속 도선을 형성할 때, 별도의 수동 소자(인덕터, 커패시터, 저항 및 도파로 등)를 같이 형성시키는 방법이 제공된다.Further preferably, when forming the metal conductor, a method of forming separate passive elements (inductors, capacitors, resistors, waveguides, etc.) together is provided.
또한, 보다 더 양호하게는, 상기 IC 공정이 완료된 부분에 메탈 범프를 사용하여 플립 칩 본딩 방식으로 직접 연결 가능한 제 1 회로를 상기 반도체 기반에 실장시키는 방법이 제공된다.Further, more preferably, there is provided a method of mounting a first circuit on the semiconductor base that can be directly connected by flip chip bonding using metal bumps to a portion where the IC process is completed.
또한, 보다 더 양호하게는, 상기 제 1 회로의 열을 방출시키기 위하여 저온 공정이 가능한 솔더 어태치먼트(Attachment)로 상기 제 1 회로를 상기 반도체 기판에 결합시키고, 히트 싱크 및 접지면을 별도로 부착시키는 방법이 제공된다.Further, more preferably, a method of coupling the first circuit to the semiconductor substrate with a solder attachment capable of low temperature processing to dissipate heat of the first circuit, and separately attaching a heat sink and a ground plane. This is provided.
또한, 보다 더 양호하게는, 상기 제 1 절연층 위에 추가의 절연층들을 형성시킨 후, 상기 추가의 절연층 내부에 제 2 회로들을 메탈 범프를 사용하여 플립 칩 본딩 방식으로 집적시키는 방법이 제공된다.Further preferably, after forming additional insulating layers on the first insulating layer, there is provided a method of integrating second circuits inside the additional insulating layer by flip chip bonding using metal bumps. .
또한, 상기 제 2 회로들을 패시베이션(PAssivation)하기 위하여 상기 제 2 회로 표면을 절연층으로 밀봉하는 방법이 제공된다.A method is also provided for sealing the second circuit surface with an insulating layer to passivate the second circuits.
또한, PCB 기판에 실장하기 위하여 상기 추가된 절연층의 최상층의 특정 영역에 솔더 범프를 형성시키는 방법이 제공된다.Also provided is a method of forming solder bumps in specific areas of the top layer of the added insulating layer for mounting on a PCB substrate.
이하, 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 3차원 다층 멀티 칩 모듈 패키지 방법을 보다 상세하게 설명하기로 한다.Hereinafter, a three-dimensional multi-layer multi-chip module package method according to an embodiment of the present invention with reference to the accompanying drawings will be described in more detail.
도 1은 본 발명의 일 실시예에 따른 3차원 다층 멀티 칩 모듈 패키지의 전체 구조를 나타낸 단면도로서, 이를 상세히 설명하면, 다음과 같다.1 is a cross-sectional view showing the overall structure of a three-dimensional multilayer multi-chip module package according to an embodiment of the present invention.
도 1에 도시된 바와 같이, 3차원 다층 멀티 칩 모듈 패키지는 IC(단일 반도체 소자 포함) 공정이 이루어져 있는 반도체 기판(100), 상기 기판 위에 형성되며 공기 공동(130)을 이용하는 수동 소자 및 제 1 능동 회로가 형성되는 제 1 절연층(200), 수동 소자(인덕터(310, 410), 저항(410) 및 커패시터(230)))가 형성되는 제 2, 제 3 절연층(300, 400), 제 2 능동 회로가 형성되는 제 4 절연층(500), PCB 보드 위에 실장을 위한 다수의 솔더 범프(700) 및 제 2 능동 회로 패시베이션(Passivation)을 위한 제 5 절연층(600)으로 구성되어 있다.As shown in FIG. 1, a three-dimensional multilayer multi-chip module package includes a
여기서, 상기 능동 회로는 무선 통신 시스템의 구현에 필요한 화합물 반도체 소자뿐만 아니라, 실리콘 IC 공정을 이용한 능동 회로도 포함한다.Here, the active circuit includes not only a compound semiconductor device required for implementing a wireless communication system, but also an active circuit using a silicon IC process.
한편, 각각의 절연층에 제작된 수동 소자 및 능동 소자들은 비아 홀(Via Hole) 및 상호 연결선을 통하여 전기적으로 서로 연결되면, 이러한 부분들을 제외하고는 접지면(220, 320, 420)이 형성된다. 이 접지면과 접지벽(900)은 각각의 소자 간의 전기적 격리도(Isolation)를 높이는 역할을 한다. 상기 절연층들은 켑톤(Kepton) 또는 유필렉스(Upilex) 같은 폴리머 필름 및 글래스 기판을 사용할 수 있으며, 이들 절연층 간의 결합은 금속 결합(Metal To Metal Bonding), 열가소성 수지(가령 Ultem), ACF를 이용한 본딩 또는 어노우드 본딩(Anode Bonding : 실리콘 기판과 글래스 기판 사이의 본딩) 등의 방법을 사용할 수 있다.On the other hand, when the passive elements and the active elements fabricated in each insulating layer are electrically connected to each other through via holes and interconnections, the
도 2는 본 발명의 일 실시예에 따른 공기 공동(Air - Cavity)을 이용하는 수동 소자 제작 방법을 개념적으로 도시한 단면도로서, 이를 상세히 설명하면, 다음과 같다.2 is a cross-sectional view conceptually illustrating a manufacturing method of a passive device using an air cavity (air cavity) according to an embodiment of the present invention.
먼저, IC 공정이 수행된 반도체 기판(100) 상에 선택적으로 반도체 기판을 식각하여 그루브(Groove)를 형성함으로써, 공기 공동(130)을 제작한 후, 전기적 차폐를 위하여 접지면(120, 220, 240)들을 형성한다. 여기서, 상기 공기 공동(130)자체만 이용한 도파로 등의 수동 소자들 외에도, 인덕터 및 전송선 제작시 같이 필요한 금속 도선(210)을 동시에 형성한다. 한편, 상기 공기 공동(130)은 유전체 손 실이 극소이며, 접지 기생 성분이 작기 때문에, 상기 공기 공동(130)을 이용한 수동 소자의 품질 계수(Quality Factor)를 향상시킬 수 있다.First, by selectively etching the semiconductor substrate on the
한편, 상기 공기 공동은 다음과 같은 순서로 형성한다.On the other hand, the air cavity is formed in the following order.
먼저, 별도의 절연층을 형성시킨 후, 그 하면에 일정 크기의 금속 도선을 형성한 후, 상기 금속 도선이 상기 그루브의 중앙 부위에 오도록 정렬한 후, 이를 상기 반도체 기판 상에 접착시킨다.First, after forming a separate insulating layer, after forming a metal conductor of a predetermined size on the lower surface, the metal conductor is aligned so as to come to the center portion of the groove, and then bonded to the semiconductor substrate.
도 3은 본 발명의 일 실시예에 따른 반도체 기판 상에 제 1 능동 회로 칩 실장 방법을 개념적으로 도시한 단면도로서, 이를 상세히 살펴 보면, 다음과 같다.3 is a cross-sectional view conceptually illustrating a method of mounting a first active circuit chip on a semiconductor substrate according to an embodiment of the present invention.
먼저, IC 공정이 완료된 부분(101)에 직접 연결이 가능한 능동 회로(261)는 메탈 범프(250)를 사용하여 플립 칩 본딩 방식으로 반도체 기판 상에 실장된다. 또한, 파워 증폭기와 같이 많은 열을 발생시키는 능동 회로(260)는 저온 공정이 가능한 솔더 접착(800)으로 열전도가 좋은 반도체 기판에 결합시키고, 히트 싱크(800) 및 접지면(110)을 통하여 열을 방출시킨다.First, an
도 4는 본 발명의 일 실시예에 따른 솔더 범프 및 제 2 능동 회로 칩 실장 방법을 개념적으로 도시한 단면도로서, 이를 상세히 살펴 보면, 다음과 같다.4 is a cross-sectional view conceptually illustrating a solder bump and a second active circuit chip mounting method according to an embodiment of the present invention.
제 2 능동 회로(530)들은 메탈 범프(540)를 사용하여 플립 칩 본딩 방식으로 절연체 내부에 집적되고, 이들은 최상위의 절연층(600)을 사용하여 패시베이션된다. 또한, PCB 기판에 실장하기 위해서는 솔더 범프(700)를 형성한다. 상기 솔더 범프(700)는 UBM(Under Bump Metallurgy) 위에 전기 도금 또는 스텐실 프린팅 방식으로 제작 가능하며, Via Hole(510)을 통해서 하부층의 소자들과 전기적으로 연결된다.The second
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호 범위는 첨부된 청구 범위에 의해서 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.While the invention has been described above based on the preferred embodiments thereof, these embodiments are intended to illustrate rather than limit the invention. It will be apparent to those skilled in the art that various changes, modifications, or adjustments to the above embodiments can be made without departing from the spirit of the invention. Therefore, the protection scope of the present invention will be limited by the appended claims, and should be construed as including all such changes, modifications or adjustments.
이상과 같이 본 발명에 의하면, 단일 패키지로 여러 기능을 가지는 무선 통신 부품들을 집적할 수 있기 때문에 무선 통신 시스템의 크기를 줄일 수 있을 뿐만 아니라, 패키징 제조 비용도 낮출 수 있는 효과가 있다.As described above, according to the present invention, since the wireless communication components having various functions can be integrated in a single package, the size of the wireless communication system can be reduced, and the packaging manufacturing cost can be lowered.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030072439A KR100632237B1 (en) | 2003-10-17 | 2003-10-17 | 3D multilayer multichip module package manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030072439A KR100632237B1 (en) | 2003-10-17 | 2003-10-17 | 3D multilayer multichip module package manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050037039A KR20050037039A (en) | 2005-04-21 |
KR100632237B1 true KR100632237B1 (en) | 2006-10-11 |
Family
ID=37239941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030072439A KR100632237B1 (en) | 2003-10-17 | 2003-10-17 | 3D multilayer multichip module package manufacturing method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100632237B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101139699B1 (en) * | 2010-04-26 | 2012-05-02 | 한국과학기술원 | passive component-stacked semiconductor chip, 3-dimensional multi-chip and 3-dimensional multi-chip package having the same |
KR101710268B1 (en) * | 2015-06-18 | 2017-02-24 | 주식회사 동부하이텍 | Passive device and radio frequency module formed on high resistivity substrate |
-
2003
- 2003-10-17 KR KR1020030072439A patent/KR100632237B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050037039A (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6462950B1 (en) | Stacked power amplifier module | |
JP3941911B2 (en) | Multi-chip module with integrated RF performance | |
US6218731B1 (en) | Tiny ball grid array package | |
US20080315396A1 (en) | Mold compound circuit structure for enhanced electrical and thermal performance | |
US7268426B2 (en) | High-frequency chip packages | |
JP3890947B2 (en) | High frequency semiconductor device | |
US7132747B2 (en) | Multilayer integrated circuit for RF communication and method for assembly thereof | |
JP3560488B2 (en) | Chip scale package for multichip | |
US5717249A (en) | RF power amplifying circuit device | |
KR100839067B1 (en) | Electronic circuit module and manufacturing method thereof | |
US7838380B2 (en) | Method for manufacturing passive device and semiconductor package using thin metal piece | |
JP7343477B2 (en) | Electronics package with integrated interconnect structure and method for manufacturing the same | |
US20040080917A1 (en) | Integrated microwave package and the process for making the same | |
KR20080057190A (en) | 3d electronic packaging structure with enhanced grounding performance and embedded antenna | |
US6414847B1 (en) | Integral dielectric heatspreader | |
KR20030060886A (en) | Single package containing multiple integrated circuit devices | |
US9093442B1 (en) | Apparatus and method for achieving wideband RF performance and low junction to case thermal resistance in non-flip bump RFIC configuration | |
US10453774B1 (en) | Thermally enhanced substrate | |
JP2006513564A (en) | An element having an ultra-high frequency connection on a substrate | |
JP4010881B2 (en) | Semiconductor module structure | |
KR100632237B1 (en) | 3D multilayer multichip module package manufacturing method | |
CN211208440U (en) | Three-dimensional packaging structure integrating chip and antenna | |
EP2228823B1 (en) | Flip chip assembly with improved HF-performance | |
JP2005340713A (en) | Multichip module | |
US20240213188A1 (en) | High frequency device packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100831 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |