KR100629583B1 - 데이터 집적회로와 이를 이용한 발광 표시장치 - Google Patents

데이터 집적회로와 이를 이용한 발광 표시장치 Download PDF

Info

Publication number
KR100629583B1
KR100629583B1 KR1020050027316A KR20050027316A KR100629583B1 KR 100629583 B1 KR100629583 B1 KR 100629583B1 KR 1020050027316 A KR1020050027316 A KR 1020050027316A KR 20050027316 A KR20050027316 A KR 20050027316A KR 100629583 B1 KR100629583 B1 KR 100629583B1
Authority
KR
South Korea
Prior art keywords
sample
data
current
digital
analog converter
Prior art date
Application number
KR1020050027316A
Other languages
English (en)
Inventor
최상무
권오경
Original Assignee
한양대학교 산학협력단
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 삼성에스디아이 주식회사 filed Critical 한양대학교 산학협력단
Priority to KR1020050027316A priority Critical patent/KR100629583B1/ko
Application granted granted Critical
Publication of KR100629583B1 publication Critical patent/KR100629583B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전류로 구동할 수 있도록 한 데이터 집적회로에 관한 것이다.
본 발명의 데이터 집적회로는 외부로부터 공급되는 데이터에 대응하여 전류인 제 1데이터신호를 생성하기 위한 제 1디지털-아날로그 변환부와; 상기 데이터에 대응하여 전류인 제 2데이터신호를 생성하기 위한 적어도 하나의 제 2디지털-아날로그 변환부와; 상기 제 2데이터신호를 공급받아 소정의 전압을 프리차징하고, 상기 제 1데이터신호를 공급받아 최종적으로 전압을 차징하는 복수의 샘플/홀드 회로를 구비하는 출력 스테이지와; 상기 제 1디지털-아날로그 변환부 및 제 2디지털-아날로그 변환부를 상기 샘플/홀드 회로와 접속시키기 위한 스위칭부를 구비한다.

Description

데이터 집적회로와 이를 이용한 발광 표시장치{Data Integrated Circuit and Light Emitting Display Using the same}
도 1은 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 데이터 집적회로의 제 1실시예를 나타내는 도면이다.
도 3은 도 1에 도시된 데이터 집적회로의 제 2실시예를 나타내는 도면이다.
도 4는 도 1에 도시된 데이터 집적회로의 제 3실시예를 나타내는 도면이다.
도 5는 도 1에 도시된 데이터 집적회로의 제 4실시예를 나타내는 도면이다.
도 6은 도 1에 도시된 데이터 집적회로의 제 5실시예를 나타내는 도면이다.
도 7은 도 1에 도시된 데이터 집적회로의 제 6실시예를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 주사 구동부 20 : 데이터 구동부
30 : 화소부 40 : 화소
50 : 타이밍 제어부 100 : 데이터 집적회로
110,210 : 쉬프트 레지스터부 120,220 : 샘플링 래치부
130,230 : 홀딩 래치부 132,232 : 레벨 쉬프터부
140,260,270,280 : 전류 생성부 150,242,244,246 : 스위칭부
142,144,146,262,264,266,272,274,276,282,284,286 : DAC
160,250 : 출력 스테이지 170,290 : 레퍼런스 전류부
본 발명은 데이터 집적회로와 이를 이용한 발광 표시장치에 관한 것으로, 특히 전류로 구동할 수 있도록 한 데이터 집적회로와 이를 이용한 발광 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판 표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광소자를 이용하여 영상을 표시한다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
발광 표시장치는 데이터선들과 주사선들의 교차부에 위치되는 복수의 화소들을 구비한다. 화소들은 주사선으로 주사신호가 공급될 때 선택되어 데이터으로 공급되는 소정의 전압(데이터신호)에 대응되는 전압을 충전한다. 그리고, 화소들은 충전된 전압에 대응되는 전류를 발광소자로 공급함으로써 소정 휘도의 빛을 생성한다. 이 경우, 각각의 화소들에서 방출된 소정 휘도의 빛이 합쳐져 회소부에서 소정의 영상이 표시된다.
하지만, 종래의 화소들에는 복수의 트랜지스터들이 포함되고, 이 트랜지스터들의 문턱전압 불균일 및 전자 이동도(electron mobility)의 편차에 의하여 원하는 영상이 표시되지 못하는 문제점이 있다. 이와 같은 문제점을 극복하기 위하여 데이터신호로써 전류를 공급하는 방법에 제안되었다. 실제로, 데이터신호로써 전류가 공급되면 트랜지스터들의 문턱전압 불균일 및 전자 이동도의 편차와 무관하게 균일한 영상을 표시할 수 있는 장점이 있다. 따라서, 데이터신호로써 전류를 공급할 수 있는 데이터 집적회로가 요구되고 있다.
따라서, 본 발명의 목적은 전류로 구동할 수 있도록 한 데이터 집적회로와 이를 이용한 발광 표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 외부로부터 공급되는 데이터에 대응하여 전류인 제 1데이터신호를 생성하기 위한 제 1디지털-아날로그 변환부와; 상기 데이터에 대응하여 전류인 제 2데이터신호를 생성하기 위한 적어도 하나의 제 2디지털-아날로그 변환부와; 상기 제 2데이터신호를 공급받아 소정의 전 압을 프리차징하고, 상기 제 1데이터신호를 공급받아 최종적으로 전압을 차징하는 복수의 샘플/홀드 회로를 구비하는 출력 스테이지와; 상기 제 1디지털-아날로그 변환부 및 제 2디지털-아날로그 변환부를 상기 샘플/홀드 회로와 접속시키기 위한 스위칭부를 구비하는 데이터 집적회로를 제공한다.
바람직하게, 상기 스위칭부는 상기 제 1디지털-아날로그 변환부를 모든 상기 샘플/홀드 회로들과 순차적으로 접속시키고, 상기 제 2디지털-아날로그 변환부를 상기 샘플/홀드 회로들 중 일부와 순차적으로 접속시킨다. 상기 스위칭부는 상기 샘플/홀드 회로들을 최종적으로 상기 제 1디지털-아날로그 변환부와 접속시킨다. 상기 샘플/홀드 회로들 각각은 자신에게 차징된 전압값에 대응하는 전류를 데이터선을 경유하여 화소로부터 공급받는다.
본 발명의 제 2측면은 외부로부터 공급되는 데이터에 대응하여 적색 화소와 접속된 복수의 제 1샘플/홀드 회로들로 소정 전류를 공급하기 위한 제 1전류 생성부와; 상기 외부로부터 공급되는 데이터에 대응하여 녹색 화소와 접속된 복수의 제 2샘플/홀드 회로들로 소정 전류를 공급하기 위한 제 2전류 생성부와; 상기 외부로부터 공급되는 데이터에 대응하여 청색 화소와 접속된 복수의 제 3샘플/홀드 회로들로 소정 전류를 공급하기 위한 제 3전류 생성부와; 상기 제 1샘플/홀드 회로들, 제 2샘플/홀드 회로들 및 제 3샘플/홀드 회로들을 구비하는 출력 스테이지와; 상기 제 1전류 생성부와 상기 제 1샘플/홀드 회로들을 접속시키기 위한 제 1스위칭부와; 상기 제 2전류 생성부와 상기 제 2샘플/홀드 회로들을 접속시키기 위한 제 2스위칭부와; 상기 제 3전류 생성부와 상기 제 3샘플/홀드 회로들을 접속시키기 위한 제 3 스위칭부를 구비하는 데이터 집적회로를 제공한다.
바람직하게, 상기 제 1전류 생성부, 제 2전류 생성부 및 제 3전류 생성부 각각은 상기 데이터에 대응하여 제 1데이터신호를 생성하기 위한 제 1디지털-아날로그 변환부와, 상기 데이터에 대응하여 제 2데이터신호를 생성하기 위한 적어도 하나의 제 2디지털-아날로그 변환부를 구비한다. 상기 제 1샘플/홀드 회로들, 제 2샘플/홀드 회로들 및 제 3샘플/홀드 회로들 각각은 상기 제 2데이터신호를 공급받아 소정의 전압을 프리차징하고, 상기 제 1데이터신호를 공급받아 최종적으로 전압을 차징한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 1 내지 도 7을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 의한 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)과 접속되는 복수의 화소들(40)을 포함하는 화소부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구 동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다.
주사 구동부(10)는 타이밍 제어부(50)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급한다. 즉, 주사 구동부(10)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급하면서 데이터신호가 공급될 화소들(40)을 선택한다.
데이터 구동부(20)는 타이밍 제어부(50)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(20)는 데이터에 대응하는 소정의 전류(데이터신호)를 생성하고, 주사신호에 의하여 선택된 화소(40)로부터 소정의 전류를 싱크한다. 즉, 본 발명의 데이터 구동부(20)는 데이터신호에 대응하여 화소(40)로부터 소정의 전류를 공급받는 전류 싱크형(Current Sink)으로 구성된다. 이를 위해, 데이터 구동부(20)는 적어도 하나의 데이터 집적회로(100)를 구비한다. 데이터 집적회로(100)의 상세한 구성은 후술하기로 한다.
화소부(30)는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차부에 형성되는 화소들(40)을 구비한다. 화소들(40) 각각은 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받는다. 이와 같은 화소들(40)은 주사신호가 공급될 때 선택되어 데이터 신호에 대응되는 전류를 데이터 구동부(20)로 공급한다. 이 경우, 화소들 (40) 각각에는 데이터 구동부(20)로 공급되는 전류에 대응되어 전압이 충전되고, 이 충전전압에 대응되는 전류를 제 1전원(ELVDD)으로부터 발광소자(도시되지 않음)를 경유하여 제 2전원(ELVSS)으로 공급함으로써 소정 휘도의 영상을 표시한다. 여기서, 화소들(40)은 적색 빛을 발광하기 위하여 적색 발광소자(미도시)를 구비하는 적색화소, 녹색 빛을 발광하기 위하여 녹색 발광소자(미도시)를 구비하는 녹색 화소 및 청색 빛을 발광하기 위하여 청색 발광소자(미도시)를 구비하는 청색 화소로 나누어진다.
도 2는 도 1에 도시된 데이터 집적회로의 제 1실시예를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 데이터 집적회로(100)가 j(j는 2이상의 자연수)개의 채널을 갖는다고 가정하기로 한다.
도 2를 참조하면, 본 발명의 제 1실시예에 의한 데이터 집적회로(100)는 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(110)와, 샘플링 신호에 응답하여 데이터(Data)를 순차적으로 저장하기 위한 샘플링 래치부(120)와, 샘플링 래치부(120)의 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터들(Data)을 제 1스위칭부(134)로 공급하기 위한 홀딩 래치부(130)와, 홀딩 래치부(130)와 전류 생성부(140)를 접속시키기 위한 제 1스위칭부(134)와, 데이터(Data)의 계조값(비트값)에 대응하여 소정의 전류(즉, 데이터신호)를 생성하기 위한 전류 생성부(140)와, 전류 생성부(140)와 출력 스테이지(output stage)(160)를 접속시키기 위한 제 2스위칭부(150)와, 데이터신호에 대응되어 소정의 전압을 충전하고, 충전된 전압에 대응되는 전류를 화소들(40)로부터 싱크하기 위한 출력 스테이지(160)를 구비한다.
쉬프트 레지스터부(110)는 타이밍 제어부(50)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(110)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링 신호를 생성한다. 이를 위해, 쉬프트 레지스터부(110)는 j개의 쉬프트 레지스터(1101 내지 110j)를 구비한다.
샘플링 래치부(120)는 쉬프트 레지스터부(110)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(120)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(1201 내지 120j)를 구비한다. 그리고, 샘플링 래치들(1201 내지 120j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치(1201 내지 120j) 각각은 k비트의 크기로 설정된다.
홀딩 래치부(130)는 샘플링 래치부(120)로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀딩 래치부(130)는 자신에게 저장된 데이터(Data)를 제 1스위칭부(134)로 공급한다. 이를 위해, 홀딩 래치부(130)는 k비트로 설정된 j개의 홀딩래치(1301 내지 130j)를 구비한다. 한편, 샘플링 래치부(120)와 홀딩 래치부(130)를 합쳐 일반적으로 래치부라 부르기도 한다.
제 1스위칭부(134)는 전류 생성부(140)에 포함된 제 1DAC(142), 제 2DAC(144) 및 제 3DAC(146)와 홀딩 래치들(1301 내지 130j) 간에 전기적 연결을 제 어한다. 여기서, 제 1스위칭부(134)는 제 1홀딩 래치(1301)로부터 제 j홀딩 래치(130j)를 순차적으로 제 1DAC부(142)와 접속시킨다. 그리고, 제 1스위칭부(134)는 제 2홀딩 래치(1302)로부터 제 j홀딩 래치(130j)를 순차적으로 제 2DAC부(144)와 접속시킨다. 또한, 제 1스위칭부(134)는 제 3홀딩 래치(1303)로부터 제 j홀딩 래치(130j)를 순차적으로 제 3DAC부(146)와 접속시킨다.
전류 생성부(140)는 제 1스위칭부(134)로부터 데이터(Data)를 공급받는다. 데이터(Data)를 공급받은 전류 생성부(140)는 데이터(Data)의 계조값(비트값)에 대응하여 소정 전류의 데이터신호를 생성하고, 생성된 데이터신호를 제 2스위칭부(150)로 공급한다. 이를 위하여, 전류 생성부(140)는 적어도 둘 이상의 디지털-아날로그 변환부(이하 "DAC"라 함)(142,144,146)를 구비한다. 도 2에서는 설명의 편의성을 위하여 3개의 DAC부(142,144,146)를 도시하기로 한다.
제 1DAC(142), 제 2DAC(144) 및 제 3DAC(146)는 자신에게 공급되는 데이터(Data)의 비트값에 대응하여 소정 전류의 데이터신호를 생성한다. 여기서, 제 3DAC(146)는 출력 스테이지(160)에 포함되는 샘플/홀드 회로(1603 내지 160j)를 1차 프리차징하고, 제 2DAC(144)는 출력 스테이지(160)에 포함되는 샘플/홀드 회로(1602 내지 160j)를 2차 프리차징 한다. 그리고, 제 1DAC(142)는 출력 스테이지(160)에 포함되는 샘플/홀드 회로(1601 내지 160j)를 최종적으로 차징하기 위하여 사용된다. 이후, 설명의 편의성을 위하여 제 1DAC(142)에서 생성되는 전류를 제 1데이터신호, 제 2DAC(144) 및 제 3DAC(146)에서 생성되는 전류를 제 2데이터신호라 하기로 한다.
동작과정을 상세히 설명하면, 먼저 제 1DAC(142)는 제 1스위칭부(134)를 경유하여 제 1홀딩 래치(1301)로부터 공급되는 데이터에 대응하여 소정 전류의 제 1데이터신호를 생성하여 제 1샘플/홀드 회로(1601)로 공급한다. 이때, 제 2DAC(144)는 제 2홀딩 래치(1302)로부터 공급되는 데이터에 대응하는 소정 전류의 제 2데이터신호를 제 2샘플/홀드 회로(1602)로 공급하고, 제 3DAC부(146)는 제 3홀딩 래치(1303)로부터 공급되는 데이터에 대응하는 소정 전류의 제 2데이터신호를 제 3샘플/홀드 회로(1603)로 공급한다. 그러면, 제 1샘플/홀드 회로(1601), 제 2샘플/홀드 회로(1602) 및 제 3샘플/홀드 회로(1603)에 소정 전압이 충전되다.
이후, 제 1DAC(142)는 제 2홀딩 래치(1302)로부터 공급되는 데이터에 대응하여 제 2샘플/홀드 회로(1602)로 제 1데이터신호를 공급하고, 제 2DAC(144)는 제 3홀딩 래치(1303)로부터 공급되는 데이터에 대응하여 제 3샘플/홀드 회로(1603)로 제 2데이터신호를 공급한다. 그리고, 제 3DAC(146)는 제 4홀딩 래치(1304)로부터 공급되는 데이터에 대응하여 제 4샘플/홀드 회로(1604)로 제 2데이터신호를 공급한다. 이때, 제 2샘플/홀드 회로(1602)에 소정의 전압이 미리 충전되어 있기 때문에 제 1DAC(142)는 빠른 시간안에 제 2샘플/홀드 회로(1602)에 원하는 전압을 충전할 수 있다. 실제로, 본 발명에서는 제 2DAC(144) 및 제 3DAC(146)로부터 공급되는 제 2데이터신호를 이용하여 샘플/홀드 회로들을 미리 충전시키기 때문에 제 1DAC(142)에서 빠른 시간안에 샘플/홀드 회로들을 원하는 전압으로 충전시킬 수 있다.
요약하면, 3DAC(146)는 제 3샘플/홀드 회로(1603)로부터 제 j샘플/홀드 회로 (160j)를 1차 충전시키고, 제 2DAC(144)는 제 2샘플/홀드 회로(1602)로부터 제 j샘플/홀드 회로(160j)를 2차 충전시킨다. 그리고, 제 1DAC(142)는 제 1샘플/홀드 회로(1601)로부터 제 j샘플/홀드 회로(160j)를 최종적으로 충전시킨다. 이때, 제 1DAC부(142)는 2차 충전된 샘플/홀드 회로들을 최종적으로 충전시키기 때문에 빠른 시간안에 샘플/홀드 회로들을 원하는 전압으로 충전시킬 수 있다.
그리고, 본 발명에서 샘플/홀드 회로들(1601 내지 160j)은 최종적으로 제 1DAC(142)와 접속된다. 이와 같이 모든 샘플/홀드 회로들(1601 내지 160j)이 최종적으로 제 1DAC(142)와 접속되면 화소부(30)에서 균일한 화상을 표시할 수 있다. 이를 상세히 설명하면, 일반적으로 각각의 DAC들(142, 144, 146)은 ±3㎷ 정도의 편차를 갖는다. 다시 말하여, 동일한 데이터가 공급되더라도 각각의 DAC들(142,144,146)에서 출력되는 전류값은 약간씩 상이하게 설정된다. 따라서, 샘플/홀드 회로들(1601 내지 160j)이 최종적으로 서로 다른 DAC들(142,144,146)과 접속되게 되면 전류편차가 발생되고, 이에 따라 균일한 화상을 표시할 수 없다. 이와 같은 문제점이 발생되는 것을 방지하기 위하여, 본 발명에서는 모든 샘플/홀드 회로들(1601 내지 160j)이 최종적으로 제 1DAC(142)와 접속되도록 함으로써 균일한 화상을 표시할 수 있다.
제 2스위칭부(150)는 제 1DAC(142), 제 2DAC(144) 및 제 3DAC(146)와 샘플/홀드 회로(1601 내지 160j)들 간에 전기적 연결을 제어한다. 즉, 제 2스위칭부(150)는 제 1DAC부(142)를 제 1샘플/홀드 회로(1601)로부터 제 j샘플/홀드 회로(160j)로 순차적으로 접속시킨다. 그리고, 제 2스위칭부(150)는 제 2DAC부(144)를 제 2샘플/홀드 회로(1602)로부터 제 j샘플/홀드 회로(160j)로 순차적으로 접속시킨다. 또한, 제 2스위칭부(150)는 제 3DAC부(146)를 제 3샘플/홀드 회로(1603)로부터 제 j샘플/홀드 회로(160j)로 순차적으로 접속시킨다.
출력 스테이지(160)는 j개의 샘플/홀드 회로(1601 내지 160j)를 구비한다. 각각의 샘플/홀드 회로(1601 내지 160j)는 전류 생성부(140)로부터 공급되는 데이터신호에 대응하여 소정의 전압을 충전하고, 충전된 전압에 대응하여 소정의 전류를 화소(40)로부터 공급받는다. 그러면, 화소(40)들 각각에 소정의 전류에 대응되는 전압이 충전되고, 이 충전된 전압에 대응하여 소정 휘도의 빛이 생성된다.
한편, 본 발명에서는 설명의 편의성을 위하여 출력 스테이지(160) 각각의 채널에 하나의 샘플/홀드 회로가 설치되어 있는 것으로 가정하였지만, 실제로 각각의 채널에는 두개의 샘플/홀드 회로가 설치된다. 각 채널에 설치되는 두개의 샘플/홀드 회로 중 하나는 제 2스위칭부(150)로부터 공급되는 데이터신호에 의하여 충전되고, 나머지 하나는 이전 수평기간에 충전된 전압에 대응하여 화소(40)로부터 전류를 공급받는다.
도 3은 본 발명의 제 2실시예에 의한 데이터 집적회로를 나타내는 도면이다. 도 3을 설명할 때 도 2와 동일한 구성은 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 3을 참조하면, 본 발명의 제 2실시예에 의한 데이터 집적회로(100)는 전류 생성부(140)와 접속되도록 설치된 레퍼런스 전류부(170)를 구비한다. 레퍼런스 전류부(170)는 적색 레퍼런스 전류(RR), 녹색 레퍼런스 전류(GR) 및 청색 레퍼런스 전류(BR)를 전류 생성부(140)로 공급한다. 여기서, 적색 레퍼런스 전류(RR), 녹색 레퍼런스 전류(GR) 및 청색 레퍼런스 전류(BR)의 전류값은 적색 화소, 녹색 화소 및 청색 화소의 화이트 발란스를 고려하여 서로 상이하게 설정된다.
레퍼런스 전류(RR, GR, BR)를 공급받은 제 1DAC(142), 제 2DAC(144) 및 제 3DAC(146)는 레퍼런스 전류(RR, GR, BR)를 참조하여 데이터신호를 생성한다. 실제로, 제 1DAC(142), 제 2DAC(144) 및 제 3DAC(146)는 적색 화소로 공급되는 데이터신호를 생성할 때 적색 레퍼런스 전류(RR)를 참조하여 데이터신호를 생성하고, 녹색 화소로 공급되는 데이터신호를 생성할 때 녹색 레퍼런스 전류(GR)를 참조하여 데이터신호를 생성한다. 그리고, 제 1DAC(142), 제 2DAC(144) 및 제 3DAC(146)는 청색 화소로 공급되는 데이터신호를 생성할 때 청색 레퍼런스 전류(BR)를 참조하여 데이터신호를 생성한다. 이와 같이 서로 다른 레퍼런스 전류(RR, GR, BR)를 가지고 적색 화소, 녹색 화소 및 청색 화소로 공급되는 데이터신호를 생성하게 되면 화소부(30)에서 화이트 발란스가 맞는 영상을 표시할 수 있다.
도 4는 본 발명의 제 3실시예에 의한 데이터 집적회로를 나타내는 도면이다. 도 4를 설명할 때 도 2와 동일한 구성은 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 4를 참조하면, 본 발명의 제 3실시예에 의한 데이터 집적회로(100)는 홀딩 래치부(130)와 접속되도록 설치되는 레벨 쉬프터부(132)를 더 구비한다. 레벨 쉬프터부(132)는 홀딩 래치부(130)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 제 1스위칭부(134)로 공급한다. 외부 시스템으로부터 데이터 집적회로(100)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 발광 표시장치에 높은 전압레벨에 대응되는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 데이터 집적회로(100)의 외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬프터부(132)에서 높은 전압레벨로 승압시킨다. 그러면, 발광 표시장치에 낮은 전압레벨에 대응되는 회로 부품들이 설치될 수 있고, 이에 따라 제조비용을 절감할 수 있다.
도 5는 본 발명의 제 4실시예에 의한 데이터 집적회로를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 제 4실시예에 의한 데이터 집적회로(100)는 쉬프트 레지스터부(210), 샘플링 래치부(220), 홀딩 래치부(230), 전류 생성부들(260, 270, 280), 스위칭부들(234, 235, 236, 242, 244, 246) 및 출력 스테이지(250)를 구비한다.
쉬프트 레지스터부(210)는 타이밍 제어부(50)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(210)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링 신호를 생성한다. 이를 위해, 쉬프트 레지스터부(210)는 j개의 쉬프트 레지스터(2101 내지 210j)를 구비한다.
샘플링 래치부(220)는 쉬프트 레지스터부(210)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(220)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(2201 내지 220j)를 구비한다. 그리고, 샘플링 래치들(2201 내지 220j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치(2201 내지 220j) 각각은 k비트의 크기로 설정된다.
홀딩 래치부(230)는 샘플링 래치부(220)로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀딩 래치부(230)는 자신에게 저장된 데이터(Data)를 제 1스위칭부(234), 제 2스위칭부(235) 및 제 3스위칭부(236)로 공급한다. 이를 위해, 홀딩 래치부(230)는 k비트로 설정된 j개의 홀딩래치(2301 내지 230j)를 구비한다.
제 1스위칭부(234)는 홀딩 래치부(230)에 포함되어 적색 화소로 공급될 데이터들을 제 1전류 생성부(260)로 공급한다. 실질적으로, 제 1스위칭부(234)는 제 1전류 생성부(260)에 포함된 제 1DAC, 제 2DAC 및 제 3DAC 각각으로 적색 화소로 공급될 데이터들을 순차적으로 공급한다.
제 2스위칭부(235)는 홀딩 래치부(230)에 포함되어 녹색 화소로 공급될 데이터들을 제 2전류 생성부(270)로 공급한다. 실질적으로 제 2스위칭부(235)는 제 2전류 생성부(270)에 포함된 제 4DAC, 제 5DAC 및 제 6DAC 각각으로 녹색 화소로 공급될 데이터들을 순차적으로 공급한다.
제 3스위칭부(236)는 홀딩 래치부(230)에 포함되어 청색 화소로 공급될 데이터들을 제 3전류 생성부(280)로 공급한다. 실질적으로 제 3스위칭부(236)는 제 3 전류 생성부(280)에 포함된 제 7DAC, 제 8DAC 및 제 9DAC 각각으로 청색 화소로 공급될 데이터들을 순차적으로 공급한다.
제 1전류 생성부(260)는 제 1스위칭부(234)로부터 적색 화소로 공급될 데이터를 공급받는다. 적색 화소로 공급될 데이터를 공급받은 제 1전류 생성부(260)는 데이터의 계조값에 대응하여 소정 전류의 데이터신호를 생성하고, 생성된 데이터신호를 제 4스위칭부(242)로 공급한다. 이를 위하여, 제 1전류 생성부(260)는 적어도 둘 이상의 DAC(262, 264, 266)를 구비한다. 도 5에서는 설명의 편의성을 위하여 3개의 DAC(262, 264, 266)를 도시하기로 한다.
제 1DAC(262), 제 2DAC(264) 및 제 3DAC(266)는 자신에게 공급되는 데이터(Data)의 비트값에 대응하여 소정 전류의 데이터신호를 생성한다. 여기서, 제 2DAC(264) 및 제 3DAC(266)는 출력 스테이지(250)에 포함되어 적색 화소와 연결된 데이터선들(D4,...,Dj-2)과 접속된 샘플/홀드 회로(2504,...,250j-2)를 프리차징하기 위하여 사용되고, 제 1DAC(262)는 적색 화소와 연결된 데이터선들(D1, D4,...,Dj-2)과 접속된 샘플/홀드 회로(2501,...,250j-2)(제 1샘플/홀드 회로들)를 최종적으로 차징하기 위하여 사용된다. 이후, 설명의 편의성을 위하여 제 1DAC(262)에서 생성되는 전류를 제 1데이터신호, 제 2DAC(264) 및 제 3DAC(266)에서 생성되는 전류를 제 2데이터신호라 하기로 한다.
동작과정을 상세히 설명하면, 먼저 제 1DAC(262)는 제 1스위칭부(234)를 경유하여 제 1홀딩래치(2301)로부터 공급되는 데이터에 대응하여 제 1데이터신호를 생성하고, 생성된 제 1데이터신호를 제 1샘플/홀드 회로(2501)로 공급한다. 이때, 제 2DAC(264)는 제 4홀딩래치(2304)로부터 공급되는 데이터에 대응하는 제 2데이터신호를 제 4샘플/홀드 회로(2504)로 공급하고, 제 3DAC(266)는 제 7홀딩래치(도시하지 않음)로부터 공급되는 데이터에 대응하는 제 2데이터신호를 제 7샘플/홀드 회로(도시하지 않음)로 공급한다. 그러면, 제 1샘플/홀드 회로(2501), 제 4샘플/홀드 회로(2504) 및 제 7샘플/홀드 회로에 소정 전압이 충전된다.
이후, 제 1DAC(262)는 제 4홀딩래치(2304)로부터 공급되는 데이터에 대응하여 제 4샘플/홀드 회로(2504)로 제 1데이터신호를 공급하고, 제 2DAC(264)는 제 7홀딩래치로부터 공급되는 데이터에 대응하여 제 7샘플/홀드 회로로 제 2데이터신호를 공급한다. 그리고, 제 3DAC(266)는 제 10홀딩래치(도시하지 않음)로부터 공급되는 데이터에 대응하여 제 10샘플/홀드 회로(도시하지 않음)로 제 2데이터신호를 공급한다. 이때, 제 4샘플/홀드 회로(2504)에는 소정의 전압이 미리 충전되어 있기 때문에 제 1DAC(262)는 빠른 시간안에 제 4샘플/홀드 회로(2504)에 원하는 전압을 충전할 수 있다. 실제로, 제 1전류 생성부(260)는 이와 같은 과정을 반복하면서 적색 화소와 접속된 샘플/홀드 회로(2504,...,250j-2)에 원하는 전압을 충전한다.
요약하면, 제 3DAC(266)는 제 7샘플/홀드 회로로부터 제 j-2샘플/홀드 회로(250j-2)를 1차 충전시키고, 제 2DAC(264)는 제 4샘플/홀드회로(2504)로부터 제 j-2샘플/홀드 회로(250j-2)를 2차 충전시킨다. 그리고, 제 1DAC(262)는 제 1샘플/홀드 회로(2501)로부터 제 j-2샘플/홀드 회로(250j-2)를 최종적으로 충전시킨다. 이때, 제 1DAC(262)는 샘플/홀드 회로들을 최종적으로 충전시키기 때문에 빠른 시간 안에 샘플/홀드 회로들을 원하는 전압으로 충전시킨다. 그리고, 샘플/홀드 회로들이 최종적으로 제 1DAC(262)와 접속되기 때문에 화소부(30)에서 균일한 화상을 표시할 수 있다.
제 2전류 생성부(270)는 제 2스위칭부(234)로부터 녹색 화소로 공급될 데이터를 공급받는다. 녹색 화소로 공급될 데이터를 공급받은 제 2전류 생성부(270)는 데이터의 계조값에 대응하여 소정 전류의 데이터신호를 생성하고, 생성된 데이터신호를 제 5스위칭부(244)로 공급한다. 이를 위하여, 제 2전류 생성부(270)는 적어도 둘 이상의 DAC(272, 274, 276)를 구비한다. 도 5에서는 설명의 편의성을 위하여 3개의 DAC(272, 274, 276)을 도시하기로 한다.
제 4DAC(272), 제 5DAC(274) 및 제 6DAC(276)는 자신에게 공급되는 데이터의 비트값에 대응하여 소정 전류의 데이터신호를 생성한다. 여기서, 제 5DAC(274) 및 제 6DAC(276)는 출력 스테이지(250)에 포함되어 녹색 화소와 연결된 데이터선들( D5,...,Dj-1)과 접속된 샘플/홀드 회로(2505,...250j-1)를 프리차징하기 위하여 사용되고, 제 4DAC(272)는 녹색 화소와 연결된 데이터선들(D2, D5,...,Dj-1)과 접속된 샘플/홀드 회로(2502,...250j-1)(제 2샘플/홀드 회로들)를 최종적으로 차징하기 위하여 사용된다. 이후, 설명의 편의성을 위하여 제 4DAC(272)에서 생성되는 전류를 제 1데이터신호, 제 5DAC(274) 및 제 6DAC(276)에서 생성되는 전류를 제 2데이터신호라 하기로 한다.
동작과정을 상세히 설명하면, 먼저 제 4DAC(272)는 제 2스위칭부(235)를 경유하여 제 2홀딩래치(2302)로부터 공급되는 데이터에 대응하여 제 1데이터신호를 생성하고, 생성된 제 1데이터신호를 제 2샘플/홀드 회로(2502)로 공급한다. 이때, 제 5DAC(274)는 제 5홀딩래치(2305)로부터 공급되는 데이터에 대응하는 제 2데이터신호를 제 5샘플/홀드 회로(2505)로 공급하고, 제 6DAC(276)는 제 8홀딩래치(도시하지 않음)로부터 공급되는 데이터에 대응하는 제 2데이터신호를 제 8샘플/홀드 회로(도시하지 않음)로 공급한다. 그러면, 제 2샘플/홀드 회로(2502), 제 5샘플/홀드 회로(2505) 및 제 8샘플/홀드 회로에 소정 전압이 충전된다.
이후, 제 4DAC(272)는 제 5홀딩래치(2305)로부터 공급되는 데이터에 대응하여 제 5샘플/홀드 회로(2505)로 제 1데이터신호를 공급하고, 제 5DAC(274)는 제 8홀딩래치로부터 공급되는 데이터에 대응하여 제 8샘플/홀드 회로로 제 2데이터신호를 공급한다. 그리고, 제 6DCA(276)는 제 11홀딩래치(도시하지 않음)로부터 공급되는 데이터에 대응하여 제 11샘플/홀드 회로(도시하지 않음)로 제 2데이터신호를 공급한다. 이때, 제 5샘플/홀드 회로(2505)에는 소정의 전압이 미리 충전되어 있기 때문에 제 4DAC(272)는 빠른 시간안에 제 5샘플/홀드 회로(2505)에 원하는 전압을 충전할 수 있다. 실제로, 제 2전류 생성부(270)는 이와 같은 과정을 반복하면서 녹색 화소와 접속된 샘플/홀드 회로(2505,...250j-1)에 원하는 전압을 충전한다.
요약하면, 제 6DAC(276)는 제 8샘플/홀드 회로부터 제 j-1샘플/홀드 회로(250j-1)를 1차 충전하고, 제 5DAC(274)는 제 5샘플/홀드회로(2505)로부터 제 j-1샘플/홀드 회로(250j-1)를 2차 충전시킨다. 그리고, 제 4DAC(272)는 제 2샘플/홀드 회로(2502)로부터 제 j-1샘플/홀드 회로(250j-1)를 최종적으로 충전시킨다. 이 때, 제 4DAC(272)는 샘플/홀드 회로들을 최종적으로 충전시키기 때문에 빠른 시간안에 샘플/홀드 회로들을 원하는 전압으로 충전시킨다. 그리고, 샘플/홀드 회로들이 최종적으로 제 4DAC(272)와 접속되기 때문에 화소부(30)에서 균일한 화상을 표시할 수 있다.
제 3전류 생성부(280)는 제 3스위칭부(236)로부터 청색 화소로 공급될 데이터를 공급받는다. 청색 화소로 공급될 데이터를 공급받은 제 3전류 생성부(280)는 데이터의 계조값에 대응하여 소정 전류의 데이터신호를 생성하고, 생성된 데이터신호를 제 6스위칭부(246)로 공급한다. 이를 위하여, 제 3전류 생성부(280)는 적어도 둘 이상의 DAC(282, 284, 286)를 구비한다. 도 5에서는 설명의 편의성을 위하여 3개의 DAC(282, 284, 286)를 도시하기로 한다.
제 7DAC(282), 제 8DAC(284) 및 제 9DAC(286)는 자신에게 공급되는 데이터의 비트값에 대응하여 소정 전류의 데이터신호를 생성한다. 여기서, 제 8DAC(284) 및 제 9DAC(286)는 출력 스테이지(250)에 포함되어 청색 화소와 연결된 데이터선들(D6,...,Dj)과 접속된 샘플/홀드 회로(2506,...250j)를 프리차징하기 위하여 사용되고, 제 7DAC(282)는 청색 화소와 연결된 데이터선들(D3,...Dj)과 접속된 샘플/홀드 회로(2503,...250j)(제 3샘플/홀드 회로들)를 최종적으로 차징하기 위하여 사용된다. 이후, 설명의 편의성을 위하여 제 7DAC(282)에서 생성되는 전류를 제 1데이터신호, 제 8DAC(284) 및 제 9DAC(286)에서 생성되는 전류를 제 2데이터신호라 하기로 한다.
동작과정을 상세히 설명하면, 먼저 제 7DAC(282)는 제 3스위칭부(236)를 경 유하여 제 3홀딩래치(2303)로부터 공급되는 데이터에 대응하여 제 1데이터신호를 생성하고, 생성된 제 1데이터신호를 제 3샘플/홀드 회로(2503)로 공급한다. 이때, 제 8DAC(284)는 제 6홀딩래치(2306)로부터 공급되는 데이터에 대응하는 제 2데이터신호를 제 6샘플/홀드 회로(2506)로 공급하고, 제 9DAC(286)는 제 9홀딩래치(도시하지 않음)로부터 공급되는 데이터에 대응하는 제 2데이터신호를 제 9샘플/홀드 회로(도시하지 않음)로 공급한다. 그러면, 제 3샘플/홀드 회로(2503), 제 6샘플/홀드 회로(2506) 및 제 9샘플/홀드 회로에 소정의 전압이 충전된다.
이후, 제 7DAC(282)는 제 6홀딩래치(2306)로부터 공급되는 데이터에 대응하여 제 6샘플/홀드 회로(2506)로 제 1데이터신호를 공급하고, 제 8DAC(284)는 제 9홀딩래치로부터 공급되는 데이터에 대응하여 제 9샘플/홀드 회로로 제 2데이터신호를 공급한다. 그리고, 제 9DAC(286)는 제 12홀딩래치(도시하지 않음)로부터 공급되는 데이터에 대응하여 제 12샘플/홀드 회로(도시하지 않음)로 제 2데이터신호를 공급한다. 이때, 제 6샘플/홀드 회로(2506)에는 소정의 전압이 미리 충전되어 있기 때문에 제 7DAC(282)는 빠른 시간안에 제 6샘플/홀드 회로(2506)에 원하는 전압을 충전할 수 있다. 실제로, 제 3전류 생성부(246)는 이와 같은 과정을 반복하면서 청색 화소와 접속된 샘플/홀드 회로(2503,...250j)에 원하는 전압을 충전한다.
요약하면, 제 9DAC(286)는 제 9샘플/홀드 회로부터 제 j샘플/홀드 회로(250j)를 1차 충전하고, 제 8DAC(284)는 제 6샘플/홀드 회로(2506)로부터 제 j샘플/홀드 회로(250j)를 2차 충전시킨다. 그리고, 제 7DAC(282)는 제 3샘플/홀드 회로(2503)로부터 제 j샘플/홀드 회로(250j)를 최종적으로 충전시킨다. 이때, 제 7DAC(282)는 샘플/홀드 회로들을 최종적으로 충전시키기 때문에 빠른 시간안에 샘플/홀드 회로들을 원하는 전압으로 충전시킨다. 그리고, 샘플/홀드 회로들은 최종적으로 제 7DAC(280)와 접속되기 때문에 화소부(30)에서 균일한 화상을 표시할 수 있다.
제 4스위칭부(242)는 제 1전류 생성부(260)와 출력 스테이지(250) 간에 전기적 연결을 제어한다. 여기서, 제 4스위칭부(242)는 적색 화소와 전기적으로 접속된 샘플/홀드 회로들(2501, 2504,...250j-2)과 제 1전류 생성부(242)를 순차적으로 접속시킨다. 이때, 적색 화소와 전기적으로 접속된 샘플/홀드 회로들(2501, 2504,...250j-2)은 제 1DAC(262), 제 2DAC(264) 및/또는 제 3DAC(266)로부터 공급되는 전류에 대응하여 소정 전압이 충전된다.
제 5스위칭부(244)는 제 2전류 생성부(270)와 출력 스테이지(250) 간에 전기적 연결을 제어한다. 여기서, 제 2스위칭부(244)는 녹색 화소와 전기적으로 접속된 샘플/홀드 회로들(2502, 2505,...250j-1)과 제 2전류 생성부(270)를 순차적으로 접속시킨다. 이때, 녹색 화소와 전기적으로 접속된 샘플/홀드 회로들(2502, 2505,...250j-1)은 제 4DAC(272), 제 5DAC(274) 및/또는 제 6DAC(276)로부터 공급되는 전류에 대응하여 소정 전압이 충전된다.
제 6스위칭부(246)는 제 3전류 생성부(280)와 출력 스테이지(250) 간에 전기적 연결을 제어한다. 여기서, 제 3스위칭부(246)는 청색 화소와 전기적으로 접속된 샘플/홀드 회로들(2503, 2506,..., 250j)과 제 3전류 생성부(280)를 순차적으로 접속시킨다. 이때, 청색 화소와 전기적으로 접속된 샘플/홀드 회로들(2503, 2506,..., 250j)은 제 7DAC(282), 제 8DAC(284) 및/또는 제 9DAC(286)로부터 공급되는 전류에 대응하여 소정 전압이 충전된다.
출력 스테이지(250)는 j개의 샘플/홀드 회로(2501 내지 250j)를 구비한다. 각각의 샘플/홀드 회로(2501 내지 250j)는 제 1전류 생성부(260), 제 2전류 생성부(270) 또는 제 3전류 생성부(280)로부터 공급되는 데이터신호에 대응하여 소정의 전압을 충전하고, 충전된 전압에 대응하여 소정의 전류를 화소(40)로부터 공급받는다. 그러면, 화소(40)들 각각에 소정의 전류에 대응되는 전압이 충전되고, 이 충전된 전압에 대응하여 소정 휘도의 빛이 생성된다. 여기서, 적색 화소로부터 전류를 공급받는 샘플/홀드 회로들(2501, 2504,...250j-2)은 제 1전류 생성부(260)로부터 전류를 공급받고, 녹색 화소로부터 전류를 공급받는 샘플/홀드 회로들(2502, 2505,...250j-1)은 제 2전류 생성부(270)로부터 전류를 공급받는다. 그리고, 청색 화소로부터 전류를 공급받는 샘플/홀드 회로들(2503, 2506,...250j)은 제 3전류 생성부(280)로부터 전류를 공급받는다.
한편, 본 발명에서는 설명의 편의성을 위하여 출력 스테이지(250) 각각의 채널에 하나의 샘플/홀드 회로가 설치되어 있는 것으로 가정하였지만, 실제로 각각의 채널에는 두개의 샘플/홀드 회로가 설치된다. 각 채널에 설치되는 두개의 샘플/홀드 회로 중 하나는 자신에게 제 4스위칭부(242), 제 5스위칭부(244) 또는 제 6스위칭부(246)와 접속되어 소정의 전압을 충전하고, 나머지 하나는 이전 수평기간에 충전된 전압에 대응하여 화소(40)로부터 전류를 공급받는다.
상술한 바와 같이 본 발명의 제 4실시예에 의한 집적회로에서는 적색 화소로 공급될 데이터를 이용하여 전류를 생성하는 제 1전류 생성부(242), 녹색 화소로 공급될 데이터를 이용하여 전류를 생성하는 제 2전류 생성부(244) 및 청색 화소로 공급될 데이터를 이용하여 전류를 생성하는 제 3전류 생성부(246)를 각각 구비한다. 이와 같이 적색 화소, 녹색 화소 및 청색 화소로 공급될 데이터신호를 각각 서로 다른 전류 생성부(242, 244, 246)에서 생성하게 되면 본 발명의 제 1실시예에 의한 데이터 집적회로보다 구동시간을 대략 1/3 정도로 단축할 수 있고, 이에 따라 많은 채널수를 가지는 데이터 집적회로에 적용할 수 있다.
도 6은 본 발명의 제 5실시예에 의한 데이터 집적회로를 나타내는 도면이다. 도 6을 설명할 때 도 5와 동일한 구성은 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명의 제 5실시예에 의한 데이터 집적회로(100)는 제 1전류 생성부(260), 제 2전류 생성부(270) 및 제 3전류 생성부(280)와 접속되도록 설치되는 레퍼런스 전류부(290)를 더 구비한다. 레퍼런스 전류부(290)는 적색 레퍼런스 전류(RR)를 생성하여 제 1전류 생성부(260)로 공급하고, 녹색 레퍼런스 전류(GR)를 생성하여 제 2전류 생성부(270)로 공급한다. 그리고, 레퍼런스 전류부(290)는 청색 레퍼런스 전류(BR)를 생성하여 제 3전류 생성부(280)로 공급한다. 여기서, 적색 레퍼런스 전류(RR), 녹색 레퍼런스 전류(GR) 및 청색 레퍼런스 전류(BR)의 전류값은 적색 화소, 녹색 화소 및 청색 화소의 화이트 발란스를 고려하여 서로 상이하게 설정된다.
적색 레퍼런스 전류(RR)를 공급받은 제 1DAC(262), 제 2DAC(264) 및 제 3DAC(266)는 적색 레퍼런스 전류(RR)에 대응하여 데이터신호를 생성한다. 예를 들어, 제 1DAC(262), 제 2DAC(264) 및 제 3DAC(266)는 동일 데이터의 계조값에 대해서 적색 레퍼런스 전류(RR)가 높게 설정되면 높은 전류의 데이터신호를 생성하고, 적색 레퍼런스 전류(RR)가 낮게 설정되면 낮은 전류의 데이터신호를 생성할 수 있다.
녹색 레퍼런스 전류(GR)를 공급받은 제 4DAC(272), 제 5DAC(274) 및 제 6DAC(276)는 녹색 레퍼런스 전류(GR)에 대응하여 데이터신호를 생성한다. 예를 들어, 제 4DAC(272), 제 5DAC(274) 및 제 6DAC(276)는 동일 데이터의 계조값에 대해서 녹색 레퍼런스 전류(GR)가 높게 설정되면 높은 전류의 데이터신호를 생성하고, 녹색 레퍼런스 전류(GR)가 낮게 설정되면 낮은 전류의 데이터신호를 생성할 수 있다.
청색 레퍼런스 전류(BR)를 공급받은 제 7DAC(282), 제 8DAC(284) 및 제 9DAC(286)는 청색 레퍼런스 전류(BR)에 대응하여 데이터신호를 생성한다. 예를 들어, 제 7DAC(282), 제 8DAC(284) 및 제 9DAC(286)는 동일 데이터의 계조값에 대해서 청색 레퍼런스 전류(BR)가 높게 설정되면 높은 전류의 데이터신호를 생성하고, 청색 레퍼런스 전류(BR)가 낮게 설정되면 낮은 전류의 데이터신호를 생성할 수 있다.
여기서, 적색 레퍼런스 전류(RR), 녹색 레퍼런스 전류(GR) 및 청색 레퍼런스 전류(BR)의 전류값은 적색 화소, 녹색 화소 및 청색 화소의 화이트 발란스를 고려 하여 설정된다. 따라서, 화이트 발란스가 맞는 영상이 표시될 수 있도록 제 1전류 생성부(260), 제 2전류 생성부(270) 및 제 3전류 생성부(280)에서 생성되는 데이터신호의 전류값이 제어된다.
도 7은 본 발명의 제 6실시예에 의한 데이터 집적회로를 나타내는 도면이다. 도 7을 설명할 때 도 5와 동일한 구성은 동일한 도면부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.
도 7을 참조하면, 본 발명의 제 6실시예에 의한 데이터 집적회로(100)는 홀딩 래치부(230)의 출력단에 설치되는 레벨 쉬프터부(232)를 더 구비한다. 레벨 쉬프터부(232)는 홀딩 래치부(230)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 제 1스위칭부(234), 제 2스위칭부(235) 및 제 3스위칭부(236)로 공급한다. 외부 시스템으로부터 데이터 집적회로(100)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 발광 표시장치에 높은 전압레벨에 대응되는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 데이터 집적회로(100)의 외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬프터부(232)에서 높은 전압레벨로 승압시킨다. 그러면, 발광 표시장치에 낮은 전압레벨에 대응되는 회로 부품들이 설치될 수 있고, 이에 따라 제조비용을 절감할 수 있다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범 위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 데이터 집적회로와 이를 이용한 발광 표시장치에 의하면 샘플/홀드 회로에 원하는 전압을 차징하기 위하여 제 1데이터신호를 공급하기 위한 제 1DAC와, 샘플/홀드 회로에 소정의 전압을 프리차징하기 위하여 제 2데이터신호를 공급하기 위한 적어도 하나의 제 2DAC를 포함한다. 즉, 본 발명에서는 제 2DAC를 이용하여 샘플/홀드 회로를 프리차징하고, 프리 차징된 샘플/홀드 회로를 제 1DAC를 이용하여 최종적으로 차징하기 때문에 샘플/홀드 회로들을 빠른시간안에 원하는 전압으로 차징할 수 있다. 그리고, 본 발명에서는 모든 샘플/홀드 회로들이 최종적으로 동일한 DAC와 접속되기 때문에 균일한 화상의 영상을 표시할 수 있다.

Claims (23)

  1. 외부로부터 공급되는 데이터에 대응하여 전류인 제 1데이터신호를 생성하기 위한 제 1디지털-아날로그 변환부와;
    상기 데이터에 대응하여 전류인 제 2데이터신호를 생성하기 위한 적어도 하나의 제 2디지털-아날로그 변환부와;
    상기 제 2데이터신호를 공급받아 소정의 전압을 프리차징하고, 상기 제 1데이터신호를 공급받아 최종적으로 전압을 차징하는 복수의 샘플/홀드 회로를 구비하는 출력 스테이지와;
    상기 제 1디지털-아날로그 변환부 및 제 2디지털-아날로그 변환부를 상기 샘플/홀드 회로와 접속시키기 위한 제 1스위칭부를 구비하는 데이터 집적회로.
  2. 제 1항에 있어서,
    상기 제 1스위칭부는 상기 제 1디지털-아날로그 변환부를 모든 상기 샘플/홀드 회로들과 순차적으로 접속시키고, 상기 제 2디지털-아날로그 변환부를 상기 샘플/홀드 회로들 중 일부와 순차적으로 접속시키는 데이터 집적회로.
  3. 제 2항에 있어서,
    상기 제 1스위칭부는 상기 샘플/홀드 회로들을 최종적으로 상기 제 1디지털-아날로그 변환부와 접속시키는 데이터 집적회로.
  4. 제 1항에 있어서,
    상기 샘플/홀드 회로들 각각은 자신에게 차징된 전압값에 대응하는 전류를 데이터선을 경유하여 화소로부터 공급받는 데이터 집적회로.
  5. 제 1항에 있어서,
    순차적으로 샘플링신호를 생성하기 위한 쉬프트 레지스터부와,
    상기 샘플링신호에 응답하여 상기 데이터를 저장하기 위한 래치부와,
    상기 래치부와 상기 제 1디지털-아날로그 변환부 및 제 2디지털-아날로그 변환부 사이에 설치되어 상기 래치부에 저장된 데이터를 상기 제 1디지털-아날로그 변환부 및 제 2디지털-아날로그 변환부로 공급하기 위한 제 2스위칭부를 구비하는 데이터 집적회로.
  6. 제 5항에 있어서,
    상기 래치부에 저장된 데이터의 전압레벨을 상승시키기 위한 레벨 쉬프터부를 더 구비하는 데이터 집적회로.
  7. 제 1항에 있어서,
    화이트 발란스를 고려하여 서로 상이한 전류값으로 설정된 적색 레퍼런스 전류, 녹색 레퍼런스 전류 및 청색 레퍼런스 전류를 상기 제 1디지털-아날로그 변환 부 및 제 2디지털-아날로그 변환부로 공급하기 위한 레퍼런스 전류부를 더 구비하는 데이터 집적회로.
  8. 제 7항에 있어서,
    상기 제 1디지털-아날로그 변환부는 상기 적색 레퍼런스 전류를 참조하여 적색 화소와 전기적으로 접속된 샘플/홀드 회로로 공급되는 제 1데이터신호, 상기 녹색 레퍼런스 전류를 참조하여 녹색 화소와 전기적으로 접속된 샘플/홀드 회로로 공급되는 제 1데이터신호 및 상기 청색 레퍼런스 전류를 참조하여 청색 화소와 전기적으로 접속된 샘플/홀드 회로로 공급되는 제 1데이터신호를 생성하는 데이터 집적회로.
  9. 제 8항에 있어서,
    상기 제 2디지털-아날로그 변환부는 상기 적색 레퍼런스 전류를 참조하여 적색 화소와 전기적으로 접속된 샘플/홀드 회로로 공급되는 제 2데이터신호, 상기 녹색 레퍼런스 전류를 참조하여 녹색 화소와 전기적으로 접속된 샘플/홀드 회로로 공급되는 제 2데이터신호 및 상기 청색 레퍼런스 전류를 참조하여 청색 화소와 전기적으로 접속된 샘플/홀드 회로로 공급되는 제 2데이터신호를 생성하는 데이터 집적회로.
  10. 외부로부터 공급되는 데이터에 대응하여 적색 화소와 접속된 복수의 제 1샘 플/홀드 회로들로 소정 전류를 공급하기 위한 제 1전류 생성부와;
    상기 외부로부터 공급되는 데이터에 대응하여 녹색 화소와 접속된 복수의 제 2샘플/홀드 회로들로 소정 전류를 공급하기 위한 제 2전류 생성부와;
    상기 외부로부터 공급되는 데이터에 대응하여 청색 화소와 접속된 복수의 제 3샘플/홀드 회로들로 소정 전류를 공급하기 위한 제 3전류 생성부와;
    상기 제 1샘플/홀드 회로들, 제 2샘플/홀드 회로들 및 제 3샘플/홀드 회로들을 구비하는 출력 스테이지와;
    상기 제 1전류 생성부와 상기 제 1샘플/홀드 회로들을 접속시키기 위한 제 1스위칭부와;
    상기 제 2전류 생성부와 상기 제 2샘플/홀드 회로들을 접속시키기 위한 제 2스위칭부와;
    상기 제 3전류 생성부와 상기 제 3샘플/홀드 회로들을 접속시키기 위한 제 3스위칭부를 구비하는 데이터 집적회로.
  11. 제 10항에 있어서,
    상기 제 1전류 생성부, 제 2전류 생성부 및 제 3전류 생성부 각각은
    상기 데이터에 대응하여 제 1데이터신호를 생성하기 위한 제 1디지털-아날로그 변환부와,
    상기 데이터에 대응하여 제 2데이터신호를 생성하기 위한 적어도 하나의 제 2디지털-아날로그 변환부를 구비하는 데이터 집적회로.
  12. 제 11항에 있어서,
    상기 제 1샘플/홀드 회로들, 제 2샘플/홀드 회로들 및 제 3샘플/홀드 회로들 각각은 상기 제 2데이터신호를 공급받아 소정의 전압을 프리차징하고, 상기 제 1데이터신호를 공급받아 최종적으로 전압을 차징하는 데이터 집적회로.
  13. 제 12항에 있어서,
    상기 제 1스위칭부는 모든 상기 제 1샘플/홀드 회로들과 상기 제 1디지털-아날로그 변환부 순차적으로 접속시키며, 상기 제 1샘플/홀드 회로들 중 일부와 상기 제 2디지털-아날로그 변환부를 순차적으로 접속시키는 데이터 집적회로.
  14. 제 13항에 있어서,
    상기 제 1스위칭부는 상기 제 1샘플/홀드 회로들을 최종적으로 상기 제 1디지털-아날로그 변환부와 접속시키는 데이터 집적회로.
  15. 제 12항에 있어서,
    상기 제 2스위칭부는 모든 상기 제 2샘플/홀드 회로들과 상기 제 1디지털-아날로그 변환부 순차적으로 접속시키며, 상기 제 2샘플/홀드 회로들 중 일부와 상기 제 2디지털-아날로그 변환부를 순차적으로 접속시키는 데이터 집적회로.
  16. 제 15항에 있어서,
    상기 제 2스위칭부는 상기 제 2샘플/홀드 회로들을 최종적으로 상기 제 1디지털-아날로그 변환부와 접속시키는 데이터 집적회로.
  17. 제 12항에 있어서,
    상기 제 3스위칭부는 모든 상기 제 3샘플/홀드 회로들과 상기 제 1디지털-아날로그 변환부 순차적으로 접속시키며, 상기 제 3샘플/홀드 회로들 중 일부와 상기 제 2디지털-아날로그 변환부를 순차적으로 접속시키는 데이터 집적회로.
  18. 제 17항에 있어서,
    상기 제 3스위칭부는 상기 제 3샘플/홀드 회로들을 최종적으로 상기 제 1디지털-아날로그 변환부와 접속시키는 데이터 집적회로.
  19. 제 12항에 있어서,
    상기 제 1샘플/홀드 회로, 제 2샘플/홀드 회로 및 제 3샘플/홀드 회로 각각은 자신에게 차징된 전압값에 대응하는 전류를 데이터선을 경유하여 적색 화소, 녹색 화소 및 청색 화소 중 어느 하나로부터 공급받는 데이터 집적회로.
  20. 제 10항에 있어서,
    순차적으로 샘플링 신호를 생성하기 위한 쉬프트 레지스터부와;
    상기 샘플링신호에 응답하여 상기 데이터를 저장하기 위한 래치부와,
    상기 래치부에 저장되어 적색 화소로 공급될 데이터를 상기 제 1전류 생성부로 공급하기 위한 제 4스위칭부와,
    상기 래치부에 저장되어 녹색 화소로 공급될 데이터를 상기 제 2전류 생성부로 공급하기 위한 제 5스위칭부와,
    상기 래치부에 저장되어 청색 화소로 공급될 데이터를 상기 제 3전류 생성부로 공급하기 위한 제 6스위칭부를 구비하는 데이터 집적회로.
  21. 제 20항에 있어서,
    상기 래치부에 저장된 데이터의 전압레벨을 상승시키기 위한 레벨 쉬프터부를 더 구비하는 데이터 집적회로.
  22. 제 10항에 있어서,
    화이트 발란스를 고려하여 서로 상이한 전류값으로 설정된 적색 레퍼런스 전류, 녹색 레퍼런스 전류 및 청색 레퍼런스 전류를 생성하고, 상기 적색 레퍼런스전 전류를 상기 제 1전류 생성부로 공급하며 상기 녹색 레퍼런스 전류를 상기 제 2전류 생성부로 공급하고, 상기 청색 레퍼런스 전류를 상기 제 3전류 생성부로 공급하는 레퍼런스 전류부를 구비하는 데이터 집적회로.
  23. 주사선들을 구동하기 위한 주사 구동부와,
    데이터선들을 구동하기 위한 데이터 구동부와,
    상기 주사선들 및 데이터선들과 접속되도록 위치되는 복수의 화소들을 포함하는 화소부를 구비하며,
    상기 데이터 구동부는 상기 제 1항 내지 제 22항 중 어느 한 항에 기재된 적어도 하나의 데이터 집적회로를 구비하는 발광 표시장치.
KR1020050027316A 2005-03-31 2005-03-31 데이터 집적회로와 이를 이용한 발광 표시장치 KR100629583B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050027316A KR100629583B1 (ko) 2005-03-31 2005-03-31 데이터 집적회로와 이를 이용한 발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027316A KR100629583B1 (ko) 2005-03-31 2005-03-31 데이터 집적회로와 이를 이용한 발광 표시장치

Publications (1)

Publication Number Publication Date
KR100629583B1 true KR100629583B1 (ko) 2006-09-27

Family

ID=37628965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027316A KR100629583B1 (ko) 2005-03-31 2005-03-31 데이터 집적회로와 이를 이용한 발광 표시장치

Country Status (1)

Country Link
KR (1) KR100629583B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907872B2 (en) 2012-04-27 2014-12-09 Samsung Display Co., Ltd. Data driver and method of driving organic light emitting display using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8907872B2 (en) 2012-04-27 2014-12-09 Samsung Display Co., Ltd. Data driver and method of driving organic light emitting display using the same

Similar Documents

Publication Publication Date Title
KR100911982B1 (ko) 이미션 구동부 및 이를 이용한 유기전계발광 표시장치
US8558766B2 (en) Organic light emitting display and method of driving the same
US8174518B2 (en) Organic light emitting display and method of driving the same
KR100821055B1 (ko) 유기전계발광 표시장치와 그의 구동방법
US8525756B2 (en) Organic light emitting display and driving method thereof to characterize pixel parameter values
US7855700B2 (en) Organic light emitting display
EP1653434B1 (en) Scan driver, light emitting display using the same, and driving method thereof
US8319707B2 (en) Organic light emitting display and driving method thereof
US8217866B2 (en) Data driving circuit and driving method of light emitting display using the same
KR100969801B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US7843442B2 (en) Pixel and organic light emitting display using the pixel
US20070035487A1 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
US8456386B2 (en) Data driver including shift register unit, sampling latch unit, holding latch unit, and digital-to-analog converter, and organic light emitting display using the same
US20070120781A1 (en) Data driver, organic light emitting display, and method of driving the same
US20080055304A1 (en) Organic light emitting display and driving method thereof
KR20120028006A (ko) 주사 구동부 및 그를 이용한 유기전계발광 표시장치
KR100662985B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR20120028005A (ko) 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
US8072398B2 (en) Electroluminescence display device having a look-up table and driving method thereof
US7777735B2 (en) Data driving integrated circuit (IC), light emitting display using the IC, and method of driving the light emitting display device
KR100907399B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US20090219233A1 (en) Organic light emitting display and method of driving the same
KR100629582B1 (ko) 데이터 집적회로와 이를 이용한 발광 표시장치
KR100629583B1 (ko) 데이터 집적회로와 이를 이용한 발광 표시장치
KR100707634B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 13