KR100628107B1 - 디지털 수신기의 주파수 역인터리빙 장치 및 방법 - Google Patents

Abstract

본 발명은 디지털 수신기에서 주파수 역인터리빙을 위한 장치 및 방법에 관한 것이다. 본 발명은 인터리빙되어 전송된 복소 신호 중 실수 데이터가 입력 저장되는 실수부 메모리와, 상기 복소 신호 중 허수 데이터가 입력 저장되는 허수부 메모리와, 상기 인터리빙되어 입력된 복소 신호가 역인터리빙되어 출력되도록 상기 메모리에 대한 쓰기 주소를 생성하는 쓰기 주소 생성부를 포함하여 구성되는 주파수 역인터리빙 장치를 제공한다. 따라서, 인터리빙되어 전송된 신호를 역인터리빙하는 동시에 복소 신호를 실수 변환함으로써 역인터리빙의 복잡도를 줄이고 동작을 단순화하는 효과가 있다.

DMB, 주파수 역인터리빙, 복소 데이터, 메모리

Description

디지털 수신기의 주파수 역인터리빙 장치 및 방법{Apparatus and Method for frequency de-interleaving in Digital receiver}

도 1은 본 발명에 따른 QPSK 심볼 맵핑 방법을 나타낸 도면

도 2는 본 발명에 따른 주파수 인터리빙 방법을 나타낸 도면

도 3은 본 발명에 따른 주파수 역인터리빙 장치를 나타낸 블록도

도 4는 본 발명에 따른 쓰기 주소 생성부의 내부 구성을 나타낸 블록도

도 5는 본 발명에 따른 DMB 수신기의 전체 구성을 개념적으로 나타낸 블록도

- 도면의 주요부분에 대한 부호의 설명 -

100 : 실수부 메모리 1 200 : 허수부 메모리 1

300 : 실수부 메모리 2 400 : 허수부 메모리 2

500 : 쓰기주소 생성부

본 발명은 디지털 수신기의 역인터리빙 방법에 관한 것으로, 보다 상세하게는 이동 수신 환경에서도 보다 안정적인 수신이 가능하도록 하는 오류 정정 부호화 방법 중 인터리빙되어 송신된 신호를 역인터리빙하는 장치 및 방법에 관한 것이다.

이하, OFDM 전송 방식을 사용하는 지상파 DMB(Digital Multimedia Broadcasting) 수신기를 예로들어 설명한다.

상기 지상파 DMB 수신기에서 오류 정정을 위한 역인터리빙 방법에 관한 부분은 스펙(Spec)에 명시된 내용은 없고, 구현상의 문제이므로 구체적으로 정의되어 있는 선행 기술은 없다. 여기서 간단히 상기 지상파 DMB 수신기에 관해 살펴보면 다음과 같다.

방송의 디지털화는 기존의 아날로그 라디오 방송에도 영향을 주어 디지털 라디오 방송의 도래를 앞당겼다. 또한, 기존의 라디오 음성 서비스뿐만 아니라, 데이터 전송과 멀티미디어 서비스를 포괄하는 디지털 멀티미디어 방송(DMB, 이하 'DMB')이 가능해졌다. 상기 DMB는 전송 채널상의 잡음과 왜곡에 강인하고, 전송 효율이 높을뿐만 아니라 다양한 멀티미디어 서비스를 가능하게 하는 장점을 갖고 있다.

한국에서 채택된 디지털 멀티미디어 방송은 유럽의 지상파 라디오 표준으로 채택된 Eureka-147 디지털 라디오 방송(DAB)에 기반하고 있다. 상기 멀티미디어 방송 성능을 향상시키기 위해 추가된 것은, 전송 채널상 발생할 수 있는 연집에러(Burst error)에 강인한 RS 코드(Reed-Solomon Code)와 길쌈 인터리버(Convolutional Interleaver)이다. 추가된 상기 두 블록은 송신기에서 DAB 앙상블(Ensemble) 입력 신호에 대해 적용하며, 이동 수신환경에서도 비디오 서비스가 가능할만큼 충분히 낮은 에러율을 제공한다.

상기 DMB의 전송 채널은 무선 이동 수신 채널로서, 수신 신호의 크기 (Amplitude)가 시변(Time-Varying)할 뿐만 아니라, 이동 수신기의 영향으로 수신 신호 스펙트럼(Spectrum)의 도플러 확산(Doppler Spreading)이 발생한다.

이러한 채널 환경에서의 송수신을 고려하여, 지상파 DMB의 경우, 직교 신호 다중화(OFDM : Orthogonal Frequency Division Multiplexing)에 기반하고 있다. 또한, 시간 영역과 주파수 영역에서 신호에 대한 인터리빙(Interleaving)을 수행하여, 전송 채널에서 발생하는 에러를 정정하도록 한다.

상기 DMB 송신 신호는 기존의 아날로그 라디오 방송 신호에 비해 매우 작은 신호세기로 전송되며, 도심과 같은 심판 페이딩(fading) 채널 환경에서 자동차에서와 같은 이동 수신을 고려하면, 실제 수신 신호의 세기는 매우 작다. 따라서, DMB 수신기는 이러한 열악한 수신 환경에서 최대한 수신 신호를 받아들여, 전송 에러를 보정할 수 있어야 한다. 또한, 이동 수신 단말기라는 점을 고려하면 제한된 비용을 들여 최대의 수신 성능을 내는 것이 DMB 수신기 구성의 핵심 요건이 된다.

이상의 설명에서와 같이, 지상파 DMB에서 송신되는 원 신호를 왜곡시키는 원인은 여러가지가 있지만, 그 중에서도 시불변이나 시간에 따라 채널이 천천히 변하는 경우에 다중 경로에 의하여 주파수의 선택적 페이딩이 발생하는 경우와, 시변인 경우 도플러 천이에 의하여 주파수 응답이 시간에 따라 변하는 경우가 가장 심각하다고 할 수 있다.

상기 두 경우 모두 군집으로 에러가 발생하여 에러 정정부의 보상 능력을 초과하여 수신 성능을 감쇠시킨다.

따라서, 지상파 DMB에서는 이러한 왜곡으로부터 원 신호를 보호하기 위하여 유효한 신호의 구간 앞에 보호 구간을 두어 보호 구간보다 적은 지연을 갖는 다중 경로 성분은 유효 구간에 영향을 미치지 못하도록 하며, 신호의 대역폭을 coherence bandwidth 보다 작게 설정함으로써 도플러 천이에 영향을 덜 받도록 하였다.

또한, 시간 역인터리빙과 주파수 역인터리빙을 통해 군집 에러를 분산되도록 함으로써 다중 경로나 도플러 천이에 의한 왜곡을 처리하도록 하였다. 따라서, 에러 정정을 위한 수단 중 하나인 상기 주파수 역인터리빙이 가능한 DMB 수신기의 개발은 중요한 문제가 아닐 수 없다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 디지털 수신기에서 역인터리빙 방법을 제공하며, 동시에 복소 데이터를 실수 변환하는 디지털 수신기의 역인터리빙 방법 및 장치를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은 인터리빙되어 전송된 복소 신호 중 실수 데이터가 입력 저장되는 실수부 메모리와, 상기 복소 신호 중 허수 데이터가 입력 저장되는 허수부 메모리와, 상기 인터리빙되어 입력된 복소 신호가 역인터리빙되어 출력되도록 상기 메모리에 대한 쓰기 주소를 생성하는 쓰기 주소 생성부를 포함하여 구성되는 디지털 수신기의 주파수 역인터리빙 장치를 제공한다.

상기 메모리는 복수개로 구성되어 어느 한쪽의 메모리에 데이터가 쓰여지는 동안 다른 한쪽의 메모리에서 쓰여진 데이터를 읽어오는 것이 바람직하다.

상기 쓰기 주소 생성부는, 송신단에서의 인터리빙 과정과 같은 방법으로 역인터리빙 주소를 생성하는 것을 특징으로 한다.

상기 메모리에서의 출력은 송신단에서 구성한 비트열의 개수만큼 실수부 데이터가 출력된 이후 같은 개수의 허수부 데이터가 출력되며, 상기 과정이 반복되는 것을 특징으로 한다.

본 발명은 인터리빙되어 수신된 복소 신호가 역인터리빙되도록 메모리의 쓰기 주소를 생성하는 단계와, 상기 생성된 주소에 따라 상기 수신된 복소 신호를 실수 데이터 및 허수 데이터로 구분하여 복수개의 메모리에 저장하는 단계와, 상기 저장된 데이터를 순차적으로 읽어오는 단계를 포함하여 이루어지는 디지털 수신기의 주파수 역인터리빙 방법을 제공한다.

따라서, 본 발명에 의하면, 최소한의 메모리와 회로를 사용하여 인터리빙되어 전송된 신호를 역인터리빙하는 동시에 복소 신호를 실수 변환함으로써 역인터리빙의 복잡도를 줄이고 동작을 단순화하는 효과가 있다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

아울러 본발명에서 사용되는 용어는 가능한한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며 이 경우는 해당되는 발명의 설명부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본발명을 파악하여야 됨을 밝혀두고자 한다.

도 1은 본 발명에 따른 주파수 역인터리빙 방법을 설명하기 위해 도시한 것으로, QPSK 심볼 맵핑 방법을 나타낸 도면이다.

도 1과 같이, 지상파 DMB에서는 '0' 또는 '1'의 값을 갖는 비트열들을 1536개의 비트를 갖는 블록들로 구분한 후, 다시 2개의 블록으로 한 쌍을 구성하게 된다.

상기 2개의 블록 중 앞 블록을 실수부, 뒷 블록을 허수부로 정의한 후, 상기 실수부와 허수부의 같은 위치의 비트들을 가지고 하나의 QPSK(Quadrature Phase Shift Keying) 심볼을 만든다.

이와 같이 만들어진 QPSK 심볼은 지상파 DMB의 2k 모드인 경우, 2048개의 부반송파에 상기 1536개의 신호를 싣고, 나머지 512개의 부반송파에는 인접 채널 간섭을 피하기 위해 '0'을 삽입한다. 상기 '0'이 삽입된 부반송파를 가상 반송파(Virtual Carrier)라고도 한다.

이와 같은 방법으로 만들어진 QPSK 심볼을 전송하게 되는데, 이때 앞서 언급한 바와 같이 주파수의 선택적 페이딩에 대응하기 위해 인터리빙(Interleaving)을 실시하게 된다. 상기 인터리빙 방법을 첨부한 도 2에 도시하였다.

도 2는 본 발명에 따른 역인터리빙 방법을 설명하기 위해 도시한 것으로, 주파수 인터리빙 방법을 나타낸 도면이다.

도 2에 나타난 표는 다음의 수학식 1에 따라 계산된 결과를 나타낸 것이다.

즉, 도 2에서 i는 0부터 2047까지의 부반송파의 번호를 나타낸 것이며,

는 인터리빙을 위한 상기 수식에 따라 계산된 결과를 나타낸 것이다.

또한, 도 2에서 dn은 상기

의 값이 256보다 크거나 같고 1792보다 작거나 같은(1024는 제외) 1536개의 값으로 구성된 집합이다. 즉, 상기 dn은 실제 QPSK 심볼이 들어있는 반송파들의 집합을 의미한다.

다음의 n은 상기 dn에 따라 새로 번호를 부여한 것이며 k는 상기 dn에서 1024를 뺀 값들의 모임이다. 즉, 상기 k는 k = dn - 1024의 수식에 의해 계산된 결과이며 상기 k값이 인터리빙될 부반송파의 위치이다.

예를들면, i=2인 경우

= (

+511)(mod 2048)=(13*511+511) (mod 2048) = 1010이고, 상기 1010은 256과 1792 사이의 값이므로 k=1010-1024=-14이다. 이는 곧 i=2번째의 부반송파는 -14번째에 위치하게 됨을 의미한다.

한편, 이와 같이 인터리빙된 신호에 대해 본 발명에 따라 역인터리빙(deinterleaving)하는 방법을 설명하면 다음과 같다.

도 3은 본 발명에 따른 주파수 역인터리빙 장치를 나타낸 블록도이다.

도 3과 같이, 본 발명에 따른 주파수 역인터리빙 장치는 다수개의 메모리 (100,200,300,400)와 쓰기 주소 생성부(500) 및 먹스(MUX)(600)를 포함하여 구성된다.

이와 같이 구성된 주파수 역인터리빙 장치를 통해 역인터리빙 하는 방법을 살펴보면, 먼저, 상기 메모리(100,200,300,400)는 실수부 메모리(100,300) 및 허수부 메모리(200,400) 각각 두개씩 존재하여, 한쪽의 메모리에 데이터를 쓰고 있는 동안 다른쪽 메모리에 쓰여진 데이터를 읽어오는 방법으로 동작하게 된다.

즉, 수신된 복소 신호 중 실수 데이터는 각각의 실수부 메모리 1,2(100,300)에 쓰여진 후 읽혀지고, 허수 데이터는 각각의 허수부 메모리 1,2(200,400)에 쓰여진 후 읽혀지는 것이다.

이때, 본 발명에 따라 인터리빙되어 전송된 신호를 역인터리빙하기 위해, 상기 쓰기 주소 생성부(500)에서 상기 메모리(100,200,300,400)에 쓰여질 데이터의 주소를 결정해준다. 상기 쓰기 주소 생성부(500)의 상세 구성은 첨부한 도 4에 도시한바, 도 4를 참조하여 쓰기 주소 생성 방법을 설명하면 다음과 같다.

도 4는 본 발명에 따른 쓰기 주소 생성부의 내부 구성을 나타낸 블록도이다.

도 4와 같이, 본 발명에 따른 쓰기 주소 생성부(500)는 래치(latch)(501), 먹스(MUX)(503),곱셈기(505), 덧셈기(507,511), 모듈러(modular) 연산부(509)를 포함하여 구성된다.

상기 쓰기 주소 생성부(500)의 동작 관계를 살펴보면, 앞서 언급한 인터리빙과 같은 방법으로 역인터리빙이 수행되고 있음을 알 수 있다. 이는 인터리빙된 데이터를 다시 인터리빙시키면 원래의 데이터로 돌아오는데 기인한 것이다.

이를, 입력된 i번째 신호에 대한 쓰기 주소를 생성하는 것으로 예를 들어 설명하면, 먼저, i-1번째 신호에 대한 모듈러 연산까지 완료된 신호에 대해 상기 신호에 곱셈기(505)에서 13을 곱하여 출력하고, 상기 13이 곱해진 신호에 덧셈기(507)에서 511을 더한다. 상기 더해진 신호에 대해 모듈러 연산부(509)에서 모듈러 2048 연산을 수행하며, 이후 상기 신호에 덧셈기(511)에서 1024를 빼준다. 즉, 이와 같은 과정은 앞서 언급한 인터리빙 단계와 같은 방법으로 수행되는 것이다.

상기 덧셈기(511)에서는 1024를 뺀 신호에 다시 768을 더해주게 되는데, 이는 k의 값이 -768부터 +768을 같게 되는바, 메모리는 음수의 값을 가질 수 없기 때문에 상기 768을 더해주어 0부터 1535번지를 갖도록 해준다.

한편, 상기 쓰기 주소 생성부(500)의 먹스(503)는 최초 0번째의

를 위해 '0' 을 입력해 주기 위해 존재하며, 래치(501)는 원래의 심볼 클럭보다 2배 빠른 클럭을 입력시켜 주기 위해 존재한다. 이처럼 빠른 클럭이 필요한 이유는 역인터리빙과 동시에 입력된 복소 신호에 대해 실수 신호 즉, 직렬 신호로 변환해 주기 위함이다.

상기 쓰기 주소 생성부(500)에서 생성된 주소에 따라 각각의 메모리(100,200,300,400)에 입력된 복소 신호가 쓰여지게 된다. 상기 복소 신호 중 실수 데이터는 실수부 메모리(100,300)에 쓰여지며, 허수 데이터는 허수부 메모리(200,400)에 쓰여진다.

이때, 어느 한쪽의 메모리에 데이터를 쓰는 동안 다른 한쪽의 메모리에서는 쓰여진 데이터를 읽어오게 되는데, 이때에는 메모리 주소의 처음부터 순차적으로 읽어오면 역인터리빙이 이루어진다.

상기 데이터를 읽어올때에는 전술한 도 1과 같은 비트 순서를 갖도록 1536개의 실수부 데이터를 읽은후, 다시 1536개의 허수부 데이터를 읽어오게 되며 이는 먹스(MUX)(600)를 통해 비트열로 출력된다.

이와 같은 과정을 통해 인터리빙되어 전송된 신호에 대해 역인터리빙이 이루어지며, 아울러 전송된 복소 신호가 실수 신호로 변환되게 된다.

한편, 첨부한 도 5는 본 발명에 따른 기술 사상이 적용되는 DMB 수신기의 전체 구성을 개념적으로 나타낸 블록도이다.

도 5와 같이, 안테나를 통해 입력된 수신 신호는 튜너(Tuner)(1)를 통해 원하는 중간 주파수(Intermediate Frequency)의 통과 대역(Pass-band) 신호로 변환된다. 상기 통과 대역 신호는 자동 이득 제어부(AGC : Automatic Gain Controller)(3)에서 그 이득이 일정 크기로 유지되어 출력된다.

상기 크기가 일정해진 신호는 아날로그-디지털 변환부(A/D : Analog to Digital converter)(5)에서 표본화(Sampling)가 수행되어 디지털 신호로 변환된다.

한편, 상기 신호에 대해 모드 검출부(7)에서는 수신 신호의 전송 모드를 검출하고, I/Q 분배기(9)에서는 복소 신호(Complex signal)의 실수부(Real Part)를 복소 신호로 복원시킨다.

이후, OFDM 복조기(13)에서는 상기 수신 복소 신호의 불필요한 보호구간(Guard Interval)을 제거한 후, FFT(Fast Fourier Transform) 변환을 통해 시간 영 역의 신호를 주파수 영역의 신호로 변환시킨다. 상기 OFDM 복조기(13)의 출력 신호에 대해 신호 동기부(11)에서는 신호의 시간 및 주파수 영역에서의 동기에 필요한 정보를 추출하여 신호 동기를 맞추어 준다.

상기 OFDM 복조기(13)의 출력 신호는 주파수 역인터리버(15)에서 본 발명에 따른 방법으로 역인터리빙이 수행되는바, 송신단에서 인터리빙되어 전송된 부반송파(Sub-carrier)의 위치를 원래되로 복원시키게 된다.

상기 역인터리빙되어 출력된 신호는 채널 분배기(17)를 통해 제어 채널인 FIC(Fast Information Channel) 채널과 데이터 채널인 MSC(Main Service Channel) 채널로 분리되어 출력된다.

상기 FIC 채널은 FIC 복호화기(19)를 통해 MSC 채널을 복호하는데 필요한 정보가 복호되며, 상기 FIC 채널로 전송된 데이터는 FIC 데이터 복호화기(33)를 통해 복호된다.

한편, MSC 채널로 전송된 데이터는 시간 역인터리빙, 길쌈(Convolutional) 복호, 에너지 역스크램블의 과정이 각각 해당 블록(21,23,25)에서 수행되어 출력되고, 다시 채널 분배기 2(27)를 통해 DAB 서비스를 위한 오디오 / 데이터 신호와 DMB 서비스를 위한 비디오 신호가 구별되어 출력된다.

상기 비디오 신호에 대해서는 길쌈 역인터리빙(29), RS 복호(31)등의 과정이 수행되고, 비디오 복호화기(37)를 통해 복호됨으로써 화면에 디스플레이된다. 상기 오디오 및 데이터는 오디오 / 데이터 복호화기(35)에서 복호되어 출력된다.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있 는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

상기에서 설명한 본 발명에 따른 주파수 역인터리빙 방법 및 장치는 최소한의 메모리와 회로를 사용하여 인터리빙되어 전송된 신호를 역인터리빙하는 동시에 복소 신호를 실수 변환함으로써 역인터리빙의 복잡도를 줄이고 동작을 단순화하는 효과가 있다.

Claims (11)

1. 인터리빙되어 전송된 복소 신호 중 실수 데이터가 입력 저장되는 실수부 메모리;

   상기 복소 신호 중 허수 데이터가 입력 저장되는 허수부 메모리; 그리고,

   상기 인터리빙되어 입력된 복소 신호가 역인터리빙되어 출력되도록 상기 메모리에 대한 쓰기 주소를 생성하는 쓰기 주소 생성부를 포함하여 구성됨을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 장치.
2. 제 1 항에 있어서,

   상기 메모리는 복수개로 구성되어 어느 한쪽의 메모리에 데이터가 쓰여지는 동안 다른 한쪽의 메모리에서 쓰여진 데이터를 읽어오는 것을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 장치.
3. 제 1 항에 있어서, 상기 쓰기 주소 생성부는,

   송신단에서의 인터리빙 과정과 같은 방법으로 역인터리빙 주소를 생성하는 것을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 장치.
4. 제 3 항에 있어서, 상기 쓰기 주소 생성부는,

   입력된 신호에 13을 곱하는 곱셈기와,

   상기 곱해진 신호에 511을 더하는 덧셈기와,

   상기 더해진 신호에 모듈려 연산을 수행하여 상기 곱셈기로 피드백시키는 모듈려 연산기와,

   상기 모듈려 연산이 수행된 신호에 1024를 빼고 768을 더하는 덧셈기를 포함하여 구성되는 것을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 장치.
5. 제 1 항에 있어서,

   상기 메모리에서의 출력은 송신단에서 구성한 비트열의 개수만큼 실수부 데이터가 출력된 이후 같은 개수의 허수부 데이터가 출력되며, 상기 과정이 반복되는 것을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 장치.
6. 제 5 항에 있어서,

   상기 비트열의 개수는 1536개인 것을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 장치.
7. 인터리빙되어 수신된 복소 신호가 역인터리빙되도록 메모리의 쓰기 주소를 생성하는 단계;

   상기 생성된 주소에 따라 상기 수신된 복소 신호를 실수 데이터 및 허수 데이터로 구분하여 복수개의 메모리에 저장하는 단계; 그리고,

   상기 저장된 데이터를 순차적으로 읽어오는 단계를 포함하여 이루어짐을 특 징으로 하는 디지털 수신기의 주파수 역인터리빙 방법.
8. 제 7 항에 있어서, 상기 메모리의 쓰기 주소 생성 단계는,

   송신단에서의 인터리빙과 같은 방법으로 역인터리빙 주소가 생성되는 것을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 방법.
9. 제 8 항에 있어서, 상기 메모리의 쓰기 주소 생성 단계는,

   입력된 신호에 13을 곱하는 단계;

   상기 곱해진 신호에 511을 더하는 단계;

   상기 더해진 신호에 모듈러 연산을 수행하여 상기 곱셈기로 피드백하는 단계; 그리고,

   상기 모듈려 연산이 수행된 신호에 1024를 빼고 768을 더하는 단계를 포함하여 이루어짐을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 방법.
10. 제 7 항에 있어서,

    상기 메모리에 저장된 데이터는 송신단에서 구성한 비트열의 개수만큼 실수 데이터가 출력된 이후 같은 개수의 허수부 데이터가 출력되며, 상기 과정이 반복되는 것을 특징으로 하는 디지털 수신기의 주파수 역인터리빙 방법.
11. 제 7 항에 있어서,

    상기 비트열의 개수는 1536개인 것을 특지으로 하는 디지털 수신기의 주파수 역인터리빙 방법.

Images