KR100621921B1 - Digital to analog converter capable of changing output range and digital to analog converting method using the same - Google Patents

Digital to analog converter capable of changing output range and digital to analog converting method using the same Download PDF

Info

Publication number
KR100621921B1
KR100621921B1 KR1020040054817A KR20040054817A KR100621921B1 KR 100621921 B1 KR100621921 B1 KR 100621921B1 KR 1020040054817 A KR1020040054817 A KR 1020040054817A KR 20040054817 A KR20040054817 A KR 20040054817A KR 100621921 B1 KR100621921 B1 KR 100621921B1
Authority
KR
South Korea
Prior art keywords
current
digital
digital signal
reference current
output voltage
Prior art date
Application number
KR1020040054817A
Other languages
Korean (ko)
Other versions
KR20060005837A (en
Inventor
변상욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040054817A priority Critical patent/KR100621921B1/en
Publication of KR20060005837A publication Critical patent/KR20060005837A/en
Application granted granted Critical
Publication of KR100621921B1 publication Critical patent/KR100621921B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • H03M1/0621—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement with auxiliary conversion of a value corresponding to the physical parameter(s) to be compensated for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/70—Automatic control for modifying converter range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

출력 범위를 가변할 수 있고, 미세하게 출력전압을 가변할 수 있는 디지털/아날로그 변환기 및 디지털/아날로그 변환방법이 개시되어 있다. 디지털/아날로그 변환기는 커런트 셀, 기준전류소스, 및 출력저항을 포함한다. 기준전류소스는 가변적인 기준전류를 흘려주고, 커런트 셀이 공급할 수 있는 최대전류가 기준전류의 2배가 되도록 한다. 디지털/아날로그 변환방법은 전류제공단계, 기준전류제공단계, 및 출력전압제공단계를 포함한다. 기준전류제공단계는 가변적인 기준전류를 흘려주고, 전류제공단계에서 제공하는 최대전류의 크기가 기준전류의 2배가 되도록 한다. 따라서, 디지털/아날로그 변환기의 출력범위를 가변할 수 있고, 미세하게 출력전압을 가변할 수 있다.Disclosed are a digital-to-analog converter and a digital-to-analog conversion method capable of varying the output range and finely varying the output voltage. Digital-to-analog converters include current cells, reference current sources, and output resistors. The reference current source flows a variable reference current so that the maximum current that the current cell can supply is twice the reference current. The digital / analog conversion method includes a current providing step, a reference current providing step, and an output voltage providing step. In the reference current providing step, a variable reference current flows, and the maximum current provided in the current providing step is twice the reference current. Therefore, the output range of the digital-to-analog converter can be varied, and the output voltage can be finely changed.

Description

출력 범위 가변 가능한 디지털/아날로그 변환기 및 디지털/아날로그 변환방법{DIGITAL TO ANALOG CONVERTER CAPABLE OF CHANGING OUTPUT RANGE AND DIGITAL TO ANALOG CONVERTING METHOD USING THE SAME} DIGITAL TO ANALOG CONVERTER CAPABLE OF CHANGING OUTPUT RANGE AND DIGITAL TO ANALOG CONVERTING METHOD USING THE SAME}             

도 1은 종래 기술에 따른 디지털/아날로그 변환기의 블록도이다.1 is a block diagram of a digital to analog converter according to the prior art.

도 2는 도 1에 도시된 디지털/아날로그 변환기의 동작을 설명하기 위한 블록도이다.    FIG. 2 is a block diagram illustrating the operation of the digital-to-analog converter shown in FIG. 1.

도 3은 도 1에 도시된 디지털/아날로그 변환기의 동작을 설명하기 위한 블록도이다.    FIG. 3 is a block diagram illustrating the operation of the digital-to-analog converter shown in FIG. 1.

도 4는 도 1에 도시된 디지털/아날로그 변환기의 변환특성을 나타낸 시뮬레이션 결과도이다.    4 is a simulation result diagram illustrating conversion characteristics of the digital-to-analog converter illustrated in FIG. 1.

도 5는 본 발명의 일실시예에 따른 디지털/아날로그 변환기의 블록도이다.5 is a block diagram of a digital-to-analog converter according to an embodiment of the present invention.

도 6a 및 도 6b는 제2 디지털신호가 "0001"일 경우의 도 5에 도시된 디지털/아날로그 변환기의 블록도이다.6A and 6B are block diagrams of the digital-to-analog converter shown in FIG. 5 when the second digital signal is "0001".

도 7a 및 도 7b는 제2 디지털신호가 "0010"일 경우의 도 5에 도시된 디지털/아날로그 변환기의 블록도이다.7A and 7B are block diagrams of the digital-to-analog converter shown in FIG. 5 when the second digital signal is "0010".

도 8a 및 도 8b는 제2 디지털신호가 "1110"일 경우의 도 5에 도시된 디지털/ 아날로그 변환기의 블록도이다.8A and 8B are block diagrams of the digital / analog converter shown in FIG. 5 when the second digital signal is “1110”.

도 9a 및 도 9b는 제2 디지털신호가 "1111"일 경우의 도 5에 도시된 디지털/아날로그 변환기의 블록도이다.9A and 9B are block diagrams of the digital-to-analog converter shown in FIG. 5 when the second digital signal is “1111”.

도 10은 도 5에 도시된 디지털/아날로그 변환기의 변환특성을 나타낸 시뮬레이션 결과도이다.FIG. 10 is a simulation result diagram illustrating conversion characteristics of the digital-to-analog converter illustrated in FIG. 5.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

510 : 커런트 셀 520 : 기준전류소스510: current cell 520: reference current source

530 : 출력저항530: output resistance

본 발명은 디지털/아날로그 변환기 기술에 대한 것으로 특히 AFE(Analog Front End)블록의 프리앰프 등에서 발생하는 옵셋을 제거하기 위한 디지털/아날로그 변환기에 관한 것이다.      BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital / analog converter technology, and more particularly, to a digital / analog converter for canceling offsets generated in a preamplifier of an analog front end (AFE) block.

증폭기 옵셋(Amplifier Offset)은 CMOS 프로세싱에서의 불균형에 의하여 발생하게 된다. 이로인해 일반적으로 회로 설계시 옵셋 제거를 목적으로 디지털/아날로그 변환기(Digital-to Analog Converter)를 포함시켜 설계한다. 현재 AFE(Analog Front End)블록에는 프리앰프 또는 여러 회로에서 발생하는 옵셋을 제거하기 위하여 디지털/아날로그 변환기를 사용하고 있다. 최근의 고집적 시스템에서는 많은 형 태의 디지털/아날로그 변환기가 존재하는데 정확한 아날로그 출력, 적은 DNL에러, 정확한 Monotonicity 및 적은 글리츠 잡음(glitches noise)등의 장점을 갖는 Thermometer code type DAC를 많이 사용한다. 이러한 디지털/아날로그 변환기도 저항을 이용하는 방법과 전류원을 이용하는 방법이 있는데 전류원을 이용하는 경우 기준전류소스(refrence current source)를 커런트 셀에 제공함으로서 일정한 양의 전류를 증가 또는 감소시킬 수 있다.Amplifier Offset is caused by an imbalance in CMOS processing. As a result, circuit designs are typically designed to include digital-to-analog converters to eliminate offsets. Today, analog front end (AFE) blocks use digital-to-analog converters to eliminate offsets from preamplifiers or circuits. In today's highly integrated systems, there are many types of digital-to-analog converters, many of which use Thermometer code type DACs with the advantages of accurate analog output, low DNL error, accurate monotonicity, and low glitches noise. The digital / analog converter also has a method of using a resistor and a method of using a current source. In the case of using a current source, a constant amount of current can be increased or decreased by providing a reference current source to the current cell.

도 1은 종래 기술에 따른 디지털/아날로그 변환기의 블록도이다. 도 1을 참조하면 종래 기술에 따른 디지털/아날로그 변환기는 커런트 셀(110), 기준전류소스(120) 및 출력저항(130)을 포함한다. 커런트 셀(110)은 제1 디지털신호(CUR)에 의하여 이에 상응하는 전류를 흘려준다. 커런트 셀(110)이 0~ 512(A)만큼의 전류를 제공할 수 있다면, 기준전류소스(120)가 흘리는 기준전류(Iref)는 커런트 셀(110)이 제공할 수 있는 최대전류의 반인 256(A)가 된다. 기준 바이어스신호(BIAS)는 기준전류소스(120)에서 커런트 셀(110)로 입력되나, 도 1에 도시된 디지털/아날로그 변환기의 경우에 기준전류(Iref)는 고정되어 있으므로 기준 바이어스신호(BIAS)도 변하지 않는다. 기준전류소스(120)는 커런트 셀(110)이 제공할 수 있는 최대전류의 반 만큼의 전류를 흘려주어 결과적으로 출력저항(130)의 정방향 및 역방향으로 같은 양의 전류가 흐를 수 있도록 해준다. 출력저항(130)은 커런트 셀에서 제공하는 전류에서 기준전류(Iref)를 뺀 만큼의 전류를 흘려서 이에 상응하는 전압강하를 일으켜서 출력전압을 제공한다. 이하 도 2 및 도 3을 참조하여 도 1에 도시된 디지털/아날로그 변환기의 동작을 살펴본다.1 is a block diagram of a digital to analog converter according to the prior art. Referring to FIG. 1, the digital-to-analog converter according to the related art includes a current cell 110, a reference current source 120, and an output resistor 130. The current cell 110 flows a current corresponding thereto by the first digital signal CUR. If the current cell 110 can provide a current of 0 to 512 (A), the reference current Iref flowing by the reference current source 120 is 256, which is half of the maximum current that the current cell 110 can provide. (A). The reference bias signal BIAS is input to the current cell 110 from the reference current source 120, but in the case of the digital-to-analog converter shown in FIG. 1, the reference current Iref is fixed so that the reference bias signal BIAS is fixed. Does not change. The reference current source 120 flows about half of the maximum current that the current cell 110 can provide, so that the same amount of current flows in the forward and reverse directions of the output resistor 130. The output resistor 130 supplies an output voltage by flowing a current corresponding to the current provided by the current cell minus the reference current Iref and causing a corresponding voltage drop. Hereinafter, the operation of the digital-to-analog converter shown in FIG. 1 will be described with reference to FIGS. 2 and 3.

도 2는 도 1에 도시된 디지털/아날로그 변환기의 동작을 설명하기 위한 블록도이다. 도 2를 참조하면 먼저 기준전류가 256(A)에 바이어스 되어 있는 것을 알 수 있다. 따라서 이 경우에 커런트 셀(210)은 256의 2배인 512(A)까지의 전류를 제공할 수 있고, 제1 디지털신호의 LSB 한 비트에 의하여 제공할 수 있는 단위전류는 512/(256-1) 즉, 약 2(A)정도의 크기가 된다. 도 2의 경우에 커런트 셀에 들어가는 제1 디지털신호(CUR)가 "00000000"이 되어 커런트 셀이 0(A)의 전류를 출력하는 경우이다. 이러한 경우에 출력저항(230)에는 기준전압(Vref)쪽에서 출력단자(OUT)쪽으로 256(A)의 전류가 흐르게 된다. 따라서 출력단자(OUT)의 전압은 Vref-256R 이 된다.FIG. 2 is a block diagram illustrating the operation of the digital-to-analog converter shown in FIG. 1. Referring to FIG. 2, first, the reference current is biased to 256 (A). Therefore, in this case, the current cell 210 can provide current up to 512 (A), which is twice the 256, and the unit current which can be provided by one bit of LSB of the first digital signal is 512 / (256-1). That is, the size is about 2 (A). In the case of Fig. 2, the first digital signal CUR entering the current cell becomes " 00000000 " and the current cell outputs a current of 0 (A). In this case, a current of 256 (A) flows from the reference voltage Vref toward the output terminal OUT in the output resistor 230. Therefore, the voltage at the output terminal OUT becomes Vref-256R.

도 3은 도 1에 도시된 디지털/아날로그 변환기의 동작을 설명하기 위한 블록도이다. 도 3을 참조하면 먼저 기준전류가 커런트 셀이 흘려줄 수 있는 최대전류의 반인 256(A)에 바이어스 되어 있는 것을 알 수 있다. 도 3의 경우에 커런트 셀에 들어가는 제1 디지털신호(CUR)가 "11111111"이 되어 커런트 셀이 512(A)의 전류를 출력하는 경우이다. 이러한 경우에 출력저항(330)에는 출력단자(OUT)쪽에서 기준전압(Vref)쪽으로 256(A)의 전류가 흐르게 된다. 따라서 출력단자(OUT)의 전압은 Vref+256R 이 된다.FIG. 3 is a block diagram illustrating the operation of the digital-to-analog converter shown in FIG. 1. Referring to FIG. 3, first, the reference current is biased to 256 (A) which is half of the maximum current that the current cell can flow. In the case of Fig. 3, the first digital signal CUR entering the current cell becomes " 11111111 " and the current cell outputs a current of 512 (A). In this case, a current of 256 (A) flows from the output terminal OUT toward the reference voltage Vref. Therefore, the voltage at the output terminal OUT becomes Vref + 256R.

도 2 및 도 3의 경우를 참조하면 일반적인 경우에 대한 도 2 및 도 3의 디지털/아날로그 변환기의 출력전압을 예상할 수 있다. 즉, 커런트 셀이 8비트의 제1 디지털신호에 의하여 0∼512(A)까지 변할 때 출력단자의 출력전압이 기준전압(Vref)으로부터 일정 범위에서 변하게 된다. 기준전압(Vref)이 1.65(V)라 하고, 출력범위를 ±0.5(V)라고 하면 1V의 출력 스윙폭이 8비트의 제1 디지털신호에 의하여 가변되는 것이므로 제1 디지털신호의 1LSB는 결국 출력단자의 출력전압에서 1/255 = 3.92(mV)정도에 해당하게 된다. 커런트 셀은 제1 디지털신호의 1LSB에 대하여 512/255 = 2(A)정도이므로, 출력저항은 1.9×10-3 (Ω)정도의 저항을 사용한다. 그런데 이러한 경우에 디지털/아날로그 변환기의 출력 범위는 ±0.5V로 고정되어 있으며, 1LSB도 3.92mV정도로 고정되어 있는 것을 알 수 있다. 따라서 옵셋이 Vref + 3.92mV(1LSB) ×n과 Vref + 3.92mV(1LSB) ×(n+1) 사이에서 발생하였을 경우 100% 옵셋 제거가 불가능하게 된다.Referring to the case of FIGS. 2 and 3, the output voltage of the digital-to-analog converter of FIGS. 2 and 3 can be estimated in a general case. That is, when the current cell is changed from 0 to 512 (A) by the first 8-bit digital signal, the output voltage of the output terminal is changed from the reference voltage Vref within a predetermined range. If the reference voltage (Vref) is 1.65 (V) and the output range is ± 0.5 (V), the output swing width of 1V is varied by the first 8-bit digital signal, so the 1LSB of the first digital signal is eventually output. It corresponds to 1/255 = 3.92 (mV) at the output voltage of the terminal. Since the current cell is about 512/255 = 2 (A) with respect to 1LSB of the first digital signal, the output resistance is about 1.9x10 -3 (Ω). In this case, however, the output range of the digital-to-analog converter is fixed at ± 0.5V, and the 1LSB is also fixed at about 3.92mV. Therefore, if the offset occurs between Vref + 3.92mV (1LSB) × n and Vref + 3.92mV (1LSB) × (n + 1), it is impossible to remove the offset 100%.

도 4는 도 1에 도시된 디지털/아날로그 변환기의 변환특성을 나타낸 시뮬레이션 결과도이다. 도 4에서 x축은 제1 디지털신호(이 경우에는 8bit의 경우)를 10진수로 표시한 것이고, y축은 출력단자의 출력전압을 나타낸다. 도 4를 참조하면 종래 기술에 따른 디지털/아날로그 변환기를 사용할 경우에 출력 범위 및 1LSB의 크기가 고정되는 것을 알 수 있다. 일반적인 경우에, 디지털/아날로그 변환기의 출력 범위는 예상되는 옵셋 값보다 여유(margin)을 두고 정하게 된다. 이러한 경우 한 번 정한 디지털/아날로그 변환기의 출력 범위는 1LSB(Least Significant Bit)가 고정되어 출력범위보다 적은 옵셋이 발생하여 1LSB보다 세밀하게 옵셋 조정을 하고 싶어도 불가능하게 되어있다. 더하여 고정된 범위보다 더 큰 옵셋이 발생할 경우 100% 옵셋 제거가 불가능하다는 단점이 있다. 이러한 문제점을 해결하기 위해서는 출력저항을 가변하거나 출력저항에 흐르는 전류를 가변하여야 하는데, 출력저항을 가변할 경우에는 크기(size)면에서 손해가 크므로 효과적인 방법으로 볼 수 없다.4 is a simulation result diagram illustrating conversion characteristics of the digital-to-analog converter illustrated in FIG. 1. In FIG. 4, the x-axis represents the first digital signal (in this case, 8-bit) in decimal, and the y-axis represents the output voltage of the output terminal. Referring to FIG. 4, it can be seen that the output range and the size of 1LSB are fixed when using the conventional digital-to-analog converter. In the general case, the output range of the digital-to-analog converter is determined by margining the expected offset value. In this case, the output range of the digital-to-analog converter once determined is fixed to 1LSB (Least Significant Bit), which causes less offset than the output range, making it impossible to fine tune the offset than 1LSB. In addition, there is a disadvantage that 100% offset elimination is impossible when an offset larger than a fixed range occurs. In order to solve this problem, it is necessary to vary the output resistance or the current flowing through the output resistance. However, if the output resistance is variable, the damage is large in size, and thus it cannot be seen as an effective method.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 출력 범위를 가변할 수 있고, 1LSB를 가변할 수 있는 디지털/아날로그 변환기를 제공하는데 있다.       An object of the present invention for solving the above problems is to provide a digital to analog converter that can vary the output range, and can vary 1LSB.

본 발명의 다른 목적은 출력 범위를 가변할 수 있고, 1LSB를 가변할 수 있는 디지털/아날로그 변환방법을 제공하는데 있다.
Another object of the present invention is to provide a digital / analog conversion method capable of varying an output range and of varying 1LSB.

상기 목적을 달성하기 위한 디지털/아날로그 변환기는, K(K는 1이상의 자연수)비트의 제1 디지털신호 및 기준 바이어스 신호를 입력받아 기준 바이어스 신호에 상응하는 단위 전류들 중 N개(N은 0이상이고, 2K이하인 정수)의 합을 출력하는 커런트 셀, L(L은 1이상의 자연수)비트의 제2 디지털신호를 입력받아 제2 디지털신호에 따라 가변하는 기준전류를 흘려주고, 2K개의 단위 전류들 전부의 합이 기준전류의 2배가 되도록 기준 바이어스 신호를 발생시키는 기준전류소스, 및 커런트 셀이 출력하는 전류에서 기준전류를 뺀 만큼의 전류를 흘리고 이에 상응하는 전압강하를 일으켜서 출력전압을 제공하는 출력저항을 포함한다.In order to achieve the above object, a digital-to-analog converter may receive a first digital signal of K (K is a natural number of 1 or more) and a reference bias signal, and N of unit currents corresponding to the reference bias signal (N is 0 or more). And a current cell that outputs a sum of integers less than or equal to 2 K , and receives a second digital signal of L (L is a natural number of 1 or more) bits, and flows a reference current that varies according to the second digital signal, and supplies 2 K units. A reference current source for generating a reference bias signal so that the sum of all currents is twice the reference current, and a current corresponding to the current outputted by the current cell minus the reference current, and a corresponding voltage drop to provide an output voltage. It includes output resistance.

상기 다른 목적을 달성하기 위한 디지털/아날로그 변환방법은, K(K는 1이상의 자연수)비트의 제1 디지털 신호를 입력받아 기준 바이어스 신호에 상응하는 단 위 전류들 중 N개(N은 0이상이고, 2K이하인 정수)의 합을 출력하는 전류제공단계, L(L은 1이상의 자연수)비트의 제2 디지털 신호를 입력받아 제2 디지털 신호에 따라 가변하는 기준전류를 흘려주고, 2K개의 단위 전류들 전부의 합이 기준전류의 2배가 되도록 기준 바이어스 신호를 발생시키는 기준전류제공단계, 및 전류제공단계의 출력전류에서 기준전류를 뺀 만큼의 전류를 흘리고 이에 상응하는 전압강하를 일으켜서 출력전압을 제공하는 출력전압제공단계를 포함한다.In order to achieve the above object, a digital / analog conversion method receives N (N is zero or more of unit currents corresponding to a reference bias signal by receiving a first digital signal of K (K is a natural number of 1 or more). and second current providing step of outputting a sum of the K or lower integer), L (L is for receiving a second digital signal of a natural number more than 1) bits give flowing a reference current that varies in accordance with a second digital signal, second K of unit A reference current providing step for generating a reference bias signal so that the sum of all currents is twice the reference current, and a current corresponding to the output current of the current providing step minus the reference current and flowing a corresponding voltage drop to generate an output voltage. Providing an output voltage providing step.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.      Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 따른 디지털/아날로그 변환기의 블록도이다. 도 5를 참조하면 도 5에 도시된 디지털/아날로그 변환기는 커런트 셀(510), 기준전류소스(520) 및 출력저항(530)을 포함한다. 커런트 셀(510)은 8비트의 제1 디지털신호(CUR) 및 기준 바이어스신호(BIAS)를 입력받아 기준 바이어스신호(BIAS)에 상응하는 단위 전류들 중 N개(N은 0이상이고, 28이하인 정수)의 합을 출력한다. 도 5에 도시된 커런트 셀(510)은 도 1에 도시된 커런트 셀(110)과 동일한 구성이나 기준 바이어스신호(BIAS)가 가변되는 경우에 해당한다. 기준전류소스(520)는 4비트의 제2 디지털 신호(REF)를 입력받아 제2 디지털신호(REF)에 따라 가변하는 기준전류(Iref)를 흘려주고, 2K개의 단위 전류들 전부의 합이 기준전류(Iref)의 2배 가 되도록 기준 바이어스신호(BIAS)를 발생시킨다. 출력저항(530)은 커런트 셀(510)이 출력하는 전류에서 기준전류(Iref)를 뺀 만큼의 전류를 흘리고 이에 상응하는 전압강하를 일으켜서 출력단자에 출력전압을 제공한다. 이 때 출력전압은 제1 디지털신호(CUR)에 따라 기준전압(Vref)을 기준으로 대칭적으로 변경된다.5 is a block diagram of a digital-to-analog converter according to the present invention. Referring to FIG. 5, the digital-to-analog converter illustrated in FIG. 5 includes a current cell 510, a reference current source 520, and an output resistor 530. The current cell 510 receives the 8-bit first digital signal CUR and the reference bias signal BIAS, and N of the unit currents corresponding to the reference bias signal BIAS (N is 0 or more and 2 8). The sum of the following integers) is output. The current cell 510 illustrated in FIG. 5 corresponds to a case in which the same configuration as the current cell 110 illustrated in FIG. 1 or the reference bias signal BIAS are varied. The reference current source 520 receives the second digital signal (REF) of the 4-bit sum of all of the second to give flowing a reference current (Iref) that varies in accordance with the digital signal (REF), 2 K of unit current The reference bias signal BIAS is generated to be twice the reference current Iref. The output resistor 530 flows a current equal to the current output by the current cell 510 minus the reference current Iref and generates a corresponding voltage drop to provide an output voltage to the output terminal. At this time, the output voltage is symmetrically changed based on the reference voltage Vref according to the first digital signal CUR.

이하 도 5에 도시된 디지털/아날로그 변환기의 기준전류(Iref)가 4비트 제2 디지털신호(REF)에 의하여 0~ 512(A)만큼 변할 때의 동작을 살펴본다. 먼저 기준전류(Iref)는 제2 디지털신호(REF)가 "0000"일 때에는 0(A)이고 제2 디지털신호(REF)가 "1111"일 때에는 512(A)가 된다. 즉, 기준전류(Iref)는 제2 디지털신호(REF)의 변화에 따라 순차적으로 0~ 512(A)의 값이 된다. 제2 디지털신호가 "0000"일 경우에 출력단자(OUT)의 출력전압은 Vref(V)로 고정된다. 제2 디지털신호가 "0001"일 경우 기준전류(Iref)는 512/15=34.13(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-34.13×R 에서 Vref+34.13×R 까지 변동되게 된다. 제2 디지털신호가 "0010"일 경우 기준전류(Iref)는 68.26(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-68.26×R 에서 Vref+68.26×R 까지 변동되게 된다. 제2 디지털신호가 "0011"일 경우 기준전류(Iref)는 102.39(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-102.39×R 에서 Vref+102.39×R 까지 변동되게 된다. 제2 디지털신호가 "0100"일 경우 기준전류(Iref)는 136.52(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-136.52×R 에서 Vref+136.52×R 까지 변동되게 된다. 제2 디지털신호가 "0101"일 경우 기준전류(Iref)는 170.65(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-170.65×R 에서 Vref+170.65×R 까지 변동되게 된다. 제2 디지털신호가 "0110"일 경우 기준전류(Iref)는 204.78(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-204.78×R 에서 Vref+204.78×R 까지 변동되게 된다. 제2 디지털신호가 "0111"일 경우 기준전류(Iref)는 238.91(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-238.91×R 에서 Vref+238.91×R 까지 변동되게 된다. 제2 디지털신호가 "1000"일 경우 기준전류(Iref)는 273.04(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-273.04×R 에서 Vref+273.04×R 까지 변동되게 된다. 제2 디지털신호가 "1001"일 경우 기준전류(Iref)는 307.17(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-307.17×R 에서 Vref+307.17×R 까지 변동되게 된다. 제2 디지털신호가 "1010"일 경우 기준전류(Iref)는 341.3(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-341.3×R 에서 Vref+341.3×R 까지 변동되게 된다. 제2 디지털신호가 "1011"일 경우 기준전류(Iref)는 375.43(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-375.43×R 에서 Vref+375.43×R 까지 변동되게 된다. 제2 디지털신호가 "1100"일 경우 기준전류(Iref)는 409.56(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-409.56×R 에서 Vref+409.56×R 까지 변동되게 된다. 제2 디지털신호가 "1101"일 경우 기준전류(Iref)는 443.69(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-443.69×R 에서 Vref+443.69×R 까지 변동되게 된다. 제2 디지털신호가 "1110"일 경우 기준전류(Iref)는 477.8(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-477.8×R 에서 Vref+477.8×R 까지 변동되게 된다. 제2 디지털신호가 "1111"일 경우 기준전류(Iref)는 512(A)정도가 되고 출력단자(OUT)의 출력전압은 Vref-512×R 에서 Vref+512×R 까지 변동되게 된다. 이상 살펴본 바와 같이 기준전류소스가 제2 디지털신호에 따라 기준전류를 가변함으로써 출력단자의 출력전압의 출력범위가 가변되는 것을 알 수 있다. 동시에, 기준 바이어스 신호가 커런트 셀의 출력전류의 최대값이 기준전류의 2배가 되도록 하므로, 결국 커런트 셀의 1LSB에 해당하는 전류의 크기가 가변되게 된다. 결과적으로 기준전류를 가변함으로서 출력단자의 출력범위 및 제1 디지털신호의 1LSB에 해당하는 출력전압의 크기를 가변할 수 있는 것이다.Hereinafter, an operation when the reference current Iref of the digital / analog converter illustrated in FIG. 5 is changed by 0 to 512 (A) by the 4 bit second digital signal REF will be described. First, the reference current Iref becomes 0 (A) when the second digital signal REF is "0000", and becomes 512 (A) when the second digital signal REF is "1111". That is, the reference current Iref is sequentially set to a value of 0 to 512 (A) according to the change of the second digital signal REF. When the second digital signal is "0000", the output voltage of the output terminal OUT is fixed to Vref (V). When the second digital signal is "0001", the reference current Iref is about 512/15 = 34.13 (A) and the output voltage of the output terminal OUT varies from Vref-34.13 × R to Vref + 34.13 × R. do. When the second digital signal is "0010", the reference current Iref is about 68.26 (A), and the output voltage of the output terminal OUT varies from Vref-68.26 × R to Vref + 68.26 × R. When the second digital signal is "0011", the reference current Iref is about 102.39 (A), and the output voltage of the output terminal OUT varies from Vref-102.39 × R to Vref + 102.39 × R. When the second digital signal is "0100", the reference current Iref is about 136.52 (A), and the output voltage of the output terminal OUT varies from Vref-136.52 × R to Vref + 136.52 × R. When the second digital signal is "0101", the reference current Iref is about 170.65 (A) and the output voltage of the output terminal OUT varies from Vref-170.65 × R to Vref + 170.65 × R. When the second digital signal is "0110", the reference current Iref is about 204.78 (A), and the output voltage of the output terminal OUT varies from Vref-204.78xR to Vref + 204.78xR. When the second digital signal is "0111", the reference current Iref is about 238.91 (A) and the output voltage of the output terminal OUT varies from Vref-238.91 × R to Vref + 238.91 × R. When the second digital signal is 1000, the reference current Iref is about 273.04 (A), and the output voltage of the output terminal OUT varies from Vref-273.04 × R to Vref + 273.04 × R. When the second digital signal is “1001”, the reference current Iref is about 307.17 (A), and the output voltage of the output terminal OUT varies from Vref-307.17 × R to Vref + 307.17 × R. When the second digital signal is "1010", the reference current Iref is about 341.3 (A) and the output voltage of the output terminal OUT varies from Vref-341.3 x R to Vref + 341.3 x R. When the second digital signal is "1011", the reference current Iref is about 375.43 (A) and the output voltage of the output terminal OUT varies from Vref-375.43 × R to Vref + 375.43 × R. When the second digital signal is "1100", the reference current Iref is about 409.56 (A), and the output voltage of the output terminal OUT varies from Vref-409.56 × R to Vref + 409.56 × R. When the second digital signal is “1101”, the reference current Iref is about 443.69 (A), and the output voltage of the output terminal OUT varies from Vref-443.69 × R to Vref + 443.69 × R. When the second digital signal is 1110, the reference current Iref is about 477.8 (A), and the output voltage of the output terminal OUT varies from Vref-477.8 x R to Vref + 477.8 x R. When the second digital signal is "1111", the reference current Iref is about 512 (A), and the output voltage of the output terminal OUT varies from Vref-512xR to Vref + 512xR. As described above, it can be seen that the output current range of the output voltage of the output terminal is changed by changing the reference current according to the second digital signal. At the same time, since the reference bias signal causes the maximum value of the output current of the current cell to be twice the reference current, the magnitude of the current corresponding to 1LSB of the current cell is variable. As a result, by varying the reference current, the output range of the output terminal and the magnitude of the output voltage corresponding to 1LSB of the first digital signal can be varied.

도 6a 및 도 6b는 제2 디지털신호(REF)가 "0001"일 경우의 도 5에 도시된 디지털/아날로그 변환기의 블록도이다. 도 6a 및 도 6b를 참조하면 제2 디지털신호(REF)가 "0001"일 경우에 기준전류가 34.13(A)이 되어서 출력단자(OUT)의 출력전압이 Vref-34.13×R에서 Vref+34.13×R까지 변하는 것을 알 수 있다.6A and 6B are block diagrams of the digital-to-analog converter shown in FIG. 5 when the second digital signal REF is "0001". 6A and 6B, when the second digital signal REF is "0001", the reference current is 34.13 (A), and the output voltage of the output terminal OUT is Vref + 34.13 x R, and Vref + 34.13 x It can be seen that it changes up to R.

도 7a 및 도 7b는 제2 디지털신호(REF)가 "0010"일 경우의 도 5에 도시된 디지털/아날로그 변환기의 블록도이다. 도 7a 및 도 7b를 참조하면 제2 디지털신호(REF)가 "0010"일 경우에 기준전류가 68.26(A)이 되어서 출력단자(OUT)의 출력전압이 Vref-68.26×R에서 Vref+68.26×R까지 변하는 것을 알 수 있다.7A and 7B are block diagrams of the digital-to-analog converter shown in FIG. 5 when the second digital signal REF is "0010". Referring to FIGS. 7A and 7B, when the second digital signal REF is "0010", the reference current becomes 68.26 (A), and the output voltage of the output terminal OUT is Vref + 68.26 × R and Vref + 68.26 ×. It can be seen that it changes up to R.

도 8a 및 도 8b는 제2 디지털신호(REF)가 "1110"일 경우의 도 5에 도시된 디지털/아날로그 변환기의 블록도이다. 도 8a 및 도 8b를 참조하면 제2 디지털신호(REF)가 "1110"일 경우에 기준전류가 477.8(A)이 되어서 출력단자(OUT)의 출력전압이 Vref-477.8×R에서 Vref+477.8×R까지 변하는 것을 알 수 있다.8A and 8B are block diagrams of the digital-to-analog converter shown in FIG. 5 when the second digital signal REF is “1110”. 8A and 8B, when the second digital signal REF is 1110, the reference current becomes 477.8 (A), and the output voltage of the output terminal OUT is Vref + 477.8 × R, and Vref + 477.8 ×. It can be seen that it changes up to R.

도 9a 및 도 9b는 제2 디지털신호(REF)가 "1111"일 경우의 도 5에 도시된 디지털/아날로그 변환기의 블록도이다. 도 9a 및 도 9b를 참조하면 제2 디지털신호(REF)가 "1111"일 경우에 기준전류가 512(A)이 되어서 출력단자(OUT)의 출력전압이 Vref-512×R에서 Vref+512×R까지 변하는 것을 알 수 있다.9A and 9B are block diagrams of the digital-to-analog converter shown in FIG. 5 when the second digital signal REF is “1111”. 9A and 9B, when the second digital signal REF is "1111", the reference current becomes 512 (A), and the output voltage of the output terminal OUT is Vref + 512xR at Vref-512xR. It can be seen that it changes up to R.

정리하면 도 5에 도시된 디지털/아날로그 변환기는 도 1에 도시된 것과 같이 출력저항을 1.9×10-3 (Ω)정도의 저항으로 하고, 기준전류(Iref)가 4비트 제2 디지털신호(REF)에 의하여 0~ 512(A)만큼 변할 때, 8비트의 제1 디지털신호(CUR)에 의한 출력범위는 ±0.065(V)정도에서 ±1(V)정도까지(0은 제외)로, 1LSB가 0.51(mV)정도에서 7.84(mV)정도까지로 가변이 가능하게 되는 것이다.In summary, the digital-to-analog converter shown in FIG. 5 has an output resistance of about 1.9 × 10 −3 (Ω) as shown in FIG. 1, and the reference current Iref has a 4-bit second digital signal REF. ), The range of output by the 8-bit first digital signal (CUR) is from ± 0.065 (V) to ± 1 (V) (excluding 0). Can be varied from about 0.51 (mV) to about 7.84 (mV).

도 10은 도 5에 도시된 디지털/아날로그 변환기의 변환특성을 나타낸 시뮬레이션 결과도이다. 도 10에서 x축은 제1 디지털신호(이 경우에는 8bit의 경우)를 10진수로 표시한 것이고, y축은 출력단자의 출력전압을 나타낸다. 도 10을 참조하면 도 4에 도시된 시뮬레이션 결과도와는 달리 디지털/아날로그 변환기의 출력범위 및 1LSB에 해당하는 전압의 크기가 가변되어 다양한 기울기의 시뮬레이션 결과를 가지는 것을 알 수 있다.FIG. 10 is a simulation result diagram illustrating conversion characteristics of the digital-to-analog converter illustrated in FIG. 5. In FIG. 10, the x axis represents the first digital signal (in this case, 8 bits) in decimal, and the y axis represents the output voltage of the output terminal. Referring to FIG. 10, unlike the simulation result illustrated in FIG. 4, it can be seen that the output range of the digital / analog converter and the magnitude of the voltage corresponding to 1 LSB are varied to have simulation results of various slopes.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

상기와 같은 본 발명에 따르면, 디지털/아날로그 변환기의 출력범위 및 1LSB에 해당하는 전압크기를 변경할 수 있다. 따라서, 세밀한 옵셋 조정이 필요한 경우에 1LSB에 해당하는 전압크기를 변경함으로써 정확한 옵셋 제거를 할 수 있다. 또한 고정된 출력범위보다 더 큰 옵셋이 발생하였을 경우 출력범위를 변경하여 효과적인 옵셋 제거가 가능하도록 한다. 결과적으로, 공정 과정에서의 소자 특성등의 불일치로 인하여 예측했던 옵셋보다 훨씬 크거나 작은 옵셋이 발생하였을 경우라도 기준전류를 가변하여 디지털/아날로그 변환기의 출력범위 및 1LSB에 해당하는 전압의 크기를 가변함으로써 정확하고 효과적인 옵셋 보상을 할 수 있다.According to the present invention as described above, it is possible to change the output range of the digital / analog converter and the voltage size corresponding to 1LSB. Therefore, when fine offset adjustment is required, accurate offset removal can be achieved by changing the voltage size corresponding to 1LSB. In addition, when an offset larger than the fixed output range occurs, the output range can be changed to effectively remove the offset. As a result, the reference current is varied even if the offset is much larger or smaller than the expected offset due to inconsistency of the device characteristics during the process, thereby changing the output range of the digital / analog converter and the magnitude of the voltage corresponding to 1LSB. This allows accurate and effective offset compensation.

Claims (6)

K(K는 1이상의 자연수)비트의 제1 디지털신호 및 기준 바이어스 신호를 입력받아, 상기 기준 바이어스 신호에 응답하여 가변하는 2K개의 단위 전류들 중에서 상기 제1 디지털신호에 상응하는 N개(N은 0이상이고, 2K이하인 정수)의 단위 전류들의 합을 출력하는 커런트 셀;N (N is corresponding to the first digital signal among 2 K unit currents varying in response to the reference bias signal by receiving a first digital signal and a reference bias signal of K (K is a natural number of 1 or more) bits). Is a current cell outputting a sum of unit currents of an integer greater than or equal to 0 and less than or equal to 2 K ; L(L은 1이상의 자연수)비트의 제2 디지털신호를 입력받아 상기 제2 디지털신호에 따라 가변하는 기준전류를 흘려주고, 상기 2K개의 단위 전류들 전부의 합이 상기 기준전류의 2배가 되도록 상기 기준 바이어스 신호를 발생하여 상기 커런트 셀로 제공하는 기준전류소스; 및L receives the second digital signal (L is a natural number more than 1) bits give flowing a reference current that varies in accordance with said second digital signal, such that the sum of said second K of unit current all doubled in the reference current A reference current source generating the reference bias signal and providing the reference bias signal to the current cell; And 상기 커런트 셀이 출력하는 N개의 단위 전류들의 합에서 상기 기준전류를 뺀 만큼의 전류를 흘리고 이에 상응하는 전압강하를 일으켜서 출력전압을 제공하는 출력저항을 포함하고,It includes an output resistance to provide an output voltage by flowing a current of the current unit subtracted from the sum of the N unit currents output by the current cell and causing a voltage drop corresponding thereto, 상기 가변하는 기준전류에 의해 상기 단위 전류 및 상기 출력전압의 범위가 가변하는 것을 특징으로 하는 디지털/아날로그 변환기.And the range of the unit current and the output voltage is varied by the variable reference current. 제 1 항에 있어서, 상기 기준전류가 작아질수록 상기 단위 전류들이 작아져서 상기 제1 디지털신호에 상응하는 상기 출력전압이 보다 미세하게 가변하는 것을 특징으로 하는 디지털/아날로그 변환기.The digital-to-analog converter according to claim 1, wherein the unit currents are smaller as the reference current is smaller so that the output voltage corresponding to the first digital signal is more finely variable. 제 2 항에 있어서, 상기 기준전류가 커질수록 상기 단위 전류들이 커져서 상기 제1 디지털 신호에 상응하는 상기 출력전압이 보다 큰 범위에서 가변하는 것을 특징으로 하는 디지털/아날로그 변환기.The digital / analog converter according to claim 2, wherein the unit currents increase as the reference current increases so that the output voltage corresponding to the first digital signal varies in a larger range. K(K는 1이상의 자연수)비트의 제1 디지털 신호 및 기준 바이어스 신호를 입력받아, 상기 기준 바이어스 신호에 응답하여 가변하는 2K개의 단위 전류들 중에서 상기 제1 디지털신호에 상응하는 N개(N은 0이상이고, 2K이하인 정수)의 단위 전류들의 합을 출력하는 단계;K (K is one or more natural number) receiving the first digital signal and the reference bias signal of bits, N dog corresponding to the first digital signal from among the 2 K of unit current that varies in response to the reference bias signal (N Is an integer greater than or equal to 0 and less than or equal to 2 K ; L(L은 1이상의 자연수)비트의 제2 디지털 신호를 입력받아, 상기 제2 디지털 신호에 따라 가변하는 기준전류를 흘려주고, 상기 2K개의 단위 전류들 전부의 합이 상기 기준전류의 2배가 되도록 상기 기준 바이어스 신호를 발생시키는 단계; 및L receives the second digital signal (L is a natural number more than 1) bits, giving flowing a reference current that varies in accordance with said second digital signal, the sum of said second K of unit current all doubled in the reference current Generating the reference bias signal to cause; And 상기 N개의 단위 전류들의 합에서 상기 기준전류를 뺀 만큼의 전류를 흘리고 이에 상응하는 전압강하를 일으켜서 출력전압을 제공하는 단계를 포함하는 것을 특징으로 하는 디지털/아날로그 변환방법.And supplying an output voltage by flowing a current equal to the sum of the N unit currents minus the reference current and causing a corresponding voltage drop to provide an output voltage. 제 4 항에 있어서, 상기 기준전류가 작아질수록 상기 단위 전류들이 작아져서 상기 제1 디지털신호에 상응하는 상기 출력전압이 보다 미세하게 가변하는 것을 특징으로 하는 디지털/아날로그 변환방법.The method of claim 4, wherein the unit currents are smaller as the reference current is smaller, so that the output voltage corresponding to the first digital signal is more finely variable. 제 5 항에 있어서, 상기 기준전류가 커질수록 상기 단위 전류들이 커져서 상기 제1 디지털 신호에 상응하는 상기 출력전압이 보다 큰 범위에서 가변하는 것을 특징으로 하는 디지털/아날로그 변환방법.The digital / analog conversion method according to claim 5, wherein the unit currents increase as the reference current increases so that the output voltage corresponding to the first digital signal varies in a larger range.
KR1020040054817A 2004-07-14 2004-07-14 Digital to analog converter capable of changing output range and digital to analog converting method using the same KR100621921B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040054817A KR100621921B1 (en) 2004-07-14 2004-07-14 Digital to analog converter capable of changing output range and digital to analog converting method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054817A KR100621921B1 (en) 2004-07-14 2004-07-14 Digital to analog converter capable of changing output range and digital to analog converting method using the same

Publications (2)

Publication Number Publication Date
KR20060005837A KR20060005837A (en) 2006-01-18
KR100621921B1 true KR100621921B1 (en) 2006-09-08

Family

ID=37117733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054817A KR100621921B1 (en) 2004-07-14 2004-07-14 Digital to analog converter capable of changing output range and digital to analog converting method using the same

Country Status (1)

Country Link
KR (1) KR100621921B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113009721A (en) * 2019-12-18 2021-06-22 瑞昱半导体股份有限公司 System and method for measuring response time of liquid crystal display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017498A (en) * 2000-08-30 2002-03-07 박종섭 Current cell type digital-analog converter
KR20020095739A (en) * 2001-06-15 2002-12-28 엘지전자 주식회사 Digital/analog converter
JP2003051746A (en) 2001-08-06 2003-02-21 Sony Corp Offset correction device and offset correction method
KR20030072529A (en) * 2002-03-04 2003-09-15 주식회사 엘지이아이 Apparatus of offset compensation for digital to analog converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017498A (en) * 2000-08-30 2002-03-07 박종섭 Current cell type digital-analog converter
KR20020095739A (en) * 2001-06-15 2002-12-28 엘지전자 주식회사 Digital/analog converter
JP2003051746A (en) 2001-08-06 2003-02-21 Sony Corp Offset correction device and offset correction method
KR20030072529A (en) * 2002-03-04 2003-09-15 주식회사 엘지이아이 Apparatus of offset compensation for digital to analog converter

Also Published As

Publication number Publication date
KR20060005837A (en) 2006-01-18

Similar Documents

Publication Publication Date Title
JP2690905B2 (en) Series-parallel AD converter
US7688237B2 (en) Apparatus and method for analog-to-digital converter calibration
WO2010035402A1 (en) Signal generation circuit, and single-slope ad converter and camera using the same
KR100520299B1 (en) Current-added-type digital to analog converter and digital to analog converting method thereof
US7898452B2 (en) Methods and systems for calibrating a pipelined analog-to-digital converter
JPH0810832B2 (en) Digital-to-analog converter
JP3534179B2 (en) Digital / analog converter
EP1098443B1 (en) Digital-analog conversion circuit
US8350739B2 (en) Reference current compensation circuit for D/A converter
US10084465B2 (en) Analog-to-digital converters with a plurality of comparators
KR100621921B1 (en) Digital to analog converter capable of changing output range and digital to analog converting method using the same
KR100625752B1 (en) Voltage generating circuit and d/a converter
KR101147983B1 (en) Correction circuit for d/a converter
JP2007036877A (en) A/d converter
US6252534B1 (en) Resistor string DAC with current mode interpolation
TWI674763B (en) Digital to analog converter device and calibration method
US6707333B2 (en) Bias circuit
EP0558243A2 (en) Digital to analog converter with precise linear output for both positive and negative digital input values
WO2022201670A1 (en) Digital-to-analog conversion circuit and analog-to-digital conversion circuit
US20100176978A1 (en) Dac with data independent common mode dynamics
JP4596421B2 (en) DA converter
JP2007336540A (en) Digital/analog converter
JPS5871722A (en) Digital-analog converter
JP3772938B2 (en) Gain control circuit
US20060087465A1 (en) Systems and methods for auto gain control in bi-cmos digital to analog converters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090814

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee