KR100620876B1 - Liquid crystal display apparatus having wide transparent electrode and stripe electrodes - Google Patents

Liquid crystal display apparatus having wide transparent electrode and stripe electrodes Download PDF

Info

Publication number
KR100620876B1
KR100620876B1 KR1019990055734A KR19990055734A KR100620876B1 KR 100620876 B1 KR100620876 B1 KR 100620876B1 KR 1019990055734 A KR1019990055734 A KR 1019990055734A KR 19990055734 A KR19990055734 A KR 19990055734A KR 100620876 B1 KR100620876 B1 KR 100620876B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
stripe
substrates
voltage
Prior art date
Application number
KR1019990055734A
Other languages
Korean (ko)
Other versions
KR20000047995A (en
Inventor
요시다히데후미
다사까야수또시
사사바야시다까시
나까니시요헤이
마야마다까또시
이노우에히로야수
야마구찌히사시
나까무라기미아끼
고이께요시오
후지까와테쓰야
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20000047995A publication Critical patent/KR20000047995A/en
Application granted granted Critical
Publication of KR100620876B1 publication Critical patent/KR100620876B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 본 발명에서, 액정은 한 쌍의 기판 사이에 배치된다. 또한, 한 쌍의 기판 중 하나의 기판은 서로 평행하게 뻗은 복수의 스트라이프 전극을 갖고, 다른 기판은 그 전체 표면을 거의 덮는 투명 전극을 갖는다. 스트라이프 전극과 투명 전극 사이에서 비스듬한 전계가 형성되므로, 액정 분자가 비스듬한 전계에 따라서 배향된다. 또한, 투명 전극과 배향 층 사이에는 유전체 층이 배치된다.The present invention relates to a liquid crystal display device, in which the liquid crystal is disposed between a pair of substrates. In addition, one of the pair of substrates has a plurality of stripe electrodes extending parallel to each other, and the other substrate has a transparent electrode almost covering its entire surface. Since an oblique electric field is formed between the stripe electrode and the transparent electrode, the liquid crystal molecules are aligned in accordance with the oblique electric field. In addition, a dielectric layer is disposed between the transparent electrode and the alignment layer.

액정 표시 장치, 스트라이프 전극, 투명 전극, 비스듬한 전계Liquid crystal display, stripe electrode, transparent electrode, oblique electric field

Description

광폭 투명 전극과 스트라이프 전극을 갖는 액정 표시 장치{LIQUID CRYSTAL DISPLAY APPARATUS HAVING WIDE TRANSPARENT ELECTRODE AND STRIPE ELECTRODES}Liquid crystal display device having a wide transparent electrode and a stripe electrode {LIQUID CRYSTAL DISPLAY APPARATUS HAVING WIDE TRANSPARENT ELECTRODE AND STRIPE ELECTRODES}

도1은 본 발명의 제1 실시예에 의한 전압이 인가되지 않은 액정 표시 장치를 나타낸 단면도.1 is a cross-sectional view showing a liquid crystal display device to which a voltage is not applied according to a first embodiment of the present invention.

도2는 전압이 인가된 도1의 액정 표시 장치를 나타낸 단면도.FIG. 2 is a cross-sectional view of the liquid crystal display of FIG. 1 to which a voltage is applied. FIG.

도3은 하나의 기판 내에 형성된 액티브 매트릭스 부분을 나타낸 도면.3 shows an active matrix portion formed in one substrate.

도4는 도1에 나타낸 편광자의 흡광 축의 관계를 나타낸 도면.4 is a view showing a relationship between an absorption axis of the polarizer shown in FIG. 1;

도5a는 비교예에 의한 액정 표시 장치를 나타낸 단면도.5A is a sectional view of a liquid crystal display device according to a comparative example.

도5b는 전압이 인가된 도5a의 액정 표시 장치를 나타낸 도면.FIG. 5B illustrates the liquid crystal display of FIG. 5A to which a voltage is applied.

도5c는 도5b에 나타낸 액정 표시 장치의 백색 표시 화상을 나타낸 도면.Fig. 5C is a view showing a white display image of the liquid crystal display shown in Fig. 5B.

도6은 본 발명의 제2 실시예에 의한 전압이 인가되지 않은 액정 표시 장치를 나타낸 단면도. 6 is a cross-sectional view of a liquid crystal display device to which a voltage is not applied according to the second embodiment of the present invention.

도7은 전압이 인가된 도6의 액정 표시 장치를 나타낸 단면도.FIG. 7 is a cross-sectional view of the liquid crystal display of FIG. 6 to which a voltage is applied. FIG.

도8은 전계가 형성된 유전체 층이 없는 액정 표시 장치를 나타낸 도면.8 shows a liquid crystal display without a dielectric layer having an electric field formed therein.

도9는 전계가 형성된 유전체 층이 있는 액정 표시 장치를 나타낸 도면.9 shows a liquid crystal display device having a dielectric layer in which an electric field is formed.

도10a는 유전성 부재가 포함되지 않은 것을 제외하고는 도6의 액정 표시 장치와 유사한 액정 표시 장치의 일 예를 나타낸 도면.FIG. 10A illustrates an example of a liquid crystal display similar to the liquid crystal display of FIG. 6 except that no dielectric member is included. FIG.

도10b는 도10a의 액정 표시 장치의 표시의 일 예를 나타낸 도면.FIG. 10B is a diagram showing an example of display of the liquid crystal display of FIG. 10A;

도11a는 유전성 부재 없이 투명 전극을 갖는 기판이 역 배치된 액정 표시 장치의 일 예를 나타낸 도면.Fig. 11A is a diagram showing an example of a liquid crystal display device in which a substrate having a transparent electrode is reversely arranged without a dielectric member.

도11b는 도11a의 액정 표시 장치의 표시의 일 예를 나타낸 도면.FIG. 11B is a diagram showing an example of display of the liquid crystal display of FIG. 11A;

도12a는 도6의 액정 표시 장치에 유사한 액정 표시 장치의 일 예를 나타낸 도면.12A is a diagram showing an example of a liquid crystal display similar to the liquid crystal display of FIG.

도12b는 도12a의 액정 표시 장치의 표시의 일 예를 나타낸 도면.FIG. 12B is a diagram showing an example of display of the liquid crystal display of FIG. 12A;

도13은 유전체 층과 투명 전극이 없는 액정 표시 장치에 6V의 전압이 인가된 경우의 투과율을 나타낸 도면.Fig. 13 is a diagram showing the transmittance when a voltage of 6 V is applied to a liquid crystal display without a dielectric layer and a transparent electrode.

도14는 유전체 층과 투명 전극이 없는 액정 표시 장치에 10V의 전압이 인가된 경우의 투과율을 나타낸 도면.Fig. 14 is a diagram showing the transmittance when a voltage of 10 V is applied to a liquid crystal display without a dielectric layer and a transparent electrode.

도15는 유전체 층과 투명 전극이 있는 액정 표시 장치에 6V의 전압이 인가된 경우의 투과율을 나타낸 도면.Fig. 15 shows the transmittance when a voltage of 6 V is applied to a liquid crystal display device having a dielectric layer and a transparent electrode.

도16은 유전체 층과 투명 전극이 있는 액정 표시 장치에 10V의 전압이 인가된 경우의 투과율을 나타낸 도면.Fig. 16 shows the transmittance when a voltage of 10 V is applied to a liquid crystal display device having a dielectric layer and a transparent electrode.

도17은 유전체 층의 두께와 투과율 사이의 관계를 나타낸 도면.Figure 17 shows the relationship between the thickness of the dielectric layer and the transmittance.

도18은 유전체 층의 일 예를 나타낸 액정 표시 장치의 단면도.18 is a cross-sectional view of a liquid crystal display showing an example of a dielectric layer.

도19는 유전체 층의 다른 예를 나타낸 액정 표시 장치의 단면도.Fig. 19 is a sectional view of a liquid crystal display device showing another example of the dielectric layer.

도20은 유전체 층의 또 다른 예를 나타낸 액정 표시 장치의 단면도.20 is a cross-sectional view of a liquid crystal display device showing still another example of the dielectric layer.

도21은 유전체 층의 또 다른 예를 나타낸 액정 표시 장치의 단면도.Fig. 21 is a sectional view of a liquid crystal display device showing still another example of the dielectric layer.

도22는 하나의 기판 내에 형성된 제1 및 제2 군의 스트라이프 전극과 액티브 매트릭스의 일 예를 나타낸 도면.Fig. 22 shows an example of the first and second group of stripe electrodes and active matrix formed in one substrate;

도23은 하나의 기판 내에 형성된 제1 및 제2 군의 스트라이프 전극과 액티브 매트릭스의 다른 예를 나타낸 도면.Fig. 23 is a diagram showing another example of the first and second group of stripe electrodes and the active matrix formed in one substrate;

도24는 도6 및 도7의 액정 표시 장치를 단순하게 나타낸 도면.FIG. 24 is a simplified diagram showing the liquid crystal display of FIGS. 6 and 7. FIG.

도25는 도24의 구성에 위상판이 추가된 액정 표시 장치를 나타낸 도면.FIG. 25 shows a liquid crystal display device in which a phase plate is added to the configuration of FIG. 24; FIG.

도26은 대표적인 편광막의 일 예를 나타낸 단면도. Fig. 26 is a sectional view showing an example of a representative polarizing film.

도27은 도26의 편광막을 사용한 액정 표시 장치의 형상을 나타낸 도면.FIG. 27 is a view showing the shape of a liquid crystal display device using the polarizing film of FIG.

도28은 도24의 액정 표시 장치의 시각(視覺) 특성을 나타낸 도면.FIG. 28 is a diagram showing visual characteristics of the liquid crystal display of FIG. 24; FIG.

도29는 도25의 액정 표시 장치의 시각 특성을 나타낸 도면.FIG. 29 shows visual characteristics of the liquid crystal display of FIG. 25;

도30은 RXZ-RYZ 좌표 상에 콘트라스트가 10인 일정한 시각 곡선을 나타낸 도면.30 shows a constant visual curve with contrast of 10 on the R XZ -R YZ coordinates.

도31은 RLC와 Rt 사이의 관계를 나타낸 도면.Fig. 31 is a diagram showing a relationship between R LC and R t ;

도32는 본 발명의 제3 실시예에 의한 액정 표시 장치를 나타낸 단면도. 32 is a cross-sectional view showing a liquid crystal display device according to a third embodiment of the present invention.

도33은 도32의 액정 표시 장치의 변형례를 나타낸 단면도. 33 is a cross-sectional view illustrating a modification of the liquid crystal display of FIG. 32.

도34는 도32의 액정 표시 장치의 비교예를 나타낸 단면도. 34 is a sectional view showing a comparative example of the liquid crystal display of FIG.

도35는 전압이 인가된 도32의 액정 표시 장치를 나타낸 단면도. FIG. 35 is a sectional view of the liquid crystal display of FIG. 32 to which a voltage is applied;

도36a ~ 도36c는 도32 ~ 도34에 나타낸 액정 표시 장치의 제1 및 제2 군의 스트라이프 전극에 1V의 DC 전압이 인가된 경우의 전압 변화를 나타낸 도면.36A to 36C show voltage changes when a DC voltage of 1V is applied to the stripe electrodes of the first and second groups of the liquid crystal display shown in FIGS. 32 to 34. FIG.

도37a ~ 도37f는 도32의 액정 표시 장치의 배향 층의 체적 저항이 1010 Ωm이라고 할 때 액정의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면.37A to 37F are diagrams showing the voltage change when the volume resistance of the liquid crystal changes when the volume resistance of the alignment layer of the liquid crystal display device of FIG. 32 is 10 10 μm.

도38a ~ 도38f는 도32의 액정 표시 장치의 배향 층의 체적 저항이 1012 Ωm이라고 할 때 액정의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면. 38A to 38F are diagrams showing the voltage change when the volume resistance of the liquid crystal changes when the volume resistance of the alignment layer of the liquid crystal display of FIG. 32 is 10 12 mA.

도39a ~ 도39f는 도32의 액정 표시 장치의 배향 층의 체적 저항이 1014 Ωm이라고 할 때 액정의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면.39A to 39F are graphs showing the voltage change when the volume resistance of the liquid crystal changes when the volume resistance of the alignment layer of the liquid crystal display device of FIG. 32 is 10 14 mA.

도40a ~ 도40d는 도32의 액정 표시 장치의 배향 층의 체적 저항이 1010 Ωm이라고 할 때 절연 층의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면.40A to 40D are diagrams showing the voltage change when the volume resistance of the insulating layer changes when the volume resistance of the alignment layer of the liquid crystal display of FIG. 32 is 10 10 μm.

도41a ~ 도41d는 도32의 액정 표시 장치의 액정과 배향 층의 체적 저항이 1011 Ωm이라고 할 때 절연 층의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면.41A to 41D are diagrams showing the voltage change when the volume resistance of the insulating layer changes when the volume resistance of the liquid crystal and the alignment layer of the liquid crystal display of FIG. 32 is 10 11 mA.

도42a ~ 도42c는 도32의 액정 표시 장치의 절연 층의 체적 저항이 1014 Ωm이라고 할 때 제1 스트라이프 전극 상의 절연 층 부분의 두께를 변화할 경우의 전압 변화를 나타낸 도면. 42A to 42C show changes in voltage when the thickness of the insulating layer portion on the first stripe electrode is changed when the volume resistance of the insulating layer of the liquid crystal display device of FIG. 32 is 10 14 mA.

도43은 도33의 액정 표시 장치의 절연 층의 체적 저항이 1014 Ωm라 할 때 제2 스트라이프 전극 상의 절연 층 부분의 두께가 0.4㎛일 경우의 전압 변화를 나타낸 도면.Fig. 43 is a view showing the voltage change when the thickness of the insulating layer portion on the second stripe electrode is 0.4 mu m when the volume resistance of the insulating layer of the liquid crystal display of Fig. 33 is 10 14占 m.

도44는 액정 표시 장치에 인가된 전압의 일 예를 나타낸 도면.44 is a diagram showing an example of a voltage applied to a liquid crystal display.

도45는 소정 패턴으로 배치된 제1 및 제2 군의 스트라이프 전극을 포함한 픽셀을 갖는 액정 표시 장치의 일 예를 나타낸 평면도. 45 is a plan view showing an example of a liquid crystal display device having pixels including first and second group of striped electrodes arranged in a predetermined pattern.

도46a는 도45의 제1 및 제2 스트라이프 전극을 갖는 액정 표시 장치의 화면을 나타낸 도면.FIG. 46A is a diagram showing a screen of the liquid crystal display device having the first and second stripe electrodes of FIG. 45; FIG.

도46b는 화면의 화상 스티킹(image sticking)을 나타낸 도면.Fig. 46B is a diagram showing image sticking of a screen.

도47은 도45 및 도46을 참조하여 설명한 문제를 해결하기 위한 본 발명의 제4 실시예에 의한, 일정 패턴으로 배치된 제1 및 제2 스트라이프 전극을 포함한 픽셀을 갖는 액정 표시 장치를 나타낸 평면도.FIG. 47 is a plan view illustrating a liquid crystal display having pixels including first and second stripe electrodes arranged in a predetermined pattern according to a fourth embodiment of the present invention for solving the problem described with reference to FIGS. 45 and 46. .

도48은 도47의 액정 표시 장치의 변형례를 나타낸 평면도.48 is a plan view showing a modification of the liquid crystal display of FIG. 47;

도49는 도47의 액정 표시 장치의 변형례를 나타낸 평면도.49 is a plan view showing a modification of the liquid crystal display of FIG. 47;

도50은 도47 ~ 도49의 액정 표시 장치의 일 픽셀의 일 예를 나타낸 평면도.50 is a plan view illustrating an example of one pixel of the liquid crystal display of FIGS. 47 to 49.

도51은 도50의 제1 스트라이프 전극을 나타낸 평면도.FIG. 51 is a plan view showing the first stripe electrode of FIG.

도52는 도50의 제2 스트라이프 전극을 나타낸 평면도.FIG. 52 is a plan view showing the second stripe electrode of FIG.

도53은 제1 및 제2 스트라이프 전극과 제1 및 제2 접속 전극의 일 예를 나타낸 평면도.Fig. 53 is a plan view showing an example of first and second stripe electrodes and first and second connection electrodes.

도54는 제1 및 제2 스트라이프 전극과 제1 및 제2 접속 전극의 변형례를 나타낸 평면도.54 is a plan view showing a modification of the first and second stripe electrodes and the first and second connection electrodes;

도55a는 도56의 실시예의 비교예를 나타낸 도면.55A shows a comparative example of the embodiment of FIG. 56;

도55b는 도55a의 55B-55B선을 따라 취한 단면도.Fig. 55B is a sectional view taken along the line 55B-55B in Fig. 55A.

도56a는 본 발명의 제5 실시예에 의한 액정 표시 장치 부분을 나타낸 도면.Fig. 56A is a view showing a portion of a liquid crystal display according to the fifth embodiment of the present invention.

도56b는 도56a의 56B-56B선을 따라 취한 단면도.Fig. 56B is a sectional view taken along the line 56B- 56B in Fig. 56A.

도57는 도55a의 구성과 도56a의 액정 표시 장치의 투과율을 나타낸 도면.FIG. 57 shows the structure of FIG. 55A and the transmittance of the liquid crystal display of FIG. 56A; FIG.

도58은 도56의 원리에 기초하여 제1 및 제2 스트라이프 전극과 제1 및 제2 접속 전극을 갖는 액정 표시 장치를 나타낸 평면도.Fig. 58 is a plan view showing a liquid crystal display having first and second stripe electrodes and first and second connection electrodes based on the principle of Fig. 56;

도59는 도58의 액정 표시 장치의 변형례를 나타낸 평면도.59 is a plan view showing a modification of the liquid crystal display of FIG. 58;

도60은 제1 및 제2 접속 전극과 예각으로 교차하고, 구동 보정 전극부를 포함한 제1 및 제2 스트라이프 전극의 일 예를 나타낸 도면.Fig. 60 is a view showing an example of first and second stripe electrodes including a driving correction electrode portion intersecting at acute angle with the first and second connection electrodes.

도61은 제1 스트라이프 전극으로부터 뻗은 구동 보정 전극부의 일 예를 나타낸 도면. Fig. 61 is a view showing an example of the driving correction electrode portion extending from the first stripe electrode.

도62는 도61의 62-62선을 따라 취한 단면도.FIG. 62 is a cross sectional view taken along line 62-62 of FIG. 61;

도63은 도60의 63-63선을 따라 취한 단면도.FIG. 63 is a cross sectional view taken along line 63-63 of FIG. 60;

도64는 오목한 제2 접속 전극을 갖는 제1 스트라이프 전극으로부터 뻗어 있는 구동 보정 전극부의 일 예를 나타낸 도면.Fig. 64 shows an example of the drive correction electrode portion extending from the first stripe electrode having the concave second connection electrode.

도65는 오목한 제2 접속 전극을 갖는 제1 스트라이프 전극으로부터 뻗은 구동 보정 전극부의 변형례를 나타낸 도면.Fig. 65 shows a modification of the drive correction electrode portion extending from the first stripe electrode having the concave second connection electrode.

도66은 오목한 제1 접속 전극을 갖는 제2 스트라이프 전극으로부터 뻗은 구동 보정 전극부의 변형례를 나타낸 도면.Fig. 66 is a view showing a modification of the drive correction electrode portion extending from the second stripe electrode having the concave first connection electrode.

도67은 제1 스트라이프 전극이 예각으로 제2 접속 전극과 교차하고, 제1 스트라이프 전극이 제2 접속 전극으로부터 옆으로 돌출되어 있지 않는 경우의 액정 표시 장치의 투과율을 나타낸 도면.Fig. 67 is a view showing the transmittance of the liquid crystal display device when the first stripe electrode crosses the second connection electrode at an acute angle and the first stripe electrode does not protrude sideways from the second connection electrode.

도68은 제1 스트라이프 전극이 예각으로 제2 접속 전극과 교차하고, 제1 스트라이프 전극이 제2 접속 전극으로부터 옆으로 돌출되어 있는 경우의 액정 표시 장치의 투과율을 나타낸 도면.Fig. 68 is a view showing the transmittance of the liquid crystal display device when the first stripe electrode crosses the second connection electrode at an acute angle and the first stripe electrode protrudes laterally from the second connection electrode.

도69는 제2 스트라이프 전극이 예각으로 제1 접속 전극과 교차하고, 제2 스트라이프 전극이 제1 접속 전극으로부터 옆으로 돌출되어 있지 않는 경우의 액정 표시 장치의 투과율을 나타낸 도면.Fig. 69 is a view showing the transmittance of the liquid crystal display device when the second stripe electrode crosses the first connection electrode at an acute angle and the second stripe electrode does not protrude laterally from the first connection electrode.

도70은 제2 군의 스트라이프 전극이 예각으로 제1 접속 전극과 교차하고, 제2 군의 스트라이프 전극이 제1 접속 전극으로부터 옆으로 돌출되어 있지 않는 경우의 액정 표시 장치의 투과율을 나타낸 도면.Fig. 70 is a view showing the transmittance of the liquid crystal display when the stripe electrodes of the second group intersect the first connection electrodes at an acute angle and the stripe electrodes of the second group do not protrude sideways from the first connection electrodes.

도71은 제1 및 제2 접속 전극으로부터의 제1 및 제2 군의 스트라이프 전극의 돌출 양을 나타낸 도면.Fig. 71 is a view showing the amount of protrusion of the stripe electrodes of the first and second groups from the first and second connection electrodes.

도72는 도73의 액정 표시 장치의 참조예를 나타낸 단면도.FIG. 72 is a sectional view showing a reference example of the liquid crystal display of FIG. 73;

도73은 본 발명의 제6 실시예에 의한 액정 표시 장치를 나타낸 단면도.73 is a sectional view showing the liquid crystal display according to the sixth embodiment of the present invention.

도74는 도73의 액정 표시 장치의 변형례를 나타낸 단면도.74 is a sectional view showing a modification to the liquid crystal display of FIG. 73;

도75는 도72의 액정 표시 장치의 광 투과율을 나타낸 도면.75 is a view showing the light transmittance of the liquid crystal display of FIG. 72;

도76은 도73의 액정 표시 장치의 광 투과율을 나타낸 도면.FIG. 76 is a view showing the light transmittance of the liquid crystal display of FIG. 73;

도77은 도74의 액정 표시 장치의 광 투과율을 나타낸 도면.FIG. 77 is a view showing the light transmittance of the liquid crystal display of FIG. 74;

도78은 도73의 제2 군의 스트라이프 전극 근방을 나타낸 평면도.FIG. 78 is a plan view showing the vicinity of the stripe electrodes of the second group in FIG. 73;

도79는 도80의 액정 표시 장치의 참조예를 나타낸 단면도.FIG. 79 is a sectional view showing a reference example of the liquid crystal display of FIG. 80;

도80은 본 발명의 제7 실시예에 의한 액정 표시 장치를 나타낸 단면도.80 is a cross-sectional view showing a liquid crystal display device according to a seventh embodiment of the present invention.

도81은 도80의 액정 표시 장치의 변형례를 나타낸 도면.FIG. 81 is a view showing a modification of the liquid crystal display of FIG. 80;

도82는 도80의 액정 표시 장치의 변형례를 나타낸 도면.82 is a diagram showing a modification of the liquid crystal display of FIG. 80;

도83은 도80의 액정 표시 장치의 변형례를 나타낸 도면.83 is a diagram showing a modification of the liquid crystal display of FIG. 80;

도84는 도80의 액정 표시 장치의 변형례를 나타낸 도면.84 is a diagram showing a modification of the liquid crystal display of FIG. 80;

도85는 도86의 액정 표시 장치의 문제점을 설명하는 액정 표시 장치를 나타낸 개략도.FIG. 85 is a schematic diagram showing a liquid crystal display device illustrating a problem of the liquid crystal display device of FIG. 86;

도86은 본 발명의 제8 실시예에 의한 액정 표시 장치를 나타낸 단면도.86 is a sectional view showing the liquid crystal display device according to the eighth embodiment of the present invention.

도87은 도86의 액정 표시 장치를 나타낸 평면도.FIG. 87 is a plan view showing the liquid crystal display of FIG. 86;

도88은 본 발명의 제9 실시예에 의한 액정 표시 장치를 나타낸 평면도.88 is a plan view showing a liquid crystal display device according to a ninth embodiment of the present invention.

도89는 도88의 89-89선을 따라 취한 단면도.FIG. 89 is a sectional view taken along line 89-89 of FIG. 88;

도90은 도88의 액정 표시 장치의 상부 및 하부 층의 도전성 부재를 나타낸 도면.90 is a view showing conductive members of upper and lower layers of the liquid crystal display of FIG. 88;

도91a는 도88의 액정 표시 장치의 구동 방법을 나타낸 도면.FIG. 91A is a view showing a driving method of the liquid crystal display of FIG. 88;

도91b는 도88의 액정 표시 장치의 게이트 버스 라인에 인가된 전압을 나타낸 도면.FIG. 91B is a diagram showing the voltage applied to the gate bus line of the liquid crystal display of FIG.

도92는 도88의 액정 표시 장치의 변형례를 나타낸 평면도.92 is a plan view showing a modification of the liquid crystal display of FIG. 88;

도93은 도92의 액정 표시 장치의 상부 및 하부 층의 도전성 부재를 나타낸 도면.FIG. 93 is a view showing conductive members of upper and lower layers of the liquid crystal display of FIG. 92;

도94는 도82의 액정 표시 장치의 구동 방법을 나타낸 도면.FIG. 94 is a view showing a driving method of the liquid crystal display of FIG. 82;

도95는 액정 표시 장치의 구동 방법의 변형례를 나타낸 도면.95 is a diagram showing a modification of the driving method of the liquid crystal display device.

도96은 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 평면도.96 is a plan view showing a liquid crystal display device according to another embodiment of the present invention.

도97은 도96의 하부 유리 기판의 도전 층의 패턴을 나타낸 도면.FIG. 97 shows the pattern of the conductive layer of the lower glass substrate of FIG. 96;

도98은 도96의 98-98선을 따라 취한 단면도.FIG. 98 is a cross sectional view taken along line 98-98 of FIG. 96;

도99는 도88의 액정 표시 장치의 동작을 설명하는 도면.FIG. 99 is a view for explaining the operation of the liquid crystal display of FIG. 88;

도100은 도88의 액정 표시 장치, 금속 막으로 형성된 블랙 매트릭스를 갖는 종래의 액정 표시 장치 및 수지 막으로 형성된 블랙 매트릭스를 갖는 종래의 액정 표시 장치에 의한 누광 양의 측정 결과를 나타낸 도면.FIG. 100 shows measurement results of light leakage amounts by the liquid crystal display of FIG. 88, the conventional liquid crystal display having a black matrix formed of a metal film, and the conventional liquid crystal display having a black matrix formed of a resin film.

도101은 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 도면.101 is a diagram showing a liquid crystal display device according to another embodiment of the present invention.

도102는 도101의 하부 유리 기판의 도전 층의 패턴을 나타낸 도면.FIG. 102 shows the pattern of the conductive layer of the lower glass substrate of FIG.

도103은 도101의 103-103선을 따라 취한 단면도.FIG. 103 is a sectional view taken along line 103-103 of FIG. 101;

도104는 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 평면도.104 is a plan view showing a liquid crystal display device according to another embodiment of the present invention.

도105는 도104의 105-105선을 따라 취한 단면도.FIG. 105 is a sectional view taken along line 105-105 of FIG. 104;

도106은 배향 층의 전압 유지율을 측정하는 장치를 나타낸 개략도.106 is a schematic diagram illustrating an apparatus for measuring the voltage retention of an alignment layer.

도107은 혼선 발생을 설명하는 개략도.107 is a schematic diagram for explaining occurrence of crosstalk;

도108은 도107의 단면도.FIG. 108 is a sectional view of FIG. 107;

도109는 화면의 화상 스티킹을 현저히 일으키는 표시 패턴의 일 예를 나타낸 평면도.Fig. 109 is a plan view showing an example of a display pattern causing remarkable image sticking of a screen;

도110은 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 평면도.110 is a plan view showing a liquid crystal display device according to another embodiment of the present invention.

도111은 도110의 111-111선을 따라 취한 단면도.FIG. 111 is a sectional view taken along line 111-111 of FIG. 110;

도112는 도110의 액정 표시 장치의 동작을 설명하는 도면.FIG. 112 is a view explaining an operation of the liquid crystal display of FIG. 110;

도113은 전압이 인가된 도110의 액정 표시 장치를 나타낸 도면.FIG. 113 is a view showing the liquid crystal display of FIG. 110 to which a voltage is applied.

도114는 액정의 키랄(chiral) 피치와 전면(前面) 휘도 사이의 관계를 계산에 의해 결정한 결과를 나타낸 도면.FIG. 114 is a diagram showing a result of determining by a calculation the relationship between the chiral pitch of a liquid crystal and the front luminance; FIG.

도115a ~ 도115c는 d/p가 변화할 때의 전압-투과율 특성을 조사한 결과를 나타낸 도면.115A to 115C show the results of investigating the voltage-transmittance characteristics when d / p changes.

도116a ~ 도116c는 d/p가 변화할 때의 전압-투과율 특성을 조사한 결과를 나타낸 도면.116A to 116C show the results of investigating the voltage-transmittance characteristics when d / p changes.

도117a ~ 도117c는 d/p가 변화할 때의 전압-투과율 특성을 조사한 결과를 나타낸 도면.117A to 117C show the results of examining the voltage-transmittance characteristics when d / p changes.

도118은 도110의 액정 표시 장치의 변형례를 나타낸 단면도.118 is a sectional view showing a modification to the liquid crystal display of FIG. 110;

도119는 도118의 액정 표시 장치의 동작을 설명하는 도면.FIG. 119 is a view for explaining the operation of the liquid crystal display of FIG.

도120은 전압이 인가된 도119의 액정 표시 장치를 나타낸 도면.FIG. 120 shows the liquid crystal display of FIG. 119 to which a voltage is applied.

도121은 도110의 액정 표시 장치의 변형례를 나타낸 모형도.121 is a model view showing a modification of the liquid crystal display of FIG. 110;

도122는 도110의 액정 표시 장치의 변형례를 나타낸 모형도.FIG. 122 is a model diagram showing a modification of the liquid crystal display of FIG. 110;

도123은 전압이 인가된 도122의 액정 표시 장치를 나타낸 도면.FIG. 123 is a diagram showing the liquid crystal display of FIG. 122 to which a voltage is applied.

도124는 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 개략 평면도.124 is a schematic plan view showing a liquid crystal display device according to another embodiment of the present invention;

도125는 도124의 액정 표시 장치의 등가 회로를 나타낸 도면.FIG. 125 shows an equivalent circuit of the liquid crystal display of FIG. 124;

도126은 도124의 126-126선을 따라 취한 단면도.FIG. 126 is a sectional view taken along line 126-126 of FIG. 124;

도127은 도124의 액정 표시 장치의 동작을 설명하는 도면.127 is a view for explaining the operation of the liquid crystal display of FIG.

도128은 도124의 액정 표시 장치의 변형례를 나타낸 평면도.128 is a plan view showing a modification of the liquid crystal display of FIG. 124;

도129는 도128의 129-129선을 따라 취한 단면도.FIG. 129 is a sectional view taken along the line 129-129 of FIG. 128;

도130은 도128의 액정 표시 장치를 나타낸 상세 평면도.130 is a detailed plan view of the liquid crystal display of FIG. 128;

도131은 도128의 액정 표시 장치의 등가 회로를 나타낸 도면.FIG. 131 is a view showing an equivalent circuit of the liquid crystal display of FIG. 128;

도132a ~ 도132e는 도130의 액정 표시 장치의 제조 공정을 나타낸 도면.132a to 132e illustrate a manufacturing process of the liquid crystal display of FIG.

도133a ~ 도133c는 도132e의 공정 후의 액정 표시 장치의 제조 공정을 나타낸 도면.133A to 133C show a manufacturing process of the liquid crystal display after the process of FIG. 132E;

도134a ~ 도134e는 도128의 액정 표시 장치의 제조 공정을 나타낸 도면.134A to 134E illustrate a manufacturing process of the liquid crystal display of FIG. 128;

도135는 도124의 액정 표시 장치의 변형례를 나타낸 단면도.FIG. 135 is a sectional view showing a modification to the liquid crystal display of FIG. 124;

도136은 도124의 액정 표시 장치의 변형례를 나타낸 단면도.136 is a sectional view showing a modification to the liquid crystal display of FIG. 124;

도137은 도124의 액정 표시 장치의 변형례를 나타낸 단면도.137 is a sectional view showing a modification to the liquid crystal display of FIG. 124;

도138은 도124의 액정 표시 장치의 변형례를 나타낸 단면도.138 is a sectional view showing a modification to the liquid crystal display of FIG. 124;

도139는 도124의 액정 표시 장치의 변형례를 나타낸 단면도.139 is a sectional view showing a modification to the liquid crystal display of FIG. 124;

도140은 도124의 액정 표시 장치의 변형례를 나타낸 단면도.140 is a sectional view showing a modification to the liquid crystal display of FIG. 124;

도141은 도124의 액정 표시 장치의 변형례를 나타낸 단면도.FIG. 141 is a cross-sectional view illustrating a modification of the liquid crystal display of FIG. 124.

도142는 도141의 액정 표시 장치를 나타낸 평면도.142 is a plan view of the liquid crystal display of FIG. 141;

도143은 도124의 액정 표시 장치의 변형례를 나타낸 단면도.FIG. 143 is a sectional view showing a modification to the liquid crystal display of FIG. 124;

도144는 도124의 액정 표시 장치의 변형례를 나타낸 단면도.144 is a sectional view showing a modification to the liquid crystal display of FIG. 124;

도145는 도144의 액정 표시 장치를 나타낸 평면도.145 is a plan view of the liquid crystal display of FIG. 144;

도146은 도6의 액정 표시 장치와 유사한 액정 표시 장치의 단면도.FIG. 146 is a sectional view of the liquid crystal display similar to the liquid crystal display of FIG.

도147은 도7의 액정 표시 장치와 유사한 액정 표시 장치의 단면도.FIG. 147 is a sectional view of the liquid crystal display similar to the liquid crystal display of FIG.

도148a는 유전체 층 표면 근방의 도146의 액정 표시 장치의 일부를 나타낸 도면.148A is a view of a portion of the liquid crystal display of FIG. 146 near the dielectric layer surface.

도148b는 전압이 인가된 도148a의 액정 표시 장치를 나타낸 도면.FIG. 148B illustrates the liquid crystal display of FIG. 148A to which a voltage is applied.

도149a는 유전체 층 표면 근방의 도150의 액정 표시 장치의 일부를 나타낸 도면.
도149b는 전압이 인가된 도149a의 액정 표시 장치를 나타낸 도면.
FIG. 149A shows a portion of the liquid crystal display of FIG. 150 near the surface of the dielectric layer.
FIG. 149B illustrates the liquid crystal display of FIG. 149A to which a voltage is applied.

도150은 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 단면도. 150 is a cross-sectional view illustrating a liquid crystal display according to another embodiment of the present invention.

도151은 전압이 인가된 도150의 액정 표시 장치를 나타낸 도면.FIG. 151 is a view showing the liquid crystal display of FIG. 150 to which a voltage is applied.

도152는 도150의 액정 표시 장치의 변형례를 나타낸 도면.FIG. 152 is a view showing a modification of the liquid crystal display of FIG. 150;

도153은 게이트 버스 라인과 제1 스트라이프 전극 사이에서 발생하는 전계에 의해 액정의 배향이 교란되는 것을 설명하기 위해 액정 표시 장치를 나타낸 도면.FIG. 153 is a view showing a liquid crystal display device for explaining that the alignment of liquid crystal is disturbed by an electric field generated between the gate bus line and the first stripe electrode.

도154는 도150의 액정 표시 장치의 변형례를 나타낸 도면.154 is a view showing a modification of the liquid crystal display of FIG. 150;

도155는 도150의 액정 표시 장치의 변형례를 나타낸 도면.155 is a view showing a modification of the liquid crystal display of FIG. 150;

도156은 본 발명의 또 다른 실시예에 의한 기판 중 하나에 형성된 액티브 매트릭스의 일부를 나타낸 평면도.Figure 156 is a plan view showing a portion of an active matrix formed on one of the substrates according to another embodiment of the present invention.

도157은 도156의 스트라이프 전극을 갖는 기판을 나타낸 단면도.FIG. 157 is a sectional view of a substrate having the stripe electrode of FIG.

도158은 도157의 액정 표시 장치의 변형례를 나타낸 단면도.158 is a sectional view showing a modification to the liquid crystal display of FIG. 157;

도159는 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 단면도.159 is a sectional view showing a liquid crystal display device according to still another embodiment of the present invention;

도160은 도158의 액정 표시 장치의 변형례를 나타낸 단면도.FIG. 160 is a sectional view showing a modification of the liquid crystal display of FIG. 158;

도161은 도158의 액정 표시 장치의 변형례를 나타낸 단면도.161 is a sectional view showing a modification to the liquid crystal display of FIG. 158;

도162는 d/ε과 투과율 사이의 관계를 나타낸 도면.Fig. 162 shows the relationship between d / ε and transmittance.

도163은 컬러 필터의 두께가 2㎛일 경우 유전체 층의 투명 수지 층의 두께와 화면의 화상 스티킹 사이의 관계를 나타낸 도면.Fig. 163 shows the relationship between the thickness of the transparent resin layer of the dielectric layer and the image sticking of the screen when the thickness of the color filter is 2 mu m;

도164는 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 단면도.164 is a sectional view showing a liquid crystal display device according to another embodiment of the present invention.

도165는 도164의 유전체 층으로 사용될 수 있는 디스코틱(discotic) 액정 표시 장치의 일 예를 나타낸 도면.FIG. 165 illustrates an example of a discotic liquid crystal display device that may be used as the dielectric layer of FIG.

본 발명은 비스듬한 전계를 이용하는 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device using an oblique electric field.

개인용 컴퓨터의 표시 장치로는 예를 들어 TN형 액정 표시 장치가 널리 사용된다. 그러나, TN형 액정 표시 장치는 화면을 비스듬하게 볼 때, 콘트라스트가 저감되거나 휘도가 나빠지는 문제점이 있다. 따라서, 비스듬하게 볼 때 콘트라스트가 저감되지 않는 액정 표시 장치에 대한 요구가 높게 되었다.As a display device of a personal computer, for example, a TN type liquid crystal display device is widely used. However, the TN type liquid crystal display has a problem in that the contrast is reduced or the brightness deteriorates when the screen is viewed obliquely. Therefore, there is a high demand for a liquid crystal display device in which the contrast is not reduced when viewed obliquely.

예를 들어 일본 특허 공개 공보 제 10-153782호와 제 10-186351호에는 비스듬하게 볼 때 콘트라스트가 저감되지 않는 IPS(In-plane switching)형 액정 표시 장치가 개시되어 있다. IPS형 액정 표시 장치에서, 액정은 한 쌍의 기판 사이에 배치되고, 기판 중 하나는 전압이 인가되는 제1 전극 및 제2 전극을 갖는다. 다른 기판은 전극을 갖지 않는다. 그러므로, 기판면에 거의 평행인 방향으로 제1 전극과 제2 전극 사이에 횡전계(transverse electric field)가 형성된다. 액정은 이러한 횡전계에 의해 구동된다. 이들 공보에 개시된 액정 표시 장치는 양의 유전율 이방성(positive dielectric anisotropy)을 갖는 수직 배향형 액정을 사용한다. 액정 분자는 전압이 인가되지 않을 경우 기판에 수직인 방향으로 배향되고, 전압이 인가될 경우 횡전계에 평행인 방향으로 배향된다. For example, Japanese Patent Laid-Open Nos. 10-153782 and 10-186351 disclose IPS (In-plane switching) type liquid crystal display devices in which contrast is not reduced when viewed obliquely. In an IPS type liquid crystal display device, a liquid crystal is disposed between a pair of substrates, one of the substrates having a first electrode and a second electrode to which a voltage is applied. The other substrate does not have an electrode. Therefore, a transverse electric field is formed between the first electrode and the second electrode in a direction substantially parallel to the substrate surface. The liquid crystal is driven by this transverse electric field. The liquid crystal display devices disclosed in these publications use vertically oriented liquid crystals with positive dielectric anisotropy. The liquid crystal molecules are oriented in a direction perpendicular to the substrate when no voltage is applied, and in a direction parallel to the transverse electric field when a voltage is applied.

상술한 IPS형 액정 표시 장치에서, 제1 및 제2 전극은 서로 평행하게 뻗은 금속 스트라이프 형태로 기판 중 하나에 형성된다. 전압이 인가되면, 횡전계의 전기력선은 제1 전극으로부터 제2 전극을 향하여 활 모양으로 뻗어 나간다. 제1 전극이 제2 전극의 좌측에 위치한다고 할 때, 제1 전극 근방에 위치한 액정 분자는 전기력선을 따라서 우상(右上)으로 배향되고, 제2 전극 근방에 위치한 액정 분자는 전기력선을 따라서 좌상(左上)으로 배향된다. 제1 전극과 제2 전극 사이의 중간에 위치한 액정 분자는 전기력선을 따라서 기판면에 평행인 방향으로 배향된다.In the above-described IPS type liquid crystal display device, the first and second electrodes are formed on one of the substrates in the form of metal stripes extending in parallel to each other. When a voltage is applied, the electric field lines of the transverse electric field extend in a bow shape from the first electrode toward the second electrode. When the first electrode is located on the left side of the second electrode, the liquid crystal molecules near the first electrode are oriented in the upper right along the electric line of force, and the liquid crystal molecules near the second electrode are on the upper left along the electric line of force. Oriented). Liquid crystal molecules located in the middle between the first electrode and the second electrode are oriented in a direction parallel to the substrate surface along the electric force line.

그러나, 제1 전극과 제2 전극 사이의 중간에 위치한 액정 분자는 좌상으로 배향된 액정 분자와, 우상으로 배향된 액정 분자에 의해 영향을 받아서, 기판면에 평행인 방향으로 원활하게 배향될 수 없다. 이러한 불안정한 배향은 전경(轉傾)(disclination)을 일으킨다. 그 결과, 제1 전극과 제2 전극 사이의 중간에서 흑색 라인이 발생함으로써 투과율을 저감시킨다. 전압이나 외란에 의해 전경이 생기거나 사라져서, 불규칙한 표시나 잔상을 일으키는 문제가 발생한다. However, the liquid crystal molecules located in the middle between the first electrode and the second electrode are affected by the liquid crystal molecules oriented in the upper left and the liquid crystal molecules oriented in the upper right, and thus cannot be smoothly oriented in the direction parallel to the substrate surface. . This unstable orientation causes disclination. As a result, a black line is generated in the middle between the first electrode and the second electrode, thereby reducing the transmittance. The foreground may be generated or disappeared due to voltage or disturbance, causing irregular display or afterimage.

본 발명의 목적은 전경이 없는, 시각 특성이 우수한 액정 표시 장치를 제공하는 것이다.An object of the present invention is to provide a liquid crystal display device having excellent visual characteristics without a foreground.

본 발명에 의한 액정 표시 장치는 한 쌍의 기판과, 상기 한 쌍의 기판 사이에 배치된 액정과, 상기 한 쌍의 기판 중 하나의 기판에 형성된, 픽셀 마다의 복수의 스트라이프 전극과, 상기 한 쌍의 기판 중 다른 기판의 전체 표면을 거의 덮도록(적어도 표시 영역을 덮도록) 상기 다른 기판에 형성된 투명 전극을 포함한다.A liquid crystal display device according to the present invention comprises a pair of substrates, a liquid crystal disposed between the pair of substrates, a plurality of stripe electrodes per pixel formed on one of the pair of substrates, and the pair A transparent electrode formed on the other substrate so as to almost cover the entire surface of at least one of the other substrates (at least to cover the display area).

상술한 구성에서, 스트라이프 전극 중 하나와 광폭 투명 전극 사이에 전계가 형성된다. 이 전계는 각 스트라이프 전극으로부터 광폭 투명 전극을 향하여 비스듬한 방향으로 형성되는 비스듬한 전계이다. 따라서, 액정 분자는 전압이 인가되지 않을 경우 기판 표면에 수직인 방향으로 배향되고, 전압이 인가될 경우 비스듬한 전계에 평행인 방향으로 배향된다. 이런 방식으로, 거의 모든 액정 분자가 전계를 따라서 원활하게 배향되므로, 전경이 일어나지 않는다. In the above-described configuration, an electric field is formed between one of the stripe electrodes and the wide transparent electrode. This electric field is an oblique electric field formed in an oblique direction from each stripe electrode toward the wide transparent electrode. Thus, the liquid crystal molecules are oriented in a direction perpendicular to the substrate surface when no voltage is applied, and in a direction parallel to the oblique electric field when a voltage is applied. In this way, almost all liquid crystal molecules are oriented smoothly along the electric field, so no foreground occurs.

이하, 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도1은 전압이 공급되지 않을 경우 본 발명의 제1 실시예에 의한 액정 표시 장치(10)를 나타낸 도면이고, 도2는 전압이 인가될 경우의 도1의 액정 표시 장치의 단면도이다.FIG. 1 is a view showing the liquid crystal display device 10 according to the first embodiment of the present invention when no voltage is supplied, and FIG. 2 is a cross-sectional view of the liquid crystal display device of FIG. 1 when a voltage is applied.

도1 및 도2에서, 본 발명에 의한 액정 표시 장치(10)는 대향하는 제1 및 제2 투명 유리 기판(12, 14)과, 제1 및 제2 기판(12, 14) 사이에 배치된 액정 층(16)을 포함한다. 제1 기판(12)은 컬러 필터(도시하지 않음)를 포함한 컬러 필터 기판이고, 제2 기판(14)은 TFT를 포함한 TFT 기판이다. 액정 패널은 한 쌍의 기판(12, 14)과, 액정 층(16)으로 형성된다.1 and 2, the liquid crystal display device 10 according to the present invention is disposed between the opposing first and second transparent glass substrates 12 and 14 and the first and second substrates 12 and 14, respectively. Liquid crystal layer 16. The first substrate 12 is a color filter substrate including a color filter (not shown), and the second substrate 14 is a TFT substrate including a TFT. The liquid crystal panel is formed of a pair of substrates 12 and 14 and a liquid crystal layer 16.

제1 기판(12)은 제1 기판(12)의 전체 표면을 거의 덮도록 형성된 광폭의 또는 고체의 투명 전극(18)과 수직 배향 층(20)을 포함한다. 제2 기판(14)은 서로 평행하게 뻗은 복수의 스트라이프 전극(22)(도1에는 단지 하나만 도시함)과 수직 배향 층(24)을 포함한다. 액정 층(16)의 액정은 수직으로 배향되고, 양의 유전율 이방성을 갖는다. 한 쌍의 편광자(26, 28)는 액정 패널의 양측 상에 배치된다. The first substrate 12 includes a wide or solid transparent electrode 18 and a vertical alignment layer 20 formed to almost cover the entire surface of the first substrate 12. The second substrate 14 includes a plurality of stripe electrodes 22 (only one shown in FIG. 1) and a vertically oriented layer 24 extending parallel to each other. The liquid crystal of the liquid crystal layer 16 is vertically oriented and has a positive dielectric anisotropy. The pair of polarizers 26 and 28 are disposed on both sides of the liquid crystal panel.

도3은 제2 기판(14) 내에 형성된 액티브 매트릭스 부분을 나타낸다. 액티브 매트릭스는 게이트 버스 라인(30), 데이터 버스 라인(32) 및 TFT(34)를 포함한다. 게이트 버스 라인(30)과 데이터 버스 라인(32)에 의해 정의되는 영역은 일 픽셀에 해당한다. 2개의 스트라이프 전극(22)은 TFT(34)에 접속되고, 데이터 버스 라인(32)의 AC 데이터 전압이 공급된다. 도3에서, 2개의 스트라이프 전극(22)은 일 픽셀 내에 배치된다. 광폭 투명 전극(18)은 ITO 또는 NESA 등의 거의 투명한 재료로 형성된다. 그러나, 스트라이프 전극(22)은 게이트 버스 라인(30) 또는 데이터 버스 라인(32)과 동일한 금속으로 형성된다.3 shows an active matrix portion formed in the second substrate 14. The active matrix includes a gate bus line 30, a data bus line 32 and a TFT 34. The area defined by the gate bus line 30 and the data bus line 32 corresponds to one pixel. The two stripe electrodes 22 are connected to the TFT 34 and supplied with the AC data voltage of the data bus line 32. In Fig. 3, two stripe electrodes 22 are disposed in one pixel. The wide transparent electrode 18 is formed of an almost transparent material such as ITO or NESA. However, the stripe electrode 22 is formed of the same metal as the gate bus line 30 or the data bus line 32.

도4는 편광자(26, 28)의 흡광 축(26a, 28a) 사이의 관계를 나타낸다. 흡광 축(26a, 28a)은 서로 직각으로 교차 니콜 배치(crossed Nicol arrangement)로 배치된다. 흡광 축(26a, 28a)은 도3에 나타낸 게이트 버스 라인(30), 데이터 버스 라인(32) 및 스트라이프 전극(22)에 45도의 각으로 배치된다.4 shows the relationship between the light absorption axes 26a and 28a of the polarizers 26 and 28. Absorption axes 26a, 28a are arranged in a crossed Nicol arrangement at right angles to each other. The light absorption axes 26a and 28a are arranged at an angle of 45 degrees to the gate bus line 30, the data bus line 32 and the stripe electrode 22 shown in FIG.

도1에 나타낸 바와 같이, 전압이 인가되지 않을 경우의 구성에서는, 액정 분자가 기판 표면에 거의 수직인 방향으로 배향된다. 그러나, 도2에 나타낸 바와 같이, 전압 인가 시에(예를 들어 광폭 투명 전극(18)이 접지에 접속되고 스트라이프 전극(22)에 AC 전압이 공급될 경우) 각 스트라이프 전극(22)으로부터 투명 전극 쪽으로 전계가 형성된다. 또한 화살표(F0)로 나타낸 바와 같이, 다수의 전계(전기력선)가 각 스트라이프 전극(22)으로부터 고체 투명 전극(18)을 향하여 비스듬하게 형성된다. 따라서, 양의 유전율 이방성을 갖는 액정 분자가 전압 인가 시에 비스듬한 전계(F0)와 평행하게 배향된다.As shown in Fig. 1, in the configuration when no voltage is applied, the liquid crystal molecules are aligned in a direction substantially perpendicular to the substrate surface. However, as shown in Fig. 2, at the time of voltage application (e.g., when the wide transparent electrode 18 is connected to ground and an AC voltage is supplied to the stripe electrode 22), the transparent electrode from each stripe electrode 22 Electric field is formed toward the side. As indicated by arrow F 0 , a plurality of electric fields (electric force lines) are formed obliquely from each stripe electrode 22 toward the solid transparent electrode 18. Therefore, liquid crystal molecules having positive dielectric anisotropy are oriented parallel to the oblique electric field F 0 at the time of voltage application.

그 결과, 액정 분자는 기판 표면에 비스듬한 방향으로 기울어지고, 복굴절이 일어남으로써 입사 광의 편광을 변화시키게 된다. 따라서, 대부분의 액정 분자는 비스듬한 전계에 따라서 원활하게 배향된다. 편광자(26, 28)는 교차 니콜로 배치되므로, 전압의 인가 시에 백색 표시가 실현된다. 스트라이프 전극(22)의 바로 근방에서, 전계(전기력선)는 화살표(FN)로 나타낸 바와 같이, 기판 표면에 수직이다. 금속으로 된 스트라이프 전극(22)은 차폐 능력(shielding ability)이 있다. 그러므로, 이 부분에서의 액정의 움직임에는 문제점이 없다. 이러한 형태의 액정 표시 장치의 시각 특성은 TN형 액정 표시 장치보다 우수하다.As a result, the liquid crystal molecules are inclined to the substrate surface in an oblique direction, and birefringence occurs to change the polarization of the incident light. Therefore, most liquid crystal molecules are smoothly oriented according to the oblique electric field. Since the polarizers 26 and 28 are arranged in cross nicol, white display is realized upon application of voltage. In the immediate vicinity of the stripe electrode 22, the electric field (electric force line) is perpendicular to the substrate surface, as indicated by arrow F N. The stripe electrode 22 made of metal has a shielding ability. Therefore, there is no problem in the movement of the liquid crystal in this portion. The visual characteristics of this type of liquid crystal display device are superior to the TN type liquid crystal display device.

도5a ~ 도5c는 액정 표시 장치의 비교예를 나타낸 도면이다. 도5에서, 제1 기판(12)에는 전극이 없고, 제1 전극(23a)과 제2 전극(23b)은 제2 기판(14)에만 배치된다. 액정 층(16)은 유전 상수가 양의 이방성인 수직 배향형 액정을 포함한다. 따라서, 전압이 인가되지 않을 경우, 액정 분자는 기판 표면에 거의 수직인 방향으로 배향된다. 한편, 전압 인가 시에는 도5b에 나타낸 바와 같이, 제1 전극(23a)으로부터 제2 전극(23b)을 향한 수평 전계가 형성된다. 액정 분자는 수평 전계와 평행하게 배향된다. 그러나, 2 개의 전극(23a, 23b) 사이의 중간 위치에 위치한 액정 분자가 우단에서 액정 분자의 배향 방향에 따르거나 또는 좌단에서 액정 분자의 배향 방향에 따른다는 보장은 없으므로, 액정의 배향이 불안정하게 된다. 그 결과, 도5c에 나타낸 바와 같이, 액정 표시 장치의 일 픽셀 영역(10b)의 중앙부에서 전경(D)가 일어난다. C 영역은 금속으로 된 제1 전극(23a)과 제2 전극(23b)으로 차폐된 것이다. 본 발명에 의하면, 이러한 전경(D)가 저감된다.5A to 5C are views showing comparative examples of the liquid crystal display. In Fig. 5, there is no electrode on the first substrate 12, and the first electrode 23a and the second electrode 23b are disposed only on the second substrate 14. The liquid crystal layer 16 comprises a vertically oriented liquid crystal whose dielectric constant is positive anisotropy. Thus, when no voltage is applied, the liquid crystal molecules are oriented in a direction substantially perpendicular to the substrate surface. On the other hand, when a voltage is applied, as shown in Fig. 5B, a horizontal electric field is formed from the first electrode 23a toward the second electrode 23b. Liquid crystal molecules are oriented parallel to the horizontal electric field. However, there is no guarantee that the liquid crystal molecules located in the intermediate position between the two electrodes 23a and 23b depend on the alignment direction of the liquid crystal molecules at the right end or the alignment direction of the liquid crystal molecules at the left end, so that the alignment of the liquid crystal is unstable. do. As a result, as shown in Fig. 5C, the foreground D occurs in the center of one pixel region 10b of the liquid crystal display. The C region is shielded by the first electrode 23a and the second electrode 23b made of metal. According to the present invention, such a foreground D is reduced.

도6은 전압이 인가되지 않은 제2 실시예에 의한 액정 표시 장치를 나타낸 단면도이다. 도7은 전압이 인가된 도6의 액정 표시 장치(10)를 나타낸 단면도이다. 도1 및 도2의 실시예와 마찬가지로 액정 표시 장치(10)는 서로 대향 관계인 제1 및 제2 투명 유리 기판(12, 14), 제1 및 제2 투명 유리 기판(12, 14) 사이에 배치된 액정 층(16) 및 편광자(26, 28)를 포함한다.6 is a cross-sectional view illustrating a liquid crystal display device according to a second exemplary embodiment in which no voltage is applied. FIG. 7 is a cross-sectional view of the liquid crystal display 10 of FIG. 6 to which a voltage is applied. 1 and 2, the liquid crystal display device 10 is disposed between the first and second transparent glass substrates 12 and 14 and the first and second transparent glass substrates 12 and 14 which face each other. Liquid crystal layer 16 and polarizers 26 and 28.

제1 기판(12)은 제1 기판(12)의 전체 표면을 거의 덮는 광폭의 또는 고체의 투명 전극(18)과 수직 배향 층(20)을 포함한다. 제2 기판(14)은 교대로 평행하게 뻗은 복수의 제1 및 제2 군의 스트라이프 전극(22a, 22b)과 수직 배향 층(24)을 포함한다. 제1 및 제2 군의 스트라이프 전극(22a, 22b)에는 다른 전압이 공급된다. 본 실시예에서, 제1 군의 스트라이프 전극(22a)에는 AC 데이터 전압(예를 들어 ±5V)이 공급되고, 제2군의 스트라이프 전극(22b)에는 고체 투명 전극(18)과 같은 전압이 공급된다. 이 경우, 고체 투명 전극(18)에는 AC 데이터 전압의 거의 중간 전압(접지)이 공급된다.The first substrate 12 includes a wide or solid transparent electrode 18 and a vertical alignment layer 20 that almost covers the entire surface of the first substrate 12. The second substrate 14 includes a plurality of first and second groups of stripe electrodes 22a and 22b and a vertically oriented layer 24 extending alternately in parallel. Different voltages are supplied to the stripe electrodes 22a and 22b of the first and second groups. In this embodiment, an AC data voltage (eg, ± 5 V) is supplied to the first group of stripe electrodes 22a, and a voltage such as the solid transparent electrode 18 is supplied to the second group of stripe electrodes 22b. do. In this case, the solid transparent electrode 18 is supplied with an almost intermediate voltage (ground) of the AC data voltage.

또한, 광폭 투명 전극(18)과 수직 배향 층(20) 사이에는 유전체 층(절연 층)(36)이 배치된다. 제1 기판(12)의 내면 상에는 고체 투명 전극(18)이 배치되고, 고체 투명 전극(18) 상에는 유전체 층(36)이 배치된다. 본래, 고체 투명 전극(18)과 액정 층(16) 사이에는 유전체 층(36)이 삽입된다. 바람직하게는 유전체 층(36)이 광 경화성 수지, 열 경화성 수지, 양각 또는 음각 레지스트, 폴리아민 산(polyamic acid) 또는 다른 유기 수지(에폭시 수지, 아크릴 수지 또는 불소 수지 등), 또는 SiO, SiO2 또는 SiN 군으로 형성되는 것이 좋다.In addition, a dielectric layer (insulating layer) 36 is disposed between the wide transparent electrode 18 and the vertical alignment layer 20. The solid transparent electrode 18 is disposed on the inner surface of the first substrate 12, and the dielectric layer 36 is disposed on the solid transparent electrode 18. In principle, a dielectric layer 36 is inserted between the solid transparent electrode 18 and the liquid crystal layer 16. Preferably, dielectric layer 36 is photocurable, thermoset, embossed or intaglio resist, polyamic acid or other organic resin (such as epoxy resin, acrylic resin or fluorine resin), or SiO, SiO 2 or It is preferable to be formed of a SiN group.

도6에 나타낸 바와 같은 구성에서는, 전압이 인가되지 않을 때 액정 분자가 기판 표면에 거의 수직인 방향으로 배향된다. 그러나, 도7에 나타낸 바와 같이, 전압 인가 시에, 각 제1 군의 스트라이프 전극(22a)으로부터 고체 투명 전극(18)을 향하는 전계(전기력선)가 형성된다. 화살표(F0)로 나타낸 바와 같이, 다수의 전계(전기력선)가 각 제1 군의 스트라이프 전극(22a)으로부터 고체 투명 전극(18)을 향하여 비스듬하게 형성된다. 따라서, 양의 유전율 이방성을 갖는 액정 분자는 전압 인가 시에 비스듬한 전계(F0)에 평행인 방향으로 배향된다. In the configuration as shown in Fig. 6, the liquid crystal molecules are oriented in a direction substantially perpendicular to the substrate surface when no voltage is applied. However, as shown in Fig. 7, an electric field (electric force line) is formed from the stripe electrodes 22a of the first group to the solid transparent electrodes 18 at the time of voltage application. As indicated by arrow F 0 , a plurality of electric fields (electric force lines) are formed obliquely toward the solid transparent electrode 18 from the stripe electrodes 22a of each first group. Therefore, liquid crystal molecules having positive dielectric anisotropy are oriented in a direction parallel to the oblique electric field F 0 at the time of voltage application.

또한, 각 제1 군의 스트라이프 전극(22a)으로부터 각 제2 군의 스트라이프 전극(22b)으로 향하는 횡 또는 수평 전계(horizontal electric field)(FT)가 형성된다. 이러한 횡전계(FT)는 각 제1 군의 스트라이프 전극으로부터 고체 투명 전극(18)을 향하는 비스듬한 전계(F0)의 형성을 돕는 기능을 한다. 구체적으로, 도2의 구성에서, 비스듬한 전계(F0)는 스트라이프 전극(22)으로부터 수평 방향으로 멀어질수록 현저히 약해진다. 그러나, 도7에서, 비스듬한 전계(F0)의 강도는 스트라이프 전극(22a)으로부터 멀어질수록 크게 저감되지는 않는다. Further, a horizontal or horizontal electric field F T is formed from the stripe electrodes 22a of each first group to the stripe electrodes 22b of each second group. This transverse electric field F T serves to help form an oblique electric field F 0 toward the solid transparent electrode 18 from each of the first group of stripe electrodes. Specifically, in the configuration of Fig. 2, the oblique electric field F 0 becomes significantly weaker away from the stripe electrode 22 in the horizontal direction. However, in Fig. 7, the intensity of the oblique electric field F 0 is not greatly reduced as it moves away from the stripe electrode 22a.

액정 분자는 비스듬한 전계(F0)에 평행하게 배향되고, 기판 표면에 일정 각만큼 경사짐으로써, 복굴절을 일으키고 입사 광의 편광을 변화시킨다. 따라서, 대부분의 액정 분자는 비스듬한 전계에 따라서 원활하게 배향됨으로써, 도5c의 전경(D)을 상당히 방지할 수 있다. 고체 투명 전극(18)과 액정 층(16) 사이에 유전체 층(36)을 삽입하게 되면, 비스듬한 전계(F0)를 더 잘 형성할 수 있고, 우수한 표시를 얻을 수 있다. 비스듬한 전계(F0)의 효과에 대해 도8 및 도9를 참조하여 설명한다.The liquid crystal molecules are oriented parallel to the oblique electric field F 0 , and are inclined by a predetermined angle on the substrate surface, thereby causing birefringence and changing the polarization of incident light. Therefore, most of the liquid crystal molecules are smoothly oriented in accordance with an oblique electric field, thereby significantly preventing the foreground D of FIG. 5C. By inserting the dielectric layer 36 between the solid transparent electrode 18 and the liquid crystal layer 16, an oblique electric field F 0 can be better formed and excellent display can be obtained. The effect of the oblique electric field F 0 will be described with reference to FIGS. 8 and 9.

도8 및 도9는 유전체 층(36)의 작용에 대해 설명하는 도면이다. 도8은 유전체 층(36)이 없이 전계가 형성된 경우를 나타낸 도면이고, 도9는 유전체 층(36)의 존재 하에 전계가 형성된 경우를 나타낸 도면이다. 도8 및 도9에서, 스트라이프 전극(22a) 주위에 등전위선이 형성된 것이 보여진다. 도8에서, 전계는 각 제1군의 스트라이프 전극(22a)의 근방에 과도하게 집중되고, 등전위선은 액정 층(16) 내에 머문다. 액정 층(16) 내에서, 전계는 투명 전극(18)에 수직으로 강하게 형성되는 경향이 있으므로, 비스듬한 전계는 법선 성분이 강해 충분히 비스듬하게 되지 않는다. 따라서, 액정은 충분한 복굴절 특성을 나타내지 못한다.8 and 9 illustrate the operation of the dielectric layer 36. FIG. 8 shows a case where an electric field is formed without the dielectric layer 36, and FIG. 9 shows a case where an electric field is formed in the presence of the dielectric layer 36. As shown in FIG. 8 and 9, an equipotential line is formed around the stripe electrode 22a. In FIG. 8, the electric field is excessively concentrated in the vicinity of each of the first group of stripe electrodes 22a, and the equipotential lines stay in the liquid crystal layer 16. In FIG. In the liquid crystal layer 16, the electric field tends to be formed strongly perpendicular to the transparent electrode 18, so that the oblique electric field has a strong normal component and does not become sufficiently oblique. Thus, the liquid crystal does not exhibit sufficient birefringence characteristics.

도9에서, 등전위선은 액정 층(16)으로부터 유전체 층(36)으로 뻗어있으므로, 액정 층(16) 내에서의 전계의 집중이 완화된다. 따라서, 액정 층(16) 내에서, 투명 전극에 수직으로 형성되는 전계의 강도가 약화된다. 그 결과, 비스듬한 전계의 법선 성분이 약화되어 충분히 비스듬하게 된다. 따라서, 액정 분자는 충분히 경사지게 된다.In Fig. 9, the equipotential lines extend from the liquid crystal layer 16 to the dielectric layer 36, so that concentration of the electric field in the liquid crystal layer 16 is relaxed. Thus, in the liquid crystal layer 16, the strength of the electric field formed perpendicular to the transparent electrode is weakened. As a result, the normal component of the oblique electric field is weakened and becomes sufficiently oblique. Thus, the liquid crystal molecules are sufficiently inclined.

도10a는 유전체 층(36)이 포함되지 않은 것을 제외하고는 도6의 액정 표시 장치와 유사한 액정 표시 장치를 나타낸 도면이다. 도10b는 도10a의 액정 표시 장치 상의 표시 예를 나타낸 도면이다. 이 예에서, 전경은 제거되지만, 전체 표시가 비교적 어둡다.FIG. 10A illustrates a liquid crystal display similar to the liquid crystal display of FIG. 6 except that the dielectric layer 36 is not included. FIG. 10B is a diagram illustrating a display example on the liquid crystal display of FIG. 10A. In this example, the foreground is removed, but the overall display is relatively dark.

도11a는 투명 전극(18)을 갖는 기판(12)이 뒤집혀 배치된 액정 표시 장치의 예를 나타낸 도면이다. 도11b는 도11a의 액정 표시 장치 상의 표시 예를 나타낸 도면이다. 해칭 영역은 어두운 부분을 나타내고, 다른 영역은 밝은 부분을 나타낸다. 이 예에서, 해칭되지 않은 밝은 부분에는 직선 전경도 있다.11A is a diagram showing an example of a liquid crystal display in which the substrate 12 having the transparent electrode 18 is disposed upside down. FIG. 11B is a diagram illustrating a display example on the liquid crystal display of FIG. 11A. Hatching areas represent dark areas and other areas represent light areas. In this example, there is also a straight foreground in the unhatched bright areas.

도12a는 유전체 층(36)을 갖는, 도6의 액정 표시 장치와 유사한 액정 표시 장치를 나타낸 도면이다. 도12b는 도12a의 액정 표시 장치 상의 표시 예를 나타낸 도면이다. 이 예에서는, 전경이 나타나지 않았고, 표시가 전체적으로 밝다. 따라서, 도12의 구성에서는, 전경이 없는 밝은 표시를 적은 구동 전압으로 실현할 수 있다.FIG. 12A shows a liquid crystal display similar to the liquid crystal display of FIG. 6 with a dielectric layer 36. FIG. FIG. 12B is a diagram illustrating a display example on the liquid crystal display of FIG. 12A. In this example, no foreground appears and the display is overall bright. Therefore, in the configuration of Fig. 12, bright display without a foreground can be realized with a small driving voltage.

도13은 유전체 층(36)과 투명 전극(18)이 없는 액정 표시 장치에 6V의 전압이 인가될 경우에 투과율(T)을 나타낸 도면이다. 도13 ~ 도16에서, 가로축(x)은 위치를 나타내고, 각 곡선의 골은 스트라이프 전극(22a, 22b, 23a, 23b) 또는 전경(D)에 해당된다.FIG. 13 shows the transmittance T when a voltage of 6 V is applied to the liquid crystal display without the dielectric layer 36 and the transparent electrode 18. FIG. 13 to 16, the horizontal axis x indicates a position, and the valleys of the respective curves correspond to the stripe electrodes 22a, 22b, 23a, and 23b or the foreground D. In FIG.

도14는 유전체 층(36)과 투명 전극(18)이 없는 액정 표시 장치에 10V의 전압이 인가될 경우의 투과율(T)을 나타낸 도면이다. 도13 및 도14에서, 고 투과율 영역에서 전경이 일어난다.FIG. 14 shows the transmittance T when a voltage of 10V is applied to the liquid crystal display without the dielectric layer 36 and the transparent electrode 18. FIG. 13 and 14, the foreground occurs in the high transmittance region.

도15는 유전체 층(36)과 투명 전극(18)이 있는 액정 표시 장치에 6V의 전압이 인가될 경우의 투과율(T)을 나타낸 도면이다.FIG. 15 is a diagram showing the transmittance T when a voltage of 6 V is applied to the liquid crystal display device having the dielectric layer 36 and the transparent electrode 18.

도16은 유전체 층(36)과 투명 전극(18)이 있는 액정 표시 장치에 10V의 전압이 인가될 경우의 투과율(T)을 나타낸 도면이다. 도15 및 도16에서는 전경이 일어나지 않는다.FIG. 16 shows the transmittance T when a voltage of 10 V is applied to the liquid crystal display device having the dielectric layer 36 and the transparent electrode 18. 15 and 16, no foreground occurs.

도17은 유전체 층(36)의 두께와 투과율(휘도) 사이의 관계를 나타낸 도면이다. 유전체 층(36)의 두께가 0일 경우, 투과율은 낮다. 그러나, 유전체 층(36)의 두께가 증가할수록, 투과율이 증가한다. 유전체 층(36)의 두께가 3 ~ 4㎛일 경우, 투과율은 최대이고, 유전체 층(36)의 두께가 4㎛를 초과할 경우, 투과율은 점차 저감된다. 그러나, 유전체 층(36)의 두께가 4㎛를 초과할 경우, 고체 투명 층(18)의 효과는 저감된다. 대체로, 유전체 층(36)의 두께는 3㎛ ± 3㎛의 범위인 것이 좋다.FIG. 17 shows the relationship between the thickness of the dielectric layer 36 and the transmittance (luminance). If the thickness of the dielectric layer 36 is zero, the transmittance is low. However, as the thickness of the dielectric layer 36 increases, the transmittance increases. When the thickness of the dielectric layer 36 is 3 to 4 mu m, the transmittance is maximum, and when the thickness of the dielectric layer 36 exceeds 4 mu m, the transmittance is gradually reduced. However, when the thickness of the dielectric layer 36 exceeds 4 mu m, the effect of the solid transparent layer 18 is reduced. In general, the thickness of the dielectric layer 36 is preferably in the range of 3 μm ± 3 μm.

유전체 층(36)의 두께는 유전체 층(36)의 유전 상수에 의해 결정된다. 유전체 층(36)의 유전 상수가 3 ± 1의 범위일 경우, 유전체 층(36)의 두께는 0.1㎛ 이상 5㎛ 이하이어야 한다. 한편, 유전체 층(36)의 유전 상수가 5 ± 1의 범위일 경우, 유전체 층(36)의 두께는 0.5㎛ 이상 10㎛ 이하이어야 한다. 구체적으로, 유전체 층(36)의 유전 상수가 약 3일 경우, 유전체 층(36)의 두께는 1㎛ ~ 4㎛이어야 한다. 한편, 유전체 층(36)의 유전 상수가 약 7일 경우, 유전체 층(36)의 적정 두께는 3㎛ ~ 6㎛이어야 한다. 이것은 도9의 등전위선이 형성되는 방식에 따라 결정된다.The thickness of dielectric layer 36 is determined by the dielectric constant of dielectric layer 36. When the dielectric constant of the dielectric layer 36 is in the range of 3 ± 1, the thickness of the dielectric layer 36 should be 0.1 μm or more and 5 μm or less. On the other hand, when the dielectric constant of the dielectric layer 36 is in the range of 5 ± 1, the thickness of the dielectric layer 36 should be 0.5 μm or more and 10 μm or less. Specifically, when the dielectric constant of the dielectric layer 36 is about 3, the thickness of the dielectric layer 36 should be 1 μm to 4 μm. On the other hand, when the dielectric constant of the dielectric layer 36 is about 7, the appropriate thickness of the dielectric layer 36 should be 3 μm to 6 μm. This is determined depending on how the equipotential lines of FIG. 9 are formed.

도18 ~ 도21은 유전체 층(36)의 여러 가지 예를 나타낸다. 도18에서, 컬러 필터(38)는 제1 기판(12)의 내면 상에 배치된다. 고체 투명 전극(18)은 컬러 필터(38) 상에 배치되고, 유전체 층(36)은 고체 투명 전극(18) 상에 형성되고, 수직 배향 층(20)은 유전체 층(36) 상에 형성된다.18-21 show various examples of dielectric layer 36. In FIG. 18, the color filter 38 is disposed on the inner surface of the first substrate 12. As shown in FIG. The solid transparent electrode 18 is disposed on the color filter 38, the dielectric layer 36 is formed on the solid transparent electrode 18, and the vertically oriented layer 20 is formed on the dielectric layer 36. .

도19에서, 컬러 필터(38)는 제1 기판(12)의 내면 상에 배치되고, 고체 투명 전극(18)은 컬러 필터(38) 상에 형성되고, 수직 배향 층(20) 역할도 하는 유전체 층(36)은 고체 투명 전극(18) 상에 형성된다. 이 경우, 수직 배향 층(20)은 두껍게 형성되어 유전체 층(36)의 두께 요구를 충족시켜 준다.In Fig. 19, the color filter 38 is disposed on the inner surface of the first substrate 12, and the solid transparent electrode 18 is formed on the color filter 38, and the dielectric also serves as the vertically oriented layer 20. Layer 36 is formed on solid transparent electrode 18. In this case, the vertically oriented layer 20 is formed thick to meet the thickness requirement of the dielectric layer 36.

도20에서, 고체 투명 전극(18)은 제1 기판(12)의 내면에 형성되고, 유전체 층(36) 역할도 하는 컬러 필터(38)는 고체 투명 전극(18) 상에 형성되고, 수직 배향 층(20)은 컬러 필터(38) 상에 형성된다.In FIG. 20, the solid transparent electrode 18 is formed on the inner surface of the first substrate 12, and the color filter 38, which also serves as the dielectric layer 36, is formed on the solid transparent electrode 18, and is vertically oriented. Layer 20 is formed on color filter 38.

도21에서, 고체 투명 전극(18)은 제1 기판(12)의 내면 상에 형성되고, 유전체 층(36)과 수직 배향 층(20) 역할도 하는 컬러 필터(38)는 고체 투명 전극(18) 상에 형성된다. 이 경우, 컬러 필터(38)의 기재(base material)로서 수직 배향 특성이 있는 폴리이미드(polyimide)를 사용함으로써, 상술한 구성을 얻을 수 있다. 도18의 구성에서는 유전체 층(36)이 필요하지만, 도19 ~ 도21의 구성에서는 유전체 층(36)이 필요하지 않다. 유전체 층(36)이 추가될 경우, 고체 투명 전극(18)을 제2 기판(14)의 리드 전극에 접속하는 이송 전극(transfer electrode)을 형성하기 위하여 유전체 층(36)을 패터닝하는 공정이 추가된다. 또한, 유전체 층(36)은 후술하는 위상 막 특성을 갖는 것이 편리하다.In FIG. 21, the solid transparent electrode 18 is formed on the inner surface of the first substrate 12, and the color filter 38, which also serves as the dielectric layer 36 and the vertical alignment layer 20, is the solid transparent electrode 18 ) Is formed on. In this case, the above-described configuration can be obtained by using polyimide having vertical alignment characteristics as a base material of the color filter 38. The dielectric layer 36 is required in the configuration of Fig. 18, but the dielectric layer 36 is not necessary in the configurations of Figs. When dielectric layer 36 is added, a process of patterning dielectric layer 36 is added to form a transfer electrode connecting solid transparent electrode 18 to a lead electrode of second substrate 14. do. It is also convenient for the dielectric layer 36 to have a phase film characteristic described later.

도22는 제2 기판(14) 내에 형성된 제1 및 제2 스트라이프 전극(22a, 22b)과 액티브 매트릭스의 예를 나타낸 도면이다. 액티브 매트릭스는 게이트 버스 라인(30), 데이터 버스 라인(32) 및 TFT(34)를 포함한다. 게이트 버스 라인(30)과 데이터 버스 라인(32)에 의해 정의되는 영역은 일 픽셀에 해당된다. 제1군의 2개의 스트라이프 전극(22a)은 TFT(34)에 접속되고, 또한 서로간에는 접속 전극(22c)에 의해 접속되고, 데이터 버스 라인(32)의 AC 데이터 전압이 공급된다. 또한, 공통 버스 라인(40)은 게이트 버스 라인(30)에 평행하게 배치된다. 제2군의 3개의 스트라이프 전극은 공통 버스 라인(40)에 접속되고, 서로 간에는 접속 전극(22d)에 의해 접속된다. 2개의 제1 스트라이프 전극(22a)과 3개의 스트라이프 전극(22b)은 교대로 배치되어 횡 또는 수평 전계를 형성한다. 도6 및 도7을 참조하여 설명한 바와 같이, 이러한 수평 전계는 제1 군의 스트라이프 전극(22a)과 제1 기판(12)의 광폭의 또는 고체의 투명 전극(18) 사이의 비스듬한 전계의 형성을 촉진한다.FIG. 22 is a diagram showing an example of the first and second stripe electrodes 22a and 22b and the active matrix formed in the second substrate 14. The active matrix includes a gate bus line 30, a data bus line 32 and a TFT 34. The area defined by the gate bus line 30 and the data bus line 32 corresponds to one pixel. The two stripe electrodes 22a of the first group are connected to the TFT 34, and are connected to each other by the connection electrode 22c, and the AC data voltage of the data bus line 32 is supplied. In addition, the common bus line 40 is disposed parallel to the gate bus line 30. The three stripe electrodes of the second group are connected to the common bus line 40, and are connected to each other by the connection electrode 22d. The two first stripe electrodes 22a and the three stripe electrodes 22b are alternately arranged to form a horizontal or horizontal electric field. As described with reference to FIGS. 6 and 7, this horizontal electric field allows the formation of an oblique electric field between the stripe electrodes 22a of the first group and the wide or solid transparent electrodes 18 of the first substrate 12. Promote.

도23은 제2 기판(14)에 형성된 제1 및 제2 군의 스트라이프 전극(22a, 22b)과 액티브 매트릭스의 다른 예를 나타낸 도면이다. 또한 이 예에서, 제1 군의 스트라이프 전극(22a)은 접속 전극(22c)을 개재하여 TFT(34)에 접속되고, 제2 군의 스트라이프 전극(22b)은 접속 전극(22d)에 의해 공통 버스 라인(40)에 접속된다. 제1군의 스트라이프 전극(22a)과 제2군의 스트라이프 전극(22b)은 교대로 배치되어 수평전계를 형성한다. 스트라이프 전극(22a, 22b)은 게이트 버스 라인(30)과 데이터 버스 라인(32)에 45도의 각도로 형성된다. FIG. 23 is a diagram showing another example of the first and second group of stripe electrodes 22a and 22b formed on the second substrate 14 and the active matrix. Also in this example, the first group of stripe electrodes 22a are connected to the TFT 34 via the connection electrode 22c, and the second group of stripe electrodes 22b are connected by the connection electrode 22d to the common bus. Connected to line 40. The first group of stripe electrodes 22a and the second group of stripe electrodes 22b are alternately arranged to form a horizontal electric field. The stripe electrodes 22a and 22b are formed at an angle of 45 degrees to the gate bus line 30 and the data bus line 32.

또한, 제1 및 제2 군의 스트라이프 전극(22a, 22b)은 각 부분간에서 90도의 각도를 이룬 방향으로 뻗은 선형부의 2개의 하위 군으로 분할된다. 구체적으로, 접속 전극(22c)은 게이트 버스 라인(30)에 평행하게 뻗은 접속 전극부(22cx)와, 픽셀의 중심선을 따라서 데이터 버스 라인(32)에 평행하게 뻗은 접속 전극부(22cy)를 포함한다. 이와 마찬가지로 접속 전극(22d)은 접속 전극부(22dx, 22dy)를 갖는다. 제1 및 제2 군의 스트라이프 전극(22a, 22b)은 접속 전극부(22cy, 22dy)의 양측 상에 2개의 하위 군으로 분할된다. 각 하위 군 내에서, 각 제1 군의 스트라이프 전극(22a) 상에 위치한 액정 분자는 반대 방향으로 경사지고(도7), 따라서 액정이 다른 방향으로 배향된다. 그 결과, 픽셀이 2 × 2의 4 영역으로 분할된다. 이러한 구성에서는, 액정 분자는 4 방향으로 경사지므로, 시각 특성이 더욱 개선된다. Further, the stripe electrodes 22a and 22b of the first and second groups are divided into two sub-groups of linear portions extending in a direction at an angle of 90 degrees between the respective portions. Specifically, the connection electrode 22c includes a connection electrode portion 22cx extending parallel to the gate bus line 30 and a connection electrode portion 22cy extending parallel to the data bus line 32 along the center line of the pixel. do. Similarly, connection electrode 22d has connection electrode parts 22dx and 22dy. The stripe electrodes 22a and 22b of the first and second groups are divided into two subgroups on both sides of the connection electrode portions 22cy and 22dy. Within each subgroup, the liquid crystal molecules located on the stripe electrodes 22a of each first group are inclined in opposite directions (FIG. 7), so that the liquid crystals are oriented in different directions. As a result, the pixel is divided into 4 regions of 2x2. In such a configuration, since the liquid crystal molecules are inclined in four directions, the visual characteristics are further improved.

또한, 도22 및 도23에 나타낸 제2 기판은 도18 ~ 도21에 나타낸 제1 기판(12)과 결합될 수 있다.Also, the second substrate shown in Figs. 22 and 23 can be combined with the first substrate 12 shown in Figs.

도24는 도6 및 도7(도18 ~ 도23)의 액정 표시 장치(10)를 간단하게 나타낸 도면이다. FIG. 24 is a diagram schematically showing the liquid crystal display device 10 of FIGS. 6 and 7 (FIGS. 18 to 23).

액정 표시 장치(10)는 그 사이에 액정 층(16)을 수용하는 한 쌍의 유리 기판(12, 14)을 갖는 액정 패널과, 액정 패널의 양측 상에 위치한 한 쌍의 편광자(26, 28)를 포함한다. 편광자(26, 28)의 흡광 축(26a, 28a)은 서로 직각으로 배치된다. 흡광 축(26a, 28a)은 게이트 버스 라인(30), 데이터 버스 라인(32) 및 스트라이프 전극(22)에 45의 각도로 배치될 수 있다.The liquid crystal display device 10 includes a liquid crystal panel having a pair of glass substrates 12 and 14 therebetween receiving a liquid crystal layer 16 and a pair of polarizers 26 and 28 located on both sides of the liquid crystal panel. It includes. The light absorption axes 26a and 28a of the polarizers 26 and 28 are disposed at right angles to each other. The light absorption axes 26a and 28a may be disposed at an angle of 45 to the gate bus line 30, the data bus line 32, and the stripe electrode 22.

도25는 적어도 하나의 위상 판 또는 위상 막(42)을 더 포함한 액정 표시 장치(10)를 나타낸 도면이다. 한 쌍의 편광자(26, 28) 사이의 어떠한 위치에도 이 적어도 하나의 위상 막(42)이 배치될 수 있다. FIG. 25 is a diagram showing the liquid crystal display device 10 further including at least one phase plate or phase film 42. At least one phase film 42 may be disposed at any position between the pair of polarizers 26, 28.

이 실시예에 의한 위상 막(42)은 하기 식으로 표시되는 특성을 갖는 것으로 가정된다. It is assumed that the phase film 42 according to this embodiment has a characteristic represented by the following formula.

nx ≥ nz, ny ≥ nz (nx = ny = nz은 아니다) (1)n x ≥ n z , n y ≥ n z (not n x = n y = n z ) (1)

여기서, 위상 막(42)의 주 굴절률은 nx, ny, nz이고, 막 표면의 굴절률은 nx, ny이며(근접하는 편광자의 흡광 축에 수직인 방향의 굴절률은 nx이고, 흡광 축에 평행인 방향의 굴절률은 ny이다), 막에 수직인 굴절률은 nz이다.Here, the main refractive index of the phase film 42 is n x , n y , n z, and the refractive index of the film surface is n x , n y (the refractive index in the direction perpendicular to the absorption axis of the adjacent polarizer is n x , The refractive index in the direction parallel to the absorption axis is n y ), and the refractive index perpendicular to the film is n z .

예를 들어 굴절률 nx, ny 사이에 nx > ny의 관계가 유지될 경우, x 방향은 슬로우 축(slow axis)이라 한다. 위상 막(42)의 두께를 d라 할 때, Rxz = (nx - nz)d, Ryz = (ny - nz)d로 정의된다.For example, when the relationship of n x > n y is maintained between the refractive indices n x and n y , the x direction is called a slow axis. When the thickness of the phase film 42 is d, R xz = (n x -n z ) d and R yz = (n y -n z ) d.

도26은 대표적인 편광자(44)의 구성을 나타낸 도면이다. 편광자(44)는 TAC(triacetylcellulose) 막 또는 이와 유사한 지지막으로 편광 기능이 있는 PVA(polyvinyl alcohol) 막을 지지하는 편광 막으로서 형성된다. 도27에 나타낸 바와 같이, 액정 표시 장치(10)의 편광자(26, 28)로서 이 편광자(44)를 사용할 경우, PVA 막만이 실제의 편광자(26, 28)로서 간주된다. 따라서, PVA 막의 내측면에 위치한 TAC 막이 nx ≥ nz, ny ≥ nz의 관계를 만족할 경우, 특정 TAC 막은 편광자(26, 28) 쌍 사이에 삽입된 위상 막으로서 간주된다. 또한, 본 발명에 의하면, 위상 막 대신에 위상을 갖는 어떠한 층도 사용될 수 있다. 위상을 갖는 층은 될 수 있는 한, 컬러 필터 층, 수지 층 또는 배향 층을 포함하는 막 성질의 재료로서 형성하는 것이 좋다.FIG. 26 is a diagram showing the configuration of a representative polarizer 44. FIG. The polarizer 44 is formed as a polarizing film that supports a polyvinyl alcohol (PVA) film having a polarizing function as a triacetylcellulose (TAC) film or similar supporting film. As shown in Fig. 27, when this polarizer 44 is used as the polarizers 26 and 28 of the liquid crystal display device 10, only the PVA film is regarded as the actual polarizers 26 and 28. Therefore, when the TAC film located on the inner side of the PVA film satisfies the relationship of n x ≥ n z , n y ≥ n z , the specific TAC film is regarded as a phase film inserted between the polarizers 26, 28 pairs. In addition, according to the present invention, any layer having a phase may be used instead of the phase film. The layer having a phase is preferably formed as a film-like material including a color filter layer, a resin layer, or an alignment layer as much as possible.

도28은 도24에 나타낸 액정 표시 장치의 시각 특성을 나타낸 도면이다. 곡선(46)은 액정 패널을 모든 방향에서 볼 경우 콘트라스트가 10인 일정 콘트라스트 곡선을 나타낸다. 이 일정 콘트라스트 곡선(46)으로부터, TN형 액정 표시 장치의 시각 특성보다 넓은 시각에서 우수한 콘트라스트를 얻을 수 있다는 것을 알 수 있다. 이 일정 콘트라스트 곡선(46)에서, 45도 방향, 135도 방향, 225 방향 및 315도 방향에서의 콘트라스트가 10인 시각은 38도이다.FIG. 28 is a view showing visual characteristics of the liquid crystal display shown in FIG. Curve 46 represents a constant contrast curve with a contrast of 10 when the liquid crystal panel is viewed from all directions. From this constant contrast curve 46, it can be seen that an excellent contrast can be obtained at a time wider than that of the TN type liquid crystal display device. In this constant contrast curve 46, the time when the contrast is 10 in the 45 degree direction, 135 degree direction, 225 direction and 315 degree direction is 38 degrees.

도29는 도25의 액정 표시 장치의 시각 특성을 나타낸 도면이다. 곡선(48)은 액정 패널을 모든 방향에서 볼 경우 콘트라스트가 10인 일정 콘트라스트 곡선이다. 일정 콘트라스트 곡선(48)에서, 45도 방향, 135도 방향, 225도 방향 및 315도 방향에서의 콘트라스트가 10인 시각은 70도이다. 그러므로, 위상 막(42)을 삽입하면 우수한 시각 특성을 얻을 수 있다.29 is a view showing visual characteristics of the liquid crystal display of FIG. Curve 48 is a constant contrast curve with a contrast of 10 when the liquid crystal panel is viewed from all directions. In the constant contrast curve 48, the time when the contrast is 10 in the 45 degree direction, the 135 degree direction, the 225 degree direction and the 315 degree direction is 70 degrees. Therefore, when the phase film 42 is inserted, excellent visual characteristics can be obtained.

첫째로, 도25의 구성에서, 위상 막(42) 시트를 삽입하고, Rxz, Ryz를 다양하게 변화시키면서 시각 특성을 조사했다. Rxz, Ryz를 변화시키면서, 45도 방향의 콘트라스트 10에서 시각을 결정했다. First, in the configuration of Fig. 25, the sheet of phase film 42 was inserted, and the visual characteristics were examined while varying R xz and R yz . The time was determined at contrast 10 in the 45 degree direction while changing R xz and R yz .

도30은 콘트라스트가 10인 일정 시각 곡선을 나타낸 도면이다. 시각이 70도, 60도, 50도 및 40도인 곡선을 Rxz-Ryz 좌표계에서 그렸다. 도23의 스트라이프 전극(22a, 22b)을 갖는 액정 표시 장치에서, 시각 특성은 4 방향에서 같으므로, 135도, 225도 및 315도 방향에서 유사한 결과가 얻어졌다.30 is a view showing a constant time curve with a contrast of 10. FIG. Curves with time 70, 60, 50 and 40 degrees were drawn in the R xz -R yz coordinate system. In the liquid crystal display device having the stripe electrodes 22a and 22b of Fig. 23, the visual characteristics are the same in the four directions, and thus similar results were obtained in the 135, 225, and 315 degree directions.

상술한 바와 같이, 도28에서, 45도 방향에서 콘트라스트가 10인 시각은 38도이다. 그러므로, 도30에서 콘트라스트가 10인 시각이 38도 이상인 한, 위상 막(42)의 추가가 효과적이다.As described above, in Fig. 28, the time when the contrast is 10 in the 45 degree direction is 38 degrees. Therefore, the addition of the phase film 42 is effective as long as the time with contrast 10 in FIG. 30 is 38 degrees or more.

도30에서, 콘트라스트가 10인 시각은 Rxz, Ryz가 하기 조건을 만족할 때 38도 이상이다.In FIG. 30, the time when the contrast is 10 is 38 degrees or more when R xz and R yz satisfy the following conditions.

Ryz ≥ Rxz - 230 nmR yz ≥ R xz -230 nm

Ryz ≤ Rxz + 130 nmR yz ≤ R xz + 130 nm

Ryz ≤ -Rxz + 1060 nmR yz ≤ -R xz + 1060 nm

이 조건을 다시 쓰면,If you rewrite this condition,

-130 nm ≤ (nx - ny)d ≤ 230 nm-130 nm ≤ (n x -n y ) d ≤ 230 nm

((nx + ny)/2 - nz)d ≤ 530 nm((n x + n y ) / 2-n z ) d ≤ 530 nm

여기서, R = (nx - ny)d, Rt = ((nx + ny)/2 - n z)d라 할 때, 위상 막(42)에 의해 충족되는 조건은 다음과 같다.Here, when R = (n x -n y ) d and R t = ((n x + n y ) / 2-n z ) d, the conditions satisfied by the phase film 42 are as follows.

-130 nm ≤ R ≤ 230 nm (2)-130 nm ≤ R ≤ 230 nm (2)

Rt ≤ 530 nmR t ≤ 530 nm

유사한 방법으로, R과 Rt에 대한 최적 조건은 액정 패널의 △ndLC(dLC는 액정 층의 두께이다)를 변화시킴으로써 결정되었다. R에 대한 최적 조건은 액정 패널의 △ndLC에 관계없이 항상 하기 식에 의해 주어진다는 것을 알 수 있었다. In a similar manner, the optimum conditions for R and R t were determined by changing the Δnd LC (d LC is the thickness of the liquid crystal layer) of the liquid crystal panel. It was found that the optimum condition for R is always given by the following equation irrespective of Δnd LC of the liquid crystal panel.

-130 nm ≤ R ≤ 230 nm (2)-130 nm ≤ R ≤ 230 nm (2)

한편, Rt에 대한 최적 조건은 액정 패널의 △ndLC에 의해 결정된다. △ndLC와, Rt에 대한 최적 조건의 상한치 사이의 관계를 조사 결정하여 도31에 나타냈다. 액정 패널에 대해 △ndLC = RLC라 할 때, Rt에 대한 최적 조건의 상한치는 1.6 × RLC의 관계로 주어진다. 따라서, Rt는 이 상한치보다 낮은 범위 내에 있어야 하다. 즉, 다음의 관계가 충족된다.On the other hand, the optimal condition for R t is determined by Δnd LC of the liquid crystal panel. The relationship between Δnd LC and the upper limit of the optimum condition for R t was investigated and shown in FIG. 31. When Δnd LC = R LC for the liquid crystal panel, the upper limit of the optimum condition for R t is given by a relationship of 1.6 × R LC . Therefore, R t must be in the range lower than this upper limit. That is, the following relationship is satisfied.

Rt ≤ 1.6 × RLC R t ≤ 1.6 × R LC

상술한 것은 편광자(26, 28) 쌍 사이에 위상 막(42) 시트가 삽입된 경우의 조사이다. 이 조사는 한 쌍의 편광자(26, 28) 사이에 복수의 위상 막이 삽입된 경우에도 적용될 수 있다. 도26, 도27을 참조하여 설명한 바와 같이, 예를 들어 편광자(26, 28)가 PVA 막과 TAC 막이 서로 겹쳐진 구조인 경우에, 내부 TAC 막은 식(1)에서 정의된 위상 막으로서 기능한다. 그러므로, 도27에 나타낸 구성의 경우, 한 쌍의 편광자(26, 28) 사이에 3개의 위상 막이 삽입된다.The above is the irradiation when the sheet of phase film 42 is inserted between the pair of polarizers 26 and 28. This irradiation can be applied even when a plurality of phase films are inserted between the pair of polarizers 26 and 28. As described with reference to Figs. 26 and 27, for example, when the polarizers 26 and 28 have a structure in which the PVA film and the TAC film overlap with each other, the internal TAC film functions as a phase film defined in equation (1). Therefore, in the case of the configuration shown in Fig. 27, three phase films are inserted between the pair of polarizers 26 and 28.

한 쌍의 편광자(26, 28) 사이에 N개의 위상 막이 삽입된 경우에 관해 유사한 조사가 이루어졌다. N개의 위상 막에 대한 R이 R1, R2, … RN이고, Rt가 Rt1, Rt2, … RtN이라고 할 때, 최적 조건은 하기 식도 또한 만족하는 것으로 알려졌다. Similar investigations were made regarding the case where N phase films were inserted between the pair of polarizers 26 and 28. R for N phase films is R 1 , R 2 ,. R N , and R t is R t1 , R t2 ,... In terms of R tN , it is known that the optimum condition also satisfies the following equation.

-130 nm ≤ R1 ≤ 230 nm (2)-130 nm ≤ R 1 ≤ 230 nm (2)

-130 nm ≤ RN ≤ 230 nm-130 nm ≤ R N ≤ 230 nm

Rt1 + Rt2 + … RtN ≤ 1.6 × RLC (3)R t1 + R t2 +... R tN ≤ 1.6 × R LC (3)

상기 식은 콘트라스트가 10인 시각이 38도 이상인 조건에 대한 설명이다. 이에 더하여, 콘트라스트가 10인 시각이 50도 이상인 조건에 대해 조사하였다. 이 조건은 하기 관계가 동시에 충족될 때 만족되는 것을 알 수 있었다.The above formula is a description of the conditions when the contrast 10 is 38 degrees or more. In addition, the conditions of contrast 10 time were investigated about 50 degree | times or more. It was found that this condition is satisfied when the following relationship is satisfied at the same time.

nx ≥ nz, ny ≥ nz(nx = ny = nz은 아니다) (1)n x ≥ n z , n y ≥ n z (not n x = n y = n z ) (1)

-50 nm ≤ R1 ≤ 150 nm (4)-50 nm ≤ R 1 ≤ 150 nm (4)

-50 nm ≤ RN ≤ 150 nm-50 nm ≤ R N ≤ 150 nm

Rt1 + Rt2 + … + RtN ≤ 1.3 × RLC (5)R t1 + R t2 +... + R tN ≤ 1.3 × R LC (5)

도29는 도27의 구성에서 △ndLC = RLC = 330 nm, R = (nx - ny)d = 50 nm, Rt = 200 nm인 경우의 일정 콘트라스트 곡선을 나타낸다. 위상 막(42)은 Japan Synthetic Rubber에 의해 제조된 ARTON Film으로, 슬로우 축은 인접한 편광자의 흡광 축에 직각으로 배치된다. FIG. 29 shows a constant contrast curve when Δnd LC = R LC = 330 nm, R = (n x -n y ) d = 50 nm, and R t = 200 nm in the configuration of FIG. The phase film 42 is an ARTON film made by Japan Synthetic Rubber, and the slow axis is disposed perpendicular to the absorption axis of the adjacent polarizer.

도32는 본 발명의 제3 실시예에 의한 액정 표시 장치를 나타낸 단면도이다. 액정 표시 장치(10)는 서로 대향 관계인 제1 및 제2 유리 기판(12, 14)과, 상기 유리 기판(12, 14) 사이에 배치된 액정 층(16)을 포함한다. 제1 유리 기판(12)은 컬러 필터 기판이고, 제2 유리 기판(14)은 TFT 기판이다. 제1 유리 기판(12)은 완전 고체 표면을 갖는 투명 전극(18), 유전체 층(36) 및 수직 배향 층(20)을 포함한다. 제2 유리 기판(14)은 서로 평행하게 뻗은 제1 및 제2 스트라이프 전극(22a, 22b), 절연 층(50) 및 수직 배향 층(24)을 포함한다. 도시하지 않은 편광자(26, 28)는 도1 및 도6에 나타낸 바와 같이 배치될 수 있다. 첨언하면, 후술하는 실시예는 도1 ~ 도4에 나타낸 실시예뿐만 아니라 도5a 및 도5b에 나타낸 수평 전계만을 사용한 액정 표시 장치에 적용할 수 있다.32 is a cross-sectional view showing a liquid crystal display device according to a third embodiment of the present invention. The liquid crystal display device 10 includes first and second glass substrates 12 and 14 which face each other, and a liquid crystal layer 16 disposed between the glass substrates 12 and 14. The first glass substrate 12 is a color filter substrate, and the second glass substrate 14 is a TFT substrate. The first glass substrate 12 includes a transparent electrode 18 having a completely solid surface, a dielectric layer 36 and a vertically oriented layer 20. The second glass substrate 14 includes first and second stripe electrodes 22a and 22b, an insulating layer 50 and a vertically oriented layer 24 extending parallel to each other. Polarizers 26 and 28, not shown, may be arranged as shown in Figs. Incidentally, the embodiments described later can be applied not only to the embodiments shown in Figs. 1 to 4 but also to the liquid crystal display device using only the horizontal electric fields shown in Figs. 5A and 5B.

절연 층(50)은 제1 및 제2 군의 스트라이프 전극(22a, 22b)을 덮으며, 배향 층(24) 아래에 배치된다. 절연 층(50)이 도면에 나타낸 바와 같이, 항상 단일 절연 층으로 구성되는 것은 아니고, 복수의 절연 층의 조합으로 구성될 수도 있다. 예를 들어 절연 층(50)은 후술하는 제1 및 제2 절연 층의 조합일 수 있다. 이 경우, 공통 전압이 공급되는 제2 군의 스트라이프 전극(22b)은 유리 기판(14) 상에 형성되고, 제1 절연 층은 TFT 게이트 절연 층과 동일 층으로서, 제2 군의 스트라이프 전극(22b)을 덮도록 형성되고, 데이터 전압이 공급되는 제1 군의 스트라이프 전극(22a)은 제1 절연 층 상에 형성되고, 제2 절연 층은 TFT 보호층과 동일 층으로서 제1 군의 스트라이프 전극(22a)을 덮도록 형성된다. 절연 층(50)(또는 제1 및 제2 절연 층)은 SiNx, SiO2, 레지스트, 수지, 아크릴 수지 등의 절연재로 형성된다. The insulating layer 50 covers the first and second groups of stripe electrodes 22a and 22b and is disposed below the alignment layer 24. As shown in the figure, the insulating layer 50 is not always composed of a single insulating layer, but may be composed of a combination of a plurality of insulating layers. For example, the insulating layer 50 may be a combination of the first and second insulating layers described below. In this case, the second group of stripe electrodes 22b to which the common voltage is supplied are formed on the glass substrate 14, and the first insulating layer is the same layer as the TFT gate insulating layer, and the second group of stripe electrodes 22b is provided. ) And a first group of stripe electrodes 22a to which data voltages are supplied are formed on the first insulating layer, and the second insulating layer is the same layer as the TFT protective layer. 22a). The insulating layer 50 (or the first and second insulating layers) is formed of an insulating material such as SiNx, SiO 2 , resist, resin, acrylic resin, or the like.

도33은 도32에 나타낸 액정 표시 장치의 변형례를 나타낸 도면이다. 이 예에서, 절연 층(50)은 제2 군의 스트라이프 전극(22b)을 덮고, 배향 층(24) 아래에 배치된다. 제1 군의 스트라이프 전극(22a)은 절연 층(50) 상에 또한 배향 층(24) 아래에 배치된다. 도32 및 도33의 절연 층(50)은 예를 들어 SiN을 사용하여 TFT를 형성하는 공정 중간에 형성될 수 있다.33 is a diagram showing a modification of the liquid crystal display shown in FIG. In this example, insulating layer 50 covers stripe electrode 22b of the second group and is disposed below alignment layer 24. The first group of stripe electrodes 22a are disposed on the insulating layer 50 and below the alignment layer 24. 32 and 33 can be formed in the middle of a process of forming a TFT using, for example, SiN.

도34는 도32의 액정 표시 장치의 참조예를 나타낸 도면이다. 도34에서, 도32 및 도33의 절연 층(50)은 포함되지 않는다.34 is a diagram showing a reference example of the liquid crystal display of FIG. In Fig. 34, the insulating layer 50 of Figs. 32 and 33 is not included.

도32 ~ 도34에 나타낸 바와 같이, 제1 및 제2 군의 스트라이프 전극(22a, 22b)을 갖는 액정 표시 장치에서, 제1 스트라이프 전극(22a)에는 TFT가 접속되고 데이터 전압이 공급되며, 제2 스트라이프 전극(22b)에는 공통 전압이 공급된다.32 to 34, in the liquid crystal display device having the stripe electrodes 22a and 22b of the first and second groups, a TFT is connected to the first stripe electrode 22a and a data voltage is supplied. The common voltage is supplied to the two stripe electrodes 22b.

도34의 액정 표시 장치에서, 제1 군의 스트라이프 전극(22a)과 제2 군의 스트라이프 전극(22b) 사이에 DC 전압 성분이 오래 인가되면 화면이 화상 스티킹될 수 있다. 그러나, 도32 및 도33의 액정 표시 장치에서, 절연 층(50)을 구비하면 DC 전압 성분에 의해 일어날 수 있는 화면의 화상 스티킹을 방지할 수 있다.In the liquid crystal display of FIG. 34, when the DC voltage component is applied between the first group of stripe electrodes 22a and the second group of stripe electrodes 22b for a long time, the screen may be image-stuck. However, in the liquid crystal display of Figs. 32 and 33, providing the insulating layer 50 can prevent image sticking of the screen which may be caused by the DC voltage component.

도44는 액정 표시 장치에 인가된 전압의 예를 나타내고, 여기서 문자 VG는 게이트 전압을 나타내고, VD는 데이터 전압을 나타내며, VC는 공통 전압을 나타낸다. 액정에 인가된 전압(VLC)은 데이터 전압(VD)과 같다. 그러나, 게이트가 턴 온된 직후에 커패시턴스 커플링으로 인해 전압 강하가 일어난다는 사실로 볼 때, 전압(VLC)은 데이터 전압(VD)보다 약간 낮다. 공통 전압(VC)은 전압 강하를 고려하여 액정에 인가된 전압(VLC)의 평균값을 가지도록 결정된다. 액정은 AC 전압에 의해 구동되므로, 일반적으로 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이 에 오랫동안 DC 전압 성분이 인가되지 않는다. 그러나, 공통 전압(VC)이 액정에 인가된 전압(VLC)의 평균값으로부터 벗어날 경우, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 DC 전압이 공급된다. 그 결과, 도34의 액정 표시 장치에서, DC 전압 성분으로 인해 화면이 화상 스티킹될 수 있다.Fig. 44 shows an example of the voltage applied to the liquid crystal display device, where the letter V G represents a gate voltage, V D represents a data voltage, and V C represents a common voltage. The voltage V LC applied to the liquid crystal is equal to the data voltage V D. However, in view of the fact that the voltage drop occurs due to capacitance coupling immediately after the gate is turned on, the voltage V LC is slightly lower than the data voltage V D. The common voltage V C is determined to have an average value of the voltage V LC applied to the liquid crystal in consideration of the voltage drop. Since the liquid crystal is driven by an AC voltage, generally no DC voltage component is applied between the first stripe electrode 22a and the second stripe electrode 22b for a long time. However, when the common voltage V C deviates from the average value of the voltage V LC applied to the liquid crystal, a DC voltage is supplied between the first stripe electrode 22a and the second stripe electrode 22b. As a result, in the liquid crystal display of Fig. 34, the screen can be image stuck due to the DC voltage component.

도35는 전압이 인가된 도32의 액정 표시 장치를 나타낸 도면이다. 도35는 제1 군의 스트라이프 전극(22a)에 1V, 제2 군의 스트라이프 전극(22b)에 0V를 인가한 직후의 전위 분포를 나타낸다. 도35의 곡선은 등전위 곡선이다. V1은 제1 군의 스트라이프 전극(22a) 위의 액정 층(16)과 배향 층(24) 사이의 경계에서의 전압을 나타내고, V1'은 제1 군의 스트라이프 전극(22a) 위의 배향 층(24)과 절연 층(50) 사이의 경계에서의 전압을 나타낸다. 이와 유사하게, V2는 제2 군의 스트라이프 전극(22b) 위의 액정 층(16)과 배향 층(24) 사이의 경계에서의 전압을 나타내고, V2'은 제2 군의 스트라이프 전극(22b) 위의 배향 층(24)과 절연 층(50) 사이의 경계에서의 전압을 나타낸다.35 is a view showing the liquid crystal display of FIG. 32 to which a voltage is applied. FIG. 35 shows the potential distribution immediately after applying 1V to the stripe electrode 22a of the first group and 0V to the stripe electrode 22b of the second group. The curve in Fig. 35 is an equipotential curve. V 1 represents the voltage at the boundary between the liquid crystal layer 16 and the alignment layer 24 on the stripe electrodes 22a of the first group, and V 1 ′ is the orientation on the stripe electrodes 22a of the first group. The voltage at the boundary between layer 24 and insulating layer 50 is shown. Similarly, V 2 represents the voltage at the boundary between the liquid crystal layer 16 and the alignment layer 24 on the stripe electrode 22b of the second group, and V 2 ′ represents the stripe electrode 22b of the second group. Voltage at the boundary between the alignment layer 24 and the insulating layer 50 above.

도36a, 도36b 및 도36c는 도32 ~ 도34에 나타낸 액정 표시 장치의 제1 및 제2 군의 스트라이프 전극 사이에 1V의 DC 전압이 인가될 경우의 전압 변화를 나타낸 도면이다. 도36a는 도32의 액정 표시 장치에서의 전압 변화를 나타내고, 도36b는 도33의 액정 표시 장치에서의 전압 변화를 나타내고, 도36c는 도34의 액정 표시 장치에서의 전압 변화를 나타낸다. 36A, 36B, and 36C are diagrams showing a voltage change when a DC voltage of 1V is applied between the stripe electrodes of the first and second groups of the liquid crystal display shown in FIGS. 32 to 34. FIG. 36A shows the voltage change in the liquid crystal display of FIG. 32, FIG. 36B shows the voltage change in the liquid crystal display of FIG. 33, and FIG. 36C shows the voltage change in the liquid crystal display of FIG.

도36a 및 도36b에서, V1 및 V2 사이의 전압차 즉 액정 층(16)에 인가된 DC 전압 성분은 시간 경과에 따라서 저감되어, 10 ~ 20초 경과 후에 0으로 수렴한다. 그러므로, 절연 층(50)이 포함될 경우, DC 전압 성분이 존재할 경우라도 화면이 화상 스티킹될 가능성은 저감된다. 도36c에서, V1과 V2 사이의 전압차는 시간 경과에 따라서 저감되지 않으므로, 화면이 화상 스티킹될 수 있다.36A and 36B, the voltage difference between V 1 and V 2 , i.e., the DC voltage component applied to the liquid crystal layer 16, decreases with time, and converges to zero after 10 to 20 seconds. Therefore, when the insulating layer 50 is included, the possibility that the screen is image sticked even if a DC voltage component is present is reduced. In Fig. 36C, the voltage difference between V 1 and V 2 is not reduced over time, so that the screen can be image stuck.

화상 스티킹을 방지하기 위해서, 절연 층(50)의 구비 및 하기 사실을 고려한다. (a) V1과 V2의 전압차 즉 액정 층(16)에 인가된 DC 전압 성분이 0으로 수렴하는 시간은 수초 ~ 수백초이다. V1과 V2 사이의 전압차가 0으로 수렴하는 시간이 짧을수록, DC 전압 성분이 액정 층(16)에 인가되는 시간이 짧아진다. 이로써 화면의 화상 스티킹을 방지하는데 매우 유용하다. 그러나, 수렴하는 시간이 과도하게 짧으면, 액정의 전압 유지율이 저감된다. 그러므로, 적당한 수렴 시간은 수초 ~ 수백초이다. (b) V1과 V1'사이의 전압차 즉 배향 층(24) 근방에서의 전계 강도는 가능한 한 0에 가깝다. 그 결과, 이온 흡수로 인한 잔여 DC 전압은 액정 층(16)과 배향 층(24) 사이의 경계에서 저감될 수 있다. 이들 두 조건은 액정 셀의 성분 물질의 체적 저항률을 적절히 선택함으로써 충족될 수 있다.In order to prevent image sticking, the provision of the insulating layer 50 and the following facts are considered. (a) The time difference between the voltage difference between V 1 and V 2 , that is, the DC voltage component applied to the liquid crystal layer 16 converges to 0 is several seconds to several hundred seconds. The shorter the time that the voltage difference between V 1 and V 2 converges to zero, the shorter the time that the DC voltage component is applied to the liquid crystal layer 16. This is very useful for preventing image sticking of the screen. However, if the time for convergence is excessively short, the voltage retention of the liquid crystal is reduced. Therefore, a suitable convergence time is several seconds to several hundred seconds. (b) The voltage difference between V 1 and V 1 ie, the field strength in the vicinity of the alignment layer 24, is as close to zero as possible. As a result, the residual DC voltage due to ion absorption can be reduced at the boundary between the liquid crystal layer 16 and the alignment layer 24. These two conditions can be satisfied by appropriately selecting the volume resistivity of the component materials of the liquid crystal cell.

도37a ~ 도37f는 도32에 나타낸 액정 표시 장치의 배향 층(24)의 체적 저항률을 1010 Ωm라 할 때, 액정 층(16)의 체적 저항이 변할 경우의 전압 변화를 나타낸다. 도37a는 액정 층(16)의 체적 저항(VRLC)이 108 Ωm일 경우를 나타내고, 도37b는 액정 층(16)의 체적 저항(VRLC)이 109 Ωm일 경우를 나타내고, 도37c는 액정 층(16)의 체적 저항(VRLC)이 1010 Ωm일 경우를 나타내고, 도37d는 액정 층(16)의 체적 저항(VRLC)이 1011 Ωm일 경우를 나타내고, 도37e는 액정 층(16)의 체적 저항(VRLC)이 1012 Ωm일 경우를 나타내고, 도37f는 액정 층(16)의 체적 저항(VRLC)이 1013 Ωm일 경우를 나타낸다. 37A to 37F show the voltage change when the volume resistivity of the liquid crystal layer 16 changes when the volume resistivity of the alignment layer 24 of the liquid crystal display shown in FIG. 32 is 10 10 mPa. FIG. 37A shows the case where the volume resistance VR LC of the liquid crystal layer 16 is 10 8 μm, and FIG. 37B shows the case where the volume resistance VR LC of the liquid crystal layer 16 is 10 9 μm, and FIG. 37C Shows the case where the volume resistance VR LC of the liquid crystal layer 16 is 10 10 μm, FIG. 37D shows the case where the volume resistance VR LC of the liquid crystal layer 16 is 10 11 μm, and FIG. indicates the case of the volume resistivity (VR LC) of the layer (16) 10 12 Ωm, Figure 37f shows a case where the volume resistivity (VR LC) of the liquid crystal layer (16) 10 13 Ωm days.

도38a ~ 도38f는 배향 층(24)의 체적 저항이 1012 Ωm라 할 때, 액정 층(16)의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면이다. 도38a는 VRLC가 108 Ωm일 경우를 나타내고, 도38b는 VRLC가 109 Ωm일 경우를 나타내고, 도38c는 VRLC이 1010 Ωm일 경우를 나타내고, 도38d는 VRLC이 1011 Ωm일 경우를 나타내고, 도38e는 VRLC이 1012 Ωm일 경우를 나타내고, 도38f는 VRLC이 1013 Ωm일 경우를 나타낸다.38A to 38F show voltage changes when the volume resistance of the liquid crystal layer 16 changes when the volume resistance of the alignment layer 24 is 10 12 Ωm. 38A shows the case where the VR LC is 10 8 Ωm, FIG. 38B shows the case where the VR LC is 10 9 Ωm, FIG. 38C shows the case where the VR LC is 10 10 Ωm, and FIG. 38D shows the VR LC 10 11. 38E shows the case where VR LC is 10 12 Ωm, and FIG. 38F shows the case where VR LC is 10 13 Ωm.

도39a ~ 도39f는 배향 층(24)의 체적 저항이 1014 Ωm라 할 때, 액정 층(16)의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면이다. 도39a는 VRLC이 108 Ωm일 경우를 나타내고, 도39b는 VRLC이 109 Ωm일 경우를 나타내고, 도39c는 VRLC이 1010 Ωm일 경우를 나타내고, 도39d는 VRLC이 1011 Ωm일 경우를 나타내고, 도39e는 VRLC이 1012일 경우를 나타내고, 도38f는 VRLC이 1013일 경우를 나타낸다.39A to 39F are diagrams showing voltage changes when the volume resistance of the liquid crystal layer 16 changes when the volume resistance of the alignment layer 24 is 10 14 Ωm. 39A shows the case where the VR LC is 10 8 Ωm, FIG. 39B shows the case when the VR LC is 10 9 Ωm, FIG. 39C shows the case when the VR LC is 10 10 Ωm, and FIG. 39D shows the VR LC 10 11. The case where? M is shown, FIG. 39E shows the case where VR LC is 10 12 , and FIG. 38F shows the case where VR LC is 10 13 .

도37a ~ 도39f에서, 배향 층(24)의 체적 저항이 일정하게 유지되는 한, 액정의 체적 저항(VRLC)이 작을수록, V1과 V2 사이의 전압차가 0으로 수렴하는 시간이 짧아진다. 액정의 체적 저항(VRLC)은 바람직하게는 109 Ωm ~ 1012 Ωm인 것이 좋고, 더 바람직하게는 109 Ωm ~ 1010 Ωm인 것이 좋다.37A to 39F, as long as the volume resistance of the alignment layer 24 is kept constant, the smaller the volume resistance VR LC of the liquid crystal is, the shorter time the voltage difference between V 1 and V 2 converges to zero. Lose. The volume resistance VR LC of the liquid crystal is preferably 10 9 Ωm to 10 12 Ωm, more preferably 10 9 Ωm to 10 10 Ωm.

또한, 도37a ~ 도39f에서, 배향 층(24)의 체적 저항이 작을수록, V1과 V2 사이의 전압차가 0으로 수렴하는 시간이 짧아진다. 그래서 V1과 V1' 사이의 전압차와 V2와 V2' 사이의 전압차가 작아진다. 따라서, 배향 층(24)의 체적 저항은 가능한 한 작아야 하고, 배향 층(24)의 체적 저항은 액정 층(16)의 체적 저항(VRLC)보다 작아야 한다. 배향 층(24)의 체적 저항은 1010 Ωm ~ 1012 Ωm인 것이 좋다. 특히, 배향 층(24)의 체적 저항은 1010 Ωm ~ 1011 Ωm인 것이 좋다.37A to 39F, the smaller the volume resistance of the alignment layer 24, the shorter the time for the voltage difference between V 1 and V 2 to converge to zero. Thus, the voltage difference between V 1 and V 1 ′ and the voltage difference between V 2 and V 2 ′ become small. Therefore, the volume resistance of the alignment layer 24 should be as small as possible, and the volume resistance of the alignment layer 24 should be smaller than the volume resistance VR LC of the liquid crystal layer 16. The volume resistance of the alignment layer 24 is preferably 10 10 Ωm to 10 12 Ωm. In particular, the volume resistance of the alignment layer 24 is preferably 10 10 Ωm to 10 11 Ωm.

절연 층(50)의 체적 저항은 액정 층(16)과 배향 층(24)의 체적 저항보다 더 커야 한다.The volume resistance of the insulating layer 50 should be greater than the volume resistance of the liquid crystal layer 16 and the alignment layer 24.

도40a ~ 도40d는 액정 표시 장치(10)의 액정 층(16)과 배향 층(24)의 체적 저항이 1010 Ωm라 할 때, 절연 층(50)의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면이다. 도40a는 절연 층(50)의 체적 저항이 1012 Ωm일 경우를 나타내고, 도40b는 절연 층(50)의 체적 저항이 1013 Ωm일 경우를 나타내고, 도40c는 절연 층(50)의 체적 저항이 1014 Ωm일 경우를 나타내고, 도40d는 절연 층(50)의 체적 저항이 1016 Ωm일 경우를 나타낸다. 40A to 40D show a voltage change when the volume resistance of the insulating layer 50 changes when the volume resistance of the liquid crystal layer 16 and the alignment layer 24 of the liquid crystal display device 10 is 10 10 Ωm. The figure which shows. 40A shows the case where the volume resistance of the insulating layer 50 is 10 12 Ωm, FIG. 40B shows the case where the volume resistance of the insulating layer 50 is 10 13 Ωm, and FIG. 40C shows the volume of the insulating layer 50. The case where the resistance is 10 14 Ωm is shown, and FIG. 40D shows the case where the volume resistance of the insulating layer 50 is 10 16 Ωm.

도41a ~ 도41d는 액정 표시 장치(10)의 액정 층(16)과 배향 층(24)의 체적 저항이 1011 Ωm라 할 때, 절연 층(50)의 체적 저항이 변화할 경우의 전압 변화를 나타낸 도면이다. 도41a는 절연 층(50)의 체적 저항이 1012 Ωm일 경우를 나타내고, 도41b는 절연 층(50)의 체적 저항이 1013 Ωm일 경우를 나타내고, 도41c는 절연 층(50)의 체적 저항이 1014 Ωm일 경우를 나타내고, 도41d는 절연 층(50)의 체적 저항이 1016 Ωm일 경우를 나타낸다. 41A to 41D show a voltage change when the volume resistance of the insulating layer 50 changes when the volume resistance of the liquid crystal layer 16 and the alignment layer 24 of the liquid crystal display device 10 is 10 11 Ωm. The figure which shows. 41A shows the case where the volume resistance of the insulating layer 50 is 10 12 Ωm, FIG. 41B shows the case where the volume resistance of the insulating layer 50 is 10 13 Ωm, and FIG. 41C shows the volume of the insulating layer 50. The case where the resistance is 10 14 Ωm is shown, and FIG. 41D shows the case where the volume resistance of the insulating layer 50 is 10 16 Ωm.

도40a ~ 도41d에서, 절연 층(50)의 체적 저항이 클수록, V1과 V2 사이의 전압차가 0으로 수렴하는 시간이 짧아진다. 절연 층(50)의 체적 저항이 1013 Ωm 이상인 것이 좋다는 것이 밝혀졌다.40A to 41D, the larger the volume resistance of the insulating layer 50, the shorter the time for the voltage difference between V 1 and V 2 to converge to zero. It has been found that the volume resistance of the insulating layer 50 is 10 13 Ω or more.

도42a ~ 도42c는 체적 저항이 1014 Ωm이고 제1 스트라이프 전극(22a) 상에 위치한, 도32의 액정 표시 장치(10)의 절연 층(50) 부분의 두께(T1)에 따른 전압 변화를 나타낸 도면이다. 제1 스트라이프 전극(22a) 상에 위치한 절연 층(50) 부분의 두께(T1)가 제2 스트라이프 전극(22b)과 제1 스트라이프 전극(22a) 사이에 위치한 절연 층(50) 부분의 두께와 같을 경우, 절연 층(50)의 전체 두께는 2T1으로 주어진다.42A to 42C show the change in voltage according to the thickness T 1 of the portion of the insulating layer 50 of the liquid crystal display device 10 of FIG. 32 having a volume resistance of 10 14 Ωm and located on the first stripe electrode 22a. The figure which shows. The thickness T 1 of the portion of the insulating layer 50 positioned on the first stripe electrode 22a is equal to the thickness of the portion of the insulating layer 50 positioned between the second stripe electrode 22b and the first stripe electrode 22a. If the same, the total thickness of the insulating layer 50 is given by 2T 1 .

도42a는 절연 층(50) 부분의 두께(T1)가 0.2㎛일 경우를 나타내고, 도42b는 절연 층(50) 부분의 두께(T1)가 0.4㎛일 경우를 나타내고, 도42c는 절연 층(50) 부분의 두께(T1)가 0.8㎛일 경우를 나타낸다. 도42a ~ 도42c에서, 절연 층(50) 부분의 두께(T1)는 DC 전압 성분을 저감시키는데 충분하고, 각 절연 층(50) 부분의 두께(T1)는 더 작게 할 수 있다. 절연 층(50) 부분의 두께(T1)는 50 nm 이상인 것이 좋다는 것이 밝혀졌다. FIG. 42A shows the case where the thickness T 1 of the portion of the insulating layer 50 is 0.2 μm, FIG. 42B shows the case where the thickness T 1 of the portion of the insulating layer 50 is 0.4 μm, and FIG. 42C shows the insulation. The case where the thickness T 1 of the portion of the layer 50 is 0.8 μm is shown. 42A to 42C, the thickness T 1 of the portion of the insulating layer 50 is sufficient to reduce the DC voltage component, and the thickness T 1 of the portion of the insulating layer 50 can be made smaller. It has been found that the thickness T 1 of the portion of the insulating layer 50 is preferably 50 nm or more.

도43은 체적 저항이 1014 Ωm이고 제2 스트라이프 전극(22b) 상에 위치한 도 33의 액정 표시 장치(10)의 절연 층(50) 부분의 두께(T2) 변화에 따른 전압 변화를 나타낸 도면이다. 도33에서, 절연 층(50)은 제2 스트라이프 전극(22b)만 덮고, 제1 스트라이프 전극(22a)은 절연 층(50)으로 덮이지 않는다.FIG. 43 is a diagram illustrating a voltage change according to a change in thickness T 2 of the portion of the insulating layer 50 of the liquid crystal display 10 of FIG. 33 positioned on the second stripe electrode 22b with a volume resistance of 10 14 Ωm. to be. In FIG. 33, the insulating layer 50 covers only the second stripe electrode 22b, and the first stripe electrode 22a is not covered with the insulating layer 50. In FIG.

도43에서, V1과 V2 사이의 전압차가 0으로 수렴하는 시간은 도42a의 V1과 V2 사이의 전압차가 0으로 수렴하는 시간과 거의 같다. 따라서, 화면의 화상 스티킹을 방지하는 효과의 측면에서 볼 때, 도43의 절연 층(50)의 두께는 도42a의 절연 층(50)의 두께와 같다고 생각할 수 있다. 즉, 도42a에서, 제1 스트라이프 전극(22a) 상에 위치한 절연 층(50) 부분의 두께(T1)와 제2 스트라이프 전극(22b) 상에 위치한 절연 층(50) 부분의 두께(T1) 사이의 평균 두께는 도43의 제1 스트라이프 전극(22a) 상에 위치한 절연 층(50) 부분의 두께(T2)(이 경우 0)와 제2 스트라이프 전극(22b) 상에 위치한 절연 층(50) 부분의 두께(T2) 사이의 평균 두께와 같다. 절연 층(50)의 두께(T2)는 50 nm 이상인 것이 좋다.In Figure 43, nearly equal to the time that the voltage difference is converged to zero between V 1 and V of the time that the voltage difference is converged to zero between 1 and V 2 2 Figure 42a V. Therefore, in view of the effect of preventing image sticking of the screen, it can be considered that the thickness of the insulating layer 50 of FIG. 43 is the same as the thickness of the insulating layer 50 of FIG. That is, in Figure 42a, the first stripe electrode (22a), an insulating layer 50, the thickness of the portion located in the (T 1) and the second, located on the stripe electrode (22b) insulating layer 50, the thickness of the portion (T 1 Is the thickness T 2 (in this case 0) of the portion of the insulating layer 50 located on the first stripe electrode 22a of FIG. 43 and the insulating layer (located on the second stripe electrode 22b). 50) equal to the average thickness between the thicknesses T 2 of the parts. The thickness T 2 of the insulating layer 50 is preferably 50 nm or more.

도45는 제1 및 제2 군의 스트라이프 전극을 포함한 픽셀이 소정 패턴으로 배치된 액정 표시 장치의 예를 나타낸 평면도이다. 액정 표시 장치(10)는 기판 중 하나에 배치된 제1 군의 스트라이프 전극(22a)과 제2 군의 스트라이프 전극(22b)을 각각 포함하는 픽셀(52)의 매트릭스를 갖는다. 45 is a plan view illustrating an example of a liquid crystal display in which pixels including stripe electrodes of the first and second groups are arranged in a predetermined pattern. The liquid crystal display 10 has a matrix of pixels 52 each including a first group of stripe electrodes 22a and a second group of stripe electrodes 22b disposed on one of the substrates.

각 픽셀(52)에서, 각 제1 및 제2 군의 스트라이프 전극(22a, 22b)은 도45의 좌측으로 굴곡된 부분을 갖는 형상으로 형성된다. 모든 픽셀(52)의 제1 및 제2 군의 스트라이프 전극 모두는 좌측으로 굴곡된 부분을 갖는다. 따라서, 도45의 액정 표시 장치에서, 제1 및 제2 군의 스트라이프 전극(22a, 22b)은 전체 화면에 걸쳐서 좌측으로 굴곡되어 있다.In each pixel 52, each of the first and second groups of stripe electrodes 22a and 22b is formed in a shape having a bent portion to the left in FIG. Both stripe electrodes of the first and second groups of all the pixels 52 have portions curved to the left. Therefore, in the liquid crystal display of Fig. 45, the stripe electrodes 22a and 22b of the first and second groups are bent to the left over the entire screen.

도46a는 도45의 제1 및 제2 군의 스트라이프 전극(22a, 22b)을 갖는 액정 표시 장치의 화면(54)의 예를 나타낸 도면이다. 이미지(54a)는 전압 인가 시에 화면(54)에 형성된다. 도46b는 도46a의 전체 화면(54)이 회색으로 표시될 경우 화상 스티킹(54b)이 일어나는 예를 나타낸 도면이다. 화면의 화상 스티킹(54b)은 종종 동일 이미지(54a)가 오랫동안 형성된 후에 이미지(54a) 부분의 흔적으로서 발생한다.46A is a diagram showing an example of the screen 54 of the liquid crystal display device having the stripe electrodes 22a and 22b of the first and second groups of FIG. Image 54a is formed on screen 54 upon application of voltage. 46B is a diagram showing an example in which image sticking 54b occurs when the entire screen 54 of FIG. 46A is displayed in gray. Image sticking 54b of the screen often occurs as a trace of the portion of the image 54a after the same image 54a has been formed for a long time.

이러한 화면의 화상 스티킹은 종종 픽셀 형상의 비대칭에 기인한다. 구체적으로, 도46a의 화면(54)은 도45의 제1 및 제2 스트라이프 전극(22a, 22b)을 갖는 픽셀(52)로 형성되고, 제1 및 제2 스트라이프 전극(22a, 22b)은 좌측으로 굴곡된다. 이러한 비대칭 액정 표시 장치에서는 액정이 도46a의 화살표로 나타낸 바와 같이 비대칭으로 흐르게 되고, 액정은 이미지(54a)의 윤곽을 따라서 다르게 흐르므로, 액정에 함유된 불순물이 고이게 되어, 그 결과 구동 전압에 차이가 생겨 화면의 화상 스티킹(54b)으로서 나타나게 된다.This image sticking of the screen is often due to the asymmetry of the pixel shape. Specifically, the screen 54 of FIG. 46A is formed of pixels 52 having the first and second stripe electrodes 22a and 22b of FIG. 45, and the first and second stripe electrodes 22a and 22b are to the left. Is bent. In such an asymmetric liquid crystal display device, the liquid crystal flows asymmetrically as shown by the arrow in Fig. 46A, and the liquid crystal flows differently along the outline of the image 54a, so that impurities contained in the liquid crystal are high, resulting in a difference in driving voltage. Appears and appears as the image sticking 54b of the screen.

도47은 도45 및 도46을 참조하여 설명한 문제점을 해결하기 위한 제4 실시예에 따른 패턴으로 배열된, 제1 및 제2 군의 스트라이프 전극(22a, 22b)의 픽셀을 갖는 액정 표시 장치를 나타낸 평면도이다. 액정 표시 장치(10)는 도1, 도5 및 도6과 유사한 기본 구성을 갖는다. 액정 표시 장치(10)는 기판 중 하나에 형성된 제1 군의 스트라이프 전극(22a)과 제2 군의 스트라이프 전극(22b)을 각각 포함하는 픽셀(52)의 매트릭스로 구성된다. 제1 군의 스트라이프 전극(22a)은 데이터 전압을 수신하고, 제2 군의 스트라이프 전극(22b)은 공통 전압을 수신한다. 그 결과, 이 구성의 액정 표시 장치는 기본적으로 상술한 실시예와 유사한 기능을 수행한다.FIG. 47 shows a liquid crystal display having pixels of the first and second group of stripe electrodes 22a, 22b arranged in a pattern according to the fourth embodiment for solving the problems described with reference to FIGS. 45 and 46. FIG. It is the top view shown. The liquid crystal display device 10 has a basic configuration similar to that of FIGS. 1, 5, and 6. The liquid crystal display device 10 is composed of a matrix of pixels 52 each including a first group of stripe electrodes 22a and a second group of stripe electrodes 22b formed on one of the substrates. The stripe electrode 22a of the first group receives the data voltage, and the stripe electrode 22b of the second group receives the common voltage. As a result, the liquid crystal display of this configuration basically performs a function similar to the above-described embodiment.

각 픽셀(52) 내에서, 각 제1 및 제2 군의 스트라이프 전극(22a, 22b)은 단일 방향성의 형상을 갖는다. 구체적으로, 제1 및 제2 군의 스트라이프 전극(22a, 22b)은 각각 90도로 굴곡된 부분을 갖는 형상으로 형성된다. 그러나, 예를 들어 제1 행에 위치한 픽셀(52) 내의 일 영역에서는, 제1 및 제2 스트라이프 전극(22a, 22b)은 각각 좌측으로 굴곡된다. 예를 들어 도47의 제2 행에 위치한 픽셀(52) 내의 다른 영역에서는, 제1 및 제2 군의 스트라이프 전극(22a, 22b)은 각각 우측으로 굴곡된다. 전체 화면에서, 전극이 좌측으로 굴곡된 영역과 전극이 우측으로 굴곡된 영역은 서로 교대로 배치된다.Within each pixel 52, each of the first and second groups of stripe electrodes 22a, 22b has a unidirectional shape. Specifically, the stripe electrodes 22a and 22b of the first and second groups are formed in a shape having portions that are bent at 90 degrees, respectively. However, in one region, for example, in the pixel 52 located in the first row, the first and second stripe electrodes 22a and 22b are each bent to the left. For example, in other regions in the pixel 52 located in the second row of Fig. 47, the stripe electrodes 22a and 22b of the first and second groups are each bent to the right. In the entire screen, the region in which the electrode is bent to the left and the region in which the electrode is bent to the right are alternately arranged.

따라서, 도47에서는 도45를 참조하여 설명한 비대칭이 배제됨으로써, 도46을 참조하여 설명한 픽셀 구성의 비대칭에 기인한 화면의 화상 스티킹을 개선할 수 있다.Therefore, in FIG. 47, the asymmetry described with reference to FIG. 45 is excluded, so that image sticking of the screen due to the asymmetry of the pixel configuration described with reference to FIG. 46 can be improved.

도48 및 도49는 도47의 액정 표시 장치의 변형례를 나타낸 도면이다. 이 도면에서도, 액정 표시 장치(10)는 기판 중 하나에 형성된 제1 및 제2 군의 스트라이프 전극(22a, 22b)을 각각 포함하는 픽셀(52)의 매트릭스로 구성된다. 제1군 및 제2군의 스트라이프 전극(22a, 22b)은 각각 90도로 굴곡된 부분을 갖는 형상으로 된다.48 and 49 illustrate a modification of the liquid crystal display of FIG. 47. Also in this figure, the liquid crystal display device 10 is composed of a matrix of pixels 52 each including the first and second group of stripe electrodes 22a and 22b formed on one of the substrates. The stripe electrodes 22a and 22b of the first group and the second group are each shaped to have portions bent at 90 degrees.

도48에서는 일 영역에 위치한 픽셀(52), 예를 들어 최우단 열의 픽셀(52)을 고려한다. 각 픽셀(52) 내에는, 제1 및 제2 군의 스트라이프 전극(22a, 22b)이 좌측으로 굴곡된다. 다른 영역의 픽셀 내, 예를 들어 도48의 우측으로부터 제2 열에 위치한 픽셀(52) 내에서, 제1 및 제2 스트라이프 전극(22a, 22b)은 우측으로 굴곡된다. 전체 화면에서 볼 때, 전극이 좌측으로 굴곡된 영역과 전극이 우측으로 굴곡된 영역은 서로 교대로 배치된다.In FIG. 48, the pixel 52 located in one region, for example, the pixel 52 of the rightmost column is considered. In each pixel 52, the stripe electrodes 22a and 22b of the 1st and 2nd group are bent to the left. In pixels of other regions, for example, in pixels 52 located in the second column from the right in FIG. 48, the first and second stripe electrodes 22a, 22b are bent to the right. When viewed in the full screen, the region in which the electrode is bent to the left and the region in which the electrode is bent to the right are alternately arranged.

도49에서, 각 영역에서는, 예를 들어 우측 상단의 픽셀(52) 내와, 우측으로부터 제2 열의 제2 행에 위치한 픽셀(52) 내에서는, 제1 및 제2 스트라이프 전극(22a, 22b)이 우측으로 굴곡된다. 다른 영역에서는, 예를 들어 상단으로부터 제1 행의 우측으로부터 제2 열에 위치한 픽셀 내와, 상단으로부터 제2 행의 우측으로부터 제1 열에 위치한 픽셀(52) 내에서는, 제1 및 제2 군의 스트라이프 전극(22a, 22b)은 좌측으로 굴곡된다. 전체 화면에서 볼 때, 전극이 좌측으로 굴곡된 영역과 전극이 우측으로 굴곡된 영역은 서로 교대로 배치된다. 즉, 픽셀(52)은 바둑판 형상으로 배치된다. In Fig. 49, in each area, for example, in the pixel 52 at the upper right and in the pixel 52 located in the second row of the second column from the right, the first and second stripe electrodes 22a and 22b are shown. Is bent to the right. In other areas, for example, within the pixels located in the second column from the right of the first row from the top, and within the pixels 52 located in the first column from the right of the second row from the top, the first and second groups of stripes The electrodes 22a and 22b are bent to the left. When viewed in the full screen, the region in which the electrode is bent to the left and the region in which the electrode is bent to the right are alternately arranged. In other words, the pixels 52 are arranged in a checkerboard shape.

그 결과, 도48 및 도49에서, 픽셀 형상은 대칭이 됨으로써, 도46을 참조하여 설명한 픽셀 형상의 비대칭에 기인한 화면의 화상 스티킹(54b)을 개선할 수 있다.As a result, in Figs. 48 and 49, the pixel shapes are symmetrical, whereby the image sticking 54b of the screen due to the asymmetry of the pixel shapes described with reference to Fig. 46 can be improved.

도50은 도47 ~ 도49에 나타낸 액정 표시 장치의 일 픽셀의 예를 나타낸 도면이다. 도51은 제1 스트라이프 전극(22a)을 나타낸 평면도이다. 도52는 제2 스트라이프 전극(22b)을 나타낸 평면도이다. 이 픽셀의 특징은 다른 실시예에도 적용할 수 있다.50 is a diagram illustrating an example of one pixel of the liquid crystal display shown in FIGS. 47 to 49. 51 is a plan view showing the first stripe electrode 22a. 52 is a plan view showing the second stripe electrode 22b. The feature of this pixel can be applied to other embodiments.

도23은 물론 도50에 나타낸 바와 같이, 액정 표시 장치(10)에서, 기판(14) 중 하나는 게이트 버스 라인(30), 데이터 버스 라인(32) 및 TFT(34)를 갖는 액티브 매트릭스를 포함한다. 또한, 공통 버스 라인(40)이 구비된다. 게이트 버스 라인(30)과 데이터 버스 라인(32)에 의해 정의되는 거의 직사각형의 픽셀(52)에는 제1 및 제2 군의 스트라이프 전극(22a, 22b)이 배치된다. 제1 군의 스트라이프 전극(22a)은 제1 접속 전극(22c)에 의해 TFT(34)에 접속된다. 제2 군의 스트라이프 전극(22b)은 제2 접속 전극(22d)에 의해 공통 버스 라인(40)에 접속된다. As shown in FIG. 23 as well as in FIG. 50, in the liquid crystal display device 10, one of the substrates 14 includes an active matrix having a gate bus line 30, a data bus line 32, and a TFT 34. FIG. do. In addition, a common bus line 40 is provided. The first and second groups of stripe electrodes 22a and 22b are disposed in the substantially rectangular pixel 52 defined by the gate bus line 30 and the data bus line 32. The stripe electrode 22a of the first group is connected to the TFT 34 by the first connection electrode 22c. The stripe electrode 22b of the second group is connected to the common bus line 40 by the second connection electrode 22d.

도50 및 도51에서, 복수의 제1 군의 스트라이프 전극(22a)은 제1 하위 군의 평행 선형부(도50 및 도51의 수평 중심선 위의 소자)와 제1 하위군의 선형부에 대해 경사진 제2 하위 군의 평행 선형부(도50 및 도51의 수평 중심선 아래의 소자)을 포함한다. 모든 선형부는 데이터 버스 라인(32)에 대해 2 ~ 88도 경사진다. 바람직하게는 모든 선형부가 데이터 버스 라인(32)에 대해 45도 경사지는 것이 좋다.50 and 51, the plurality of first group of stripe electrodes 22a are formed with respect to the parallel linear portions of the first subgroup (elements on the horizontal centerline of FIGS. 50 and 51) and the linear portions of the first subgroup. Parallel linear portions (elements below the horizontal centerline in FIGS. 50 and 51) of the second inclined subgroup. All linear portions are inclined 2 to 88 degrees with respect to the data bus line 32. Preferably all linear portions are inclined 45 degrees with respect to data bus line 32.

제1 하위 군의 선형부와 제2 하위 군의 선형부는 서로 90도 경사져 배치된다. 즉, 제1 군의 스트라이프 전극(22a)은 수직 굴곡부를 갖는다. 제1 하위 군의 선형부는 도50 및 도51의 수평 중심선에 관하여 제2 하위 군의 선형부에 대해 대칭하여 배치된다. 제1 하위 군의 선형부는 일 점에 관하여 제2 군의 선형부에 관하여 대칭적으로 교대로 배치될 수 있다. 제1 및 제2 하위 군은 중도에서 만곡되지 않고 거의 직사각형의 픽셀의 일 장변으로부터 타 장변으로 직선으로 뻗어 있다. The linear portion of the first subgroup and the linear portion of the second subgroup are inclined 90 degrees to each other. That is, the stripe electrodes 22a of the first group have vertical bends. The linear portions of the first subgroup are disposed symmetrically with respect to the linear portions of the second subgroup with respect to the horizontal centerline of FIGS. 50 and 51. The linear portions of the first subgroup may be arranged symmetrically alternately with respect to the linear portions of the second group with respect to one point. The first and second subgroups extend straight from one long side of the substantially rectangular pixel to the other without being curved in the middle.

도50 및 도52에서, 복수의 제2 군의 스트라이프 전극(22b)은 제3 하위 군의 평행 선형부(도50 및 도52에서 수평 중심선 위의 소자)와, 제3 하위 군의 선형부에 대해 경사진 제4 하위 군의 평행 선형부(도50 및 도52의 수평 중심선 아래의 소자)을 포함한다. 제3 하위 군의 선형부와 제4 하위 군의 선형부는 서로 직각으로 배치된다. 제3 하위 군의 선형부는 도50 및 도52의 수평 중심선에 관하여 제4 하위 군의 선형부에 대해 대칭하여 배치된다. 제3 및 제4 하위 군의 선형부의 일부는 중도에서 굴곡되지 않고 거의 직사각형의 픽셀의 일 장변으로부터 대향하는 장변으로 직선으로 뻗어 있다.50 and 52, the plurality of second group of stripe electrodes 22b are formed in parallel linear portions (elements on the horizontal centerline in FIGS. 50 and 52) of the third subgroup and in the linear portions of the third subgroup. Parallel linear portions (elements below the horizontal centerline in FIGS. 50 and 52) of the fourth subgroup inclined relative to each other. The linear portion of the third subgroup and the linear portion of the fourth subgroup are disposed at right angles to each other. The linear portions of the third subgroup are disposed symmetrically with respect to the linear portions of the fourth subgroup with respect to the horizontal centerline of FIGS. 50 and 52. Some of the linear portions of the third and fourth subgroups extend straight from one long side of the substantially rectangular pixel to the opposite long side without being bent midway.

주어진 픽셀에서, 제1 접속 전극(22c)은 픽셀(52)의 주변부(픽셀(52)을 정의하는 게이트 버스 라인(30)과 데이터 버스 라인(32)의 약간 안쪽)에 배치되고, 제1 군의 스트라이프 전극(22a)을 서로 접속시킨다. 한편, 제2 접속 전극(22d)은 픽셀(52)의 주변부에 배치되고, 제2 군의 스트라이프 전극(22b)을 서로 접속시킨다. 제1 접속 전극(22c)은 절연 층(56)(도50, 도55)을 개재하여 제2 접속 전극(22d)과 적어도 부분적으로 포개진다. 이 절연 층(56)은 도32 및 도33의 절연 층(50)과 동일하다.In a given pixel, the first connection electrode 22c is disposed at the periphery of the pixel 52 (slightly inside the gate bus line 30 and the data bus line 32 defining the pixel 52), and the first group Stripe electrodes 22a are connected to each other. On the other hand, the second connection electrode 22d is disposed at the periphery of the pixel 52 and connects the stripe electrodes 22b of the second group to each other. The first connection electrode 22c is at least partially overlapped with the second connection electrode 22d via the insulating layer 56 (FIGS. 50 and 55). This insulating layer 56 is the same as the insulating layer 50 of FIGS. 32 and 33.

도50에 나타낸 바와 같이, 제2 접속 전극(22d)의 폭은 제1 접속 전극(22c)의 폭보다 크고, 제1 접속 전극(22c)은 제2 접속 전극(22d)의 내측 가장자리 상에 위치하고, 가능한 한 단락 회로가 발생하는 것을 방지하기 위하여 게이트 버스 라인(30)과 데이터 버스 라인(32)으로부터 떨어져 있다. As shown in Fig. 50, the width of the second connection electrode 22d is greater than the width of the first connection electrode 22c, and the first connection electrode 22c is located on the inner edge of the second connection electrode 22d. As far as possible, away from gate bus line 30 and data bus line 32 to prevent short circuits from occurring.

제1 접속 전극(22c)에 대해 상세히 설명한다. 제1 접속 전극(22c)은 제1 군의 스트라이프 전극(22a)의 제1 및 제2 선형부의 단부를 서로 접속하는 접속 전극부(22cp, 22cq)를 포함한다. The first connection electrode 22c will be described in detail. The first connection electrode 22c includes connection electrode portions 22cp and 22cq connecting the ends of the first and second linear portions of the first group of stripe electrodes 22a to each other.

접속 전극부(22cp)는 픽셀(52)의 주변부에서 게이트 버스 라인(30)에 평행하게 뻗어 있고, 제1 및 제2 선형부의 단부를 서로 접속시킨다. 한편, 접속 전극부(22cq)는 픽셀(52)의 주변부에서 데이터 버스 라인(32)에 평행하게 단속적으로 뻗어 있고, 제1 군의 스트라이프 전극(22a)의 제1 및 제2 선형부의 적어도 2개의 단부를 서로 접속시킨다. The connection electrode portion 22cp extends in parallel to the gate bus line 30 at the periphery of the pixel 52 and connects the ends of the first and second linear portions to each other. On the other hand, the connecting electrode portion 22cq extends intermittently in parallel with the data bus line 32 at the periphery of the pixel 52, and at least two first and second linear portions of the first group of stripe electrodes 22a are formed. The ends are connected to each other.

특히, 접속 전극부(22cq)가 픽셀(52)의 주변부에서 데이터 버스 라인(32)에 평행하게 배치된 형상에서는 예를 들어 도23에 나타낸 픽셀의 중심부에서 세로 방향으로 뻗은 접속 전극부(22cy)를 제거할 수 있다. 픽셀의 중심부에서 세로 방향으로 뻗은 접속 전극부(22cy)는 픽셀의 개구율(aperture ratio)을 상당히 저감시킨다. 그러나, 픽셀(52)의 주변부에서 접속 전극부(22cq)를 구비하면, 픽셀의 개구율을 개선할 수 있다.In particular, in the shape where the connection electrode portion 22cq is arranged in parallel with the data bus line 32 at the periphery of the pixel 52, the connection electrode portion 22cy extends in the longitudinal direction from the center of the pixel shown in FIG. Can be removed. The connecting electrode portion 22cy extending in the longitudinal direction from the center of the pixel significantly reduces the aperture ratio of the pixel. However, when the connection electrode portion 22cq is provided at the periphery of the pixel 52, the aperture ratio of the pixel can be improved.

데이터 버스 라인(32)에 평행하게 접속 전극부(22cq)를 불연속적으로 배치함으로써, 데이터 버스 라인(32) 근방의 접속 전극부(22cq)의 양을 저감할 수 있고, 그것에 의해 접속 전극부(22cq)와 데이터 버스 라인(32) 사이에서 단락 회로가 발생할 가능성을 줄일 수 있다. 제1 접속 전극(22c)은 픽셀(52)의 수평 중심선을 따라서 단속적으로 배치된 접속 전극부(22cr)를 더 포함한다. 특히 필요하지는 않지만, 접속 전극부(22cr)를 구비하면, 제1 및 제2 군의 스트라이프 전극(22a, 22b)의 굴곡부에서 액정의 배향이 교란되어 일어나는 전경을 방지할 수 있다. By discontinuously arranging the connection electrode portion 22cq in parallel with the data bus line 32, the amount of the connection electrode portion 22cq in the vicinity of the data bus line 32 can be reduced, whereby the connection electrode portion ( The possibility of a short circuit occurring between 22cq) and the data bus line 32 can be reduced. The first connection electrode 22c further includes a connection electrode portion 22cr intermittently disposed along the horizontal center line of the pixel 52. Although not particularly required, the connection electrode portion 22cr can prevent the foreground caused by disturbance of the liquid crystal in the bent portions of the stripe electrodes 22a and 22b of the first and second groups.

제1 군의 스트라이프 전극(22a)의 일 선형부의 단부(도51에서 a로 나타냄)는 픽셀의 단변의 모서리에 위치하고, 다른 선형부의 단부(도51에서 b로 나타냄)는 픽셀의 다른 단변의 모서리에 위치한다. 거의 연속한 전선은 단부(a)를 갖는 선형부로부터 거의 모든 다른 선형부와 제1 접속 전극의 접속 전극부(22cq)를 개재하여 단부(b)를 갖는 다른 선형부를 향하여 뻗도록 형성된다. 구체적으로, 제1 접속 전극의 접속 전극부(22cq)는 제1 군의 스트라이프 전극(22a)의 전기적 접속을 위해 필요한 최소 부분에만 배치된다.An end portion of one linear portion of the first group of stripe electrodes 22a (indicated by a in FIG. 51) is located at the edge of the short side of the pixel, and the other end portion (indicated by b in FIG. 51) is at the edge of the other short side of the pixel. Located in The almost continuous electric wire is formed to extend from the linear portion having the end a toward the other linear portion having the end b via almost all other linear portions and the connecting electrode portion 22cq of the first connecting electrode. Specifically, the connecting electrode portion 22cq of the first connecting electrode is disposed only in the minimum portion necessary for the electrical connection of the stripe electrodes 22a of the first group.

제2 접속 전극(22d)은 제2 군의 스트라이프 전극(22b)의 제3 및 제4 선형부의 단부를 서로 접속하는 픽셀(52)의 주변부의 게이트 버스 라인(30)에 평행하게 뻗은 접속 전극부(22dp)와, 픽셀(52)의 주변부의 데이터 버스 라인(32)에 평행하게 뻗은 접속 전극부(22dq)를 포함한다. 제2 접속 전극(22d)은 픽셀의 수평 중심선을 따라서 배치된 보조 커패시턴스 전극으로서 기능하는 접속 전극부(22dr)를 더 포함한다. 접속 전극부(22dr)는 또한 제1 및 제2 스트라이프 전극(22a, 22b)의 굴곡부에서 액정의 배향이 교란되어 발생할 수 있는 전경을 방지할 수 있다. 접속 전극부(22dr)는 없어도 된다. 제2 접속 전극(22d)은 복수의 점에서 인접한 픽셀의 유사한 접속 전극에 접속하는 외부 돌출부(22ds)를 더 포함한다. 이들 외부 돌출부(22ds)는 도50의 공통 버스 라인(40) 부분이다. 즉, 일 픽셀의 제2 접속 전극(22d)은 복수의 공통 버스 라인(40)에 의해 인접한 픽셀의 제2 접속 전극(22d)에 접속된다. The second connection electrode 22d extends in parallel with the gate bus line 30 of the periphery of the pixel 52 connecting the ends of the third and fourth linear portions of the stripe electrode 22b of the second group to each other. 22dp and a connecting electrode portion 22dq extending in parallel to the data bus line 32 at the periphery of the pixel 52. The second connection electrode 22d further includes a connection electrode portion 22dr that functions as an auxiliary capacitance electrode disposed along the horizontal center line of the pixel. The connecting electrode portion 22dr can also prevent the foreground which may occur due to the disturbance of the liquid crystal in the bent portions of the first and second stripe electrodes 22a and 22b. The connection electrode part 22dr may not be required. The second connection electrode 22d further includes an outer protrusion 22ds for connecting to similar connection electrodes of adjacent pixels at a plurality of points. These outer protrusions 22ds are part of the common bus line 40 of FIG. That is, the second connection electrode 22d of one pixel is connected to the second connection electrode 22d of the adjacent pixel by the plurality of common bus lines 40.

도53은 제1 및 제2 군의 스트라이프 전극(22a, 22b)과 제1 및 제2 접속 전극(22c, 22d)의 변형례를 나타낸 평면도이다. 도54는 제1 및 제2 군의 스트라이프 전극(22a, 22b)과 제1 및 제2 접속 전극(22c, 22d)의 변형례를 나타낸 평면도이다. Fig. 53 is a plan view showing a modification of the first and second group of stripe electrodes 22a and 22b and the first and second connection electrodes 22c and 22d. Fig. 54 is a plan view showing a modification of the stripe electrodes 22a and 22b and the first and second connection electrodes 22c and 22d of the first and second groups.

도53 및 도54에서, 제1 및 제2 접속 전극(22c, 22d)의 접속 전극부(22cq, 22dq)는 픽셀의 주변부에서만 배치되고, 픽셀 내에는 아무런 접속 전극부도 배치되지 않는다. 따라서, 개구율이 큰 밝은 액정 표시 장치가 얻어진다.53 and 54, the connecting electrode portions 22cq and 22dq of the first and second connecting electrodes 22c and 22d are disposed only at the periphery of the pixel, and no connecting electrode portion is disposed in the pixel. Thus, a bright liquid crystal display device having a large aperture ratio is obtained.

제1 군의 스트라이프 전극(22a)을 접속하는 픽셀의 주변부에 배치된 접속 전 극부(22cq) 중에서, 일 데이터 버스 라인(32)에 평행한 접속 전극부(22cq)의 총 길이는 대향하는 다른 버스 라인에 평행한 접속 전극부(22cq)의 총 길이와 거의 같은 것이 좋다. 이렇게 함으로써, 일 데이터 버스 라인(32)과 접속 전극부(22cq) 사이에 혼선이 생길 가능성을 저감할 수 있다.Of the connecting electrode portions 22cq disposed at the periphery of the pixels connecting the stripe electrodes 22a of the first group, the total length of the connecting electrode portions 22cq parallel to one data bus line 32 is opposite to the other buses. It is preferable that the total length of the connecting electrode portion 22cq parallel to the line is substantially the same. By doing so, the possibility of crosstalk between one data bus line 32 and the connecting electrode portion 22cq can be reduced.

일 픽셀 내에서, 데이터 버스 라인(32)에 대해 2 ~ 88도의 각으로 제1 군의 스트라이프 전극(22a)의 제1 선형부를 갖는 영역의 면적은 보각(supplementary angle)으로 제2 선형부를 갖는 영역의 면적과 실질상 같은 것이 좋다. Within one pixel, the area of the area having the first linear portion of the first group of stripe electrodes 22a at an angle of 2 to 88 degrees with respect to the data bus line 32 is the area having the second linear portion at the complementary angle. The area and the substantially of the same thing is good.

도55a는 도56a의 실시예의 비교예를 나타낸 도면이다. 도55b는 도55a의 55B-55B선을 따라 취한 단면도이다. 상술한 바와 같이, 제1 및 제2 군의 스트라이프 전극(22a, 22b)을 갖는 액정 표시 장치에서, 제1 군의 스트라이프 전극(22a)과 제2 군의 스트라이프 전극(22b) 사이에 수평 전계(FT)가 형성되며, 이것은 대향 기판(12)의 완전 고체 투명 전극(18)이 있거나 없거나 마찬가지이다. 55A shows a comparative example of the embodiment of FIG. 56A. Fig. 55B is a cross sectional view taken along the line 55B-55B in Fig. 55A. As described above, in the liquid crystal display device having the first and second groups of stripe electrodes 22a and 22b, a horizontal electric field between the first group of stripe electrodes 22a and the second group of stripe electrodes 22b is obtained. F T ) is formed, with or without the fully solid transparent electrode 18 of the opposing substrate 12.

제1 군의 스트라이프 전극(22a) 중 하나가 예각(acute angle) 또는 직각으로 제1 접속 전극(22c)의 접속 전극부(22cq)와 교차하는 위치에서, 제1 군의 스트라이프 전극(22a)은 제1 접속 전극(22c)의 접속 전극부(22cq)와 동일 전위이므로, 이 두 부재 사이에 수평 전계(FT)가 형성되지 않아서 액정을 충분히 구동할 수 없는 문제가 발생할 수 있다. 이와 유사하게, 제2 군의 스트라이프 전극(22b)이 예각 또는 직각으로 제2 접속 전극(22d)의 접속 전극부(22dq)와 교차하는 위치에서, 제2 군의 스트라이프 전극(22b)은 제2 접속 전극(22d)의 접속 전극부(22dq)와 동일 전위이므 로, 이 두 부재 사이에 수평 전계(FT)가 형성되지 않아서 액정을 충분히 구동할 수 없는 문제가 발생할 수 있다. 수평 전계(FT)가 형성되지 않아서 액정을 충분히 구동되지 않는다는 사실로부터 액정 표시 장치의 휘도가 저감되고 또한 개구율도 저감된다는 사실을 이끌어 낼 수 있다. 한편, 제2 접속 전극(22d)의 접속 전극부(22dq)가 제1 접속 전극(22c)의 접속 전극부(22cq)와 포개지는 관계로 존재할 경우, 제1 군의 스트라이프 전극(22a)과 제2 접속 전극(22d)의 접속 전극부(22dq) 사이에 수평 전계가 형성된다. 그러나, 제1 접속 전극(22c)의 접속 전극부(22cq)는 수평 전계의 형성에 대한 장애물을 형성한다는 것이 밝혀졌다. At a position where one of the first group of stripe electrodes 22a intersects the connection electrode portion 22cq of the first connection electrode 22c at an acute angle or at a right angle, the stripe electrode 22a of the first group is Since the same potential as that of the connecting electrode portion 22cq of the first connecting electrode 22c, a problem may arise in that the liquid crystal cannot be sufficiently driven because no horizontal electric field F T is formed between the two members. Similarly, at a position where the second group of stripe electrodes 22b intersects the connection electrode portion 22dq of the second connection electrode 22d at an acute angle or at a right angle, the second group of stripe electrodes 22b is formed at the second position. Since the potential is the same as that of the connecting electrode portion 22dq of the connecting electrode 22d, a problem may occur in that the liquid crystal cannot be sufficiently driven because no horizontal electric field F T is formed between the two members. The fact that the liquid crystal is not sufficiently driven because the horizontal electric field F T is not formed can lead to the fact that the luminance of the liquid crystal display device is reduced and the aperture ratio is also reduced. On the other hand, when the connection electrode part 22dq of the second connection electrode 22d overlaps with the connection electrode part 22cq of the first connection electrode 22c, the stripe electrode 22a and the first group of the first group A horizontal electric field is formed between the connection electrode portions 22dq of the two connection electrodes 22d. However, it has been found that the connecting electrode portion 22cq of the first connecting electrode 22c forms an obstacle to the formation of the horizontal electric field.

도56a는 본 발명의 제5 실시예에 의한 액정 표시 장치의 일부를 나타낸 도면이다. 도56b는 도56a의 56B-56B선을 따라 취한 단면도이다.56A is a view showing a portion of a liquid crystal display according to a fifth embodiment of the present invention. 56B is a cross sectional view taken along a line 56B-56B in FIG. 56A.

도56a의 경우, 제1 군의 스트라이프 전극(22a) 중 하나가 도55a에서 예각 또는 직각으로 제1 접속 전극(22c)의 접속 전극부(22cq)와 교차하며, 접속 전극부(22cq)가 위치하는 위치에 구동 보정 전극부(driving correction electrode portion)(22m)가 구비된다. 이것은 통상 다음과 같이 설명할 수 있다. 액정 표시 장치는 제1 및 제2 군의 스트라이프 전극(22a, 22b) 중 하나의 일 스트라이프 전극(22a)과 교차하는 구동 보정 전극부(22m)를 더 포함한다. 이 구동 보정 전극부(22m)는 하나의 제1 스트라이프 전극(22a)에 관한 군과 다른 군의 스트라이프 전극(22b)에 접속되고, 특정된 다른 군의 하나의 스트라이프 전극(22b)에 대한 제1 또는 제2 접속 전극(22c, 22d)과 같은 층에 배치된다. In the case of Fig. 56A, one of the stripe electrodes 22a of the first group crosses the connecting electrode portion 22cq of the first connecting electrode 22c at an acute or right angle in Fig. 55A, and the connecting electrode portion 22cq is positioned. A driving correction electrode portion 22m is provided at the position. This can usually be explained as follows. The liquid crystal display further includes a driving correction electrode part 22m intersecting with one stripe electrode 22a of the stripe electrodes 22a and 22b of the first and second groups. The driving correction electrode portion 22m is connected to a stripe electrode 22b of a group different from the group of one first stripe electrode 22a, and has a first to one stripe electrode 22b of the specified other group. Or in the same layer as the second connection electrodes 22c and 22d.

구체적으로, 제1 스트라이프 전극(22a)은 예각 또는 직각으로 제1 스트라이프 전극(22a)과 다른 층에 위치하는 제2 스트라이프 전극(22b)과 동일 층 내의 구동 보정 전극부(22m)와 교차하고, 제1 군의 스트라이프 전극(22a)은 구동 보정 전극부(22m)와 다른 전위이고, 이 두 부재 사이에는 수평 전계(FT)가 형성된다. 따라서, 개선된 개구율로 액정을 구동할 수 있다.Specifically, the first stripe electrode 22a intersects the drive correction electrode portion 22m in the same layer with the second stripe electrode 22b positioned on a different layer from the first stripe electrode 22a at an acute or right angle. The stripe electrode 22a of the first group has a potential different from that of the driving correction electrode portion 22m, and a horizontal electric field F T is formed between the two members. Thus, it is possible to drive the liquid crystal with an improved aperture ratio.

도57은 도55a의 구성 및 도56a의 액정 표시 장치의 투과율을 나타낸 도면이다. 곡선(N)은 도55a의 액정 표시 장치의 투과율을 나타내고, 곡선(O)은 도56a의 액정 표시 장치의 투과율을 나타낸다. 도56a의 액정 표시 장치에서는 더 많은 부분에서 액정이 구동되므로, 밝은 표시가 얻어질 수 있다.FIG. 57 shows the structure of FIG. 55A and the transmittance of the liquid crystal display of FIG. 56A. FIG. Curve N represents the transmittance of the liquid crystal display of Fig. 55A, and curve O represents the transmittance of the liquid crystal display of Fig. 56A. In the liquid crystal display of Fig. 56A, since the liquid crystal is driven in more portions, a bright display can be obtained.

도58은 도56a의 원리에 기초한 제1 및 제2 군의 스트라이프 전극(22a, 22b)과 제1 및 제2 접속 전극(22c, 22d)을 갖는 액정 표시 장치를 나타낸 평면도이다. 이 예에서, 픽셀의 중심에 접속 전극부(22cy)가 형성되고, 픽셀의 주변부에 구동 보정 전극부(22m)가 배치된다. 구동 보정 전극부(22m)는 제2 접속 전극(22d)의 접속 전극부(22dq)에 대응하여 존재하여도 좋다. 그럼에도 불구하고, 구동 보정 전극부(22m)는 제2 군의 스트라이프 전극(22b)에 접속되지 못한다. FIG. 58 is a plan view showing a liquid crystal display having first and second stripe electrodes 22a and 22b and first and second connection electrodes 22c and 22d based on the principle of FIG. 56A. In this example, the connecting electrode portion 22cy is formed at the center of the pixel, and the driving correction electrode portion 22m is disposed at the periphery of the pixel. The drive correction electrode portion 22m may exist in correspondence with the connection electrode portion 22dq of the second connection electrode 22d. Nevertheless, the driving correction electrode portion 22m cannot be connected to the stripe electrode 22b of the second group.

도59는 픽셀이 접속 전극부(22cy)에 의해 세로 방향으로 4 부분으로 분할된 예를 나타낸다. 도58과 유사한 방법으로, 구동 보정 전극부(22m)는 픽셀의 주변부에 배치된다. 도58 및 도59의 구성에서는, 접속 전극이 픽셀의 주변부에 배치될 수 없다. 그러나, 후술하는 예에서는, 접속 전극이 픽셀의 주변부에 배치될 수 있고, 구동 보정 전극부(22m)도 픽셀의 주변부에 배치될 수 있다.Fig. 59 shows an example in which the pixel is divided into four parts in the longitudinal direction by the connecting electrode portion 22cy. In a manner similar to that in Fig. 58, the driving correction electrode portion 22m is disposed at the periphery of the pixel. 58 and 59, the connecting electrode cannot be disposed at the periphery of the pixel. However, in the example described later, the connecting electrode may be disposed at the periphery of the pixel, and the driving correction electrode portion 22m may also be disposed at the periphery of the pixel.

도60은 제1 및 제2 군의 스트라이프 전극(22a, 22b)이 예각으로 제1 및 제2 접속 전극(22c, 22d)과 교차하고, 구동 보정 전극부(22m)를 포함하는 경우를 나타낸 도면이다. 도60은 픽셀의 주변부 상의 데이터 버스 라인(32)에 평행한 제1 및 제2 접속 전극(22c, 22d)의 접속 전극부(22cq, 22dq)의 근방 부분을 나타낸다. Fig. 60 shows a case where the stripe electrodes 22a and 22b of the first and second groups cross the first and second connection electrodes 22c and 22d at an acute angle and include the driving correction electrode portion 22m. to be. Fig. 60 shows the vicinity of the connection electrode portions 22cq and 22dq of the first and second connection electrodes 22c and 22d parallel to the data bus lines 32 on the periphery of the pixel.

도60 ~ 도66에 나타낸 실시예에서, 제1 군의 스트라이프 전극(22a)과 제1 접속 전극(22c)은 제2 군의 스트라이프 전극(22b)과 제2 접속 전극(22d) 위의 층에 위치한다. 그러므로, 제1 군의 스트라이프 전극(22a)과 제1 접속 전극(22c)은 실선으로 나타내는 반면, 제2 군의 스트라이프 전극(22b)과 제2 접속 전극(22d)은 점선으로 나타낸다. 60-66, the first group of stripe electrodes 22a and the first connection electrode 22c are formed on the layer above the second group of stripe electrodes 22b and the second connection electrode 22d. Located. Therefore, the stripe electrode 22a and the first connection electrode 22c of the first group are shown by solid lines, while the stripe electrode 22b and the second connection electrode 22d of the second group are shown by dotted lines.

도60에서는, 2개의 구동 보정 전극부(22m1, 22m2)를 나타낸다. 도61은 구동 보정 전극부(22m1)를 상세히 나타낸다. 도62는 구동 보정 전극부(22m1)를 관통하여 도61의 62-62선을 따라 취한 단면도이다. 도63은 구동 보정 전극부(22m2)를 관통하여 도60의 63-63선을 따라 취한 단면도이다.In Fig. 60, two drive correction electrode portions 22m1 and 22m2 are shown. 61 shows the driving correction electrode portion 22m1 in detail. FIG. 62 is a cross-sectional view taken along the line 62-62 of FIG. 61 through the drive correction electrode portion 22m1. FIG. 63 is a cross-sectional view taken along the lines 63-63 of FIG. 60 through the drive correction electrode portion 22m2.

도60, 도61, 도62에서, 제1 군의 스트라이프 전극(22a)의 2개의 제1 및 제2 선형부는 데이터 버스 라인(32)에 평행한 제1 접속 전극(22c)의 접속 전극부(22cq)에 의해 접속된다. 구동 보정 전극부(22m1)는 접속 전극부(22cq)와 일체를 이루어 직선을 따라 뻗어 있다. 60, 61, and 62, two first and second linear portions of the first group of stripe electrodes 22a are connected to the electrode portions of the first connection electrode 22c parallel to the data bus line 32. 22cq). The driving correction electrode portion 22m1 is integrated with the connection electrode portion 22cq and extends along a straight line.

도60의 중심에 위치한 제1 군의 스트라이프 전극(22a)의 선형부(소위 중심 선형부) 중 하나에서 볼 때, 접속 전극부(22cq)는 중심 선형부와 그 위에 위치한 선형부를 접속시키지만, 구동 보정 전극부(22m1)는 중심 선형부와 그 아래에 위치 한 선형부를 접속시키지는 못한다. 구동 보정 전극부(22m1)는 중심 선형부 아래에 위치한 제2 군의 스트라이프 전극(22b)의 선형부로 예각을 형성한다. 구동 보정 전극부(22m1)와 구동 보정 전극부(22m1) 아래에 위치한 제2 군의 스트라이프 전극(22b)의 선형부에는 다른 전압이 공급된다.In one of the linear portions (so-called central linear portions) of the stripe electrodes 22a of the first group located in the center of Fig. 60, the connecting electrode portions 22cq connect the central linear portions with the linear portions positioned thereon, but are driven. The correction electrode portion 22m1 does not connect the central linear portion and the linear portion positioned below it. The driving correction electrode part 22m1 forms an acute angle with the linear part of the stripe electrode 22b of the 2nd group located under the center linear part. Different voltages are supplied to the driving correction electrode portion 22m1 and the linear portions of the second group of stripe electrodes 22b positioned below the driving correction electrode portion 22m1.

즉, 제1 군의 스트라이프 전극(22a)의 제1 및 제2 선형부 중 하나는 데이터 버스 라인(32)에 평행한 제1 접속 전극(22c)의 접속 전극부(22cq)에 접속되고, 제1 접속 전극(22c)의 접속 전극부(22cq)는 특정한 하나의 선형부와 접속 전극부 사이의 접합부로부터 일 방향으로 뻗어 있으며, 구동 보정 전극부(22m1)는 데이터 버스 라인에 평행한 접속 전극부(22cq)에 반대 방향으로 뻗어 있고, 복수의 제2 스트라이프 전극(22b)의 선형부 중 가장 가까운 하나와 겹쳐진 위치에서 종료된다. 따라서, 제2 군의 스트라이프 전극(22b)의 일 선형부는 예각으로 구동 보정 전극부(22m1)와 교차하지만, 쌍방에는 다른 전압이 공급된다. 구동될 수 있는 액정 부분이 증가됨으로써, 밝은 표시를 얻을 수 있다.That is, one of the first and second linear portions of the first group of stripe electrodes 22a is connected to the connection electrode portion 22cq of the first connection electrode 22c parallel to the data bus line 32. The connecting electrode portion 22cq of the one connecting electrode 22c extends in one direction from the junction between the specific one linear portion and the connecting electrode portion, and the driving correction electrode portion 22m1 is the connecting electrode portion parallel to the data bus line. It extends in the opposite direction to 22cq and ends at a position overlapping with the nearest one of the linear portions of the plurality of second stripe electrodes 22b. Therefore, one linear portion of the stripe electrode 22b of the second group crosses the driving correction electrode portion 22m1 at an acute angle, but different voltages are supplied to both. By increasing the liquid crystal portion which can be driven, bright display can be obtained.

도62에 나타낸 바와 같이, 위에서 볼 때, 구동 보정 전극부(22m1)가 제2 접속 전극(22d)의 접속 전극부(22dq)로부터 돌출 양(L) 만큼 안쪽으로 돌출되어 있다. 제2 접속 전극(22d)의 접속 전극부(22dq)로부터 안쪽으로 구동 보정 전극부(22m1)가 돌출되는 것은 구동 보정 전극부(22m1)와, 이 구동 보정 전극부(22m1)와 예각을 형성하는 제2 군의 스트라이프 전극(22b)의 선형부 사이의 수평 전계(FT)를 유효하게 하는데 결정적이다. 이 실시예에 의하면, 제1 접속 전극(22c)의 접속 전극부(22cq)와 구동 보정 전극부(22m1)는 모두 제2 접속 전극(22d)의 접속 전극부(22dq)의 안쪽으로 돌출되어 있다. As shown in Fig. 62, when viewed from above, the driving correction electrode portion 22m1 protrudes inwardly from the connection electrode portion 22dq of the second connection electrode 22d by the amount of protrusion L. As shown in FIG. The drive correction electrode portion 22m1 protrudes inward from the connection electrode portion 22dq of the second connection electrode 22d to form an acute angle with the drive correction electrode portion 22m1 and the drive correction electrode portion 22m1. It is crucial to make the horizontal electric field F T between the linear portions of the second group of stripe electrodes 22b effective. According to this embodiment, both the connecting electrode portion 22cq and the driving correction electrode portion 22m1 of the first connecting electrode 22c protrude inward of the connecting electrode portion 22dq of the second connecting electrode 22d. .

도60 및 도63에서, 제2 군의 스트라이프 전극(22b)의 일 선형부는 게이트 버스 라인에 평행한 제2 접속 전극(22d)의 접속 전극부(22dq)에 접속되고, 구동 보정 전극부(22m2)는 제2 접속 전극(22d)의 접속 전극부(22dq)의 내부에 접속된다. 따라서, 제1 군의 스트라이프 전극(22a)의 일 선형부는 예각으로 구동 보정 전극부(22m2)와 교차하지만, 쌍방에는 다른 전압이 공급된다. 그러므로, 구동될 수 있는 액정 부분이 증가됨으로써, 밝은 표시를 얻을 수 있다. 도63에 나타낸 바와 같이, 구동 보정 전극부(22m2)는 위에서 볼 때, 제1 군의 스트라이프 전극(22a)의 선형부로부터 양(L)만큼 안쪽으로 돌출된다. 이러한 구동 보정 전극부(22m2)의 돌출은 수평 전계(FT)를 유효하게 하는데 중요하다.60 and 63, one linear portion of the stripe electrode 22b of the second group is connected to the connection electrode portion 22dq of the second connection electrode 22d parallel to the gate bus line, and the drive correction electrode portion 22m2. Is connected to the inside of the connecting electrode portion 22dq of the second connecting electrode 22d. Therefore, one linear portion of the stripe electrode 22a of the first group crosses the driving correction electrode portion 22m2 at an acute angle, but different voltages are supplied to both. Therefore, by increasing the liquid crystal portion that can be driven, bright display can be obtained. As shown in Fig. 63, the driving correction electrode portion 22m2 protrudes inwardly by the amount L from the linear portions of the stripe electrodes 22a of the first group as viewed from above. This projecting of the drive correction electrode portion 22m 2 is important for making the horizontal electric field F T effective.

도64는 제1 접속 전극(22c)의 접속 전극부(22cq)의 안쪽 단부가 제2 접속 전극(22d)의 접속 전극부(22dq)의 안쪽 단부와 동일 수직 평면 내에 위치하도록 구동 보정 전극부(22m1)가 제1 군의 스트라이프 전극(22a)으로부터 뻗어 있는, 도61과 유사한 도면이다. 그러나, 구동 보정 전극부(22m1)가 위치한 제2 접속 전극(22d)의 접속 전극부(22dq)의 안쪽 단부에는 오목부가 형성된다. 따라서, 구동 보정 전극부(22m1)는 제2 접속 전극(22d)의 접속 전극부(22dq)보다 수평 방향으로 더 돌출되어 있다.Fig. 64 shows the drive correction electrode portion so that the inner end of the connecting electrode portion 22cq of the first connecting electrode 22c is located in the same vertical plane as the inner end of the connecting electrode portion 22dq of the second connecting electrode 22d. Fig. 61 is a view similar to Fig. 61 in which 22m1) extends from the first group of stripe electrodes 22a. However, a recess is formed at the inner end of the connection electrode portion 22dq of the second connection electrode 22d on which the drive correction electrode portion 22m1 is located. Therefore, the driving correction electrode part 22m1 protrudes further in the horizontal direction than the connection electrode part 22dq of the second connection electrode 22d.

도65에서, 제1 군의 스트라이프 전극(22a)의 선형부의 테이퍼(taper)는 데이터 버스 라인(32)에 더 근접한 구동 보정 전극부(22m1)의 바깥쪽 모서리 단부까지 뻗어있으므로, 특정 데이터 버스 라인(32)의 근방에 위치한 데이터 버스 라인(32)과 같은 층의 구동 보정 전극부(22m1) 부분의 면적을 최소화시킨다. 그 결과, 구동 보정 전극부(22m1)는 데이터 버스 라인(32)과 단락되는 일이 적게 된다.In Fig. 65, the taper of the linear portion of the first group of stripe electrodes 22a extends to the outer edge end of the drive correction electrode portion 22m1 closer to the data bus line 32, so that the specific data bus line The area of the portion of the drive correction electrode portion 22m1 of the same layer as the data bus line 32 located in the vicinity of 32 is minimized. As a result, the driving correction electrode portion 22m1 is less likely to be shorted with the data bus line 32.

도66은 구동 보정 전극부(22m3)의 제1 접속 전극(22c)의 접속 전극부(22cp)가 오목하게 되어 있으므로, 제2 접속 전극(22d)의 접속 전극부(22dp)가 제1 접속 전극(22c)의 접속 전극부(22cp)로부터 안쪽으로 돌출되어 있는 예를 나타낸 도면이다. 제1 군의 스트라이프 전극(22a)의 선형부는 예각으로 구동 보정 전극부(22m3)와 교차한다.Fig. 66 shows that the connecting electrode portion 22cp of the first connecting electrode 22c of the driving correction electrode portion 22m3 is concave, so that the connecting electrode portion 22dp of the second connecting electrode 22d is the first connecting electrode. It is a figure which shows the example which protrudes inward from the connection electrode part 22cp of (22c). The linear portions of the first group of stripe electrodes 22a intersect the drive correction electrode portions 22m3 at an acute angle.

도50에는 또한 구동 보정 전극부(22m1), 구동 보정 전극부(22m2) 및 구동 보정 전극부(22m3)를 나타내고 있다. 도50은 또한 구동 보정 전극부(22m4)를 나타내고 있다.50 also shows the drive correction electrode portion 22m1, the drive correction electrode portion 22m2, and the drive correction electrode portion 22m3. 50 also shows the drive correction electrode portion 22m4.

도67은 도61의 구성에서 도62의 구동 보정 전극부(22m1)의 돌출 양이 0인 경우의 액정 표시 장치의 투과율을 나타낸 도면이다. M으로 나타낸 바와 같이, 제2 군의 스트라이프 전극(22b)이 예각으로 구동 보정 전극부(22m1)와 교차하는 위치에서 투과율의 저하가 관측되었다.FIG. 67 is a diagram showing the transmittance of the liquid crystal display when the protrusion amount of the drive correction electrode portion 22m1 in FIG. 62 is 0 in the configuration of FIG. As indicated by M, the decrease in transmittance was observed at the position where the stripe electrodes 22b of the second group intersect the drive correction electrode portions 22m1 at an acute angle.

도68은 도62의 돌출 양(L)이 도61의 구성에서 2㎛인 경우의 액정 표시 장치의 투과율을 나타낸 도면이다. 도67의 위치(M)에서의 투과율의 저하는 없어졌다.FIG. 68 is a diagram showing the transmittance of the liquid crystal display device when the protrusion amount L of FIG. 62 is 2 mu m in the configuration of FIG. The drop in transmittance at position M in FIG. 67 disappeared.

도69는 도63의 구동 보정 전극부(22m2)의 돌출 양(L)이 도60의 구성에서 0인 경우의 액정 표시 장치의 투과율을 나타낸 도면이다. N으로 나타낸 바와 같이, 제1 군의 스트라이프 전극(22a)이 예각으로 구동 보정 전극부(22m2)와 교차하는 위치에서 투과율의 저하가 관측되었다.FIG. 69 is a diagram showing the transmittance of the liquid crystal display device when the protrusion amount L of the drive correction electrode portion 22m2 in FIG. 63 is 0 in the configuration of FIG. As indicated by N, a decrease in transmittance was observed at the position where the stripe electrodes 22a of the first group intersect the drive correction electrode portions 22m2 at an acute angle.

도70은 도63의 돌출 양(L)이 도60의 구성에서 4㎛인 경우의 액정 표시 장치의 투과율을 나타낸 도면이다. 도69의 위치(N)에서의 투과율의 자하는 없어졌다.FIG. 70 is a diagram showing the transmittance of the liquid crystal display device when the protrusion amount L of FIG. 63 is 4 mu m in the configuration of FIG. The magnetic field of the transmittance at position N in FIG. 69 disappeared.

도71은 구동 보정 전극부(22m1)의 돌출 양(L), 구동 보정 전극부(22m2)의 돌출 양(L) 및 액정 표시 장치의 광 투과율 사이의 관계를 나타낸 도면이다. 구동 보정 전극부(22m1)의 돌출 양(L)은 0.5㎛ 이상인 것이 좋다는 것이 확인되었다. 또한, 구동 보정 전극부(22m2)의 돌출 양(L)은 3㎛ 이상인 것이 바람직함이 확인되었다.Fig. 71 shows the relationship between the amount of protrusion L of the drive correction electrode portion 22m1, the amount of protrusion L of the drive correction electrode portion 22m2 and the light transmittance of the liquid crystal display device. It was confirmed that the protrusion amount L of the drive correction electrode portion 22m1 should be 0.5 µm or more. Moreover, it was confirmed that it is preferable that the protrusion amount L of the drive correction electrode part 22m2 is 3 micrometers or more.

도72는 도73의 액정 표시 장치의 참조예를 나타낸 도면이다. 도72는 도32의 실시예와 유사한 액정 표시 장치(10)를 나타낸다. 그러나, 도72에서, 배향 층과 편광자는 나타내지 않았다. 도32를 참조하여 설명한 바와 같이, 절연 층(50)은 화면의 화상 스티킹을 방지할 수 있다. 그러나, 절연 층(50)이 존재하면, 절연 층(50)에 의해 인가된 전압이 분할되어 낮은 전압이 액정에 공급되므로, 더 높은 액정 구동 전압이 필요하다는 문제점을 일으킨다.FIG. 72 is a diagram showing a reference example of the liquid crystal display of FIG. 73; FIG. 72 shows a liquid crystal display device 10 similar to the embodiment of FIG. However, in Fig. 72, the alignment layer and the polarizer are not shown. As described with reference to FIG. 32, the insulating layer 50 can prevent image sticking of the screen. However, if the insulating layer 50 is present, the voltage applied by the insulating layer 50 is divided and a low voltage is supplied to the liquid crystal, which causes a problem that a higher liquid crystal driving voltage is required.

도72는 전압 인가 시의 액정 분자의 배향을 나타낸다. 제1 군의 스트라이프 전극(22a)과 전체 고체 투명 전극(18) 사이에는 비스듬한 전계가 형성된다. 제1 군의 스트라이프 전극(22a)과 제2 군의 스트라이프 전극(22b) 사이에는 비스듬한 전계를 촉진시키는 수평 전계가 형성된다.Fig. 72 shows the orientation of liquid crystal molecules when voltage is applied. An oblique electric field is formed between the first group of stripe electrodes 22a and the entire solid transparent electrode 18. A horizontal electric field is formed between the first group of stripe electrodes 22a and the second group of stripe electrodes 22b to promote an oblique electric field.

도73은 본 발명의 제6 실시예에 의한 액정 표시 장치(10)를 나타낸 단면도이다. 도73은 또한 도32 및 도72의 액정 표시 장치와 유사한 절연 층(50)을 포함한 액정 표시 장치(10)를 나타낸다. 이 절연 층(50)은 공통 전압이 공급된 제2 군의 스트라이프 전극(22b)을 덮는 제1 절연 층(50a)과 데이터 전압이 공급된 제1 군의 스트라이프 전극(22a)을 덮는 제2 절연 층(50b)을 포함한다.73 is a sectional view showing the liquid crystal display device 10 according to the sixth embodiment of the present invention. FIG. 73 also shows a liquid crystal display 10 including an insulating layer 50 similar to the liquid crystal display of FIGS. 32 and 72. The insulating layer 50 includes a first insulating layer 50a covering the second group of stripe electrodes 22b supplied with a common voltage and a second insulation covering the stripe electrode 22a of the first group supplied with a data voltage. Layer 50b.

도73에서, 절연 층(50)은 형성된 후 부분적으로 제거된다. 구체적으로, 제2 군의 스트라이프 전극(22b) 주위의 절연 층(50) 부분은 드라이 에칭에 의해 제거된다.In Figure 73, the insulating layer 50 is formed and then partially removed. Specifically, the portion of the insulating layer 50 around the second group of stripe electrodes 22b is removed by dry etching.

도78은 도73의 제2 군의 스트라이프 전극(22b) 근방을 나타낸 평면도이다. 절연 층(50)은 제2 군의 스트라이프 전극(22b)을 노출시키는 개구(50x)를 포함한다. 따라서, 제1 군의 스트라이프 전극(22a)과 제2 군의 스트라이프 전극(22b) 사이에 형성된 수평 전계는 절연 층(50)에 의해 덜 방해되므로, 액정 구동 전압이 감소되는 것을 방지할 수 있다.FIG. 78 is a plan view showing the vicinity of the stripe electrode 22b of the second group in FIG. 73. FIG. The insulating layer 50 includes an opening 50x exposing the second group of stripe electrodes 22b. Therefore, the horizontal electric field formed between the first group of stripe electrodes 22a and the second group of stripe electrodes 22b is less disturbed by the insulating layer 50, so that the liquid crystal driving voltage can be prevented from decreasing.

도74는 도73의 액정 표시 장치(10)의 변형례를 나타낸 도면이다. 도74에서, 절연 층(50)은 형성된 후 부분적으로 제거된다. 구체적으로, 제1 군의 스트라이프 전극(22a)의 주변부 상의 절연 층(50) 부분(제2 절연 층(50b)은 드라이 에칭에 의해 제거된다. 따라서, 제1 군의 스트라이프 전극(22a)과 전체 고체 투명 전극(18) 사이에 형성된 비스듬한 전계는 절연 층(50)에 의해 방해되지 않으므로, 액정 구동 전압이 저감되는 것을 방지할 수 있다.FIG. 74 is a diagram illustrating a modification of the liquid crystal display device 10 of FIG. 73. In Figure 74, the insulating layer 50 is formed and then partially removed. Specifically, the portion of the insulating layer 50 (second insulating layer 50b) on the periphery of the first group of stripe electrodes 22a is removed by dry etching. Thus, the first group of stripe electrodes 22a and the whole are removed. Since the oblique electric field formed between the solid transparent electrodes 18 is not disturbed by the insulating layer 50, the liquid crystal driving voltage can be prevented from being lowered.

절연 층(50) 형성 후, 제1 군의 스트라이프 전극(22a)의 주변부 상의 절연 층(50) 부분과, 제2 군의 스트라이프 전극(22b)의 주변부 상의 절연 층(50) 부분도 효과적으로 제거할 수 있다.After the insulating layer 50 is formed, the portion of the insulating layer 50 on the periphery of the stripe electrode 22a of the first group and the portion of the insulating layer 50 on the periphery of the stripe electrode 22b of the second group can also be effectively removed. Can be.

도75 ~ 도77은 각각 도72 ~ 도74의 액정 표시 장치의 광 투과율을 나타낸 도면이다. 예를 들어 도75에서, 광 투과율은 6V의 전압에 대해 약 15%이다. 도76에서, 광 투과율은 6V의 전압에 대해 약 15%로, 도75의 결과와 실질상 변화가 없다. 도77에서, 광 투과율은 6V의 전압에 대해 약 20%로, 도74의 결과와 현저히 다르다. 따라서, 구동 전압을 저감할 수 있다는 것을 알 수 있다.75 to 77 show light transmittances of the liquid crystal display of FIGS. 72 to 74, respectively. For example, in Fig. 75, the light transmittance is about 15% for a voltage of 6V. In FIG. 76, the light transmittance is about 15% for a voltage of 6V, and there is no substantial change from the result of FIG. In FIG. 77, the light transmittance is about 20% for a voltage of 6V, which is significantly different from the result of FIG. Thus, it can be seen that the driving voltage can be reduced.

도72에 나타낸 액정 표시 장치에서, 제1 스트라이프 전극(22a)으로부터 대향 기판(12)의 전체 고체 투명 전극(18)을 향하여 비스듬한 전계가 형성된다. 전계는 제1 군의 스트라이프 전극(22a) 근방에서는 전체 고체 투명 전극(18)에 거의 수직이다. In the liquid crystal display shown in Fig. 72, an oblique electric field is formed from the first stripe electrode 22a toward the entire solid transparent electrode 18 of the opposing substrate 12. The electric field is substantially perpendicular to the entire solid transparent electrode 18 near the stripe electrodes 22a of the first group.

이러한 관점에서, 도79에 나타낸 바와 같이, 전체 고체 투명 전극(18)은 제2 군의 스트라이프 전극(22b)에 대향 관계인 기판(12)의 위치에서 제3 군의 스트라이프 전극(18a)으로 대체된다. 이렇게 함으로써, 제1 군의 스트라이프 전극(22a)과 제3 군의 스트라이프 전극(18a) 사이에 비스듬한 전계를 효과적으로 형성할 수 있다. 그러나, 도79의 구성에서, 기판(12, 14) 사이의 변위(displacement)로 인해 전극 사이에 변위가 생기면, 전압과 투과율 사이의 관계에 상당한 불규칙성의 문제가 발생한다.In this regard, as shown in FIG. 79, the entire solid transparent electrode 18 is replaced with the third group of stripe electrodes 18a at the position of the substrate 12 in the opposite relationship to the second group of stripe electrodes 22b. . By doing this, an oblique electric field can be effectively formed between the stripe electrodes 22a of the first group and the stripe electrodes 18a of the third group. However, in the configuration of FIG. 79, if a displacement occurs between the electrodes due to the displacement between the substrates 12 and 14, a problem of considerable irregularity arises in the relationship between the voltage and the transmittance.

도80은 본 발명의 제7 실시예에 의한 액정 표시 장치를 나타낸 단면도이다. 본 실시예에서, 일 기판(14)은 제1 군의 스트라이프 전극(22a)과 제2 군의 스트라이프 전극(22b)을 포함하며, 다른 기판(12)은 제2 군의 스트라이프 전극(22b)과 대향 관계인 전체 고체 투명 전극(18)과 제3 군의 스트라이프 전극(18a)을 포함한다. 구체적으로, 전체 고체 투명 전극(18) 부분만이 고 저항 전극부(18x)를 구성하고, 전체 고체 투명 전극(18)과 제3 군의 스트라이프 전극(18a)이 서로 겹치는 부분은 전극부(18y)를 저 저항이 되게 한다. 예를 들어 전체 고체 투명 전극(18)은 ITO를 200 ~ 300Å의 두께로 스퍼터링하여 형성하고, 에칭 용액에 의해 제거되지 않도록 열처리한다. 그 후, 제3 군의 스트라이프 전극(18a)을 예를 들어 2000Å의 두께로 스퍼터링하고, 마스크를 사용하여 에칭한다. 80 is a cross-sectional view illustrating a liquid crystal display according to a seventh embodiment of the present invention. In this embodiment, one substrate 14 includes the first group of stripe electrodes 22a and the second group of stripe electrodes 22b, and the other substrate 12 is the second group of stripe electrodes 22b. The total solid transparent electrode 18 and the third group of striped electrodes 18a in opposing relations are included. Specifically, only the portion of the entire solid transparent electrode 18 constitutes the high resistance electrode portion 18x, and the portion where the entire solid transparent electrode 18 and the third group of stripe electrodes 18a overlap with each other is the electrode portion 18y. ) Makes low resistance. For example, the whole solid transparent electrode 18 is formed by sputtering ITO to a thickness of 200 to 300 kPa, and heat-treated so as not to be removed by the etching solution. Thereafter, the stripe electrodes 18a of the third group are sputtered to a thickness of, for example, 2000 microseconds, and etched using a mask.

전압 인가 시에, 전하가 먼저 저 저항 전극부(18y)에 축적되므로, 저 저항 전극부(18y)와 제1 군의 스트라이프 전극(22a) 사이에 전계가 형성되어, 액정은 주로 이 전계에 따라서 움직인다. 고 저항 전극부(18x)는 실제로 저 저항 전극부(18y)와 등전위이다. 그러므로, 시간이 경과함에 따라, 전하가 고 저항 전극부(18x)에도 축적된다. 즉, 액정이 반응할 정도까지 전계가 형성된다. 따라서, 도80의 액정 표시 장치는 도79의 액정 표시 장치와 같은 낮은 구동 전압으로 작동할 수 있다. 도80의 액정 표시 장치는 전체 고체 투명 전극(18)을 포함하므로, 기판 사이의 변위가 있다고 하더라도 전압-투과율 특성을 그다지 변화시키지 않는다.When voltage is applied, electric charge is first accumulated in the low resistance electrode portion 18y, so that an electric field is formed between the low resistance electrode portion 18y and the first group of stripe electrodes 22a, so that the liquid crystal mainly depends on the electric field. Move. The high resistance electrode portion 18x is actually equipotential to the low resistance electrode portion 18y. Therefore, as time passes, charges also accumulate in the high resistance electrode portion 18x. That is, the electric field is formed to the extent that the liquid crystal reacts. Thus, the liquid crystal display of FIG. 80 can operate at the same low driving voltage as the liquid crystal display of FIG. Since the liquid crystal display of Fig. 80 includes the entire solid transparent electrode 18, even if there is a displacement between the substrates, the voltage-transmittance characteristic is not changed so much.

도81 ~ 도84는 도80의 액정 표시 장치의 변형례를 나타낸 도면이다. 이들 예는 도81에 나타낸 바와 같이, 전체 고체 투명 전극 대신에 동일 저항을 갖는 복수의 투명 스트라이프 라인을 포함하는 스트라이프 구조 또는 메쉬 구조를 사용하여, 고 저항 전극부(18x)와 저 저항 전극부(18y)를 구성한다. 저 저항 전극부(18y)는 굵은 선으로 나타내고, 고 저항 전극부(18x)는 얇은 선으로 나타낸다.81 to 84 show a modification of the liquid crystal display of FIG. These examples use a stripe structure or a mesh structure including a plurality of transparent stripe lines having the same resistance instead of the entire solid transparent electrode, as shown in FIG. 81, so that the high resistance electrode portion 18x and the low resistance electrode portion ( 18y). The low resistance electrode part 18y is shown by the thick line, and the high resistance electrode part 18x is shown by the thin line.

도82 및 도83은 고 저항 전극부(18x)와 저 저항 전극부(18y)가 스트라이프 선형 구조(striped linear structure)로 된 예를 나타낸다. 얇은 선 구조는 제1 군의 스트라이프 전극(22a)을 덮도록 배치되고, 굵은 선으로 나타낸 구조는 제2 군의 스트라이프 전극(22b)에 대향 관계로 배치된다. 굵은 선은 제2 군의 스트라이프 전극(22b)만큼 두꺼운 것이 좋다. 구체적으로, 굵은 선은 제2 군의 스트라이프 전극(22b)의 절반 이상에서 2배 이하로 설정하는 것이 효과적이다.82 and 83 show an example in which the high resistance electrode portion 18x and the low resistance electrode portion 18y have a striped linear structure. The thin line structure is disposed to cover the stripe electrodes 22a of the first group, and the structure shown by the thick lines is disposed in the opposite relationship to the stripe electrodes 22b of the second group. The thick line may be as thick as the stripe electrodes 22b of the second group. Specifically, it is effective to set the thick line to at least twice the half of the stripe electrodes 22b of the second group.

도84는 고 저항 전극부(18x)와 저 저항 전극부(18y)가 메쉬 선형 구조로 구성된 예를 나타낸다. 도83 및 도84에서, 주름진 선 위의 도면 부분은 대향하는 기판 상의 패턴을 나타내고, 주름진 선 아래의 도면 부분은 TFT 기판 상의 패턴을 나타낸다. 제2 군의 스트라이프 전극(22b)에 대응하는 부분은 두꺼운 스트라이프 전극을 갖고, 저 저항으로 설정된다. 얇은 스트라이프 전극이 중간에 구비된 공간에서는, 저항이 높아서 전하가 즉시 축적될 수 없고 전계가 쉽게 형성되지도 않는다. 한편, 도84에 나타낸 메쉬 선형 구조는 전계가 도83의 스트라이프 선형 구조보다 더 균일하게 인가되도록 한다. 고 저항 전극부(18x)에서, 스트라이프 또는 메쉬 선형 구조의 폭은 3㎛ 이하인 반면, 저 저항 전극부(18y)에서, 스트라이프 또는 메쉬 선형 구조의 폭은 3㎛ 이상이다. 84 shows an example in which the high resistance electrode portion 18x and the low resistance electrode portion 18y have a mesh linear structure. 83 and 84, the portion of the figure above the wrinkled line represents a pattern on the opposing substrate, and the portion of the figure below the wrinkled line represents a pattern on the TFT substrate. The portion corresponding to the stripe electrode 22b of the second group has a thick stripe electrode and is set to low resistance. In a space provided with a thin stripe electrode in the middle, the resistance is high so that electric charge cannot be accumulated immediately and an electric field is not easily formed. On the other hand, the mesh linear structure shown in FIG. 84 allows the electric field to be applied more uniformly than the stripe linear structure in FIG. In the high resistance electrode portion 18x, the width of the stripe or mesh linear structure is 3 mu m or less, while in the low resistance electrode portion 18y, the width of the stripe or mesh linear structure is 3 mu m or more.

도85는 도86의 액정 표시 장치의 문제점을 설명하는 액정 표시 장치를 나타낸 개략도이다. 액정 표시 장치는 주변 밀봉재(66)에 각각 부착된 제1 및 제2 기판(12, 14)(예를 들어 도1 참조)을 포함한다. 주변 밀봉재(66)는 단부에는 액정 주입 후에 닫히는 액정 주입 홀(68)을 구비된다. 액정은 액정 주입 홀(68)로부터 주입되고, 액정이 액정 주입 홀(68)로부터 단부를 향하여 멀리 흐를 때, 액정과 함께 배향 층으로부터 불순물이 흘러나가서 액정 주입 홀(68)로부터 멀리 떨어진 단부에서 회수된다. 그 결과, 액정 주입 홀(68)로부터 먼 영역(70)은 저감된 전압 유지율로 인해 표시 실패 영역을 형성할 수 있다.FIG. 85 is a schematic diagram showing a liquid crystal display device illustrating a problem of the liquid crystal display device of FIG. The liquid crystal display device includes first and second substrates 12 and 14 (for example, see FIG. 1) attached to the peripheral sealant 66, respectively. The peripheral sealing material 66 is provided with the liquid crystal injection hole 68 which is closed at the end after liquid crystal injection. The liquid crystal is injected from the liquid crystal injection hole 68, and when the liquid crystal flows away from the liquid crystal injection hole 68 toward the end, impurities with the liquid crystal flow out of the alignment layer and recovered at the end far from the liquid crystal injection hole 68. do. As a result, the region 70 far from the liquid crystal injection hole 68 can form a display failure region due to the reduced voltage retention.

도86 및 도87은 본 발명의 제8 실시예에 의한 액정 표시 장치를 나타낸 단면도이다. 일 기판(12)은 유전체 층(36)을 갖고, 다른 기판(14)은 절연 층(50)을 갖는다. 유전체 층(36)과 절연 층(50)은 액정 주입 홀(68)로부터 멀리 떨어진 영역(70)에서 제거된다. 따라서, 액정 주입 홀(68)로부터 멀리 떨어진 영역(70)은 액정 셀의 넓은 셀 공간을 갖는 영역을 구성한다. 또한, 블랙 매트릭스(72)는 액정 주입 홀(68)로부터 멀리 떨어진 영역(70)을 덮으므로, 특정 영역은 비표시 영역으로 설정된다. 86 and 87 are cross-sectional views showing a liquid crystal display device according to an eighth embodiment of the present invention. One substrate 12 has a dielectric layer 36 and the other substrate 14 has an insulating layer 50. Dielectric layer 36 and insulating layer 50 are removed in region 70 away from liquid crystal injection hole 68. Therefore, the region 70 far from the liquid crystal injection hole 68 constitutes a region having a wide cell space of the liquid crystal cell. In addition, since the black matrix 72 covers the region 70 far from the liquid crystal injection hole 68, the specific region is set as the non-display region.

유전체 층(36)은 JSR로 된 PC403 수지로 형성되고, 두께는 3㎛ ~ 5㎛이다. 절연 층은 SiN으로 형성된다. 따라서, 액정 층(16)은 두께가 4㎛이고, 액정 주입 홀(68)로부터 멀리 떨어진 영역(70)의 셀 공간 크기는 약 8㎛이다. 그 결과, 액정 주입 홀(68)로부터 멀리 떨어진 영역(70)의 폭은 4mm로부터 2mm로 저감될 수 있다. 따라서, 액정 주입 홀(68)로부터 멀리 떨어진 영역(70)은 표시 영역의 면적을 변화시키지 않고도 블랙 매트릭스(72)로 덮일 수 있다. 액정 주입 홀(68)로부터 멀리 떨어진 영역(70)은 액정 주입 홀(68)을 갖는 측과 대향 관계에 있는 측에 인접하여 또는 그 근방에 위치될 수 있다. The dielectric layer 36 is formed of PC403 resin made of JSR, and has a thickness of 3 μm to 5 μm. The insulating layer is formed of SiN. Thus, the liquid crystal layer 16 has a thickness of 4 μm, and the cell space size of the region 70 far from the liquid crystal injection hole 68 is about 8 μm. As a result, the width of the region 70 far from the liquid crystal injection hole 68 can be reduced from 4 mm to 2 mm. Therefore, the region 70 far from the liquid crystal injection hole 68 may be covered with the black matrix 72 without changing the area of the display region. The region 70 far from the liquid crystal injection hole 68 may be located adjacent to or near the side facing the side having the liquid crystal injection hole 68.

상술한 바와 같이, 본 발명에 의하면, 전경이 없고 시각 특성이 우수한 액정 표시 장치를 제조할 수 있다.As described above, according to the present invention, a liquid crystal display device having no foreground and excellent visual characteristics can be manufactured.

도88은 본 발명의 제9 실시예에 의한 액정 표시 장치를 나타낸 평면도이다. 도89는 도88의 89-89선을 따라 취한 단면도이다. 도90은 액정 표시 장치의 상부 층 및 하부 층의 도전성 부재를 나타낸 도면이다. 88 is a plan view showing a liquid crystal display according to a ninth embodiment of the present invention. FIG. 89 is a sectional view taken along line 89-89 in FIG. 88; 90 is a view showing conductive members of an upper layer and a lower layer of a liquid crystal display.

액정 표시 장치는 서로 대향 관계로 배치된 유리 기판(12, 14), 유리 기판(12, 14) 사이에 배치된 액정 및 유리 기판(12, 14) 양측에 배치된 편광자(도시하지 않음)를 포함한다. 유리 기판(14)은 서로 평행하게 배치된 복수의 게이트 버스 라인(30), 직각으로 게이트 버스 라인(30)과 교차하는 복수의 데이터 버스 라인(32), TFT(34), 제1 군의 스트라이프 전극(22a) 및 제2 군의 스트라이프 전극(22b)을 갖는 TFT 기판이다. TFT(34)는 게이트 전극(34g), 드레인 전극(34d) 및 소스 전극(34s)을 포함한다. 보조 커패시턴스 전극(23)은 게이트 버스 라인(30) 위에 배치된다. 보조 커패시턴스 전극(23)은 그 아래의 대응하는 게이트 버스 라인(30)과 함께 보조 커패시턴스를 형성한다.The liquid crystal display includes glass substrates 12 and 14 disposed to face each other, liquid crystals disposed between the glass substrates 12 and 14, and polarizers (not shown) disposed on both sides of the glass substrates 12 and 14. do. The glass substrate 14 includes a plurality of gate bus lines 30 arranged in parallel with each other, a plurality of data bus lines 32, TFTs 34, and stripes of a first group that cross the gate bus lines 30 at right angles. It is a TFT substrate which has the electrode 22a and the stripe electrode 22b of a 2nd group. The TFT 34 includes a gate electrode 34g, a drain electrode 34d and a source electrode 34s. The auxiliary capacitance electrode 23 is disposed over the gate bus line 30. The auxiliary capacitance electrode 23 forms an auxiliary capacitance with the corresponding gate bus line 30 below it.

2개의 게이트 버스 라인(30)과 2개의 데이터 버스 라인(32)에 의해 정의되는 직사각형 영역은 일 픽셀 영역을 구성한다. 도88 및 도90은 액정 표시 장치의 일 픽셀 영역을 나타낸다. 유리 기판(14)은 수평 방향의 2400(800 × 3(RGB)) 픽셀 영역과 수직 방향의 600 픽셀 영역을 포함한다. 본 실시예에 의하면, 일 픽셀 영역은 그 중심에서 수직 위치로 배치된 일 스트라이프 전극(22a)을 그 안에 포함하고, 2개의 스트라이프 전극(22b)은 수평 면 상에 배치된다. 본 실시예의 특징은 도1에 나타낸 바와 같은 고체 투명 전극을 포함한 액정 표시 장치는 물론, 도5에 나타낸 바와 같은 고체 투명 전극(18)을 포함하지 않는 액정 표시 장치에도 적용될 수 있다. The rectangular region defined by the two gate bus lines 30 and the two data bus lines 32 constitutes one pixel region. 88 and 90 show one pixel area of the liquid crystal display. The glass substrate 14 includes 2400 (800 × 3 (RGB)) pixel areas in the horizontal direction and 600 pixel areas in the vertical direction. According to the present embodiment, one pixel region includes therein one stripe electrode 22a disposed in a vertical position at the center thereof, and two stripe electrodes 22b are disposed on a horizontal plane. The features of this embodiment can be applied to the liquid crystal display device including the solid transparent electrode as shown in FIG. 1 as well as to the liquid crystal display device not including the solid transparent electrode 18 as shown in FIG.

도90에서, 실선은 상부 층의 도전성 부재(전극, 버스 라인 등)를 나타내고, 점선은 하부 층의 도전성 부재(전극, 버스 라인 등)를 나타낸다. 도90에 나타낸 바와 같이, 게이트 버스 라인(30), TFT(34)의 게이트 전극(34g) 및 제2 스트라이프 전극(22b)은 하부 층에 형성된다. 게이트 전극(34g)은 픽셀 영역을 정의하는 2개의 게이트 버스 라인(30) 중 상부 라인에 접속되고, 제2 스트라이프 전극(22b)은 하부 게이트 버스 라인(30)에 접속된다. In FIG. 90, solid lines represent conductive members (electrodes, bus lines, etc.) of the upper layer, and dotted lines represent conductive members (electrodes, bus lines, etc.) of the lower layer. As shown in Fig. 90, the gate bus line 30, the gate electrode 34g of the TFT 34, and the second stripe electrode 22b are formed in the lower layer. The gate electrode 34g is connected to the upper line of the two gate bus lines 30 defining the pixel region, and the second stripe electrode 22b is connected to the lower gate bus line 30.

도89에 나타낸 바와 같이, SiN의 층간 절연 막(50a)은 하부 층의 게이트 버스 라인(30), TFT(34)의 게이트 전극(34g) 및 제2 스트라이프 전극(22b) 상에 형성된다. 층간 절연 막(50a) 상에 배치된 상부 도전성 부재는 TFT(34)를 구성하는 비정질 실리콘 막(34a), 채널 보호 막(34b), 불순물이 도입된 비정질 실리콘 막(34c), 드레인 전극(34d) 및 소스 전극(34s)을 포함한다.As shown in FIG. 89, an interlayer insulating film 50a of SiN is formed on the gate bus line 30 of the lower layer, the gate electrode 34g of the TFT 34, and the second stripe electrode 22b. The upper conductive member disposed on the interlayer insulating film 50a includes an amorphous silicon film 34a constituting the TFT 34, a channel protective film 34b, an amorphous silicon film 34c in which impurities are introduced, and a drain electrode 34d. ) And source electrode 34s.

드레인 전극(34d)은 픽셀 영역의 좌측의 데이터 버스 라인(32)에 접속된다. 소스 전극(34s)은 게이트 버스 라인(30)에 평행하게 뻗은 부분(상술한 제1 접속 전극(22c))을 개재하여 제1 스트라이프 전극(22a)의 상단부에 접속된다. 구체적으로, 본 실시예에 의하면, TFT(34)의 게이트 전극(34g)은 n번째의 데이터 버스 라인(32)에 전기적으로 접속되고, 드레인 전극(34d)은 m번째의 데이터 버스 라인(32)에 전기적으로 접속되고, 소스 전극(34s)은 제1 스트라이프 전극(22a)에 전기적으로 접속된다. 제2 스트라이프 전극(22b)은 제1 스트라이프 전극(22a)에 대해 간격을 두고 배치되고, (n+1)번째의 게이트 버스 라인에 전기적으로 접속된다. The drain electrode 34d is connected to the data bus line 32 on the left side of the pixel region. The source electrode 34s is connected to the upper end portion of the first stripe electrode 22a via a portion extending in parallel to the gate bus line 30 (first connection electrode 22c described above). Specifically, according to this embodiment, the gate electrode 34g of the TFT 34 is electrically connected to the nth data bus line 32, and the drain electrode 34d is the mth data bus line 32. Is electrically connected to, and the source electrode 34s is electrically connected to the first stripe electrode 22a. The second stripe electrodes 22b are arranged at intervals with respect to the first stripe electrodes 22a, and are electrically connected to the (n + 1) th gate bus lines.

SiN의 보호 막(50b)은 데이터 버스 라인(32), 드레인 전극(34d), 소스 전극(34s), 제1 스트라이프 전극(22a) 및 보조 커패시턴스 전극(23)으로 형성된 상부 층의 도전성 부재 상에 형성된다. 보호 막(50b) 상에는 배향 층(24)이 형성된다. 배향 층(24)의 표면은 제1 스트라이프 전극(22a)에 거의 수직인 방향으로 러빙(rubbing)된다.The protective film 50b of SiN is formed on the conductive member of the upper layer formed of the data bus line 32, the drain electrode 34d, the source electrode 34s, the first stripe electrode 22a and the auxiliary capacitance electrode 23. Is formed. The alignment layer 24 is formed on the protective film 50b. The surface of the alignment layer 24 is rubbed in a direction substantially perpendicular to the first stripe electrode 22a.

유리 기판(12)에도 배향 층(20)이 형성된다. The alignment layer 20 is also formed in the glass substrate 12.

배향 층(20)도 배향 층(24)과 동일 방향으로 러빙된다. 유리 기판(12, 14) 사이에는 일정한 간격을 확보하기 위해서 구형 또는 원통형 스페이서(도시하지 않음)가 삽입된다. The alignment layer 20 is also rubbed in the same direction as the alignment layer 24. Spherical or cylindrical spacers (not shown) are inserted between the glass substrates 12 and 14 to secure a constant gap.

컬러 액정 표시 장치의 경우, 도89에는 나타내지 않았지만 유리 기판(12) 상에 컬러 필터와 블랙 매트릭스가 형성된다.In the case of a color liquid crystal display device, although not shown in FIG. 89, a color filter and a black matrix are formed on the glass substrate 12. As shown in FIG.

도91a는 도88 ~ 도90의 액정 표시 장치를 구동하는 방법을 나타낸 도면이다. 도91b는 도88 ~ 도90의 게이트 버스 라인(30)에 전압이 인가되는 방식을 나타낸 도면이다. 도91b에서, 적당한 타이밍에서 게이트 버스 라인(30)에, 표시 데이터 기입 시에 제2 스트라이프 전극(22b)의 전위를 결정하는 기준 전압(Vb), TFT(34)를 턴 온하는 제1 전압(Vc) 및 TFT(34)를 턴 오프하는 제2 전압(Va)이 공급된다. 91A is a view showing a method of driving the liquid crystal display of FIGS. 88 to 90. FIG. FIG. 91B is a diagram showing how a voltage is applied to the gate bus line 30 of FIGS. 91B, the reference voltage Vb for determining the potential of the second stripe electrode 22b at the time of display data writing to the gate bus line 30 at an appropriate timing, and the first voltage for turning on the TFT 34 ( The second voltage Va for turning off Vc and the TFT 34 is supplied.

도91a는 수직 방향으로 배치된 4개의 픽셀을 나타낸다. 픽셀(A)은 데이터가 기입된 직후의 것이고, 픽셀(B)은 데이터가 기입되어 있는 것이고, 픽셀(C)은 다음 데이터가 기입되는 것이고, 픽셀(D)은 픽셀(C) 후에 데이터가 기입되는 것이라고 가정한다. 도88 ~ 도90에서, 게이트 버스 라인(30)은 G1 ~ G5에 의해 나타내고, 데 이터 버스 라인(32)은 D1, D2에 의해 나타내고, TFT(34)는 TFT1 ~ TFT4에 의해 나타내고, 제1 스트라이프 전극(22a)은 S1 ~ S4에 의해 나타내고, 제2 스트라이프 전극(22b)은 C1 ~ C4에 의해 나타낸다. 91A shows four pixels arranged in the vertical direction. Pixel A is just after data is written, pixel B is data written, pixel C is next data written, and pixel D is data written after pixel C Assume that 88 to 90, the gate bus lines 30 are represented by G 1 to G 5 , the data bus lines 32 are represented by D 1 and D 2 , and the TFT 34 is TFT 1 to TFT 4. The first stripe electrode 22a is represented by S 1 to S 4 , and the second stripe electrode 22b is represented by C 1 to C 4 .

이 액정 표시 장치에서, 수직 방향으로 배치된 복수의 게이트 라인(G1, G2, …)에는 수직 동기 신호와 일치한 타이밍에서 위에서 아래로 주사 신호가 공급된다. 주사 신호가 공급된 픽셀에는 데이터 버스 라인(D1, D2, …)을 통하여 데이터 신호가 공급되고, 따라서, 특정 픽셀에 특정 표시 데이터를 기입한다.In this liquid crystal display, a plurality of gate lines G 1 , G 2 ,... Arranged in the vertical direction are supplied with a scanning signal from top to bottom at a timing coinciding with the vertical synchronization signal. The data signal is supplied to the pixel to which the scanning signal is supplied via the data bus lines D 1 , D 2 ,..., So that specific display data is written to the specific pixel.

예를 들어 픽셀(B)에 데이터를 기입하기 위해서는, +15V의 펄스 신호 전압(주사 신호)이 게이트 버스 라인(G2)에 인가되어 소정 시간 동안 TFT2를 턴 온한다. 한편, 데이터 버스 라인(D1)에는 TFT2가 온 상태인 동안 표시 데이터로서 -5V ~ +5V의 전압이 인가된다. 그 과정에서, 게이트 버스 라인(G1, G4, G5)에는 -10V의 전압이 공급되어 픽셀(A, D)의 TFT1과 TFT4를 턴 오프한다. 또한, 픽셀(B)의 제2 스트라이프 전극(C2)은 0V로 설정된다. 즉, 게이트 버스 라인(G3)은 0V로 된다. For example, is applied to the pixel in order to write data to (B), + 15V pulse voltage signal (scan signal), a gate bus line (G 2) and turns on the TFT 2 for a predetermined time. On the other hand, a voltage of -5 V to +5 V is applied to the data bus line D 1 as display data while the TFT 2 is on. In this process, a voltage of −10 V is supplied to the gate bus lines G 1 , G 4 , and G 5 to turn off the TFTs 1 and TFT 4 of the pixels A and D. In addition, the second stripe electrode C 2 of the pixel B is set to 0V. In other words, the gate bus line G 3 becomes 0V.

도91a에 나타낸 바와 같이, 게이트 버스 라인(G1 ~ G5)과 데이터 버스 라인(D1)에 전압이 인가될 경우, 제1 스트라이프 전극(S2)에 표시 데이터(±5V 범위 내의 신호)가 기입되도록 TFT2가 턴 온된다. 이와 동시에, 픽셀(A, D)에서는 게이트 버스 라인(G1, G4)이 모두 -10V이므로 TFT1과 TFT4가 모두 오프된다. 따라서, 데이터 버스 라인(D1)에 공급된 표시 데이터는 픽셀(A, D)에 기입되지 않는다. As shown in FIG. 91A, when voltage is applied to the gate bus lines G 1 to G 5 and the data bus lines D 1 , display data (a signal within a range of ± 5 V) to the first stripe electrode S 2 is applied. The TFT 2 is turned on so that is written. At the same time, in the pixels A and D, since the gate bus lines G 1 and G 4 are both -10V, both the TFT 1 and the TFT 4 are turned off. Therefore, the display data supplied to the data bus line D 1 is not written to the pixels A and D.

한편, 픽셀(C)에서, TFT3의 게이트 전압은 0V이므로, 데이터 버스 라인(D1)에 인가된 표시 데이터의 전압이 음일 경우, TFT3이 턴 온되어 제1 스트라이프 전극(S3)에 바람직하지 못한 표시 데이터가 기입된다. 그러나, 다음 수직 동기 기간 중, 픽셀(C)에 표시 데이터가 기입된다. 그러므로, 픽셀(B)에 표시 데이터가 기입되는 동안 동시에 픽셀(C)에 표시 데이터가 잘못 기입될 경우에도, 다음 수직 동기 기간 중, 픽셀(C)에 올바른 표시 데이터가 기입된다. 따라서, 잘못된 기입 동작의 효과는 실제로 무시될 수 있다.On the other hand, in the pixel C, since the gate voltage of the TFT 3 is 0 V, when the voltage of the display data applied to the data bus line D 1 is negative, the TFT 3 is turned on to the first stripe electrode S 3 . Undesirable display data is written. However, display data is written into the pixel C during the next vertical synchronization period. Therefore, even if the display data is incorrectly written to the pixel C at the same time while the display data is written to the pixel B, the correct display data is written to the pixel C during the next vertical synchronization period. Therefore, the effect of the wrong write operation can be actually ignored.

픽셀(B)에 표시 데이터를 기입하는 동작을 완료하면, 다음 수직 동기 기간 중, 게이트 버스 라인(G2)에 -10V의 전압이 공급되고, 게이트 버스 라인(G3)에 +15V의 전압이 공급되고, 게이트 버스 라인(G4)에 0V의 전압이 공급된다. 그 결과, 픽셀(B)의 TFT2는 턴 오프되고, 제1 스트라이프 전극(S2)은 소위 부동 상태(floating state)로 된다. 이와 동시에, 제2 스트라이프 전극(C2)의 전압은 0V로부터 -10V로 되지만, 제1 스트라이프 전극(S2)과 제2 스트라이프 전극(C2) 사이에는 제1 스트라이프 전극(S2)에 기입된 표시 데이터에 대응하는 강도의 전계가 발생한다. 제1 스트라이프 전극(S2)이 부동 상태이므로 이러한 상태가 유지된다. 따라서, 픽셀(B)의 액정 분자는 전계의 방향 및 강도에 대응하는 방향으로 배향되므로, 픽셀(B)의 투과율이 결정된다. 제1 스트라이프 전극(S2)과 제2 스트라이프 전극(C2) 사이의 전계 강도는 게이트 버스 라인(G2)이 0V가 될 때까지 유지된다.After completing the operation to write display data into the pixel (B), and then a voltage of -10V is supplied to the gate bus line (G 2) of the vertical synchronization period, the voltage of the gate bus line to + 15V (G 3) A voltage of 0 V is supplied to the gate bus line G 4 . As a result, the TFT 2 of the pixel B is turned off, and the first stripe electrode S 2 is in a so-called floating state. At the same time, the voltage of the second stripe electrode C 2 is from 0V to -10V, but is written to the first stripe electrode S 2 between the first stripe electrode S 2 and the second stripe electrode C 2 . An electric field of intensity corresponding to the displayed display data is generated. This state is maintained because the first stripe electrode S 2 is floating. Therefore, since the liquid crystal molecules of the pixel B are oriented in the direction corresponding to the direction and intensity of the electric field, the transmittance of the pixel B is determined. The electric field strength between the first stripe electrode S 2 and the second stripe electrode C 2 is maintained until the gate bus line G 2 becomes 0V.

본 실시예에서, 제1 스트라이프 전극(22a)(S1, S2, …)과 제2 스트라이프 전극(22b, 22b)(C1, C2, …) 사이의 전압차는 데이터 기입 동작과 데이터 유지 기간 사이에 변화한다. 그럼에도 불구하고, 예를 들어 600개의 게이트 버스 라인이 있다고 할 때, 일 프레임의 598/600에 대응하는 시간 동안 동일 전압차가 유지되므로, 제1 스트라이프 전극(22a)(S1, S2, …)과 제2 스트라이프 전극(22b, 22b)(C1, C2, …)사이의 전압차 변화로 인한 표시 질의 저하는 실제로 무시될 수 있다.In this embodiment, the voltage difference between the first stripe electrodes 22a (S 1 , S 2 ,...) And the second stripe electrodes 22b, 22b (C 1 , C 2 ,... Varies between periods. Nevertheless, for example, when there are 600 gate bus lines, since the same voltage difference is maintained for a time corresponding to 598/600 of one frame, the first stripe electrode 22a (S 1 , S 2 ,...) The degradation in display quality due to the change in voltage difference between the second and second stripe electrodes 22b and 22b (C 1 , C 2 ,...) Can actually be ignored.

본 실시예에 의한 액정 표시 장치에서, 제2 스트라이프 전극(22b)은 게이트 버스 라인(30)에 접속되므로, 종래 기술에서 필요했던 공통 라인(도20에서 40으로 나타낸 것 등)은 제2 스트라이프 전극(22b)의 전위를 일정하게 유지하는 데 필요하지 않게 된다. 따라서, 표시에 기여하는 픽셀 영역 부분은 개구율을 더 높이기 위해서 상당히 증가된다. 이런 방법으로, 높은 콘트라스트로 화상의 밝은 표시가 가능해진다.In the liquid crystal display device according to the present embodiment, since the second stripe electrode 22b is connected to the gate bus line 30, the common line (shown as 40 in FIG. 20, etc.) required in the prior art is the second stripe electrode. It is not necessary to keep the potential of 22b constant. Thus, the portion of the pixel area contributing to the display is considerably increased to further increase the aperture ratio. In this way, bright display of an image is possible with high contrast.

또한 본 실시예에 의하면, 제2 스트라이프 전극(22b)은 데이터 버스 라인(32)과 부분적으로 겹쳐서 형성되므로, 제2 스트라이프 전극(22b)과 데이터 버스 라인(32) 사이로부터 누광이 생기지 않는 이점이 있다. In addition, according to the present embodiment, since the second stripe electrode 22b is formed to partially overlap with the data bus line 32, there is an advantage that light leakage does not occur between the second stripe electrode 22b and the data bus line 32. have.

제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)은 모두 상부 층의 도 전성 부재로 형성되는 것이 좋다. 이와 달리, 제2 스트라이프 전극(22b)은 하부 층의 도전성 부재로 형성될 수 있다. 제2 스트라이프 전극(22b)이 하부 층의 도전성 부재로 형성될 경우, 제2 스트라이프 전극(22b)은 데이터 버스 라인(32)과 부분적으로 겹쳐서 형성되는 것이 좋다. 이로써, 제2 스트라이프 전극(22b)과 데이터 버스 라인(32) 사이의 간극으로부터 누광이 생기는 것을 피할 수 있다.Both the first stripe electrode 22a and the second stripe electrode 22b are preferably formed of the conductive member of the upper layer. Alternatively, the second stripe electrode 22b may be formed of a conductive member of the lower layer. When the second stripe electrode 22b is formed of the conductive member of the lower layer, the second stripe electrode 22b is preferably formed to partially overlap the data bus line 32. As a result, leakage of light can be avoided from the gap between the second stripe electrode 22b and the data bus line 32.

도92는 도88의 액정 표시 장치의 변형례를 나타낸 평면도이다. 도93은 액정 표시 장치의 상부 및 하부 층의 도전성 부재를 나타낸 도면이다. 도93에서, 실선은 상부 층의 도전성 부재를 나타내고, 점선은 하부 층의 도전성 부재를 나타낸다. 본 실시예는 도88 ~ 도90의 실시예와 기본적으로 유사하지만, 각 픽셀 영역이 제1 및 제2 TFT(34x, 34y)를 포함하는 점에서 다르다. 제1 및 제2 TFT(34x, 34y)는 각 픽셀 영역의 좌상부에 서로 근접하여 배치된다.FIG. 92 is a plan view illustrating a modification of the liquid crystal display of FIG. 88. 93 is a view showing conductive members of upper and lower layers of the liquid crystal display. In Fig. 93, the solid line represents the conductive member of the upper layer, and the dotted line represents the conductive member of the lower layer. This embodiment is basically similar to the embodiment of Figs. 88 to 90, but differs in that each pixel area includes the first and second TFTs 34x and 34y. The first and second TFTs 34x and 34y are disposed close to each other in the upper left portion of each pixel region.

제1 및 제2 TFT(34x, 34y)는 각각 게이트 전극(34g), 드레인 전극(34d) 및 소스 전극(34s)을 포함한다. 게이트 전극(34g)은 상부 게이트 버스 라인(30)으로부터 길게 뻗어 있고, 제1 및 제2 TFT(34x, 34y)에 의해 공유된다. 제1 TFT(34x)의 드레인 전극(34d)은 데이터 버스 라인(32)에 접속되고, 제1 TFT(34x)의 소스 전극(34s)은 제1 스트라이프 전극(22a)에 접속된다.The first and second TFTs 34x and 34y each include a gate electrode 34g, a drain electrode 34d and a source electrode 34s. The gate electrode 34g extends long from the upper gate bus line 30 and is shared by the first and second TFTs 34x and 34y. The drain electrode 34d of the first TFT 34x is connected to the data bus line 32, and the source electrode 34s of the first TFT 34x is connected to the first stripe electrode 22a.

제2 TFT(34y)의 드레인 전극(34d)은 공통 라인(40a)을 개재하여 하부 게이트 버스 라인(30)에 접속되고, 제2 TFT(34y)의 소스 전극(34s)은 제2 스트라이프 전극(22b)에 접속된다. 공통 라인(40a)은 하부 게이트 버스 라인(30)으로부터 데이터 버스 라인(32)에 평행하게 제2 TFT(34y)의 드레인 전극(34d)의 아래쪽으로 뻗어 있고, 관통 홀에 의해 드레인 전극(34d)에 접속된다.The drain electrode 34d of the second TFT 34y is connected to the lower gate bus line 30 via the common line 40a, and the source electrode 34s of the second TFT 34y is the second stripe electrode ( 22b). The common line 40a extends from the lower gate bus line 30 to the lower side of the drain electrode 34d of the second TFT 34y in parallel with the data bus line 32, and the drain electrode 34d is formed by the through hole. Is connected to.

본 실시예에서, 하부 층의 도전성 부재는 게이트 버스 라인(30), 제1 및 제2 TFT(34x, 34y)에 의해 공유되는 게이트 전극(34g) 및 공통 라인(40a)을 포함한다. 한편, 상부 층의 도전성 부재는 데이터 버스 라인(32), 제1 및 제2 TFT(34x, 34y)의 드레인 전극(34d)과 소스 전극(34s), 제1 스트라이프 전극(22a), 제2 스트라이프 전극(22b) 및 보조 커패시턴스 전극(23)을 포함한다. 제1 TFT(34x)의 소스 전극(34s)은 픽셀 영역의 상부 게이트 버스 라인(30)과 부분적으로 겹치고, 좌측의 공통 라인(40a)은 좌측의 데이터 버스 라인(32)과 제2 스트라이프 전극(22b)과 부분적으로 겹쳐진다. 한편, 우측의 공통 라인(40a)은 우측의 데이터 버스 라인(32)과 제2 스트라이프 전극(22b)과 부분적으로 겹치고, 보조 커패시턴스 전극(23)은 하부 게이트 버스 라인(30)과 부분적으로 겹쳐진다.In this embodiment, the conductive member of the lower layer includes the gate bus line 30, the gate electrode 34g and the common line 40a shared by the first and second TFTs 34x and 34y. On the other hand, the conductive member of the upper layer is the data bus line 32, the drain electrode 34d, the source electrode 34s, the first stripe electrode 22a, and the second stripe of the first and second TFTs 34x and 34y. An electrode 22b and an auxiliary capacitance electrode 23; The source electrode 34s of the first TFT 34x partially overlaps the upper gate bus line 30 of the pixel region, and the common line 40a on the left side has the data bus line 32 and the second stripe electrode on the left side ( Partially overlap with 22b). Meanwhile, the right common line 40a partially overlaps the right data bus line 32 and the second stripe electrode 22b, and the auxiliary capacitance electrode 23 partially overlaps the lower gate bus line 30. .

도94는 도92 및 도93의 액정 표시 장치의 구동 방법을 나타낸 도면이다. 4개의 픽셀은 수직 병렬로 나타낸다. 게이트 버스 라인(30)에는 도91b에 나타낸 전압이 공급된다. 픽셀(A)은 데이터가 기입된 직후의 것이고, 픽셀(B)은 데이터가 기입되어 있는 것이고, 픽셀(C)은 다음 데이터가 기입되는 것이고, 픽셀(D)은 픽셀(C) 후에 데이터가 기입되는 것이라고 가정한다. 도94에서, TFT11, TFT12, … , TFT41, TFT42는 각 픽셀의 제1 및 제2 TFT(34x, 34y)를 나타낸다.94 is a view showing a driving method of the liquid crystal display of FIGS. 92 and 93; Four pixels are shown in vertical parallel. The gate bus line 30 is supplied with the voltage shown in FIG. 91B. Pixel A is just after data is written, pixel B is data written, pixel C is next data written, and pixel D is data written after pixel C Assume that 94, TFT 11 , TFT 12 ,... , TFT 41 , TFT 42 represent first and second TFTs 34x, 34y of each pixel.

예를 들어 픽셀(B)에 데이터를 기입하기 위해서는, +15V의 펄스 신호(주사 신호) 전압이 게이트 버스 라인(G2)에 인가되어 소정 시간 동안 TFT21과 TFT22를 턴 온한다. 한편, 데이터 버스 라인(D1)에는 TFT21과 TFT22가 온인 상태에서 표시 데이터로 -5V ~ +5V의 범위내의 전압이 공급된다. 이 과정에서, 픽셀(A, D)의 TFT11, TFT12, TFT41 및 TFT42를 턴 오프하기 위해서, 게이트 버스 라인(G1, G4)에 -10V의 전압이 인가된다. 또한, 픽셀(B)의 제2 스트라이프 전극(C2)을 0V로 저감하기 위해서, 게이트 버스 라인(G3)의 전압은 0V로 저감된다.For example, to write data to the pixel B, a pulse signal (scan signal) voltage of + 15V is applied to the gate bus line G 2 to turn on the TFT 21 and the TFT 22 for a predetermined time. On the other hand, a voltage in the range of -5 V to +5 V is supplied to the data bus line D 1 as display data while the TFT 21 and the TFT 22 are on. In this process, a voltage of -10 V is applied to the gate bus lines G 1 and G 4 to turn off the TFTs 11 , TFT 12 , TFT 41, and TFT 42 of the pixels A and D. In addition, in order to reduce the second stripe electrode C 2 of the pixel B to 0V, the voltage of the gate bus line G 3 is reduced to 0V.

게이트 버스 라인(G1 ~ G5)과 데이터 버스 라인(D1)에 도94에 나타낸 바와 같은 전압이 공급될 경우, TFT21과 TFT22가 턴 온되고, 제1 스트라이프 전극(S2)에는 표시 데이터(±5V 범위 내의 신호)가 공급되는 반면, 제2 스트라이프 전극(C2)에는 0V가 공급된다. 그 결과, 제1 스트라이프 전극(S2)과 제2 스트라이프 전극(C2) 사이에는 기판에 평행한 전계가 발생하므로, 픽셀(B)의 액정 분자의 배향 방향이 변화하고, 제1 스트라이프 전극(S2)과 제2 스트라이프 전극(C2) 사이의 전계의 강도에 따라서 픽셀(B)의 투과율이 변화한다.When voltages as shown in FIG. 94 are supplied to the gate bus lines G 1 to G 5 and the data bus lines D 1 , the TFT 21 and the TFT 22 are turned on, and the first stripe electrode S 2 is provided. While display data (signal within a range of ± 5 V) is supplied, 0 V is supplied to the second stripe electrode C 2 . As a result, since an electric field parallel to the substrate is generated between the first stripe electrode S 2 and the second stripe electrode C 2 , the alignment direction of the liquid crystal molecules of the pixel B is changed, and the first stripe electrode ( The transmittance of the pixel B changes according to the intensity of the electric field between S 2 ) and the second stripe electrode C 2 .

이 과정에서, 게이트 버스 라인(G1, G4)이 모두 -10V이므로 픽셀(A, D)의 TFT11, TFT12, TFT41 및 TFT42는 모두 오프된다. 따라서, 데이터 버스 라인(D1)에 공급된 표시 데이터는 픽셀(A, D)에 기입되지 않는다.In this process, since the gate bus lines G 1 and G 4 are all −10 V, the TFTs 11 , TFT 12 , TFT 41, and TFT 42 of the pixels A and D are all turned off. Therefore, the display data supplied to the data bus line D 1 is not written to the pixels A and D.

한편, 픽셀(C)에서, TFT31과 TFT32의 게이트 전압은 0V이다. 그러므로, 데이터 버스 라인(D1)에 공급된 표시 데이터의 전압이 음인 경우, TFT31과 TFT32가 턴 온되므로, 제1 스트라이프 전극(S3)에는 표시 데이터가 바람직하지 못하게 기입된다. 그러나, 다음 수직 동기 기간 중, 픽셀(C)에 표시 데이터가 기입된다. 그러므로, 표시 데이터가 픽셀(B)에 기입됨과 동시에 픽셀(C)에 표시 데이터가 잘못 기입되더라도, 다음 수직 동기 기간 중 픽셀(C)에 올바른 표시 데이터가 기입되므로, 잘못된 기입 동작의 영향이 실제로 무시될 수 있다.On the other hand, in the pixel C, the gate voltages of the TFT 31 and the TFT 32 are 0V. Therefore, when the voltage of the display data supplied to the data bus line D 1 is negative, the TFT 31 and the TFT 32 are turned on, so that the display data is undesirably written to the first stripe electrode S 3 . However, display data is written into the pixel C during the next vertical synchronization period. Therefore, even if the display data is written to the pixel B and the display data is incorrectly written to the pixel C, the correct display data is written to the pixel C during the next vertical synchronization period, so that the influence of the wrong write operation is actually ignored. Can be.

픽셀(B)에 표시 데이터의 기입 동작을 완료하면, 다음 수직 동기 기간 중, 게이트 버스 라인(G2)에 -10V의 전압이 공급되고, 게이트 버스 라인(G3)에 +15V의 전압이 공급되고, 게이트 버스 라인(G4)에 0V의 전압이 공급된다. After completing the writing operation of display data to the pixel (B), of the next vertical synchronization period, a gate bus line voltage of -10V to (G 2) is supplied to a gate bus line (G 3) to a voltage supply of + 15V Then, a voltage of 0 V is supplied to the gate bus line G 4 .

그 결과, 픽셀(B)의 TFT21과 TFT22는 턴 오프되므로, 제1 스트라이프 전극(S2)과 제2 스트라이프 전극(C2)은 부동 상태로 된다. 따라서, 전극(S2, C2)은 데이터 기입 동작을 위한 전하를 유지한다.As a result, since the TFT 21 and the TFT 22 of the pixel B are turned off, the first stripe electrode S 2 and the second stripe electrode C 2 become floating. Thus, the electrodes S 2 and C 2 hold charge for the data write operation.

본 실시예에 의하면, 제2 TFT(34y)(TFT12, TFT22, …)는 턴 온되고, 제2 스트라이프 전극(22b)의 전압은 데이터 기입 동작 시에만 0V로 설정되고, 기입 동작 완료 시에, 제2 TFT(34y)가 턴 오프되므로, 제2 스트라이프 전극(22b)은 게이트 버스 라인(30)으로부터 전기적으로 분리된다. 그 결과, 선행 실시예와 유사한 효과 외에도, 데이터 기입 동작과 데이터 유지 시간 사이의 전위 변화를 피할 수 있다는 이점이 있다. According to this embodiment, the second TFT 34y (TFT 12 , TFT 22 ,...) Is turned on, and the voltage of the second stripe electrode 22b is set to 0 V only during the data write operation, and when the write operation is completed. Since the second TFT 34y is turned off, the second stripe electrode 22b is electrically disconnected from the gate bus line 30. As a result, in addition to the effect similar to the previous embodiment, there is an advantage that the potential change between the data writing operation and the data holding time can be avoided.

또한, 본 실시예에 의하면, 소스 전극(34s)은 픽셀 영역의 상부 게이트 버스 라인(30)과 부분적으로 겹치고, 좌측의 공통 라인(40a)은 좌측의 데이터 버스 라인(32)과 제2 스트라이프 전극(22b)과 부분적으로 겹치고, 우측의 공통 라인(40a)은 우측의 데이터 버스 라인(32)과 제2 스트라이프 전극(22b)과 겹치고, 보조 커패시턴스 전극(23)은 하부 게이트 버스 라인(30)과 부분적으로 겹쳐진다. 그러므로, 데이터 버스 라인(32)과 게이트 버스 라인(30)의 근방 영역으로부터의 누광을 더 확실하게 회피할 수 있다. Further, according to the present embodiment, the source electrode 34s partially overlaps the upper gate bus line 30 in the pixel region, and the common line 40a on the left side has the data bus line 32 and the second stripe electrode on the left side. Partially overlaps the 22b, the common line 40a on the right overlaps the data bus line 32 and the second stripe electrode 22b on the right, and the auxiliary capacitance electrode 23 overlaps the lower gate bus line 30. Partially overlapping Therefore, light leakage from the area in the vicinity of the data bus line 32 and the gate bus line 30 can be more reliably avoided.

또한, 본 실시예에 의하면, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 상에 배향 층만이 형성된다. 그러므로, 보호 막(절연 막)이 제2 스트라이프 전극(22b)과 배향 층 사이에 존재하는 선행 실시예와 비교할 때 액정 상에 전계가 쉽게 작용하므로, 전극 상의 배향 층과 절연 막 사이의 경계에 축적된 전하에 의해 일어날 수도 있는 표시 저하를 피할 수 있는 이점이 있다. Further, according to this embodiment, only the alignment layer is formed on the first stripe electrode 22a and the second stripe electrode 22b. Therefore, an electric field easily acts on the liquid crystal as compared with the previous embodiment in which a protective film (insulating film) is present between the second stripe electrode 22b and the alignment layer, and thus accumulates at the boundary between the alignment layer on the electrode and the insulating film. There is an advantage that the display degradation that may be caused by a charged charge is avoided.

도95는 도94의 액정 표시 장치를 구동하는 방법의 변형례를 나타낸 도면이다. 본 실시예에서, 데이터 버스 라인(D1)과 제1 스트라이프 전극(S1, S2, …) 사이에 삽입된 TFT(TFT11, TFT21, TFT31, TFT41)는 픽셀 영역의 좌상부에 배치되고, 게이트 버스 라인(G1, G2, …)과 제2 스트라이프 전극(C1, C2, …) 사이에 삽입된 TFT(TFT12, TFT22, TFT32, TFT42)는 픽셀 영역의 좌하부에 배치된다. 액정 표시 장치의 작용은 선행 실시예와 같다.FIG. 95 is a diagram illustrating a modification of the method of driving the liquid crystal display of FIG. 94. In this embodiment, the TFTs TFT 11 , TFT 21 , TFT 31 , TFT 41 inserted between the data bus line D 1 and the first stripe electrodes S 1 , S 2 ,... TFTs (TFT 12 , TFT 22 , TFT 32 , TFT 42 ) disposed in and interposed between the gate bus lines G 1 , G 2 ,... And the second stripe electrodes C 1 , C 2 ,. It is disposed in the lower left of the area. The operation of the liquid crystal display device is the same as in the preceding embodiment.

이러한 구성을 갖는 액정 표시 장치에서, 박막 트랜지스터는 제2 스트라이프 전극과 게이트 버스 라인 사이에 접속된다. 따라서, 데이터 기입 동작 시 및 데이터 유지 시간에서의 제2 스트라이프 전극의 전압 변화가 회피된다. 또한, 이 액정 표시 장치에서, 제2 스트라이프 전극은 보통 제2 박막 트랜지스터의 소스 전극, 즉 상부 층의 도전성 부재와 같은 층에 형성된다. 이러한 경우, 제2 박막 트랜지스터의 드레인 전극과 게이트 버스 라인을 접속하는 공통 라인은 하부 층의 도전성 부재로서 필요하게 된다. 데이터 버스 라인과 제2 스트라이프 전극이 서로 부분적으로 겹치도록 공통 라인을 형성함으로써, 데이터 버스 라인과 제2 스트라이프 전극 사이의 간극으로부터의 누광을 차폐할 수 있다.In the liquid crystal display device having such a configuration, the thin film transistor is connected between the second stripe electrode and the gate bus line. Therefore, the voltage change of the second stripe electrode in the data writing operation and the data holding time is avoided. Further, in this liquid crystal display device, the second stripe electrode is usually formed in the same layer as the source electrode of the second thin film transistor, that is, the conductive member of the upper layer. In this case, a common line connecting the drain electrode and the gate bus line of the second thin film transistor is required as the conductive member of the lower layer. By forming a common line so that the data bus line and the second stripe electrode partially overlap each other, it is possible to shield the light leakage from the gap between the data bus line and the second stripe electrode.

이 구동 방법에 의해, 액정 표시 장치를 공통 라인 없이 개선된 개구율로 구동할 수 있다.By this driving method, the liquid crystal display device can be driven with an improved aperture ratio without a common line.

도96은 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 평면도이고, 도97은 도96의 하부 유리 기판의 도전 층의 패턴을 나타낸 평면도이고, 도98은 도96의 98-98선을 따라 취한 단면도이다. 본 실시예에 의한 액정 표시 장치는 한 쌍의 유리 기판(12, 14), 유리 기판(12, 14) 사이에 배치된 액정(16) 및 편광자(도시하지 않음)를 포함한다. FIG. 96 is a plan view showing a liquid crystal display device according to another embodiment of the present invention, FIG. 97 is a plan view showing a pattern of a conductive layer of the lower glass substrate of FIG. 96, and FIG. 98 is a line 98-98 of FIG. It is a cross section taken along. The liquid crystal display device according to the present embodiment includes a pair of glass substrates 12 and 14, a liquid crystal 16 disposed between the glass substrates 12 and 14, and a polarizer (not shown).

유리 기판(14)은 서로 평행하게 배치된 복수의 게이트 버스 라인(30), 게이트 버스 라인(30)에 평행하게 배치된 공통 버스 라인(40b), 게이트 버스 라인(30)과 직각으로 교차하는 복수의 데이터 버스 라인(32)을 포함한다. 게이트 버스 라인(30)과 데이터 버스 라인(32)에 의해 정의된 복수의 직사각형 영역은 픽셀 영역을 구성한다. 픽셀 영역은 예를 들어 수평 방향으로는 100㎛의 피치로, 수직 방 향으로는 300㎛의 피치로 배치된다.The glass substrate 14 includes a plurality of gate bus lines 30 arranged in parallel to each other, a plurality of common bus lines 40b arranged in parallel to the gate bus lines 30, and a plurality of gate bus lines 30 that cross at right angles. Includes a data bus line 32. The plurality of rectangular areas defined by the gate bus line 30 and the data bus line 32 constitute a pixel area. The pixel areas are arranged, for example, at a pitch of 100 mu m in the horizontal direction and at a pitch of 300 mu m in the vertical direction.

각 픽셀 영역은 TFT(34), 제1 스트라이프 전극(22a), 제2 스트라이프 전극(22b) 및 픽셀 영역의 상부 및 하부 단부에 배치된 보조 커패시턴스 전극(23)을 포함한다. 게이트 버스 라인(30), 공통 버스 라인(40b), TFT(34)의 게이트 전극(34g), 제2 스트라이프 전극(22b) 및 보조 커패시턴스 전극(23)은 하부 도전 층에 형성된다. TFT(34)의 게이트 전극(34g)은 게이트 버스 라인(30)에 접속되고, 제2 스트라이프 전극(22b)은 모두 공통 버스 라인(40b)에 접속되고, 보조 커패시턴스 전극(23)은 제2 스트라이프 전극(22b)의 상단부에 접속된다.Each pixel region includes a TFT 34, a first stripe electrode 22a, a second stripe electrode 22b, and auxiliary capacitance electrodes 23 disposed at upper and lower ends of the pixel region. The gate bus line 30, the common bus line 40b, the gate electrode 34g of the TFT 34, the second stripe electrode 22b and the auxiliary capacitance electrode 23 are formed in the lower conductive layer. The gate electrode 34g of the TFT 34 is connected to the gate bus line 30, the second stripe electrodes 22b are all connected to the common bus line 40b, and the auxiliary capacitance electrode 23 is the second stripe. It is connected to the upper end of the electrode 22b.

한편, 게이트 버스 라인(30), TFT(34)의 드레인 전극(34d)과 소스 전극(34s), 제1 스트라이프 전극(22a) 및 보조 커패시턴스 전극(23)은 모두 상부 도전 층에 형성된다. 드레인 전극(34d)은 데이터 버스 라인(32)에 접속되고, 소스 전극(34s)은 수평 방향으로 뻗어서 제1 스트라이프 전극(22a)에 접속되고, 보조 커패시턴스 전극(23)은 제1 스트라이프 전극(22a)의 하단부에 접속된다.On the other hand, the gate bus line 30, the drain electrode 34d and the source electrode 34s of the TFT 34, the first stripe electrode 22a and the auxiliary capacitance electrode 23 are all formed on the upper conductive layer. The drain electrode 34d is connected to the data bus line 32, the source electrode 34s extends in the horizontal direction, and is connected to the first stripe electrode 22a, and the auxiliary capacitance electrode 23 is the first stripe electrode 22a. Is connected to the lower end of the

하부 층을 구성하는 도전 층과 상부 층을 구성하는 도전 층 사이에 층간 절연 층(도시하지 않음)이 형성되고, 상부 층을 구성하는 도전 층 상에는 배향 층(도시하지 않음)이 형성된다. 이들 위에 소스 전극(34s)을 갖는 보조 커패시턴스 전극(23)과, 공통 버스 라인(40b)과 그 위에 있는 보조 커패시턴스 전극(23)은 각각 보조 커패시턴스를 구성한다.An interlayer insulating layer (not shown) is formed between the conductive layer constituting the lower layer and the conductive layer constituting the upper layer, and an alignment layer (not shown) is formed on the conductive layer constituting the upper layer. The auxiliary capacitance electrode 23 having the source electrode 34s thereon and the common bus line 40b and the auxiliary capacitance electrode 23 thereon constitute an auxiliary capacitance.

또한, 반사율이 낮은 금속 화합물 또는 크롬 산화물 또는 금속 등으로 된 블랙 매트릭스(80)는 데이터 버스 라인(32)과 평행하게 유리 기판(12)의 내면에 형성된다. 본 실시예에서, 데이터 버스 라인(32)의 폭(W1)은 4㎛이고, 블랙 매트릭스(80)의 폭(W2)은 8㎛로 설정된다. 또한, 청색 컬러 필터(82B), 적색 컬러 필터(82R) 및 녹색 컬러 필터(82G)는 유리 기판(12)의 내면에 형성된다. 본 실시예에서, 예를 들어 청색 컬러 필터(82B)는 픽셀 영역의 3n(n은 1, 2, …) 열에 형성되고, 적색 컬러 필터(82R)는 픽셀 영역의 3n+1 열에 형성되고, 녹색 컬러 필터(82G)는 픽셀 영역의 3n+2 열에 형성된다. 컬러 필터(82R, 82G, 82B)의 폭(W4)은 110㎛이다.In addition, a black matrix 80 made of a metal compound having low reflectance, chromium oxide, metal, or the like is formed on the inner surface of the glass substrate 12 in parallel with the data bus line 32. In this embodiment, the width W 1 of the data bus line 32 is 4 μm, and the width W 2 of the black matrix 80 is set to 8 μm. In addition, the blue color filter 82B, the red color filter 82R, and the green color filter 82G are formed on the inner surface of the glass substrate 12. In this embodiment, for example, the blue color filter 82B is formed in 3n (n is 1, 2, ...) columns of the pixel region, the red color filter 82R is formed in 3n + 1 columns of the pixel region, and green The color filter 82G is formed in 3n + 2 columns of the pixel region. The width W 4 of the color filters 82R, 82G, and 82B is 110 μm.

도98에 나타낸 바와 같이, 컬러 필터(82B, 82R, 82G)는 어느 정도 블랙 매트릭스(80) 아래의 인접한 픽셀로 뻗어 있다. 더 구체적으로, 청색 및 녹색 컬러 필터(82B, 82G)가 서로 겹치고, 청색 및 적색 컬러 필터(82B, 82R)가 서로 겹치거나, 녹색 및 적색 컬러 필터(82G, 82R)가 블랙 매트릭스(80) 아래에서 서로 겹쳐진다. 2개의 컬러 필터의 각 겹쳐진 부분의 폭(W3)은 10㎛이고, 이것은 블랙 매트릭스(80)의 폭(W2)보다 더 크게 설정된다. 컬러 필터(82B, 82R, 82G)의 두께는 0.1 ~ 2㎛이다. 이러한 특별한 경우, 컬러 필터(82B, 82R, 82G)의 두께는 1㎛라고 가정한다.As shown in FIG. 98, the color filters 82B, 82R, and 82G extend to some extent adjacent pixels below the black matrix 80. As shown in FIG. More specifically, the blue and green color filters 82B and 82G overlap each other, the blue and red color filters 82B and 82R overlap each other, or the green and red color filters 82G and 82R are below the black matrix 80. Overlap each other. The width W 3 of each overlapped portion of the two color filters is 10 μm, which is set larger than the width W 2 of the black matrix 80. The thickness of the color filters 82B, 82R, and 82G is 0.1 to 2 mu m. In this particular case, it is assumed that the thicknesses of the color filters 82B, 82R, and 82G are 1 mu m.

도99를 참조하여 본 실시예의 효과에 대해 설명한다. 이 액정 표시 장치의 경우, 액정 분자의 배향 방향은 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이의 전계에 의해 제어된다. 그러나, 좌측의 제2 스트라이프 전극(22b)과 데이터 버스 라인(32) 사이와, 우측의 제2 스트라이프 전극(22b)과 데이터 버스 라인(32) 사이에 존재하는 액정 분자의 배향 방향은 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이의 전계에 의해 제어될 수 없다. 그러므로, 이들 사이의 간극(약 2㎛ 폭)으로부터 액정 층에 들어가는 광은 반대측을 통해 누광이 되기 쉽다.An effect of this embodiment will be described with reference to FIG. In this liquid crystal display device, the alignment direction of liquid crystal molecules is controlled by an electric field between the first stripe electrode 22a and the second stripe electrode 22b. However, the alignment direction of the liquid crystal molecules existing between the second stripe electrode 22b and the data bus line 32 on the left side and between the second stripe electrode 22b and the data bus line 32 on the right side is the first stripe. It cannot be controlled by the electric field between the electrode 22a and the second stripe electrode 22b. Therefore, light entering the liquid crystal layer from the gap between them (about 2 mu m wide) tends to leak through the opposite side.

본 실시예에서, 2개의 다른 컬러의 컬러 필터(도99의 컬러 필터(82R, 82G))는 블랙 매트릭스(80) 아래에서 겹쳐진다. 유리 기판(14)의 하면으로부터 들어가는 광은 유리 기판(12)의 위쪽으로 누광이 되므로, 특정한 누광은 도99의 화살표로 나타낸 경로를 따른다. 구체적으로, 제2 스트라이프 전극(22b)과 데이터 버스 라인(32) 사이의 간극으로부터 액정 층으로 들어간 광은 컬러 필터(82R, 82G)의 겹쳐진 부분을 통하여 전송되어, 블랙 매트릭스(80)의 표면 상에서 반사된다. 반사 광은 컬러 필터(82R, 82G)의 겹쳐진 부분을 통하여 제2 스트라이프 전극(22b) 상에서 반사된다. 이 반사 광은 컬러 필터(82R, 82G)를 통하여 유리 기판(12)에 방출된다. 이 경우, 누광은 컬러 필터(82R, 82G)의 겹쳐진 부분을 3번 관통한다.In this embodiment, two different color color filters (color filters 82R and 82G in Fig. 99) overlap under the black matrix 80. Since light entering from the lower surface of the glass substrate 14 is leaked upward of the glass substrate 12, a specific light leakage follows the path shown by the arrow of FIG. Specifically, light entering the liquid crystal layer from the gap between the second stripe electrode 22b and the data bus line 32 is transmitted through the overlapping portions of the color filters 82R and 82G, so as to be placed on the surface of the black matrix 80. Reflected. The reflected light is reflected on the second stripe electrode 22b through the overlapping portions of the color filters 82R and 82G. This reflected light is emitted to the glass substrate 12 through the color filters 82R and 82G. In this case, light leakage penetrates the overlapped portions of the color filters 82R and 82G three times.

통상 액정 표시 장치의 백 라이트로서 사용되는 냉음극선관(cold cathode ray tube)은 적색, 녹색 및 청색에 대응하는 파장으로 높은 피크를 갖고, 적색 컬러 필터(82R)를 관통한 광은 녹색 또는 청색 컬러 필터(82G, 82B)로 흡수되기 쉽다. 이와 유사하게, 녹색 컬러 필터(82G)를 관통한 광은 적색 또는 청색 컬러 필터(82R, 82G)로 흡수되기 쉽고, 청색 컬러 필터(82B)를 관통한 광은 적색 또는 녹색 컬러 필터(82R, 82G)로 흡수되기 쉽다. 따라서, 본 실시예에 의한 액정 표시 장치에서, 누광의 강도는 극히 저감되고, 화질의 저감을 피할 수 있다.Cold cathode ray tubes, which are typically used as backlights for liquid crystal displays, have high peaks with wavelengths corresponding to red, green, and blue, and light passing through the red color filter 82R is green or blue in color. It is easy to be absorbed by the filters 82G and 82B. Similarly, light passing through the green color filter 82G is easily absorbed by the red or blue color filters 82R and 82G, and light passing through the blue color filter 82B is red or green color filters 82R and 82G. It is easy to be absorbed by). Therefore, in the liquid crystal display device according to the present embodiment, the intensity of light leakage is extremely reduced, and the reduction in image quality can be avoided.

도100은 본 실시예에 의한 액정 표시 장치(A), 금속 막으로 된 블랙 매트릭스를 포함한 종래의 액정 표시 장치(C) 및 수지로 형성된 블랙 매트릭스를 포함한 종래의 액정 표시 장치(B)의 혼선(crosstalk)에 의한 누광 양을 측정한 결과를 나타낸 도면이다. 도100에 나타낸 바와 같이, 금속 블랙 매트릭스에 대해 휘도가 약 4.3이고, 수지 블랙 매트릭스에 대해 휘도가 약 1.6인 것에 대해, 본 실시예(A)의 휘도는 0.1 이하로 매우 낮다. 이로써, 본 실시예가 혼선을 저감하는 데 매우 유효하다는 것을 알 수 있다.100 illustrates a cross-talk between the liquid crystal display device A according to the present embodiment, a conventional liquid crystal display device C including a black matrix made of a metal film, and a conventional liquid crystal display device B including a black matrix formed of a resin ( It is a figure which shows the result of having measured the amount of light leakage by crosstalk. As shown in Fig. 100, the luminance of the present embodiment (A) is very low at 0.1 or less, while the luminance is about 4.3 for the metal black matrix and about 1.6 for the resin black matrix. This shows that this embodiment is very effective for reducing crosstalk.

상술한 바와 같이, 본 실시예의 특징은 픽셀 영역 사이의 차폐를 위한 금속 또는 금속 화합물의 블랙 매트릭스(80)와, 각 픽셀 영역에 전송된 광의 컬러를 결정하는 컬러 필터(82R, 82G, 82B)에 있다. 컬러 필터(82R, 82G, 82B)가 일 픽셀 영역으로부터 인접한 픽셀 영역으로 블랙 매트릭스(80) 위로 뻗어 있고, 블랙 매트릭스(80)가 적어도 2개의 컬러 필터로 덮이고, 이 2개의 컬러 필터의 겹쳐진 부분의 폭(W3)이 블랙 매트릭스의 폭(W2)보다 큰 것을 다른 특징으로 한다.As described above, the features of this embodiment are characterized by a black matrix 80 of metal or metal compound for shielding between pixel regions and color filters 82R, 82G, and 82B that determine the color of light transmitted to each pixel region. have. Color filters 82R, 82G, and 82B extend over the black matrix 80 from one pixel region to an adjacent pixel region, and the black matrix 80 is covered with at least two color filters, and the overlapping portion of the two color filters. and the width (W 3) greater than the width (W 2) of the black matrix with other features.

이 구성에서, 블랙 매트릭스 상에 반사된 광의 양은 블랙 매트릭스 상에 적어도 2개의 컬러 필터를 겹침으로써 상당히 저감될 수 있다. 컬러 필터의 겹쳐진 부분은 블랙 매트릭스의 일부로서 사용되므로, 제조 공정 수를 증가시키지 않고도 블랙 매트릭스 상의 반사로부터 발생하는 혼선을 방지할 수 있다. 또한 본 실시예의 특징은 제1 및 제2 스트라이프 전극(22a, 22b)을 갖는 액정 표시 장치뿐만 아니라 금속으로 된 보조 커패시턴스 전극을 갖는 TN형 액정 표시 장치에도 적용되는 것에 있다.In this configuration, the amount of light reflected on the black matrix can be significantly reduced by overlapping at least two color filters on the black matrix. Since the overlapped portion of the color filter is used as part of the black matrix, crosstalk resulting from reflection on the black matrix can be prevented without increasing the number of manufacturing processes. The feature of the present embodiment is that it is applied not only to the liquid crystal display device having the first and second stripe electrodes 22a and 22b but also to the TN type liquid crystal display device having the auxiliary capacitance electrode made of metal.

수직 방향으로 나란히 놓인 동일 컬러의 컬러 필터를 갖는 픽셀을 구비한 액정 표시 장치에서, 컬러 필터는 RGB의 스트라이프 형태이고, 컬러 필터의 겹쳐진 부분은 데이터 버스 라인과 평행하다. 한편, 제1 및 제2 스트라이프 전극(22a, 22b)을 갖는 액정 표시 장치의 경우, 블랙 매트릭스 상의 반사에 의해 발생하는 혼선은 컬러 필터의 겹쳐진 부분을 제2 스트라이프 전극 위로 뻗게 함으로써 더 확실하게 방지할 수 있다.In a liquid crystal display device having pixels having color filters of the same color placed side by side in the vertical direction, the color filters are in the form of stripes of RGB, and overlapping portions of the color filters are parallel to the data bus lines. On the other hand, in the case of the liquid crystal display device having the first and second stripe electrodes 22a and 22b, crosstalk caused by reflection on the black matrix can be more reliably prevented by extending the overlapping portions of the color filters onto the second stripe electrode. Can be.

도107과 도108은 혼선의 발생을 설명하는 도면이다. 예를 들어 흑색 배경에 백색 직사각형이 표시될 경우, 도107에 나타낸 바와 같이, 백색 직사각형의 상부 및 하부(도면에서 해칭된 부분)에서 백색 띠가 발생한다. 이 현상은 비스듬한 방향에서 화상을 볼 때 더 확실하다. 도108에 나타낸 바와 같이, 이 현상은 제2 스트라이프 전극(22b)과 데이터 버스 라인(32) 사이의 간극을 통해 전송된 광이 액정 표시 장치를 통해 전송되는 사실에서 발생한다. 107 and 108 illustrate the occurrence of crosstalk. For example, when a white rectangle is displayed on a black background, as shown in FIG. 107, white bands occur at the upper and lower portions (hatched portions in the figure) of the white rectangle. This phenomenon is more certain when viewing images in an oblique direction. As shown in FIG. 108, this phenomenon occurs in the fact that light transmitted through the gap between the second stripe electrode 22b and the data bus line 32 is transmitted through the liquid crystal display device.

전체 화면에 걸쳐서 흑색이 표시될 경우, 데이터 버스 라인(32)의 전압은 제2 스트라이프 전극(22b)의 전압과 거의 같다. 전계는 데이터 버스 라인(32)과 제2 스트라이프 전극(22b) 사이의 액정에 인가되지 않으므로 누광이 없다. 이에 비하여, 검정 배경에 흰색 직사각형이 표시될 경우, 데이터 버스 라인에 전압이 인가되므로, 백색 직사각형이 표시되는 부분 위와 아래의 영역에서 제2 스트라이프 전극(22b)과 데이터 버스 라인(32) 사이에 전계가 발생한다. 따라서, 액정 분자가 이 전계에 따라 배향된다.When black is displayed over the entire screen, the voltage of the data bus line 32 is almost equal to the voltage of the second stripe electrode 22b. Since the electric field is not applied to the liquid crystal between the data bus line 32 and the second stripe electrode 22b, there is no leakage. In contrast, when a white rectangle is displayed on a black background, a voltage is applied to the data bus line, so that an electric field is formed between the second stripe electrode 22b and the data bus line 32 in the region above and below the portion where the white rectangle is displayed. Occurs. Thus, liquid crystal molecules are oriented according to this electric field.

따라서, 도108에 나타낸 바와 같이, 기판(14)의 하면으로부터 액정 층으로 들어간 편광은 블랙 매트릭스(80)의 표면에서 반사되고, 또한 제2 스트라이프 전극(22b)의 표면에서 반사되어, 컬러 필터(82)와 유리 기판(12)을 관통한다. 이러한 누광은 원래 흑색으로 표시되어야 할 부분을 약간 흰색으로 만든다. 이 현상은 혼선이라 한다.Thus, as shown in FIG. 108, the polarized light entering the liquid crystal layer from the lower surface of the substrate 14 is reflected on the surface of the black matrix 80, and also reflected on the surface of the second stripe electrode 22b, so that the color filter ( 82 and the glass substrate 12 are penetrated. This leakage makes the area that should be originally black slightly whiter. This phenomenon is called crosstalk.

혼선을 방지하기 위해서, 흑색 안료와 혼합한 수지를 사용하여 블랙 매트릭스를 형성한다. 수지로 된 블랙 매트릭스는 흡광률(light absorption rate)이 낮으므로, 누광을 충분히 방지하지 못하여, 이것에 의해 콘트라스트가 전체적으로 낮아진다는 문제점을 일으킨다. 다른 방법으로, 수지 블랙 매트릭스를 금속 블랙 매트릭스 위에 배치한다. 그러나, 이 방법은 공정 수를 증가시켜 제조 방법을 복잡하게 하므로 제조 경비를 증가시키게 된다.In order to prevent crosstalk, the black matrix is formed using resin mixed with a black pigment. Since the black matrix made of resin has a low light absorption rate, it does not sufficiently prevent light leakage, thereby causing a problem that the overall contrast is lowered. Alternatively, the resin black matrix is disposed over the metal black matrix. However, this method increases the number of processes, which complicates the manufacturing method, thereby increasing the manufacturing cost.

TN형 액정 표시 장치는 또한 화상 스티킹 현상이 수반된다. 이 현상에서는, 예를 들어 도109에 나타낸 바와 같이, 백색 직사각형이 흑색 배경에 장시간 표시된 후, 전체 표면이 중간 색조부(회색) 표시로 전환된다고 하자. 이제껏 흑색으로 표시된 부분과 이제껏 백색으로 표시된 부분은 휘도에서 차이가 난다.TN type liquid crystal display devices are also accompanied by an image sticking phenomenon. In this phenomenon, for example, as shown in Fig. 109, after a white rectangle is displayed for a long time on a black background, it is assumed that the entire surface is switched to the halftone portion (gray) display. The parts so far marked black and the parts so far marked white differ in luminance.

본 발명의 몇몇 실시예는 혼선을 저감하고 화상 스티킹을 개선하기 위한 것이다. 도101은 본 발명의 다른 실시예에 의한 액정 표시 장치를 나타낸 평면도이고, 도102는 도101에 나타낸 액정 표시 장치의 하부 기판의 도전 층 패턴을 나타낸 평면도이고, 도103은 도101의 103-103선을 따라 취한 단면도이다. 액정 표시 장치는 한 쌍의 기판(12, 14) 사이에 고정된 액정(16)을 갖는다. 도101에서는 하나의 블랙 매트릭스(80)만 나타내고, 양쪽의 데이터 버스 라인 상의 블랙 매트릭스는 나타내지 않았다.Some embodiments of the present invention are to reduce crosstalk and improve image sticking. FIG. 101 is a plan view showing a liquid crystal display according to another embodiment of the present invention, FIG. 102 is a plan view showing a conductive layer pattern of a lower substrate of the liquid crystal display shown in FIG. 101, and FIG. 103 is 103-103 of FIG. A cross section taken along the line. The liquid crystal display device has a liquid crystal 16 fixed between the pair of substrates 12 and 14. In FIG. 101, only one black matrix 80 is shown, and the black matrixes on both data bus lines are not shown.

본 실시예에 의하면, 유리 기판(14)에는 게이트 버스 라인(30)과 데이터 버 스 라인(32)이 형성된다. 게이트 버스 라인(30)과 데이터 버스 라인(32)에 의해 정의된 복수의 직사각형 영역은 픽셀 영역을 구성한다. 픽셀 영역은 수평 방향으로는 100㎛의 피치로, 수직 방향으로는 300㎛의 피치로 배치된다.According to the present embodiment, the gate bus line 30 and the data bus line 32 are formed on the glass substrate 14. The plurality of rectangular areas defined by the gate bus line 30 and the data bus line 32 constitute a pixel area. The pixel region is arranged at a pitch of 100 mu m in the horizontal direction and at a pitch of 300 mu m in the vertical direction.

각 픽셀 영역은 TFT(34), 보조 커패시턴스 전극(23) 및 픽셀 전극(84)으로 형성된다. 게이트 버스 라인(30), TFT의 게이트 전극(34g) 및 보조 커패시턴스 전극(23)은 하부 층을 구성하는 도전 층에 형성된다. 도103에 나타낸 바와 같이, 층 절연 막(50a)은 게이트 버스 라인(30), 게이트 전극(34g) 및 보조 커패시턴스 전극(23) 상에 형성된다. 층 절연 막(50a) 위의 상부 층을 구성하는 도전 층은 데이터 버스 라인(32) 및 TFT(34)의 드레인 전극(34d)과 소스 전극(34s)으로 형성된다. 보호 막(50b)은 데이터 버스 라인(32), 드레인 전극(34d) 및 소스 전극(34s) 상에 형성된다. ITO(인듐 주석 산화물)으로 된 픽셀 전극(84)은 보호 막(50b) 상에 형성된다. 배향 층(24)은 픽셀 전극(84) 상에 형성된다.Each pixel region is formed of a TFT 34, an auxiliary capacitance electrode 23, and a pixel electrode 84. The gate bus line 30, the gate electrode 34g of the TFT and the auxiliary capacitance electrode 23 are formed in the conductive layer constituting the lower layer. As shown in FIG. 103, a layer insulating film 50a is formed on the gate bus line 30, the gate electrode 34g, and the auxiliary capacitance electrode 23. As shown in FIG. The conductive layer constituting the upper layer on the layer insulating film 50a is formed of the data bus line 32 and the drain electrode 34d and the source electrode 34s of the TFT 34. The protective film 50b is formed on the data bus line 32, the drain electrode 34d and the source electrode 34s. A pixel electrode 84 made of ITO (indium tin oxide) is formed on the protective film 50b. The alignment layer 24 is formed on the pixel electrode 84.

TFT(34)의 게이트 전극(34g)은 게이트 버스 라인(30)에 접속되고, 드레인 전극(34d)은 데이터 버스 라인(32)에 접속된다. 또한, TFT(34)의 소스 전극(34s)은 콘택트 홀(도시하지 않음)을 개재하여 픽셀 전극(84)에 전기적으로 접속된다. The gate electrode 34g of the TFT 34 is connected to the gate bus line 30, and the drain electrode 34d is connected to the data bus line 32. In addition, the source electrode 34s of the TFT 34 is electrically connected to the pixel electrode 84 via a contact hole (not shown).

보조 커패시턴스 전극(23)은 수평 방향의 폭이 34㎛이고, 수직 방향의 폭이 4㎛인 H형상을 갖는다. 보조 커패시턴스 전극(23)의 수직부와 보조 커패시턴스 전극(23) 사이의 간격은 예를 들어 2㎛이다.The auxiliary capacitance electrode 23 has an H shape having a width of 34 μm in the horizontal direction and 4 μm in the vertical direction. The interval between the vertical portion of the auxiliary capacitance electrode 23 and the auxiliary capacitance electrode 23 is, for example, 2 m.

한편, 유리 기판(12)은 블랙 매트릭스(80)로 형성된다. 이 블랙 매트릭스(80)는 데이터 버스 라인(32)보다 광폭으로 데이터 버스 라인(32) 위에 형성된다. 또한, 유리 기판(12)은 적색 컬러 필터(82R), 녹색 컬러 필터(82G) 및 청색 컬러 필터(82B)로 형성된다. 이 실시예에서, 적색 컬러 필터(82R)는 각 픽셀 영역의 3n(n은 1, 2, …) 열에 배치되고, 녹색 컬러 필터(82G)는 각 픽셀 영역의 3n+1 열에 배치되고, 청색 컬러 필터(82B)는 각 픽셀 영역의 3n+2 열에 배치된다. 컬러 필터(82R, 82G, 82B)는 블랙 매트릭스(80)의 하면을 따라서 인접한 픽셀 영역으로 뻗어 있다. 구체적으로, 다른 컬러를 갖는 2종의 컬러 필터가 서로 블랙 매트릭스(80) 하면 상에 겹쳐진다. 또한, 컬러 필터(82R, 82G, 82B) 아래에는 ITO로 된 대향 전극(86)이 형성되고, 대향 전극(86) 상에는 배향 층(20)이 형성된다. On the other hand, the glass substrate 12 is formed of the black matrix 80. This black matrix 80 is formed on the data bus line 32 at a wider width than the data bus line 32. In addition, the glass substrate 12 is formed of the red color filter 82R, the green color filter 82G, and the blue color filter 82B. In this embodiment, the red color filter 82R is disposed in 3n (n is 1, 2, ...) columns of each pixel region, and the green color filter 82G is disposed in 3n + 1 columns of each pixel region, and the blue color The filter 82B is disposed in 3n + 2 columns of each pixel region. The color filters 82R, 82G, and 82B extend along the lower surface of the black matrix 80 to adjacent pixel regions. Specifically, two color filters having different colors overlap each other on the bottom surface of the black matrix 80. In addition, a counter electrode 86 made of ITO is formed under the color filters 82R, 82G, and 82B, and an alignment layer 20 is formed on the counter electrode 86.

이 액정 표시 장치에서, 액정 분자의 배향 방향은 픽셀 전극(84)과 대향 전극(86) 사이에 인가된 전압에 의해 제어되고, 이것에 의해 각 픽셀 영역의 투과율을 제어하게 된다. 본 실시예에 의하면, 각 데이터 버스 라인(32)의 폭(W1)은 4㎛이고, 블랙 매트릭스(80)의 폭(W2)은 8㎛이고, 컬러 필터(82R, 82G, 82B)의 폭(W4)은 130㎛이고, 컬러 필터의 겹쳐진 부분의 폭(W3)은 15㎛이다. 컬러 필터의 겹쳐진 부분은 TFT(34)로 형성된 영역과, 보조 커패시턴스 전극(23)의 수직부와 데이터 버스 라인(32) 사이의 영역을 덮는다. In this liquid crystal display device, the alignment direction of liquid crystal molecules is controlled by the voltage applied between the pixel electrode 84 and the counter electrode 86, thereby controlling the transmittance of each pixel region. According to this embodiment, the width W 1 of each data bus line 32 is 4 μm, the width W 2 of the black matrix 80 is 8 μm, and the color filters 82R, 82G, 82B The width W 4 is 130 μm, and the width W 3 of the overlapped portion of the color filter is 15 μm. The overlapped portion of the color filter covers the region formed by the TFT 34 and the region between the vertical portion of the auxiliary capacitance electrode 23 and the data bus line 32.

또한, 본 실시예에 의하면, 상술한 바와 같이, 컬러 필터의 겹쳐진 부분은 TFT(34)로 형성된 영역과, 보조 커패시턴스 전극(23)과 데이터 버스 라인(32) 사이의 영역을 덮는다. 그러므로, 선행 실시예와 같이, 누광이 저감되고, 높은 콘트라스트의 우수한 표시가 얻어진다.Further, according to the present embodiment, as described above, the overlapped portion of the color filter covers the region formed by the TFT 34 and the region between the auxiliary capacitance electrode 23 and the data bus line 32. Therefore, as in the previous embodiment, light leakage is reduced, and excellent display of high contrast is obtained.

도104는 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 평면도이고, 도105는 도104의 105-105선을 따라 취한 단면도이다. 액정 표시 장치는 한 쌍의 유리 기판(12, 14), 한 쌍의 유리 기판(12, 14) 사이에 봉입된 액정 및 편광자(도시하지 않음)를 포함한다. 유리 기판(14)은 게이트 버스 라인(30), 데이터 버스 라인(32) 및 제1 및 제2 스트라이프 전극(22a, 22b)으로 형성된다. 게이트 버스 라인(30)과 데이터 버스 라인(32)에 의해 정의된 복수의 직사각형 영역은 각각 픽셀 영역을 구성한다.FIG. 104 is a plan view showing a liquid crystal display device according to still another embodiment of the present invention, and FIG. 105 is a sectional view taken along the line 105-105 in FIG. The liquid crystal display device includes a pair of glass substrates 12 and 14 and a liquid crystal and a polarizer (not shown) enclosed between the pair of glass substrates 12 and 14. The glass substrate 14 is formed of a gate bus line 30, a data bus line 32, and first and second stripe electrodes 22a and 22b. The plurality of rectangular regions defined by the gate bus line 30 and the data bus line 32 each constitute a pixel region.

각 픽셀 영역은 TFT(34), 2개의 제1 스트라이프 전극(22a), 3개의 제2 스트라이프 전극(22b), 2개의 제1 스트라이프 전극(22a)의 하단을 전기적으로 접속하는 보조 커패시턴스 전극(23) 및 3개의 제2 스트라이프 전극(22b)의 상단을 전기적으로 접속하는 보조 커패시턴스 전극(23)으로 형성된다. Each pixel region has an auxiliary capacitance electrode 23 electrically connecting the lower ends of the TFT 34, the two first stripe electrodes 22a, the three second stripe electrodes 22b, and the two first stripe electrodes 22a. And the auxiliary capacitance electrode 23 electrically connecting the upper ends of the three second stripe electrodes 22b.

게이트 버스 라인(30), 공통 버스 라인(40a), TFT(34)의 게이트 전극(34g) 및 제2 스트라이프 전극(22b)은 하부 도전 층에 형성된다. 게이트 전극(34g)은 게이트 버스 라인(30)에 접속되고, 스트라이프 전극(22b)은 공통 버스 라인(40a)에 접속된다.The gate bus line 30, the common bus line 40a, the gate electrode 34g of the TFT 34 and the second stripe electrode 22b are formed in the lower conductive layer. The gate electrode 34g is connected to the gate bus line 30, and the stripe electrode 22b is connected to the common bus line 40a.

층간 절연 막(50a)은 도105에 나타낸 바와 같이, 게이트 버스 라인(30), 공통 버스 라인(40a), 게이트 전극(34g) 및 제2 스트라이프 전극(22b) 상에 형성된다. TFT(34)를 구성하는 비정질 실리콘 막(34a), 불순물이 도입된 비정질 실리콘 막(34c), 드레인 전극(34d) 및 소스 전극(34s)은 층 절연 막(50a) 상에 형성된다. 게이트 전극(34g)은 픽셀 영역의 좌측의 데이터 버스 라인(32)에 접속된다. 한편, 소스 전극(34s)은 게이트 버스 라인(30)에 평행하게 뻗어 있고, 2개의 제1 스트라이프 전극(22a)에 접속된다.An interlayer insulating film 50a is formed on the gate bus line 30, the common bus line 40a, the gate electrode 34g, and the second stripe electrode 22b, as shown in FIG. An amorphous silicon film 34a constituting the TFT 34, an amorphous silicon film 34c into which impurities are introduced, a drain electrode 34d and a source electrode 34s are formed on the layer insulating film 50a. The gate electrode 34g is connected to the data bus line 32 on the left side of the pixel region. On the other hand, the source electrode 34s extends in parallel to the gate bus line 30 and is connected to two first stripe electrodes 22a.

SiN으로 된 보호 막(절연 층)(50b)은 데이터 버스 라인(32), 드레인 전극(34d), 소스 전극(34s), 제1 스트라이프 전극(22a) 및 보조 커패시턴스 전극(23)으로 형성된 상부 도전 층 상에 형성된다. 두께가 500Å인 배향 층(24)은 보호 막(50b) 상에 형성된다. 배향 층(24)의 표면에는 제1 스트라이프 전극(22a)에 거의 수직인 방향 또는 거의 평행인 방향(예를 들어 75도 또는 34도 방향)으로 러빙 처리를 한다. 본 실시예에 의하면, 배향 층(24)의 체적 저항은 약 1010 ~ 1011 Ωm이다. 예를 들어 배향 층은 폴리아민산 기를 사용한다. A protective film (insulation layer) 50b made of SiN is an upper conductive layer formed of a data bus line 32, a drain electrode 34d, a source electrode 34s, a first stripe electrode 22a and an auxiliary capacitance electrode 23. Formed on the layer. An alignment layer 24 having a thickness of 500 kPa is formed on the protective film 50b. The surface of the alignment layer 24 is subjected to a rubbing treatment in a direction substantially perpendicular to or substantially parallel to the first stripe electrode 22a (for example, in a 75 degree or 34 degree direction). According to this embodiment, the volume resistivity of the alignment layer 24 is about 10 10 ~ 10 11 Ωm. For example, the alignment layer uses polyamic acid groups.

또한, 유리 기판(12)에는 500Å의 두께로 배향 층(20)을 형성한다. 또한, 이 배향 층(20)의 표면에는 배향 층(24)과 동일 방향으로 러빙 처리를 한다. 그러나, 배향 층(20)은 배향 층(24)보다 체적 저항이 높은 물질로 바람직하게 형성된다. 본 실시예에서, 배향 층(20)의 체적 저항은 약 1013 Ωcm이다. 가용성 폴리이미드로 된 배향 층이 사용될 수 있다. 예를 들어 JSR제 5원 환을 갖는 폴리이미드를 사용할 수 있다. 폴리아민산 기의 배향 막으로도, 높은 가열 온도를 설정함으로써 전압 유지 특성을 더 개선할 수 있다. 또한, Nissan Chemical사제 실리콘 기의 실란 커플링제(OA-003 등) 등의 무기 재료를 고 전압 유지 성능을 갖는 배향 층으로 사용함으로써 우수한 특성을 얻을 수 있다.In addition, the alignment layer 20 is formed in the glass substrate 12 with a thickness of 500 kPa. In addition, the surface of this alignment layer 20 is subjected to a rubbing treatment in the same direction as the alignment layer 24. However, the alignment layer 20 is preferably formed of a material having a higher volume resistivity than the alignment layer 24. In this embodiment, the volume resistivity of the alignment layer 20 is about 10 13 Ωcm. An alignment layer of soluble polyimide can be used. For example, the polyimide which has a 5-membered ring made from JSR can be used. Even with the alignment film of the polyamic acid group, the voltage holding characteristic can be further improved by setting a high heating temperature. Further, excellent characteristics can be obtained by using an inorganic material such as a silane coupling agent (OA-003 or the like) of a silicone group made by Nissan Chemical Co., Ltd. as an alignment layer having high voltage holding performance.

또한, 이 실시예는 체적 저항이 배향 층(24)과 비슷한 액정을 사용한다. 체적 저항이 약 1010 Ωcm인 액정의 예로는 CN(시안)기 중 하나를 들 수 있다. This embodiment also uses a liquid crystal whose volume resistivity is similar to that of the alignment layer 24. An example of a liquid crystal having a volume resistance of about 10 10 Ωcm is one of CN (cyan) groups.

상술한 바와 같은 구성의 본 실시예에서, 기판(14)은 체적 저항률이 낮은 배향 층(24)을 사용하고, 액정(16)과 배향 층(24)의 체적 저항은 거의 같다. 그러므로, 배향 층(24)과 액정(16) 사이의 전하 축적을 방지할 수 있다. 이와 같은 방식에서는, 체적 저항이 거의 같은 층의 경계에서는 전하가 쉽게 축적되지 않는다는 사실은 전자기학 분야에서 주지되어 있다.In this embodiment of the above-described configuration, the substrate 14 uses an alignment layer 24 having a low volume resistivity, and the volume resistivity of the liquid crystal 16 and the alignment layer 24 is about the same. Therefore, charge accumulation between the alignment layer 24 and the liquid crystal 16 can be prevented. In this way, it is well known in the field of electromagnetism that charges do not readily accumulate at the boundaries of layers with approximately the same volume resistivity.

유리 기판(12) 상의 배향 층(20)은 체적 저항이 크므로, 전압 유지율이 높다. 그 결과, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 기입된 표시 데이터는 장시간 유지됨으로써, 표시 질이 저하되는 것을 피할 수 있다.Since the alignment layer 20 on the glass substrate 12 has a large volume resistance, the voltage retention is high. As a result, the display data written between the first stripe electrode 22a and the second stripe electrode 22b is kept for a long time, whereby the display quality can be avoided from being lowered.

이하, 본 실시예에 의한 액정 표시 장치의 실제적인 제조시의 화면 연소의 존재 유무에 대한 연구 결과를 참조예와 비교하여 설명한다.Hereinafter, the results of studies on the presence or absence of screen combustion in the actual manufacture of the liquid crystal display device according to the present embodiment will be described in comparison with the reference example.

도105에 나타낸 구조를 갖는 참조예와 실시예에 의한 액정 표시 장치는 아래의 표1에 나타낸 체적 저항을 갖는 배향 층과 액정을 사용하여 제조한다. 이들 실시예와 참조예의 액정 표시 장치에서 백색 직사각형 화상을 흑색 배경 상에 48시간 동안 표시하였다. 그 후, 전체 화면에 걸쳐 회색(64 계조 중 16개가 표시)이 표시되었다. 화상 스티킹이 발생한 경우, 백색으로 표시된 부분의 휘도는 흑색으로 표시된 부분의 휘도보다 높다. 백색 표시 부분의 휘도와 흑색 표시 부분의 휘도 사이의 차이는 아래의 표1에 백분율로 나타냈다.A liquid crystal display device according to a reference example and an embodiment having the structure shown in Fig. 105 is manufactured using an alignment layer having a volume resistance and a liquid crystal shown in Table 1 below. In the liquid crystal display devices of these Examples and Reference Examples, a white rectangular image was displayed for 48 hours on a black background. Thereafter, gray (16 out of 64 gray scales) were displayed over the entire screen. When image sticking has occurred, the luminance of the portion indicated in white is higher than the luminance of the portion indicated in black. The difference between the luminance of the white display portion and the luminance of the black display portion is shown as a percentage in Table 1 below.

Figure 112004030493018-pat00171
Figure 112004030493018-pat00171

표1에 나타낸 바와 같이, 제1 및 제2 실시예에서 화상 스티킹이 낮다. 특히 배향 층과 같은 저항의 액정을 사용할 경우, 화상 스티킹이 3%로 매우 낮다. 한편, 종래의 액정 표시 장치와 기본적 형상이 동일한 참조예1에서는, 화상 스티킹이 20%로 매우 높다.As shown in Table 1, the image sticking is low in the first and second embodiments. In particular, when using a liquid crystal of a resistance such as an alignment layer, the image sticking is very low at 3%. On the other hand, in Reference Example 1, in which the basic shape is the same as that of the conventional liquid crystal display, the image sticking is very high at 20%.

통상, TN형 액정 표시 장치에서는, 높은 체적 저항의 배향 층이 사용된다. 이것은 전압 유지율을 개선하기 위함이다. 그러나, 전압 유지율이 높더라도, 배향 층과 액정 사이의 경계에서의 전하 축적에 의해 화상 스티킹이 발생한다면, 표시 질이 상당히 저감될 것이다. 이러한 관점에서, 상술한 바와 같이 본 실시예에 의하면, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)이 형성된 유리 기판(14) 상의 배향 층(24)의 체적 저항이 저감되어 있다. 이 경우, 유리 기판(12) 상의 배향 층(20)의 체적 저항은 높으므로, 전압 유지율의 감소로 인한 표시 질의 저하를 피할 수 있다. 이하, 전압 유지율의 조사 결과에 대해 설명한다.Usually, in a TN type liquid crystal display device, the alignment layer of high volume resistance is used. This is to improve the voltage retention. However, even if the voltage retention is high, the display quality will be considerably reduced if image sticking occurs by charge accumulation at the boundary between the alignment layer and the liquid crystal. In view of this, according to the present embodiment as described above, the volume resistance of the alignment layer 24 on the glass substrate 14 on which the first stripe electrode 22a and the second stripe electrode 22b are formed is reduced. In this case, since the volume resistance of the alignment layer 20 on the glass substrate 12 is high, the degradation of the display quality due to the reduction of the voltage retention can be avoided. Hereinafter, the irradiation result of voltage retention is demonstrated.

도106에 나타낸 바와 같이, 구동 전극(88a, 88b)이 형성된 2개의 유리 기판을 준비하고, 전극(88a, 88b) 상에 각각 배향 층(89a, 89b)이 각각 코팅된다. 2개의 유리 기판은 전극(88a, 88b)이 대향 관계가 되도록 배치되고, 액정(16)은 유리 기판 사이에서 봉입된다. 배향 층(89a, 89b)의 체적 저항은 아래의 표에 나타냈다.As shown in Fig. 106, two glass substrates on which drive electrodes 88a and 88b are formed are prepared, and alignment layers 89a and 89b are coated on electrodes 88a and 88b, respectively. Two glass substrates are arrange | positioned so that electrodes 88a and 88b may oppose, and the liquid crystal 16 is enclosed between glass substrates. The volume resistivity of the alignment layers 89a and 89b is shown in the table below.

전압이 전극(88a, 88b) 사이에 인가되고 전압 유지율이 측정되었다. 전극(88a, 88b) 사이에 5V를 인가한 후의 전압 일 프레임 시간(16ms)을 전압 유지율로 측정하고, 이를 백분율로 나타냈다.A voltage was applied between the electrodes 88a and 88b and the voltage retention was measured. Voltage one frame time (16 ms) after 5 V was applied between the electrodes 88a and 88b was measured by the voltage retention, and this was expressed as a percentage.

Figure 112004030493018-pat00172
Figure 112004030493018-pat00172

그 결과, 표2에 나타낸 바와 같이, 전압 유지율은 체적 저항이 1010 Ωcm인 배향 층(89a, 89b)을 사용했을 경우에 약 70%였다. 이에 비하여, 통상 종래의 액정 표시 장치에서 사용되었던 체적 저항이 1013 Ωcm인 배향 층에서의 전압 유지율은 약 98.5%였다. 본 발명에 의하면, 제1 스트라이프 전극과 제2 스트라이프 전극이 형성된 기판(유리 기판(14)) 상에는 저 전압 유지율의 배향 층을 사용하고, 대향 기판(유리 기판(12)) 상에는 고 전압 유지율의 배향 층을 사용함으로써, 액정 표시 장치의 화상 스티킹을 피할 수 있다.As a result, as shown in Table 2, the voltage retention was about 70% when the alignment layers 89a and 89b having a volume resistance of 10 10 Ωcm were used. On the other hand, the voltage retention in the alignment layer having a volume resistance of 10 13 Ωcm, which was usually used in the conventional liquid crystal display device, was about 98.5%. According to the present invention, an alignment layer of low voltage retention is used on a substrate (glass substrate 14) on which a first stripe electrode and a second stripe electrode are formed, and an orientation of high voltage retention on an opposing substrate (glass substrate 12). By using the layer, image sticking of the liquid crystal display device can be avoided.

상술한 바와 같이, 제2 스트라이프 전극이 게이트 버스 라인에 접속된 구성에서는 개구율이 개선되어 높은 콘트라스트의 밝은 화상 표시가 가능해진다.As described above, in the configuration in which the second stripe electrode is connected to the gate bus line, the aperture ratio is improved to enable bright image display with high contrast.

게이트 버스 라인에는 표시 데이터를 기입하는 제2 스트라이프 전극의 전위를 결정하는 기준 전압, 박막 트랜지스터를 턴 온하는 제1 전압 및 적절한 타이밍에서 박막 트랜지스터를 턴 오프하는 제2 전압이 공급됨으로써, 게이트 버스 라인 에 접속된 제2 스트라이프 전극을 갖는 액정 표시 장치를 구동할 수 있다. The gate bus line is supplied with a reference voltage for determining the potential of the second stripe electrode for writing display data, a first voltage for turning on the thin film transistor, and a second voltage for turning off the thin film transistor at an appropriate timing. The liquid crystal display device having the second stripe electrode connected to the can be driven.

또한, 적어도 2개의 컬러 필터가 금속 또는 금속 화합물로 된 블랙 매트릭스 상에 서로 겹쳐진 관계로 형성되고, 컬러 필터의 겹쳐진 부분의 폭은 블랙 매트릭스의 폭보다 크게 설정된다. 그러므로, 누광이 방지되고, 혼선에 의해 일어날 수 있는 표시 질의 저하를 피할 수 있다.Further, at least two color filters are formed in a superimposed relationship on a black matrix made of a metal or a metal compound, and the width of the overlapped portions of the color filters is set larger than the width of the black matrix. Therefore, light leakage can be prevented and the degradation of the display quality which can be caused by crosstalk can be avoided.

제1 기판 상에 형성된 제1 배향 층과 제2 기판 상에 형성된 제2 배향 층은 다른 전기적 특성을 가지므로, 배향 층 상의 전하 축적으로부터 발생되는 화상 스티킹이 방지되고, 이와 동시에 우수한 전압 유지율과, 양질의 화상 표시를 얻을 수 있다. Since the first alignment layer formed on the first substrate and the second alignment layer formed on the second substrate have different electrical properties, image sticking resulting from charge accumulation on the alignment layer is prevented, while at the same time excellent voltage retention and , High quality image display can be obtained.

도110은 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 평면도이고, 도111은 도110의 111-111선을 따라 취한 단면도이다. 도112는 전압이 공급되지 않은 도110 및 도111의 액정 표시 장치를 나타낸 도면이고, 도113은 전압이 공급된 도110 및 도111의 액정 표시 장치를 나타낸 도면이다. 도111 및 도113은 액정 표시 장치의 일 픽셀을 나타낸다. 한편, 액정 표시 장치의 경우, 비록 나타내지는 않았지만, 일 기판 상에 컬러 필터와 블랙 매트릭스가 형성된다.FIG. 110 is a plan view illustrating a liquid crystal display according to still another embodiment of the present invention, and FIG. 111 is a cross-sectional view taken along the line 111-111 of FIG. FIG. 112 is a view showing the liquid crystal display of FIGS. 110 and 111 without a voltage supplied, and FIG. 113 is a view showing the liquid crystal display of FIGS. 110 and 111 with a voltage supplied thereto. 111 and 113 show one pixel of the liquid crystal display. Meanwhile, in the case of the liquid crystal display, although not shown, a color filter and a black matrix are formed on one substrate.

도110 및 도111에서, 액정 표시 장치는 한 쌍의 유리 기판(12, 14) 사이에 배치된 유전율 이방성을 갖는 액정(16)을 포함한다. 이 액정(16)에는 액정 분자의 비틀림 방향을 결정하는 키랄제(chiral agent)가 첨가된다.110 and 111, the liquid crystal display device includes a liquid crystal 16 having dielectric anisotropy disposed between a pair of glass substrates 12 and 14. In this liquid crystal 16, a chiral agent for determining the twisting direction of the liquid crystal molecules is added.

유리 기판(14)은 제1 및 제2 스트라이프 전극(22a, 22b)을 포함한다. 이들 전극(22a, 22b)은 서로 평행하게 배치된다. 전극(22a, 22b)은 크롬(Cr), 알루미늄(Al) 등의 금속으로 형성된다. 제1 및 제2 스트라이프 전극(22a, 22b)은 실리콘 산화물 또는 실리콘 질화물로 된 절연 막(50)으로 덮인다.Glass substrate 14 includes first and second stripe electrodes 22a, 22b. These electrodes 22a and 22b are arranged in parallel with each other. The electrodes 22a and 22b are made of a metal such as chromium (Cr) or aluminum (Al). The first and second stripe electrodes 22a and 22b are covered with an insulating film 50 made of silicon oxide or silicon nitride.

수직 배향 층(24)은 절연 막(50) 상에 형성된다. 수직 배향 층(24)은 예를 들어 측쇄(side chain)로서 알킬기를 갖는 폴리이미드 또는 폴리아민산으로 된다.The vertical alignment layer 24 is formed on the insulating film 50. The vertically oriented layer 24 is made of polyimide or polyamic acid having, for example, alkyl groups as side chains.

제1 스트라이프 전극(22a)에는 데이터 버스 라인(32)으로부터 TFT(34)를 통하여 데이터가 공급된다. TFT(34)의 게이트에는 게이트 버스 라인(30)을 통하여 주사 신호가 공급된다. 제2 스트라이프 전극(22b)은 공통 버스 라인(40)에 접속된다. Data is supplied to the first stripe electrode 22a from the data bus line 32 through the TFT 34. The scan signal is supplied to the gate of the TFT 34 via the gate bus line 30. The second stripe electrode 22b is connected to the common bus line 40.

유리 기판(12)에는 수평 배향 층(90)이 형성된다. 수평 배향 층(90)은 선형 가용성 폴리이미드로 형성되고, 그 표면에는 제1 및 제2 스트라이프 전극(22a, 22b)에 거의 수직인 방향으로 러빙 처리가 행해진다.A horizontal alignment layer 90 is formed on the glass substrate 12. The horizontal alignment layer 90 is formed of linear soluble polyimide, and rubbing treatment is performed on the surface thereof in a direction substantially perpendicular to the first and second stripe electrodes 22a and 22b.

또한, 기판(14)의 외부에는 편광자(28)가 배치되고, 기판(12)의 외부에는 편광자(26)가 배치된다. 이 2개의 편광자(26, 28)는 수직(교차 니콜) 또는 평행(평행 니콜)의 편광 축으로 배치된다. 이 경우, 편광자(26)의 편광 축은 제1 및 제2 스트라이프 전극(22a, 22b)에 수직인 방향(도112의 화살표로 나타낸 방향)이라고 가정하고, 편광자(28)의 편광 축은 제1 및 제2 스트라이프 전극(22a, 22b)에 평행한 방향이라고 가정한다.In addition, a polarizer 28 is disposed outside the substrate 14, and a polarizer 26 is disposed outside the substrate 12. These two polarizers 26 and 28 are arranged in the polarization axis of vertical (cross nicol) or parallel (parallel nicol). In this case, it is assumed that the polarization axes of the polarizers 26 are the directions perpendicular to the first and second stripe electrodes 22a and 22b (directions indicated by arrows in FIG. 112), and the polarization axes of the polarizers 28 are the first and the second axes. Assume that the direction is parallel to the two stripe electrodes 22a and 22b.

이 구성을 갖는 액정 표시 장치에서, 도112에 나타낸 바와 같이, 제1 및 제2 스트라이프 전극(22a, 22b) 사이에 전압이 인가되지 않는 한, 액정 분자(16)는 기판(14) 상의 배향 층(24)에 수직인 방향으로 배향되고, 또한 기판(14)의 배향 층(90)의 러빙 방향에 따라서 배향되므로, 기판(14)으로부터 기판(12)으로 보았을 때, 액정 분자(16)는 수직 방향에서 수평 방향으로 점차적으로 경사지고, 이와 동시에 키랄제에 의해 결정된 방향으로 점차 비틀린다. 유리 기판(14)의 하면으로부터 편광자(28)를 통하여 액정 층으로 들어가는 편광은 편광 축이 액정 분자(16)의 비틀림 방향으로 점차적으로 비틀리는 동안 액정 층을 통하여 진행하고, 편광자(28)를 통해 전송된다. 구체적으로, 이 액정 표시 장치에서는, 전극(22a, 22b) 사이에 전압이 인가되지 않으면 밝은 표시가 얻어진다.In the liquid crystal display device having this configuration, as shown in FIG. 112, unless a voltage is applied between the first and second stripe electrodes 22a and 22b, the liquid crystal molecules 16 are aligned on the substrate 14 Since it is oriented in the direction perpendicular to the 24 and also along the rubbing direction of the alignment layer 90 of the substrate 14, the liquid crystal molecules 16 are perpendicular when viewed from the substrate 14 to the substrate 12. Direction is gradually inclined from the horizontal direction, and at the same time gradually twisted in the direction determined by the chiral agent. Polarization entering the liquid crystal layer from the lower surface of the glass substrate 14 through the polarizer 28 proceeds through the liquid crystal layer while the polarization axis is gradually twisted in the torsion direction of the liquid crystal molecules 16 and through the polarizer 28. Is sent. Specifically, in this liquid crystal display, bright display is obtained when no voltage is applied between the electrodes 22a and 22b.

한편, 도113에 나타낸 바와 같이, 전극(22a, 22b) 사이에 전압이 인가되면, 액정 분자(16)는 전계에 따른 방향, 즉 전극(22a, 22b)에 수직인 방향으로 배향된다. 이러한 경우, 기판(14)의 하면으로부터 편광자(28)를 통하여 액정 층으로 들어간 편광은 액정 층에 의해 변화되지 않는 편광 축을 가지므로, 편광자(26)에 의해 차폐된다. 즉, 전극(22a, 22b)에 전압이 인가되면 어두운 표시가 얻어진다.On the other hand, as shown in FIG. 113, when voltage is applied between the electrodes 22a and 22b, the liquid crystal molecules 16 are oriented in the direction according to the electric field, that is, in the direction perpendicular to the electrodes 22a and 22b. In this case, the polarized light entering the liquid crystal layer through the polarizer 28 from the lower surface of the substrate 14 has a polarization axis which is not changed by the liquid crystal layer, and thus is shielded by the polarizer 26. That is, when voltage is applied to the electrodes 22a and 22b, dark display is obtained.

본 실시예에서, 전극(22a, 22b) 사이에 인가된 전압에 의해 발생한 전계는 액정의 비틀림을 상쇄하도록 기능한다. 이 과정에서, 수평 배향 층(90)에 의해 고정된 수평 배향 층(90) 근방의 액정 분자의 배향 방향은 전계 방향과 일치하므로, 액정 분자의 배향은 이러한 고정(anchoring)에 의해 교란되지 않는다. 따라서, 인가 전압이 낮더라도 전계 방향에 따라서 액정 분자(16)를 배향시킬 수 있으므로, 구동 전압을 저감할 수 있다. 또한, 전극(22a, 22b) 사이의 액정 분자(16)는 일 방향으로 배향되므로, 전경이 일어나지 않고 밝은 화상이 표시될 수 있다.In this embodiment, the electric field generated by the voltage applied between the electrodes 22a and 22b functions to cancel the twist of the liquid crystal. In this process, since the alignment direction of the liquid crystal molecules near the horizontal alignment layer 90 fixed by the horizontal alignment layer 90 coincides with the electric field direction, the alignment of the liquid crystal molecules is not disturbed by this anchoring. Therefore, even if the applied voltage is low, the liquid crystal molecules 16 can be aligned in the electric field direction, so that the driving voltage can be reduced. In addition, since the liquid crystal molecules 16 between the electrodes 22a and 22b are oriented in one direction, a bright image can be displayed without a foreground.

[바람직한 d/p의 범위][Preferred range of d / p]

이하, 본 발명에 의한 액정 표시 장치의 셀 두께(d)와 키랄 피치(자연 비틀 림 피치)(p) 사이의 비(d/p)의 바람직한 범위의 조사 결과에 대하여 설명한다. Hereinafter, the irradiation result of the preferable range of the ratio (d / p) between the cell thickness d and the chiral pitch (natural torsion pitch) p of the liquid crystal display device according to the present invention will be described.

도114는 가로 축이 셀 간극(액정 층의 두께)이고 세로 축이 투과율인 그래프에서의 액정의 키랄 피치와 전면 휘도 사이의 관계를 계산한 결과를 나타낸 도면이다. 액정의 복 굴절률(△n)은 0.1이라 가정한다.Fig. 114 is a graph showing the result of calculating the relationship between the chiral pitch of the liquid crystal and the front luminance in the graph where the horizontal axis is the cell gap (thickness of the liquid crystal layer) and the vertical axis is the transmittance. It is assumed that the birefringence Δn of the liquid crystal is 0.1.

도114에 나타낸 바와 같이, 키랄 피치가 2㎛ 또는 64㎛일 경우, 셀 간극이 변화하여도 투과율이 크게 증가하지 않는다. 키랄 피치가 4㎛ 및 32㎛이고, 셀 간극이 4㎛ 및 12㎛일 경우, 투과율은 비교적 높다. 특히 키랄 피치가 16㎛이고, 셀 간극이 8㎛일 경우, 투과율이 최고이다.As shown in Fig. 114, when the chiral pitch is 2 mu m or 64 mu m, the transmittance does not increase greatly even if the cell gap changes. When the chiral pitch is 4 µm and 32 µm and the cell gap is 4 µm and 12 µm, the transmittance is relatively high. In particular, when the chiral pitch is 16 µm and the cell gap is 8 µm, the transmittance is the highest.

이것에 기초하여, 본 발명에 따른 셀 간극(d)과 키랄 피치(p) 사이의 비(d/p)의 바람직한 범위는 0.125(4/32) ~ 3(12/4)로 설정된다.Based on this, the preferred range of the ratio d / p between the cell gap d and the chiral pitch p according to the present invention is set to 0.125 (4/32) to 3 (12/4).

[d/p의 더 바람직한 범위와 △nd의 바람직한 범위][More preferred range of d / p and preferred range of Δnd]

도110에 나타낸 구조를 갖는 액정 표시 장치를 실제로 제조하고, d/p와 투과율 사이의 관계와 △nd와 투과율 사이의 관계를 조사했다.A liquid crystal display device having the structure shown in FIG. 110 was actually manufactured, and the relationship between d / p and transmittance and the relationship between Δnd and transmittance were examined.

전극(22a, 22b)의 폭은 4㎛이고, 전극(22a, 22b) 사이의 간격은 6㎛, 10㎛, 16㎛ 또는 25㎛라고 가정한다. 또한, 수직 배향 층(24)은 측쇄로서 알킬기를 갖는 가용성 폴리이미드로 500Å의 두께로 형성된다. 구체적으로, 유리 기판(14)을 스피너(spinner)를 사용하여 1500 rpm의 속도로 회전시키고, 유리 기판(14) 상에서 가용성 폴리이미드를 석출함으로써, 유리 기판(14) 상에 폴리이미드를 코팅한다. 폴리이미드를 코팅한 후, 유리 기판(14)을 온도가 90도인 판 상에 놓고, 1분 동안 가열하여 미리 건조시켰다. 그 후, 유리 기판(14)을 1시간 동안 180도의 오븐에서 가열함으로써, 폴리이미드 막을 경화시켰다. 수직 배향 층(24)에는 러빙 등의 공정을 행하지 않았다. It is assumed that the widths of the electrodes 22a and 22b are 4 m and the intervals between the electrodes 22a and 22b are 6 m, 10 m, 16 m or 25 m. The vertically oriented layer 24 is also formed of a soluble polyimide having an alkyl group as a side chain with a thickness of 500 kPa. Specifically, the polyimide is coated on the glass substrate 14 by rotating the glass substrate 14 at a speed of 1500 rpm using a spinner and depositing soluble polyimide on the glass substrate 14. After coating the polyimide, the glass substrate 14 was placed on a plate with a temperature of 90 degrees and heated for 1 minute to dry in advance. Thereafter, the glass substrate 14 was heated in an oven at 180 degrees for 1 hour to cure the polyimide film. The vertical alignment layer 24 was not subjected to a process such as rubbing.

한편, 유리 기판(12) 상에는 선형 가용성 폴리이미드를 사용하여 수직 배향 층(24)과 유사한 방법으로 500Å의 두께로 수평 배향 층(90)을 형성하였다. 그러나, 경화 후, 수평 배향 층(90)의 표면에는 레이온 벨벳 천으로 한 방향으로 러빙 처리를 하였다.On the other hand, on the glass substrate 12, a linear soluble polyimide was used to form a horizontal alignment layer 90 to a thickness of 500 mm 3 in a similar manner to the vertical alignment layer 24. However, after curing, the surface of the horizontal alignment layer 90 was subjected to a rubbing treatment in one direction with a rayon velvet cloth.

유전율 이방성이 정인 플루오르화물(fluoride)의 액정(16)은 유리 기판(12, 14) 사이에서 봉입된다. 액정(16)의 복 굴절률(△n)은 0.1227이다. Cholesterilnonanoate(Merck사제)를 키랄제로 사용하였다.Fluoride liquid crystal 16 having a positive dielectric anisotropy is enclosed between the glass substrates 12 and 14. The double refractive index (DELTA) n of the liquid crystal 16 is 0.1227. Cholesterilnonanoate (manufactured by Merck) was used as the chiral agent.

셀 두께가 3.5㎛(△nd = 0.429), 4.9㎛(△nd = 0.552) 또는 5.5㎛(△nd = 0.675)이고, 키랄 피치(p)가 12.2㎛, 15.8㎛ 또는 20.2㎛인 액정을 사용하였고, d/p의 값은 0.17 ~ 0.45로 설정하였다. 따라서, 전압(V)에 대한 광 투과율(T) 특성을 조사하였다. 그 결과는 도115a ~ 도117c에 나타냈다. 곡선(A ~ D)은 전극 사이의 거리가 6㎛, 10㎛, 16㎛, 25㎛인 경우에 대응한다.Liquid crystals having a cell thickness of 3.5 μm (Δnd = 0.429), 4.9 μm (Δnd = 0.552) or 5.5 μm (Δnd = 0.675) and chiral pitch (p) of 12.2 μm, 15.8 μm or 20.2 μm were used. , d / p was set at 0.17 to 0.45. Therefore, the light transmittance T characteristic with respect to the voltage V was investigated. The results are shown in Figs. 115A to 117C. Curves A to D correspond to the cases where the distances between the electrodes are 6 µm, 10 µm, 16 µm, and 25 µm.

도115a ~ 도117c에 나타낸 바와 같이, △nd가 0.429(도115a ~ 도115c)이면 투과율이 낮아서 만족스럽지 못하다. 한편, △nd가 0.5 이상(도116a ~ 도116c)이면, 투과율이 높다. 특히 △nd가 0.675(도117a ~ 도117c)이면, 투과율이 매우 높아서 밝은 화상을 얻을 수 있다.115A to 117C, when? Nd is 0.429 (FIGS. 115A to 115C), the transmittance is low and not satisfactory. On the other hand, when Δnd is 0.5 or more (FIGS. 116A to 116C), the transmittance is high. In particular, when Δnd is 0.675 (FIGS. 117A to 117C), the transmittance is very high and a bright image can be obtained.

이 실험은 d/p의 값이 바람직하게는 0.2 이상, 더 바람직하게는 0.35 ± 0.1의 범위인 것이 좋다는 것을 보여준다. 또한, △nd의 바람직한 범위는 0.7 ± 0.2 이다. d/p의 값과 △nd의 값을 이런 식으로 설정함으로써, 전압이 인가되지 않은 때 높은 투과율이 얻어지고, 약 5V의 전압이 인가될 때 흑색 표시가 가능해짐으로써, 콘트라스트가 높고 표시 질이 우수한 화상을 얻을 수 있다.This experiment shows that the value of d / p is preferably in the range of 0.2 or more, more preferably 0.35 ± 0.1. Moreover, the preferable range of (DELTA) nd is 0.7 +/- 0.2. By setting the values of d / p and Δnd in this way, high transmittance is obtained when no voltage is applied, and black display is enabled when a voltage of about 5 V is applied, resulting in high contrast and high display quality. Excellent image can be obtained.

도118은 도110의 액정 표시 장치의 변형례를 나타낸 단면도이고, 도119는 전압이 인가되지 않을 때의 도118의 액정 표시 장치를 나타내고, 도120은 전압이 인가될 때의 액정 표시 장치를 나타낸다. 도118에서는, 도110에 대응되는 것과 같은 구성 요소에는 각각 동일한 참조 번호를 붙이고, 그 설명을 생략한다.FIG. 118 is a sectional view showing a modification of the liquid crystal display of FIG. 110, FIG. 119 shows the liquid crystal display of FIG. 118 when no voltage is applied, and FIG. 120 shows the liquid crystal display when voltage is applied. . In FIG. 118, the same reference numerals are assigned to the same components as those in FIG. 110, and the description thereof is omitted.

본 실시예에서는, 기판(14) 상에 수평 배향 층(92)이 형성되고, 기판(12) 상에는 수직 배향 층(20)이 형성된다. 수평 배향 층(92)의 표면에는 전극(22a, 22b)에 거의 수직인 방향으로 러빙 처리를 한다.In this embodiment, the horizontal alignment layer 92 is formed on the substrate 14, and the vertical alignment layer 20 is formed on the substrate 12. The surface of the horizontal alignment layer 92 is subjected to a rubbing treatment in a direction substantially perpendicular to the electrodes 22a and 22b.

이러한 구성을 갖는 액정 표시 장치에서는, 전극(22a, 22b) 사이에 전압이 인가되지 않을 경우, 기판(14) 상의 수평 배향 층(92) 근방의 액정 분자(16)가 도119에 나타낸 바와 같이, 전극(22a, 22b)에 거의 수직인 방향(러빙 방향)으로 배향된다. 한편, 기판(12) 상의 수직 배향 층(20) 근방의 액정 분자(16)는 배향 층(20)에 수직인 방향으로 배향된다. 기판(12, 14) 사이의 액정 분자(16)는 기판(14)으로부터 기판(12)을 향하여 진행하면서 키랄제에 의해 결정된 방향으로 점차적으로 비틀리고, 이 때 수평 방향으로부터 수직 방향으로 점차적으로 일어선다. 이 과정에서, 기판(14)의 하면으로부터 편광자(28)를 통하여 액정 층으로 들어간 광의 편광 축은 광이 액정 층을 관통함에 따라 점차적으로 비틀리게 되고, 이 광은 편광자(26)를 통하여 전송된다. 즉, 전극(22a, 22b) 사이에 전압이 인가되지 않는다면 밝은 표시가 얻어진다. In the liquid crystal display device having such a configuration, when no voltage is applied between the electrodes 22a and 22b, the liquid crystal molecules 16 near the horizontal alignment layer 92 on the substrate 14 are shown in FIG. It is oriented in the direction (rubbing direction) substantially perpendicular to the electrodes 22a and 22b. On the other hand, the liquid crystal molecules 16 near the vertical alignment layer 20 on the substrate 12 are aligned in a direction perpendicular to the alignment layer 20. The liquid crystal molecules 16 between the substrates 12 and 14 gradually twist in the direction determined by the chiral agent as they progress from the substrate 14 toward the substrate 12, and gradually rise from the horizontal direction to the vertical direction at this time. Stands. In this process, the polarization axis of light entering the liquid crystal layer through the polarizer 28 from the lower surface of the substrate 14 is gradually twisted as the light penetrates the liquid crystal layer, and the light is transmitted through the polarizer 26. That is, a bright display is obtained if no voltage is applied between the electrodes 22a and 22b.

도120에 나타낸 바와 같이, 전극(22a, 22b) 사이에 전압이 인가되면, 전계 방향으로 액정 분자(16)가 배향된다. 이 과정에서, 기판(14)의 하면으로부터 액정 층으로 들어간 광의 편광 축 방향은 변화하지 않으므로, 광이 편광자(26)를 통하여 전송될 수 없다. 이런 방식으로, 전압이 전극(22a, 22b)에 인가될 경우 어두운 표시가 얻어진다.As shown in FIG. 120, when a voltage is applied between the electrodes 22a and 22b, the liquid crystal molecules 16 are oriented in the electric field direction. In this process, since the polarization axis direction of the light entering the liquid crystal layer from the lower surface of the substrate 14 does not change, light cannot be transmitted through the polarizer 26. In this way, a dark indication is obtained when a voltage is applied to the electrodes 22a and 22b.

본 실시예에서는, 전극(22a, 22b) 사이에 전압이 인가되지 않은 상태가 전극(22a, 22b) 사이에 전압이 인가되는 상태로 변화한 경우에도, 수평 배향 층(92) 근방의 액정 분자의 배향 방향이 거의 변화하지 않는다. 수평 배향 층(92) 근방의 액정 분자는 배향 층(92)에 의해 강하게 고정된다. 그러나, 본 실시예에서는, 고정 방향이 전압이 인가된 액정 분자의 배향 방향과 거의 같다. 그 결과, 본 실시예에 의하면, 액정 분자가 저 전압이 인가될 때 전계 방향으로 배향될 수 있다. 즉, 본 실시예에 의한 액정 표시 장치는 도110의 실시예와 비교할 때 구동 전압을 더 저감할 수 있다는 이점이 있다.In the present embodiment, even when the state where no voltage is applied between the electrodes 22a and 22b is changed to the state where voltage is applied between the electrodes 22a and 22b, the liquid crystal molecules near the horizontal alignment layer 92 The orientation direction hardly changes. The liquid crystal molecules near the horizontal alignment layer 92 are strongly fixed by the alignment layer 92. However, in this embodiment, the fixed direction is almost the same as the alignment direction of the liquid crystal molecules to which the voltage is applied. As a result, according to this embodiment, the liquid crystal molecules can be oriented in the electric field direction when a low voltage is applied. That is, the liquid crystal display according to the present embodiment has an advantage that the driving voltage can be further reduced as compared with the embodiment of FIG.

도121은 도110의 액정 표시 장치의 변형례를 나타낸 도면이다. 도121에서는, 도110에 대응하는 것과 동일 구성 요소에는 각각 동일 참조 번호를 붙이고, 그 설명을 생략한다.121 is a diagram illustrating a modification of the liquid crystal display of FIG. 110. In FIG. 121, the same components as those in FIG. 110 are denoted by the same reference numerals, and description thereof is omitted.

본 실시예에서, 각 픽셀 영역은 각각 대향 방향으로 러빙된 수평 배향 층을 갖는 2개의 영역(A, B)으로 나뉘어진다. 예를 들어 유리 기판(14) 상에 수평 배향 층(92)을 형성한 후, 영역(B)의 수평 배향 층(92) 부분을 레지스트 막으로 덮고, 영역(A)의 수평 배향 층 부분을 일 방향으로 러빙하고, 그 후 레지스트 막으로 덮고, 앞선 러빙과는 반대 방향으로 영역(B)의 수평 배향 층을 러빙한다. In this embodiment, each pixel region is divided into two regions A and B each having horizontally oriented layers rubbed in opposite directions. For example, after the horizontal alignment layer 92 is formed on the glass substrate 14, the horizontal alignment layer 92 portion of the region B is covered with a resist film, and the horizontal alignment layer portion of the region A is covered by one. Direction rubbing, then covered with a resist film and rubbing the horizontally oriented layer of region B in the direction opposite to the preceding rubbing.

이 방식에서는, 영역(A, B)이 다른 방향으로 러빙되므로, 액정 분자(16)는 도121에 나타낸 바와 같이, 영역(A, B)에서 반대 방향으로 프리틸트(pretilt)됨으로써, 소위 정열 분할(alignment segmentation)을 얻을 수 있다. 이런 방식으로 일 픽셀에 배향 방향이 다른 복수의 영역을 구비함으로써, 액정 표시 장치의 시각 특성이 개선된다. 여기서 프리틸트 각(θ)은 2° ~ 5°인 것이 좋다.In this system, since the regions A and B are rubbed in different directions, the liquid crystal molecules 16 are pretilted in the opposite directions in the regions A and B, as shown in FIG. you can get alignment segmentation. By providing a plurality of regions having different alignment directions in one pixel in this manner, the visual characteristics of the liquid crystal display device are improved. Here, the pretilt angle θ is preferably 2 ° to 5 °.

도122 및 도123은 도110의 액정 표시 장치의 변형례를 나타낸 모형도이다. 도122 및 도123에서, 도110의 대응 부분과 동일 구성 요소에는 각각 동일 참조 번호를 붙이고, 그 설명을 생략한다. 도122는 전극 사이에 전압이 인가되지 않은 상태를 나타내고, 도123은 전극 사이에 전압이 인가된 상태를 나타낸다.122 and 123 are model diagrams illustrating a modification of the liquid crystal display of FIG. 110. 122 and 123, the same components as those in FIG. 110 are denoted by the same reference numerals, and description thereof is omitted. FIG. 122 shows a state where no voltage is applied between the electrodes, and FIG. 123 shows a state where a voltage is applied between the electrodes.

본 실시예에서, 기판(12, 14) 사이에 봉입된 액정(16)으로는 유전율 이방성이 음인 액정을 사용한다. 이 액정에는 또한 액정의 비틀림 방향을 결정하는 키랄제가 첨가된다. 이 형상의 다른 부분은 도119에 나타낸 실시예의 액정 표시 장치와 기본적으로 동일하다. 즉, 기판(14) 상에는 수평 배향 층이 형성되고, 기판(12) 상에는 수직 배향 층이 형성된다.In this embodiment, a liquid crystal having a negative dielectric anisotropy is used as the liquid crystal 16 encapsulated between the substrates 12 and 14. The chiral agent which determines the twist direction of a liquid crystal is further added to this liquid crystal. Other parts of this shape are basically the same as the liquid crystal display of the embodiment shown in FIG. That is, a horizontal alignment layer is formed on the substrate 14, and a vertical alignment layer is formed on the substrate 12.

전극(22a, 22b) 사이에 전압이 인가되지 않을 때는, 도122에 나타낸 바와 같이, 액정 분자(16)가 기판(14)으로부터 기판(12)을 향하여 진행하면서 키랄제에 의해 결정된 방향(도면에서는 φ로 나타냄)으로 비틀리고, 따라서, 기판(14) 상의 수평 위치로부터 수직 위치로 점차적으로 변화하면서 경사져서 배치된다. 편광자의 편광 축이 서로 직각인 경우, 기판(14)의 하면으로부터 편광자 중 하나를 통하여 액정 층으로 들어간 편광의 편광 축은 액정 분자의 비틀림 방향으로 비틀리고, 이 편광은 다른 편광자를 통하여 전송된다. 즉, 전압이 인가되지 않을 때 밝은 표시가 얻어진다.When no voltage is applied between the electrodes 22a and 22b, as shown in FIG. 122, the direction determined by the chiral agent as the liquid crystal molecules 16 proceed from the substrate 14 toward the substrate 12 (in the drawing). twisted), and are thus tilted while gradually changing from a horizontal position on the substrate 14 to a vertical position. When the polarization axes of the polarizers are perpendicular to each other, the polarization axis of the polarization that enters the liquid crystal layer through one of the polarizers from the lower surface of the substrate 14 is twisted in the torsion direction of the liquid crystal molecules, and the polarization is transmitted through the other polarizers. That is, a bright display is obtained when no voltage is applied.

한편, 전극(22a, 22b) 사이에 전압이 인가될 경우, 도123에 나타낸 바와 같이, 액정 분자(16)는 기판(14)으로부터 기판(12)으로 진행함에 따라 수평 위치로부터 수직 위치로 경사지게 된다. 그럼에도 불구하고, 액정 분자의 비틀림이 소거됨으로써, 각 액정 분자(16)가 전계에 수직인 방향으로 배향된다. On the other hand, when a voltage is applied between the electrodes 22a and 22b, as shown in FIG. 123, the liquid crystal molecules 16 are inclined from the horizontal position to the vertical position as they proceed from the substrate 14 to the substrate 12. As shown in FIG. . Nevertheless, the torsion of the liquid crystal molecules is canceled, so that each liquid crystal molecule 16 is oriented in a direction perpendicular to the electric field.

이 과정에서, 기판(14)의 하면으로부터 편광자 중 하나를 통하여 액정 층으로 들어간 편광의 편광 축은 액정 층에서 변화하지 않고, 이 편광은 다른 편광자에 의해 차폐된다. 즉, 전압이 인가될 때 어두운 표시가 얻어진다.In this process, the polarization axis of the polarization entering the liquid crystal layer through one of the polarizers from the lower surface of the substrate 14 does not change in the liquid crystal layer, and this polarization is shielded by the other polarizer. That is, a dark display is obtained when a voltage is applied.

본 실시예에서는, 도110에 나타낸 실시예와 같이, 구동 전원을 저감할 수 있고, 또한 전경이 없는 밝은 화상을 표시할 수 있다.In this embodiment, as in the embodiment shown in FIG. 110, the driving power source can be reduced, and a bright image without a foreground can be displayed.

간단히 말하면, 한 쌍의 기판 중 하나에 수평 배향 층이 형성되고, 다른 기판에 수직 배향 층이 형성되며, 양 기판 사이에 키랄제가 첨가된 액정이 봉입된다. 유전율 이방성이 양인 액정의 경우, 액정 분자는 기판 중 제1 기판 상에서는 수평 배향 층이 가공되는 방향으로 배향되고, 또한 다른 기판 상에서는 상기 제1 기판에 수직인 방향으로 배향된다. 한편, 기판 사이의 액정 분자는 일 기판으로부터 다른 기판으로 진행함에 따라 키랄제에 의해 결정된 방향으로 비틀리고, 이 때 수평 위치로부터 점차적으로 일어선다. 이 조건 하에서, 편광 축이 액정 분자의 비틀림 방향으로 점차적으로 비틀리는 동안, 액정 층으로 들어간 편광이 액정 층을 관통하게 된다.In short, a horizontal alignment layer is formed on one of the pair of substrates, a vertical alignment layer is formed on the other substrate, and a liquid crystal added with a chiral agent is enclosed between both substrates. In the case of liquid crystals having a positive dielectric anisotropy, the liquid crystal molecules are oriented in a direction in which a horizontal alignment layer is processed on a first substrate among the substrates, and in a direction perpendicular to the first substrate on another substrate. On the other hand, the liquid crystal molecules between the substrates are twisted in the direction determined by the chiral agent as they progress from one substrate to another, and gradually rise from the horizontal position at this time. Under this condition, while the polarization axis is gradually twisted in the twisting direction of the liquid crystal molecules, the polarized light entering the liquid crystal layer passes through the liquid crystal layer.

한편, 제1 및 제2 전극 사이에 전압이 인가되어 기판에 수평인 방향으로 전계가 발생된 경우, 액정 분자가 전계에 따라서 배치된다. 이 조건 하에서, 액정 층으로 들어간 편광은 편광 축이 변화되는 일이 없이 액정 층을 관통하게 된다. 이 경우, 수평 배향 층이 배향을 위해 가공되는 방향은 전계의 방향과 거의 같다고 가정하고, 수평 배향 층 근방의 액정 분자의 배향 방향은 전압 인가 여부와 무관하게 변화하지 않는다고 가정한다. 구체적으로, 액정 분자와 수평 배향 층의 고정은 액정 분자의 배향을 전계 방향으로 교란시키지 않는다. 그 결과, 액정 분자가 비교적 저 전압의 전계 방향에 따라서 배향될 수 있으므로, 액정 표시 장치의 구동 전압을 저감시킨다. 또한, 제1 및 제2 전극 사이에 발생된 전계는 액정 분자의 비틀림을 상쇄하는 기능을 하고, 전경이 발생하지 않게 되어, 밝은 표시가 가능해진다.On the other hand, when a voltage is applied between the first and second electrodes to generate an electric field in a direction horizontal to the substrate, the liquid crystal molecules are arranged in accordance with the electric field. Under this condition, the polarized light entering the liquid crystal layer passes through the liquid crystal layer without changing the polarization axis. In this case, it is assumed that the direction in which the horizontal alignment layer is processed for the alignment is almost the same as the direction of the electric field, and that the alignment direction of the liquid crystal molecules near the horizontal alignment layer does not change regardless of whether a voltage is applied. Specifically, the fixing of the liquid crystal molecules and the horizontal alignment layer does not disturb the alignment of the liquid crystal molecules in the electric field direction. As a result, the liquid crystal molecules can be aligned in the direction of the electric field of a relatively low voltage, thereby reducing the driving voltage of the liquid crystal display device. In addition, the electric field generated between the first and second electrodes cancels out the twist of the liquid crystal molecules, and the foreground does not occur, thereby enabling bright display.

액정 층의 두께(d)와 액정의 자연 비틀림 피치(p) 사이의 비(d/p)는 0.125 ~ 3의 범위인 것이 좋다. d/p 값이 0.125 미만일 경우, 투과율이 저감되어 밝은 표시를 얻을 수 없다. 한편, d/p 값이 3을 초과할 경우, 액정에서 교란이 일어나거나 반사가 발생할 수 있어서, 우수한 화상을 얻을 수 없다. d/p의 바람직한 범위는 0.2 ~ 3이고, 더 바람직한 범위는 0.35 ± 0.1이다.The ratio d / p between the thickness d of the liquid crystal layer and the natural torsion pitch p of the liquid crystal is preferably in the range of 0.125-3. If the d / p value is less than 0.125, the transmittance is reduced and a bright display cannot be obtained. On the other hand, when the d / p value exceeds 3, disturbance may occur or reflection may occur in the liquid crystal, and thus an excellent image may not be obtained. The preferred range of d / p is 0.2 to 3, more preferably 0.35 ± 0.1.

액정의 복 굴절률(△n)과 액정 층의 두께(d)의 곱(△nd)은 0.7 ± 0.2의 범위인 것이 좋다. 이 범위를 벗어나는 값(△nd)이면, 투과율이 저감되어 밝은 표시를 얻을 수 없다.The product (Δnd) of the birefringence (Δn) of the liquid crystal and the thickness (d) of the liquid crystal layer is preferably in the range of 0.7 ± 0.2. If it is a value (DELTA) nd outside this range, a transmittance | permeability will be reduced and a bright display cannot be obtained.

일본 특허 공개 공보 제 4-305624호, 제 56-45897호 및 제 52-45895호에는 액정 분자가 일 기판 상에서는 수직 방향으로, 다른 기판 상에서는 수평 방향으로 배향된 액정 표시 장치가 개시되어 있다. 제1 및 제2 기판 상에 전극이 형성된 종래 액정 표시 장치의 구성 및 동작은 전압 인가 여부와 무관하게 수평 배향 층 근방의 액정 분자의 배향 방향을 거의 같게 유지함으로써 구동 전압이 저감된다는 점에서 본 발명과 다르다.Japanese Patent Laid-Open Nos. 4-305624, 56-45897 and 52-45895 disclose liquid crystal displays in which liquid crystal molecules are oriented in a vertical direction on one substrate and in a horizontal direction on another substrate. The configuration and operation of the conventional liquid crystal display device in which electrodes are formed on the first and second substrates are reduced in driving voltage by maintaining the alignment direction of liquid crystal molecules near the horizontal alignment layer almost the same regardless of whether voltage is applied or not. Is different.

상술한 바와 같이, 이들 실시예에 의하면, 일 기판 상에 제1 및 제2 전극을 갖는 액정 표시 장치가 제공되는 데, 여기서 기판 중 하나에 수평 배향 층으로서 제1 배향 층 또는 제2 배향 층이 형성되고, 다른 배향 층은 수직 배향 층으로 사용되므로, 액정 분자의 배향이 배향 층에 의한 고정에 의해 교란되지 않아 전경이 일어나지 않으며, 이것에 의해 저 구동 전압으로 밝은 표시를 얻을 수 있다.As described above, according to these embodiments, there is provided a liquid crystal display having first and second electrodes on one substrate, wherein one of the substrates has a first alignment layer or a second alignment layer as a horizontal alignment layer. Since the other alignment layer is used as the vertical alignment layer, the alignment of the liquid crystal molecules is not disturbed by the fixation by the alignment layer so that the foreground does not occur, whereby a bright display with a low driving voltage can be obtained.

도124는 본 발명의 또 다른 실시예에 의한 액정 표시 장치를 나타낸 평면도이고, 도125는 도124의 액정 표시 장치의 등가 회로를 나타낸 도면이다. FIG. 124 is a plan view showing a liquid crystal display according to another embodiment of the present invention, and FIG. 125 is a view showing an equivalent circuit of the liquid crystal display of FIG.

도126은 도124의 액정 표시 장치의 단면도이다. 액정 표시 장치는 반투명 유리 기판(12), 유리 기판(12)에 대향 관계로 배치된 유리 기판(14) 및 유리 기판(12, 14) 사이에 삽입된 액정(16)을 포함한다. 유리 기판(12)은 수직 배향 층(20)을 갖는다. 유리 기판(14)은 반사 층(94), 제1 및 제2 스트라이프 전극(22a, 22b) 및 수직 배향 층(24)을 포함한다. 126 is a cross-sectional view of the liquid crystal display of FIG. The liquid crystal display device includes a translucent glass substrate 12, a glass substrate 14 disposed in a facing relationship to the glass substrate 12, and a liquid crystal 16 interposed between the glass substrates 12 and 14. Glass substrate 12 has a vertically oriented layer 20. Glass substrate 14 includes reflective layer 94, first and second stripe electrodes 22a and 22b, and vertically oriented layer 24.

도124에서, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)은 서로 교대로 배치되고, 이들 전극 사이에 전압을 인가함으로써, 수평 전계(E1 ~ E3)가 발생한다. 이 경우, 좌우측 상의 하나의 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이 부분, 즉 점선(32)에 의해 나타낸 부분에 의해 일 픽셀을 나타낸다. 인접한 픽셀 영역 사이의 경계는 제2 스트라이프 전극(22b)의 중심에 위치한다. 교대로 배치된 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)의 간격은 등거리이다. 따라서, 인접한 제1 스트라이프 전극(22a)에 동시에 전압이 인가될 경우, 액정의 배향 방향이 인접한 픽셀 영역 사이의 경계를 포함한 픽셀 영역 전체에 걸쳐서 변화하므로, 인접한 경계 부분의 액정은 항상 구동되고, 이것에 의해 높은 콘트라스트가 얻어진다.In FIG. 124, the first stripe electrodes 22a and the second stripe electrodes 22b are alternately arranged, and horizontal electric fields E1 to E3 are generated by applying a voltage between these electrodes. In this case, one pixel is represented by the portion between the first stripe electrode 22a and the second stripe electrode 22b on the left and right, that is, the portion indicated by the dotted line 32. The boundary between adjacent pixel regions is located at the center of the second stripe electrode 22b. The intervals between the alternately arranged first stripe electrodes 22a and the second stripe electrodes 22b are equidistant. Therefore, when a voltage is applied to the adjacent first stripe electrode 22a at the same time, since the alignment direction of the liquid crystal changes over the entire pixel region including the boundary between the adjacent pixel regions, the liquid crystals of the adjacent boundary portions are always driven. High contrast is obtained by this.

유리 기판(14) 상의 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 아래에는 반사 층(94)이 배치된다. 도124의 상면으로부터 액정 층으로 들어간 광은 반사 층(94)에서 반사된다. 한편, 제2 스트라이프 전극(22b) 아래에는 데이터 버스 라인(32)과 TFT(34)가 배치된다. 이것은 입사 광을 제2 스트라이프 전극(22b)으로 차폐함으로써 입사 광이 박막 트랜지스터로 인가되는 것을 방지함으로써, TFT(34)의 광 누설 전류를 저감하기 위함이다. The reflective layer 94 is disposed below the first stripe electrode 22a and the second stripe electrode 22b on the glass substrate 14. Light entering the liquid crystal layer from the upper surface of FIG. 124 is reflected in the reflective layer 94. On the other hand, the data bus line 32 and the TFT 34 are disposed below the second stripe electrode 22b. This is to reduce the light leakage current of the TFT 34 by preventing the incident light from being applied to the thin film transistor by shielding the incident light with the second stripe electrode 22b.

데이터 버스 라인(32)에 인가된 데이터 전압은 TFT(34)의 소스 전극으로부터 콘택트 홀(96)을 통하여 제1 스트라이프 전극(22a)으로 인가되어, 수평 전계(E1 ~ E3)를 발생시킨다. 전압이 인가되지 않을 때 수직 방향으로 배향된 p형 액정 분자는 전계(E1 ~ E3)에 의해 수평 방향으로 배향된다. 그러므로, 액정 층을 관통하여 반사 층(94)에서 반사된 광의 편광 방향은 90도 회전된다. 따라서, 액정 층에 편광자를 통해 선형으로 편광된 광을 공급함으로써 반사 광의 방향을 바꿀 수 있다.The data voltage applied to the data bus line 32 is applied from the source electrode of the TFT 34 to the first stripe electrode 22a through the contact hole 96 to generate the horizontal electric fields E1 to E3. When no voltage is applied, the p-type liquid crystal molecules oriented in the vertical direction are oriented in the horizontal direction by the electric fields E1 to E3. Therefore, the polarization direction of the light reflected through the liquid crystal layer and reflected from the reflective layer 94 is rotated 90 degrees. Therefore, the direction of the reflected light can be changed by supplying linearly polarized light to the liquid crystal layer through the polarizer.

도125에서, 사이에 액정을 갖는 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)은 등가적으로 커패시터(C1 ~ C2)로 표현된다.In Fig. 125, the first stripe electrode 22a and the second stripe electrode 22b having a liquid crystal between them are equivalently represented by capacitors C1 to C2.

도126은 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 전압이 인가되지 않은 상태를 나타낸다. 유리 기판(14) 상에는 반사 층(94)이 배치되고, 반사 층(94) 상에는 절연 층(50)을 개재하여 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)이 형성된다. 또한, 제1 스트라이프 전극(22a), 제2 스트라이프 전극(22b) 및 절연 층(50) 상에는 수직 배향 층(24)이 배치된다. 도126에서, 데이터 버스 라인(32)은 나타내지 않았다.126 shows a state where no voltage is applied between the first stripe electrode 22a and the second stripe electrode 22b. The reflective layer 94 is disposed on the glass substrate 14, and the first stripe electrode 22a and the second stripe electrode 22b are formed on the reflective layer 94 via the insulating layer 50. In addition, the vertical alignment layer 24 is disposed on the first stripe electrode 22a, the second stripe electrode 22b, and the insulating layer 50. In Fig. 126, the data bus line 32 is not shown.

한편, 유리 기판(12)의 외부(표시 면) 상에는 편광자(26)가 배치되고, 유리 기판(12)의 내부에는 수직 배향 층(20)이 배치된다. 유리 기판(12, 14) 사이에는 p형 액정(16)이 삽입된다. 수직 배향 층(20, 24)은 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 전압이 인가되지 않을 때 유리 기판(12, 14)에 수직인 방향으로 액정(16)을 배향시킨다.On the other hand, the polarizer 26 is arrange | positioned on the exterior (display surface) of the glass substrate 12, and the vertical alignment layer 20 is arrange | positioned inside the glass substrate 12. As shown in FIG. The p-type liquid crystal 16 is inserted between the glass substrates 12 and 14. The vertical alignment layers 20 and 24 align the liquid crystal 16 in a direction perpendicular to the glass substrates 12 and 14 when no voltage is applied between the first stripe electrode 22a and the second stripe electrode 22b. Let's do it.

제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 전압이 인가되지 않을 경우, 액정의 배향 방향은 수직으로 유지되고, 입사 광(111)의 편광 상태는 변하지 않는다. 그 결과, 편광자(26)를 관통한 광(111)은 반사 층(94)에서 반사되어 다시 편광자(26)를 통하여 전송된다. 즉, 전압이 인가되지 않을 경우 액정 패널 상의 표시는 흰색이다.When no voltage is applied between the first stripe electrode 22a and the second stripe electrode 22b, the alignment direction of the liquid crystal is maintained vertically, and the polarization state of the incident light 111 does not change. As a result, the light 111 penetrating the polarizer 26 is reflected by the reflective layer 94 and transmitted again through the polarizer 26. That is, when no voltage is applied, the display on the liquid crystal panel is white.

도127은 전압이 인가될 때의 액정 표시 장치의 동작을 설명하는 도면이다. 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 전압이 인가되면, p형 액정(16)은 수평 방향으로 경사진다. 이 경우, 수평 방향으로 경사진 액정(16)은 λ를 입사 광의 파장이라고 할 때, 입사 광의 편광 방향을 90도 회전시키는 λ/4 판으로서 기능한다. 따라서, 편광자(26)를 통하여 전송되어 반사 층(94)에서 반사된 광(111)은 편광 면이 90도 회전할 때, 편광자(26)를 통하여 전송될 수 없다. 이런 방식으로, 전압이 인가될 경우, 액정 표시 장치는 흑색을 표시한다.127 is a view for explaining the operation of the liquid crystal display when a voltage is applied. When a voltage is applied between the first stripe electrode 22a and the second stripe electrode 22b, the p-type liquid crystal 16 is inclined in the horizontal direction. In this case, the liquid crystal 16 inclined in the horizontal direction functions as a λ / 4 plate which rotates the polarization direction of the incident light by 90 degrees when λ is the wavelength of the incident light. Therefore, the light 111 transmitted through the polarizer 26 and reflected from the reflective layer 94 cannot be transmitted through the polarizer 26 when the polarization plane is rotated 90 degrees. In this way, when a voltage is applied, the liquid crystal display displays black.

상술한 바와 같이, 본 발명에 의한 액정 표시 장치에서, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)에 요구되는 것은 수평 방향으로 전계를 발생시키는 것뿐이므로, 액정 층을 개재하여 유리 기판(14)을 마주보는 유리 기판(12) 상에 대향 전극을 구비할 필요가 없어진다. 그러므로, 유리 기판(14)에는 제1 스트라이프 전극(22a), 제2 스트라이프 전극(22b), 데이터 버스 라인(32), 게이트 버스 라인(30), TFT(34) 등만이 형성된다. 따라서, 액정 표시 장치의 제조 방법이 단순해진다.As described above, in the liquid crystal display device according to the present invention, since the only required for the first stripe electrode 22a and the second stripe electrode 22b is to generate an electric field in the horizontal direction, the glass is interposed through the liquid crystal layer. It is not necessary to provide a counter electrode on the glass substrate 12 facing the substrate 14. Therefore, only the first stripe electrode 22a, the second stripe electrode 22b, the data bus line 32, the gate bus line 30, the TFT 34, and the like are formed on the glass substrate 14. Therefore, the manufacturing method of a liquid crystal display device is simplified.

도128은 도124의 액정 표시 장치의 변형례를 나타낸 평면도로, 각 픽셀 영역이 2개의 제1 스트라이프 전극(22a)으로 구동되는 경우의 형상을 나타낸다. 데이터 버스 라인(32)에 인가된 데이터 전압은 게이트 전압이 공급된 게이트 버스 라인(30)을 갖는 TFT(34)를 관통한 후, 제1 스트라이프 전극(22a)에 인가된다. FIG. 128 is a plan view showing a modification of the liquid crystal display of FIG. 124, showing the shape when each pixel region is driven by two first stripe electrodes 22a. The data voltage applied to the data bus line 32 passes through the TFT 34 having the gate bus line 30 supplied with the gate voltage, and then is applied to the first stripe electrode 22a.

제2 스트라이프 전극(22b)에는 소정의 전압이 공급되고, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에는 그 사이의 전압 차로 인해 전계가 발생한다. 이 전계는 액정(16)의 배향 방향을 제어한다. 본 실시예에 의하면, 하나의 반사 층(94)에 대응한 일 픽셀 영역의 액정(16)이 3개의 제2 스트라이프 전극(22b)과 그 사이에 배치된 2개의 제1 스트라이프 전극(22a)에 의해 구동된다. 그러므로, 액정(16)에 소정의 전계를 인가하기 위해 인가되는 전압을 저감할 수 있어, 전력 소모를 줄일 수 있다.A predetermined voltage is supplied to the second stripe electrode 22b, and an electric field is generated between the first stripe electrode 22a and the second stripe electrode 22b due to the voltage difference therebetween. This electric field controls the orientation direction of the liquid crystal 16. According to the present embodiment, the liquid crystal 16 in one pixel region corresponding to one reflective layer 94 is attached to three second stripe electrodes 22b and two first stripe electrodes 22a disposed therebetween. Driven by. Therefore, the voltage applied to apply the predetermined electric field to the liquid crystal 16 can be reduced, and power consumption can be reduced.

반사 층(94)은 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 아래에 금속 또는 절연재로 형성된다. 본 실시예에 의하면, 반사 층(94)은 데이터 버스 라인(32)의 형성을 쉽게 하기 위하여 픽셀의 경계부에 의해 분할된다. 구체적으로, 데이터 버스 라인은 반사 층(94)이 분할되는 픽셀의 경계부에 형성될 수 있다. 반사 층(94)이 금속으로 형성될 경우, 반사율이 높은 알루미늄 막 등이 좋다. 절연재의 경우, 안료가 분산된 아크릴 수지가 사용된다. 한편, 절연재의 경우, 컬러 필터 대신에 적색, 녹색 및 청색으로 채색한 안료를 사용한 반사 층(94)을 제공할 수 있으므로, 컬러 액정 표시 패널의 구조를 단순화할 수 있다.The reflective layer 94 is formed of a metal or an insulating material under the first stripe electrode 22a and the second stripe electrode 22b. According to the present embodiment, the reflective layer 94 is divided by the boundary of the pixels to facilitate the formation of the data bus lines 32. Specifically, the data bus line may be formed at the boundary of the pixel where the reflective layer 94 is divided. When the reflective layer 94 is formed of metal, an aluminum film having a high reflectance or the like is preferable. In the case of the insulating material, an acrylic resin in which the pigment is dispersed is used. On the other hand, in the case of the insulating material, since the reflective layer 94 using pigments colored in red, green and blue can be provided instead of the color filter, the structure of the color liquid crystal display panel can be simplified.

도129는 도128의 129-129선을 따라 취한 단면도이다. 반사 층(94)은 예를 들어 두께가 1 ~ 10㎛인 Japan Synthetic Rubber 사제의 HRC-001로 된 절연 층(50)을 개재하여 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)으로부터 전기적으로 절연된다. 그 결과, 반사 층(94)으로는 반사율이 높은 알루미늄 막 등을 사용할 수 있다. 반사 층(94)이 알루미늄 막 등의 도전재로 형성될 경우, 데이터 버스 라인(32)은 반사 층(94)과 제2 스트라이프 전극(22b)에 의해 둘러싸이므로, 데이터 버스 라인(32)으로부터의 누설 전계가 도전재에 의해 차폐될 수 있다. 그 결과, 액정 분자(16)는 데이터 버스 라인(32)으로부터의 누설 전계에 의해 구동되지 않으므로, 표시 콘트라스트를 개선할 수 있다. FIG. 129 is a sectional view taken along the line 129-129 of FIG. The reflective layer 94 is, for example, from the first stripe electrode 22a and the second stripe electrode 22b via an insulating layer 50 made of HRC-001 manufactured by Japan Synthetic Rubber, having a thickness of 1 to 10 µm. Electrically insulated. As a result, an aluminum film having a high reflectance or the like can be used as the reflective layer 94. When the reflective layer 94 is formed of a conductive material such as an aluminum film, the data bus line 32 is surrounded by the reflective layer 94 and the second stripe electrode 22b, so that the data bus line 32 from the data bus line 32 The leakage field may be shielded by the conductive material. As a result, the liquid crystal molecules 16 are not driven by the leakage electric field from the data bus line 32, so that the display contrast can be improved.

수직 배향 층(20, 24)은 전압이 인가되지 않을 때에 액정(16)을 유리 기판(12, 14)에 수직인 방향으로 배향시키기 위한 것으로, 예를 들어 Nissan Chemical사제의 RN-783을 사용할 수 있다.The vertical alignment layers 20 and 24 are used to orient the liquid crystal 16 in a direction perpendicular to the glass substrates 12 and 14 when no voltage is applied. For example, RN-783 manufactured by Nissan Chemical Co., Ltd. may be used. have.

제2 스트라이프 전극(22b) 아래에는 TFT(34)와 데이터 버스 라인(32)이 형성된다. 따라서, TFT(34)는 불투명한 제2 스트라이프 전극(22b)에 의해 차폐되므로, TFT(34)의 광 누설 전류를 저감할 수 있다. 또한, 표시에 공헌하지 않는 데이터 버스 라인과 TFT(34)은 제2 스트라이프 전극(22b) 아래에 형성되므로, 패널의 거의 전체 표면을 반사 층(94)과 제2 스트라이프 전극(22b)으로 덮을 수 있으며, 따라서, 액정 표시 패널의 반사 면적을 전체적으로 증가시킬 수 있다. 구체적으로, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)은 알루미늄 등의 금속 도체이고, 반사체로서 기능한다. 따라서, 이들 전극은 원래의 반사 층(94)과 협력하여 액정 표시 패널의 반사율을 개선한다. 이와 동시에, 제2 스트라이프 전극(22b)이 인접한 반사 층(94)의 경계 위에 배치되고, 광이 반사 층(94)의 경계부에서도 반사된다는 사실로 볼 때, 패널의 반사율이 증가될 수 있다.Under the second stripe electrode 22b, a TFT 34 and a data bus line 32 are formed. Therefore, since the TFT 34 is shielded by the opaque second stripe electrode 22b, the light leakage current of the TFT 34 can be reduced. In addition, since the data bus line and the TFT 34, which do not contribute to the display, are formed under the second stripe electrode 22b, almost the entire surface of the panel can be covered with the reflective layer 94 and the second stripe electrode 22b. Therefore, the reflection area of the liquid crystal display panel can be increased as a whole. Specifically, the first stripe electrode 22a and the second stripe electrode 22b are metal conductors, such as aluminum, and function as a reflector. Thus, these electrodes cooperate with the original reflective layer 94 to improve the reflectance of the liquid crystal display panel. At the same time, the reflectance of the panel can be increased in view of the fact that the second stripe electrode 22b is disposed above the boundary of the adjacent reflective layer 94 and the light is also reflected at the boundary of the reflective layer 94.

상술한 바와 같이, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 전압이 인가되면, p형 액정(16)은 전계와 같은 방향 즉, 유리 기판(12, 14)에 평행한 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)에 수직인 방향으로 경사진다. 이 경우, 편광자(26)는 투과 축 또는 흡수 축이 유리 기판(12, 14)에 평행한 위치에, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)에 수직인 방향으로부터 ± 45도 경사져서 배치된다. 그 결과, 전압이 공급된 액정(16)을 관통하는 광의 편광 방향이 90도 회전한다. As described above, when a voltage is applied between the first stripe electrode 22a and the second stripe electrode 22b, the p-type liquid crystal 16 is in the same direction as the electric field, that is, parallel to the glass substrates 12 and 14. Inclined in the direction perpendicular to the first stripe electrode 22a and the second stripe electrode 22b. In this case, the polarizer 26 is ± 45 degrees from the direction perpendicular to the first stripe electrode 22a and the second stripe electrode 22b at a position where the transmission axis or the absorption axis is parallel to the glass substrates 12 and 14. It is placed at an angle. As a result, the polarization direction of the light passing through the liquid crystal 16 supplied with the voltage rotates by 90 degrees.

또한, 전압이 인가될 때, 액정(16)의 굴절률 이방성(△n)과 셀 간극(d)의 곱인 지연(△nd)은 nλ/4(n: 홀수인 자연수, λ: 광 파장)과 같도록 조정된다. 이 경우, 액정(16)의 굴절률 이방성(△n)은 인가된 전압에 따라서 변화한다. Further, when a voltage is applied, the delay Δnd, which is the product of the refractive index anisotropy Δn of the liquid crystal 16 and the cell gap d, is equal to nλ / 4 (n is an odd natural number and λ is an optical wavelength). Is adjusted to In this case, the refractive index anisotropy Δn of the liquid crystal 16 changes according to the applied voltage.

구체적으로, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 인가된 전압에 따라서, 액정(16)이 전계 방향으로 경사지고, 액정(16)의 굴절률 이방성(△n)이 증가한다. 따라서, 지연(△nd) 값도 0으로부터 점차적으로 증가한다.Specifically, the liquid crystal 16 is inclined in the electric field direction according to the voltage applied between the first stripe electrode 22a and the second stripe electrode 22b, and the refractive index anisotropy Δn of the liquid crystal 16 increases. do. Therefore, the delay Δnd value also gradually increases from zero.

예를 들어 최대 발광 효율과 관련하여 전환되는 광의 파장(λ)이 550nm라 하면, λ/4는 약 140nm가 된다. 액정(16)의 지연(△nd) 값은 소정 인가 전압에서 140nm이고, 액정(16)은 편광 방향을 90도 회전시키기 위한 λ/4 판으로서 기능한다. For example, if the wavelength [lambda] of the light switched in relation to the maximum luminous efficiency is 550 nm, [lambda] / 4 becomes about 140 nm. The delay? Nd value of the liquid crystal 16 is 140 nm at a predetermined applied voltage, and the liquid crystal 16 functions as a? / 4 plate for rotating the polarization direction by 90 degrees.

한편, 액정(16)의 지연(△nd)이 nλ/4와 같지 않을 경우, 유리 기판(12)과 편광자(26) 사이의 차와 같은 지연(△nd)을 갖는 위상 필터를 삽입함으로써 오류를 정정할 수 있다. 또한, 액정(16)의 흑색과 백색이 역전될 경우, 액정(16)의 지연(△nd)이 소정 전압에서 0이 되도록 위상 필터를 삽입한다. On the other hand, when the delay Δnd of the liquid crystal 16 is not equal to nλ / 4, an error is introduced by inserting a phase filter having a delay Δnd equal to the difference between the glass substrate 12 and the polarizer 26. I can correct it. In addition, when black and white of the liquid crystal 16 are reversed, a phase filter is inserted such that the delay? Nd of the liquid crystal 16 becomes 0 at a predetermined voltage.

도130은 도128의 액정 표시 장치를 나타낸 평면도이다. 이 실시예와 도124의 실시예의 차이는 분할된 반사 층(94)이 각 픽셀 영역에 대응하는 위치에 배치되므로, 각 픽셀 영역이 3개의 제2 스트라이프 전극(22b)과 2개의 제1 스트라이프 전극(22a)에 의해 구동된다는 것에 있다. 따라서, 저 구동 전압으로 효과적으로 액정(16)을 구동할 수 있고, nλ/4와 같은 액정(16)의 지연(△nd)과 관련한 구동 전압이 저감됨으로써, 액정 표시 패널의 전력 소비를 저감할 수 있게 된다.130 is a plan view illustrating the liquid crystal display of FIG. 128. The difference between this embodiment and the embodiment of Fig. 124 is that since the divided reflective layer 94 is disposed at a position corresponding to each pixel region, each pixel region is composed of three second stripe electrodes 22b and two first stripe electrodes. It is driven by 22a. Therefore, the liquid crystal 16 can be effectively driven with a low driving voltage, and the driving voltage associated with the delay? Nd of the liquid crystal 16 such as nλ / 4 can be reduced, thereby reducing the power consumption of the liquid crystal display panel. Will be.

또한, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)은 인접한 픽셀 영역에 걸쳐 등거리로 배치되고, 인접한 픽셀 영역의 경계는 제2 스트라이프 전극(22b)의 중심에 위치한다. 그 결과, 인접한 픽셀 영역의 제1 스트라이프 전극(22a)에 동시에 전압이 인가될 경우, 제2 스트라이프 전극(22b)은 양측 상의 픽셀 영역에 의해 공유되고, 액정의 배향 방향은 인접한 픽셀 영역의 경계를 포함한 전체 픽셀 영역에 걸쳐 변화함으로써, 높은 콘트라스트를 얻을 수 있다. In addition, the first stripe electrode 22a and the second stripe electrode 22b are disposed equidistantly over the adjacent pixel areas, and the boundary of the adjacent pixel areas is located at the center of the second stripe electrode 22b. As a result, when a voltage is simultaneously applied to the first stripe electrode 22a of the adjacent pixel region, the second stripe electrode 22b is shared by the pixel regions on both sides, and the alignment direction of the liquid crystal is bounded by the boundary of the adjacent pixel region. By changing over the entire pixel area included, high contrast can be obtained.

도131은 도130의 액정 표시 장치의 등가 회로를 나타낸 도면이다. 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에는 절연재로서 액정(16)을 갖는 등가 커패시터(C11 ~ C18)가 삽입된다. FIG. 131 is a diagram illustrating an equivalent circuit of the liquid crystal display of FIG. 130. Equivalent capacitors C11 to C18 having the liquid crystal 16 as an insulating material are inserted between the first stripe electrode 22a and the second stripe electrode 22b.

도132a ~ 도133c는 도130의 132-132선을 따라 취한 단면도로, 도130의 액정 표시 장치의 제조 방법을 설명하는 도면이다. 본 실시예에 의하면, 반사 층(94), TFT(34), 데이터 버스 라인(32), 제1 스트라이프 전극(22a) 및 제2 스트라이프 전극(22b) 등은 모두 하나의 유리 기판(14) 상에 형성될 수 있으므로, 액정 표시 장치의 제조 방법을 단순화할 수 있다.132A through 133C are cross-sectional views taken along the line 132-132 of FIG. 130, and illustrate a manufacturing method of the liquid crystal display of FIG. According to the present embodiment, the reflective layer 94, the TFT 34, the data bus line 32, the first stripe electrode 22a, the second stripe electrode 22b, and the like are all on one glass substrate 14 Since it can be formed in, it is possible to simplify the manufacturing method of the liquid crystal display device.

도132a에 나타낸 바와 같이, 반사 층(94)과 게이트 버스 라인(30)은 유리 기판(14) 상에 약 3000Å 두께의 알루미늄 막을 형성하고 패터닝하여 형성한다. 그 후, 도132b에 나타낸 바와 같이, 실리콘 질화물(SiN) 등의 게이트 절연 층(99), 박막 트랜지스터의 채널을 구성하는 비정질 실리콘(a-Si)(100) 및 박막 트랜지스터의 에칭 보호 막을 구성하는 실리콘 질화물(SiN)(101)이 각각 층으로서 형성된다. 다음 공정으로서는, 도132c에 나타낸 바와 같이, 실리콘 질화물(SiN)(101)을 패터닝함으로써 에칭 보호 막(101a)이 생성된다. 에칭 보호 막(101a)은 박막 트랜지스터의 소스 전극과 드레인 전극을 에칭할 경우, 채널을 구성하는 비정질 실리콘(100)을 보호하기 위한 것이다. As shown in FIG. 132A, the reflective layer 94 and the gate bus line 30 are formed by forming and patterning an aluminum film of about 3000 mm 3 on the glass substrate 14. Thereafter, as shown in FIG. 132B, the gate insulating layer 99 such as silicon nitride (SiN), the amorphous silicon (a-Si) 100 constituting the channel of the thin film transistor, and the etching protective film of the thin film transistor are constituted. Silicon nitride (SiN) 101 is formed as a layer, respectively. As a next step, as shown in Fig. 132C, the etching protective film 101a is formed by patterning the silicon nitride (SiN) 101. The etching protection film 101a is for protecting the amorphous silicon 100 constituting the channel when etching the source electrode and the drain electrode of the thin film transistor.

그 후, 도132d에 나타낸 바와 같이, 비정질 실리콘 속으로 이온 주입된 저항성 콘택트 층(n+a-Si)(102)과 소스 전극 및 드레인 전극을 구성하는 금속 층(Ti/Al/Ti)(103)이 각각 층으로서 형성된다. 저항성 콘택트 층(102)은 금속 층(103)과 비정질 실리콘(100) 사이의 저항성 접촉을 개선하기 위한 것이다. 금속 층(Ti/Al/Ti)(103)은 두께가 약 500Å인 티타늄막과 두께가 약 1500Å인 알루미늄 막(하부 층)을 포함한 다층 구조이다.Thereafter, as shown in FIG. 132D, the resistive contact layer (n + a-Si) 102 ion-implanted into amorphous silicon and the metal layer (Ti / Al / Ti) 103 constituting the source electrode and the drain electrode 103 ) Are each formed as a layer. The ohmic contact layer 102 is to improve the ohmic contact between the metal layer 103 and the amorphous silicon 100. The metal layer (Ti / Al / Ti) 103 is a multilayer structure including a titanium film having a thickness of about 500 mm 3 and an aluminum film (lower layer) having a thickness of about 1500 mm 3.

그 후, 도132e에 나타낸 바와 같이, 금속 층(103), 저항성 콘택트 층(102) 및 비정질 실리콘(100)을 패터닝하여, 데이터 버스 라인(32), 드레인 전극(103a)을 형성하고, 그 후 TFT(34)를 형성한다.Thereafter, as shown in FIG. 132E, the metal layer 103, the ohmic contact layer 102, and the amorphous silicon 100 are patterned to form the data bus line 32 and the drain electrode 103a. The TFT 34 is formed.

다음 공정에서, 도133a에 나타낸 바와 같이, 콘택트 홀(96)을 구성하는 관통 홀을 제조하기 위하여 절연 막(104)(예를 들어 Japan Synthetic Rubber사제 HRC-001)을 형성한다. 도129 및 도130에 나타낸 바와 같이, 콘택트 홀(96)은 TFT(34)의 소스 전극을 제1 스트라이프 전극(22a)에 접속시킨다. 그 후, 도133b에 나타낸 바와 같이, 제1 스트라이프 전극과 제2 스트라이프 전극을 구성하는 알루미늄 금속 층(Al)(105)을 형성한다. 그 후, 도133c에 나타낸 바와 같이, 금속 층(Al)(105)을 패터닝함으로써, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)을 동시에 형성한다.In the next step, as shown in Fig. 133A, an insulating film 104 (for example, HRC-001 manufactured by Japan Synthetic Rubber Co., Ltd.) is formed to manufacture through holes constituting the contact holes 96. As shown in FIGS. 129 and 130, the contact hole 96 connects the source electrode of the TFT 34 to the first stripe electrode 22a. Thereafter, as shown in FIG. 133B, an aluminum metal layer (Al) 105 constituting the first stripe electrode and the second stripe electrode is formed. Thereafter, as shown in FIG. 133C, the metal layer (Al) 105 is patterned to form the first stripe electrode 22a and the second stripe electrode 22b simultaneously.

상술한 바와 같이, 본 실시예에 의하면, 하나의 유리 기판(14)에 반사 층(94), TFT(34), 데이터 버스 라인(32), 제1 스트라이프 전극(22a), 제2 스트라이프 전극(22b) 등을 모두 형성할 수 있다. 그러므로, 액정 표시 패널의 제조 방법을 단순화할 수 있다.As described above, according to the present embodiment, the reflective layer 94, the TFT 34, the data bus line 32, the first stripe electrode 22a, and the second stripe electrode (the one glass substrate 14) are used. 22b) and the like can all be formed. Therefore, the manufacturing method of the liquid crystal display panel can be simplified.

도134a ~ 도134e는 반사 층(94)이 유리 기판(14)의 저면, 박막 트랜지스터의 게이트 버스 라인(30) 등에 관계없이 형성된 예를 나타낸 도면이다. 이 경우, 도134a에 나타낸 바와 같이, 유리 기판(14)의 저면(도면의 하면) 상에 반사 층(94)이 형성되므로, 기판(14)의 전면(도면의 상면) 상에 제2 스트라이프 전극(22b)과 게이트 버스 라인(30)이 동시에 형성될 수 있다. 또한, 도134e에 나타낸 바와 같이, 제1 스트라이프 전극(22a)과 데이터 버스 라인(32)이 동시에 형성될 수 있다. 그러므로, 도132a ~ 도133c에 나타낸 바와 같이, 절연 층(104), 제1 스트라이프 전극(22a) 및 제2 스트라이프 전극(22b)을 형성하는 공정을 없앨 수 있다. 그 결과, 액정 표시 패널의 제조 방법을 더 단순화할 수 있다. 한편, 도134b ~ 도134d는 도132b ~ 도132d와 유사한 방법을 나타낸다.134A to 134E show an example in which the reflective layer 94 is formed irrespective of the bottom of the glass substrate 14, the gate bus line 30 of the thin film transistor, or the like. In this case, as shown in Fig. 134A, since the reflective layer 94 is formed on the bottom (bottom of the drawing) of the glass substrate 14, the second stripe electrode is formed on the front surface (top of the drawing) of the substrate 14. 22b and the gate bus line 30 may be formed at the same time. Further, as shown in Fig. 134E, the first stripe electrode 22a and the data bus line 32 can be formed simultaneously. Therefore, as shown in Figs. 132A to 133C, the process of forming the insulating layer 104, the first stripe electrode 22a and the second stripe electrode 22b can be eliminated. As a result, the manufacturing method of a liquid crystal display panel can be further simplified. 134B to 134D show a method similar to that of FIGS. 132B to 132D.

도135는 본 발명의 액정 표시 장치의 변형례를 나타낸 단면도이다. 본 실시예에서, 유리 기판(12)의 저면 상에는 도129에 나타낸 실시예의 제2 스트라이프 전극(22b)이 형성된다. 반사 층(94)의 표시 측 상에는 제2 스트라이프 전극(22b)이 형성되고, 이 전극으로는 두께가 약 1000Å인 인듐 주석 산화물(ITO)의 투명 전극을 사용한다.135 is a cross-sectional view showing a modification of the liquid crystal display of the present invention. In the present embodiment, the second stripe electrode 22b of the embodiment shown in FIG. 129 is formed on the bottom surface of the glass substrate 12. The second stripe electrode 22b is formed on the display side of the reflective layer 94, and a transparent electrode of indium tin oxide (ITO) having a thickness of about 1000 kPa is used as this electrode.

도135에서, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이의 전계는 유리 기판(12, 14)에 거의 평행한 방향(더 정확하게는, 약간 평행한 비스듬한 방향)이므로, 액정(16)에 전압이 인가되면, 배향 방향도 거의 평행하게 된다. 본 실시예에서도, 인접한 픽셀 영역 사이의 경계에 제2 스트라이프 전극(22b)이 형성되어 공유된다. 그러므로, 픽셀 영역의 경계부의 액정(16)은 효과적으로 배향될 수 있어, 콘트라스트가 개선된다.In FIG. 135, the electric field between the first stripe electrode 22a and the second stripe electrode 22b is in a direction almost parallel to the glass substrates 12 and 14 (more precisely, a slightly parallel oblique direction), so that the liquid crystal ( When a voltage is applied to 16), the orientation direction is also almost parallel. Also in this embodiment, the second stripe electrode 22b is formed at the boundary between adjacent pixel regions and is shared. Therefore, the liquid crystal 16 at the boundary of the pixel region can be oriented effectively, and the contrast is improved.

도136은 본 발명에 의한 액정 표시 장치의 변형례를 나타낸 단면도이다. 이 구성에서는 액정으로 2색성 안료가 부착된 게스트-호스트(guest-host) 액정(16)(예를 들어 Mitsubishi Chemical사제 LA-121)을 사용한다. 본 실시예에는, 도129에 나타낸 실시예와 유사하게 구성되지만, 유리 기판(12) 상에 편광자가 형성되어 있지 않다. 구체적으로, λ/4 판의 기능을 절연 층(50)에 의해 제공됨으로, 편광자는 필요하지 않다.136 is a cross-sectional view showing a modification of the liquid crystal display device according to the present invention. In this configuration, a guest-host liquid crystal 16 (for example, LA-121 manufactured by Mitsubishi Chemical Co., Ltd.) having a dichroic pigment attached thereto as a liquid crystal is used. Although the present embodiment is configured similarly to the embodiment shown in FIG. 129, no polarizer is formed on the glass substrate 12. Specifically, since the function of the λ / 4 plate is provided by the insulating layer 50, a polarizer is not necessary.

액정 예비 중합체를 중합하여 절연 층(50)을 형성한다. 이 액정 예비 중합체는 배향될 수 있고, 광학 이방성을 갖는 λ/4 판으로서 기능할 수 있다. 그러므로, 본 실시예에 의한 액정 표시 패널은 편광자가 없어도 높은 콘트라스트를 얻을 수 있다.The liquid crystal prepolymer is polymerized to form the insulating layer 50. This liquid crystal prepolymer can be oriented and can function as a λ / 4 plate having optical anisotropy. Therefore, the liquid crystal display panel according to the present embodiment can obtain high contrast even without a polarizer.

제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)에 전압이 인가되면, 게스트-호스트 액정(16)은 수평 방향으로 배향되어 소정 방향으로 편광된 입사 광을 흡수한다. 입사 광은 반사 층(94)에서 반사되어 반사 광을 구성한다. 반사 광의 편광 방향은 반사 광이 λ/4 판으로 기능하는 절연 층(50)을 관통함에 따라 90도 회전하여, 게스트-호스트 액정(16)으로 재흡수된다. 그 결과, 게스트-호스트 액정(16)은 광을 효과적으로 흡수하므로, 액정 표시 패널의 콘트라스트를 개선할 수 있다.When voltage is applied to the first stripe electrode 22a and the second stripe electrode 22b, the guest-host liquid crystal 16 is aligned in the horizontal direction and absorbs incident light polarized in the predetermined direction. Incident light is reflected by the reflective layer 94 to form reflected light. The polarization direction of the reflected light is rotated 90 degrees as the reflected light penetrates the insulating layer 50 serving as the λ / 4 plate, and is reabsorbed by the guest-host liquid crystal 16. As a result, the guest-host liquid crystal 16 effectively absorbs light, so that the contrast of the liquid crystal display panel can be improved.

본 실시예에 의하면, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)은 서로 대향 관계에 있지 않다. 따라서, 전극 사이에 형성된 커패시터의 면적이 저감되고, 따라서 전극 사이의 정전 용량도 저감된다. 그 결과, 보조 전극 사이의 정전 용량에 대한 상기 정전 용량의 비가 저감되므로, 픽셀 영역의 전하 누설의 효과를 저감할 수 있다. 이런 방식에서는 게스트-호스트 액정(16)의 전하 누설이 증가하지만, 2색성 비(dichroic ratio) 등의 광학 특성이 우수한 아조(azo) 안료를 첨가할 수 있다.According to this embodiment, the first stripe electrode 22a and the second stripe electrode 22b do not face each other. Therefore, the area of the capacitor formed between the electrodes is reduced, and thus the capacitance between the electrodes is also reduced. As a result, the ratio of the capacitance to the capacitance between the auxiliary electrodes is reduced, so that the effect of charge leakage in the pixel region can be reduced. In this manner, charge leakage of the guest-host liquid crystal 16 increases, but an azo pigment having excellent optical properties such as a dichroic ratio can be added.

게스트-호스트 액정(16)의 광학 특성은 수직 방향으로 배치된 2색성 안료의 광 흡수와 수평 방향으로 배치된 2색성 안료의 광 흡수 사이의 2색성 비로 표현된다. 2색성 비가 높은 2색성 안료가 용해된 게스트-호스트 액정(16)은 고 반사율을 얻을 수 있다. 2색성 재료는 대략 아조 기와 안트라퀴논 기로 분류된다. 아조 기는 2색성 비가 높지만, 전하 누설을 증가시키고, 안트라퀴논 기는 2색성 비가 낮지만, 전하 누설을 저감시킨다.The optical properties of the guest-host liquid crystal 16 are represented by the dichroic ratio between the light absorption of the dichroic pigments arranged in the vertical direction and the light absorption of the dichroic pigments arranged in the horizontal direction. The guest-host liquid crystal 16 in which the dichroic pigment having a high dichroic ratio is dissolved can obtain high reflectance. Dichroic materials are roughly classified into azo groups and anthraquinone groups. Azo groups increase the dichroic ratio but increase charge leakage and anthraquinone groups reduce the dichroic ratio but reduce charge leakage.

본 실시예에 의하면, 전하 누설의 효과가 저감되는 한, 게스트-호스트 액정의 전하 누설이 크더라도 2색성 비가 높은 아조 기 안료를 사용할 수 있게 된다. 따라서, 종래 기술보다 반사율을 약 20% 높일 수 있다.According to this embodiment, as long as the effect of charge leakage is reduced, even when the charge leakage of the guest-host liquid crystal is large, it is possible to use an azo group pigment having a high dichroic ratio. Therefore, the reflectance can be increased by about 20% compared to the prior art.

또한, 아조 기 안료가 첨가된 게스트-호스트 액정(16)이 장시간 어닐링에 의해 저감된 전압 유지율을 회복할 수 있다는 것이 실험에 의해 확인되었다. 그러므로, 전압 유지율이 저감될 경우, 어닐링 공정을 반복하면 장시간 동작에 저항력이 있는 액정 표시 패널을 얻을 수 있다. 도136에 나타낸 실시예에서, 제2 스트라이프 전극(22b)은, 제2 스트라이프 전극(22b)과 제1 스트라이프 전극(22a) 사이에서 거의 팽행인 전계가 형성되는 한, 전하 누설이 크더라도 광 특성이 우수한 아조 기 안료가 첨가된 게스트-호스트 액정을 사용할 수 있다. In addition, it was confirmed by experiment that the guest-host liquid crystal 16 to which the azo group pigment was added can recover the voltage retention reduced by the annealing for a long time. Therefore, when the voltage retention is reduced, repeating the annealing process can obtain a liquid crystal display panel that is resistant to long-term operation. In the embodiment shown in FIG. 136, the second stripe electrode 22b has optical characteristics even if the charge leakage is large, as long as an almost collapsing electric field is formed between the second stripe electrode 22b and the first stripe electrode 22a. A guest-host liquid crystal to which this excellent azo group pigment is added can be used.

도137은 본 발명에 의한 액정 표시 장치의 변형례를 나타낸 단면도이다. 본 실시예는 도129에 나타낸 실시예와 거의 동일한 방법으로 형성되지만, 전압이 인가되지 않을 때, 네마틱 액정 또는 게스트-호스트 액정(16)이 수평 배향 층(90, 92)에 의해 수평 방향으로 배향된다는 점에서 다르다. 수평 배향 층(90, 92)은 예를 들어 JSR 사제 AL-1054이다.137 is a cross-sectional view showing a modification of the liquid crystal display according to the present invention. This embodiment is formed in almost the same way as the embodiment shown in Fig. 129, but when no voltage is applied, the nematic liquid crystal or guest-host liquid crystal 16 is moved in the horizontal direction by the horizontal alignment layers 90 and 92. It is different in that it is oriented. Horizontally oriented layers 90 and 92 are, for example, AL-1054 manufactured by JSR.

본 실시예에서 게스트-호스트 액정(16)을 사용할 경우, n형이든 p형이든 상관 없다. n형일 경우, Merck 사제 MJ-95785을 사용하고, p형일 경우, Merck 사제 ZLI-4792를 사용한다.When the guest-host liquid crystal 16 is used in this embodiment, it does not matter whether it is n type or p type. In case of n type, MJ-95785 manufactured by Merck is used, and in case of p type, ZLI-4792 manufactured by Merck.

이 경우, 수평 배향 층(90, 92)은 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)의 방향에 약 45도의 각을 이룬 방향으로 러빙된다. 그 결과, 액정 분자는 전압이 인가되지 않을 때 러빙과 동일한 방향인 수평 방향으로 배향된다. 한편, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 전압이 인가될 때, 액정 분자는 유리 기판(12, 14)에 평행인 평면 내에서 약 45도 회전되므로, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)의 전극 방향에 수평 또는 수직인 위치로 된다. 이 상태는 광의 편광 방향이 약 90도 회전한 제1 실시예의 경우와 유사하다. 따라서, 전압이 인가되지 않을 때 액정의 배향 방향에 수평 또는 수직인 위치에서 편광자(26)의 흡수 축 또는 투과 축을 배치함으로써 광을 전환할 수 있다.In this case, the horizontal alignment layers 90 and 92 are rubbed in a direction at an angle of about 45 degrees to the directions of the first stripe electrode 22a and the second stripe electrode 22b. As a result, the liquid crystal molecules are oriented in the horizontal direction which is the same direction as rubbing when no voltage is applied. On the other hand, when a voltage is applied between the first stripe electrode 22a and the second stripe electrode 22b, since the liquid crystal molecules are rotated about 45 degrees in a plane parallel to the glass substrates 12 and 14, the first stripe The electrode 22a and the second stripe electrode 22b are positioned horizontally or perpendicular to the electrode direction. This state is similar to the case of the first embodiment in which the polarization direction of light is rotated about 90 degrees. Therefore, the light can be switched by arranging the absorption axis or the transmission axis of the polarizer 26 at a position horizontal or perpendicular to the alignment direction of the liquid crystal when no voltage is applied.

한편, 본 실시예에서 게스트-호스트 액정(16)을 사용할 경우, 수평 배향 층(90, 92)은 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)의 방향에 평행 또는 수직인 방향으로 러빙한다. 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 전압이 인가될 경우, 액정 분자는 유리 기판(12, 14)에 평행인 평면에서 약 90도 회전하고, 전극 방향에 거의 평행이거나 거의 수직인 위치로 된다. 이런 방식으로, 전압이 인가되지 않을 때, 액정의 배향 방향에 평행 또는 수직인 방향으로 편광자(26)의 흡수 축 또는 투과 축을 배치함으로써, 광을 전환할 수 있다.On the other hand, when using the guest-host liquid crystal 16 in the present embodiment, the horizontal alignment layers 90 and 92 are in a direction parallel or perpendicular to the directions of the first stripe electrode 22a and the second stripe electrode 22b. Rubbing. When a voltage is applied between the first stripe electrode 22a and the second stripe electrode 22b, the liquid crystal molecules rotate about 90 degrees in a plane parallel to the glass substrates 12 and 14, or almost parallel to the electrode direction. The position is almost vertical. In this way, when no voltage is applied, the light can be switched by arranging the absorption axis or the transmission axis of the polarizer 26 in a direction parallel or perpendicular to the alignment direction of the liquid crystal.

도138은 본 발명에 의한 액정 표시 장치의 변형례를 나타낸 단면도로, 제2 스트라이프 전극(22b), 제1 스트라이프 전극(22a) 및 유리 기판(14) 상에 반사 층(94)이 형성된 구성을 나타낸다. 반사 층(94)은 예를 들어 마그네슘 산화물의 백색 미세 분말 또는 알루미늄 등의 금속 미세 분말이 분산된 광 경화성 아크릴 수지로 형성된다. 이 경우, 반사 층(94)은 절연재로 형성되므로, 금속 반사 층과는 달 리 제1 스트라이프 전극(22a) 등으로부터 절연될 필요가 없어서, 제조 방법을 단순화할 수 있다. 이러한 형상은 도129에 나타낸 실시예 또는 도137에 나타낸 실시예에 적용할 수 있다. FIG. 138 is a sectional view showing a modification of the liquid crystal display device according to the present invention, in which the reflective layer 94 is formed on the second stripe electrode 22b, the first stripe electrode 22a, and the glass substrate 14. FIG. Indicates. The reflective layer 94 is formed of, for example, a photocurable acrylic resin in which white fine powder of magnesium oxide or metal fine powder such as aluminum is dispersed. In this case, since the reflective layer 94 is formed of an insulating material, unlike the metal reflective layer, it is not necessary to be insulated from the first stripe electrode 22a or the like, so that the manufacturing method can be simplified. This shape can be applied to the embodiment shown in FIG. 129 or the embodiment shown in FIG.

도139는 본 발명의 액정 표시 장치의 변형례를 나타낸 단면도로, 제2 스트라이프 전극(22b)과 제1 스트라이프 전극(22a) 사이에 동일 층에 반사 층(94)이 형성된 형상을 나타낸다. 이 경우, 제2 스트라이프 전극(22b)과 제1 스트라이프 전극(22a)이 금속으로 형성되면, 이들 전극도 반사체로서 기능하고, 이들 전극 사이에 형성된 반사 층(94)과 협력하면, 액정 표시 패널의 반사율을 개선할 수 있다. 이러한 형상은 예를 들어 도129에 나타낸 실시예 또는 도137에 적용할 수 있다.139 is a cross-sectional view showing a modification of the liquid crystal display of the present invention, showing a shape in which a reflective layer 94 is formed on the same layer between the second stripe electrode 22b and the first stripe electrode 22a. In this case, when the second stripe electrode 22b and the first stripe electrode 22a are formed of metal, these electrodes also function as reflectors, and if they cooperate with the reflective layer 94 formed between these electrodes, The reflectance can be improved. Such a shape can be applied to, for example, the embodiment shown in FIG. 129 or FIG.

도140은 본 발명의 액정 표시 장치의 변형례를 나타낸 도면으로, 유리 기판(12)의 하면 상에 제2 스트라이프 전극(22b)과 제1 스트라이프 전극(22a)이 형성되고, 유리 기판(14)의 내면 상에 반사 층(94)이 형성된 형상을 나타낸다. 제2 스트라이프 전극(22b)과 제1 스트라이프 전극(22a)은 예를 들어 두께가 1000Å인 ITO 투명 전극이다. 이 경우에도, 제2 스트라이프 전극(22b)과 제1 스트라이프 전극(22a) 사이에 전압을 인가함으로써 수평 전계가 발생하므로, 단순한 구조로 액정 표시 패널의 콘트라스트를 개선할 수 있다. 한편, 이러한 구성은 유리 기판(12)의 하면 상에 제2 스트라이프 전극(22b)이 형성된 도135에 나타낸 실시예에 적용할 수 있다. FIG. 140 is a view showing a modification of the liquid crystal display of the present invention, wherein the second stripe electrode 22b and the first stripe electrode 22a are formed on the lower surface of the glass substrate 12, and the glass substrate 14 is shown. The reflective layer 94 is formed on the inner surface of the substrate. The second stripe electrode 22b and the first stripe electrode 22a are, for example, ITO transparent electrodes having a thickness of 1000 mW. Also in this case, since a horizontal electric field is generated by applying a voltage between the second stripe electrode 22b and the first stripe electrode 22a, the contrast of the liquid crystal display panel can be improved with a simple structure. In addition, this structure is applicable to the Example shown in FIG. 135 in which the 2nd stripe electrode 22b was formed on the lower surface of the glass substrate 12. As shown in FIG.

도141 및 도142는 각각 본 발명에 의한 액정 표시 장치의 변형례를 나타낸 단면도와 평면도이고, 도141은 도142의 141-141선을 따라 취한 단면도이다. 이 실시예에서, 유리 기판(12)의 내면 상에는 제1 스트라이프 전극과 제2 스트라이프 전극이 형성되고, 유리 기판(14) 상에는 유리 기판(12)의 제1 스트라이프 전극과 제2 스트라이프 전극에 직각인 위치에서 상기와 유사한 제1 스트라이프 전극과 제2 스트라이프 전극(제3 스트라이프 전극과 제4 스트라이프 전극)이 형성된다. 구체적으로, 제1 스트라이프 전극(122a)과 제2 스트라이프 전극(122b)은 유리 기판(12)의 내면 상에, 도141의 도면에 평행인 방향으로 소정 간격을 두고 교대로 배치된다. 또한, 제1(제3) 스트라이프 전극(22a)과 제2(제4) 스트라이프 전극(22b)은 반사 층(94)과 절연 층(50)을 개재하여 유리 기판(14)의 내면 상에 도141의 도면에 수직인 방향으로 소정 간격으로 교대로 배치된다. 제1 스트라이프 전극(122a)과 제2 스트라이프 전극(122b)은 각각 제1(제3) 스트라이프 전극(22a)과 제2(제4) 스트라이프 전극(22b)에 대해 직각을 이룬다.141 and 142 are cross-sectional views and a plan view, respectively, illustrating a modification of the liquid crystal display device according to the present invention, and FIG. 141 is a cross-sectional view taken along line 141-141 of FIG. In this embodiment, the first stripe electrode and the second stripe electrode are formed on the inner surface of the glass substrate 12, and the glass stripe 14 is perpendicular to the first stripe electrode and the second stripe electrode of the glass substrate 12. Similar to the above, a first stripe electrode and a second stripe electrode (third stripe electrode and fourth stripe electrode) are formed. Specifically, the first stripe electrode 122a and the second stripe electrode 122b are alternately arranged on the inner surface of the glass substrate 12 at predetermined intervals in a direction parallel to the diagram of FIG. 141. In addition, the first (third) stripe electrode 22a and the second (fourth) stripe electrode 22b are formed on the inner surface of the glass substrate 14 via the reflective layer 94 and the insulating layer 50. Alternately arranged at predetermined intervals in a direction perpendicular to the drawing of 141. The first stripe electrode 122a and the second stripe electrode 122b are perpendicular to the first (third) stripe electrode 22a and the second (fourth) stripe electrode 22b, respectively.

본 실시예에 의하면, 전압이 인가되지 않을 때, 수직 배향 층(20, 24)에 의해 수직 방향으로 배향된 액정 분자는 서로 직각으로 배치된 2 세트의 스트라이프 전극(22a, 22b, 122a, 122b)에 의해 발생한 전계에 의해 비틀릴 수 있다. 그 결과, 게스트-호스트 액정을 사용할 경우, 게스트-호스트 결정의 흡광이 개선되어 표시 콘트라스트가 개선될 수 있다. According to this embodiment, when no voltage is applied, the liquid crystal molecules oriented in the vertical direction by the vertical alignment layers 20 and 24 are two sets of stripe electrodes 22a, 22b, 122a, and 122b disposed at right angles to each other. It can be twisted by the electric field generated by. As a result, when using a guest-host liquid crystal, the light absorption of the guest-host crystal can be improved and the display contrast can be improved.

도143은 본 발명에 의한 액정 표시 장치의 변형례를 나타낸 단면도로, 도129의 실시예의 구성과 거의 유사한 구성을 나타내고, 여기서, 유리 기판(12)과 수직 배향 층(20) 사이에 적색 컬러 필터(82R), 녹색 컬러 필터(82G) 및 청색 컬러 필터(82B)가 삽입되어 있다. 본 실시예에 의하면, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b) 사이에 전압을 인가함으로써, 전압이 인가되지 않을 때 수직으로 배향된 액정 분자를 수평 방향으로 구동할 수 있으므로, 간단한 구조로 높은 콘트라스트의 컬러 표시를 얻을 수 있다. FIG. 143 is a cross sectional view showing a modification of the liquid crystal display device according to the present invention, showing a configuration substantially similar to that of the embodiment of FIG. 129, wherein a red color filter between the glass substrate 12 and the vertical alignment layer 20; 82R, green color filter 82G, and blue color filter 82B are inserted. According to this embodiment, by applying a voltage between the first stripe electrode 22a and the second stripe electrode 22b, the vertically aligned liquid crystal molecules can be driven in the horizontal direction when no voltage is applied. With this structure, a high contrast color display can be obtained.

도144 및 도145는 각각 본 발명의 액정 표시 장치의 변형례의 단면도와 평면도이다. 이 형상은 도129에 나타낸 실시예의 구성과 거의 유사하고, 여기서 제2 스트라이프 전극(22b)과 반사 층(94)은 콘택트 홀(97)에 의해 접속된다. 반사 층(94)이 알루미늄 등의 도전재로 형성되므로, 반사 층(94)와 제2 스트라이프 전극(22b)은 콘택트 홀(97)에 의해 접속된다. 이 경우, 콘택트 홀(97)은 콘택트 홀(96)과 함께 자외선 등의 선택적 방사(selective radiation)에 의해 형성된다. 144 and 145 are cross-sectional views and a plan view, respectively, of a modification of the liquid crystal display of the present invention. This shape is almost similar to that of the embodiment shown in FIG. 129, where the second stripe electrode 22b and the reflective layer 94 are connected by the contact hole 97. As shown in FIG. Since the reflective layer 94 is formed of a conductive material such as aluminum, the reflective layer 94 and the second stripe electrode 22b are connected by the contact hole 97. In this case, the contact hole 97 is formed together with the contact hole 96 by selective radiation such as ultraviolet rays.

반사 층(94)과 제2 스트라이프 전극(22b)이 서로 콘택트 홀(97)에 의해 접속될 경우, 제1 스트라이프 전극(22a)과 제2 스트라이프 전극(22b)은 절연 층(50)을 개재하여 큰 보조 커패시턴스를 형성한다. 이러한 보조 커패시턴스로 인해 제1 스트라이프 전극(22a)에 인가된 데이터 전압의 유지율을 개선할 수 있고, 변동(fluctuation)이 적은 화상을 표시할 수 있다. 이 보조 커패시턴스는 도136에 나타낸 실시예에서도 형성되므로, 상술한 바와 같이, 전하 누설이 크지만, 2색성 비가 높은 아조 기 안료를 게스트-호스트 액정(16)에 첨가할 수 있다.When the reflective layer 94 and the second stripe electrode 22b are connected to each other by the contact hole 97, the first stripe electrode 22a and the second stripe electrode 22b are interposed through the insulating layer 50. To form a large auxiliary capacitance. Such auxiliary capacitance can improve the retention of the data voltage applied to the first stripe electrode 22a and can display an image with little fluctuation. Since this auxiliary capacitance is also formed in the embodiment shown in FIG. 136, as described above, an azo group pigment having a large charge leakage but having a high dichroic ratio can be added to the guest-host liquid crystal 16.

상술한 설명으로부터, 본 발명에 의하면, 픽셀 사이에 있는 액정을 구동할 수 있어서, 액정 표시 패널의 반사율과 콘트라스트 쌍방을 개선할 수 있다는 것을 알 수 있다. 또한, 제1 스트라이프 전극과 제2 스트라이프 전극은 모두 하나의 기판 상에 형성되므로, 픽셀 영역의 정전 용량이 저감되고, 이것에 의해 투과율 등 광 특성이 우수한 액정재를 사용할 수 있게 된다. 또한, 대향 관계에 있는 평행한 평판 형상 전극을 사용하지 않으므로, 제조 방법이 단순화되고, 저 코스트의 액정 표시 패널을 얻을 수 있다. 또한, 본 발명에 의하면, 전력 소비가 적고 광 이용률이 높은 반사형 액정 표시 장치를 얻을 수 있다. According to the present invention, it can be seen that according to the present invention, the liquid crystal between the pixels can be driven so that both the reflectance and the contrast of the liquid crystal display panel can be improved. In addition, since both the first stripe electrode and the second stripe electrode are formed on one substrate, the capacitance of the pixel region is reduced, whereby a liquid crystal material having excellent optical properties such as transmittance can be used. In addition, since the parallel flat electrodes in the opposite relationship are not used, the manufacturing method is simplified, and a low cost liquid crystal display panel can be obtained. Moreover, according to this invention, the reflection type liquid crystal display device with little power consumption and high light utilization can be obtained.

특히, 인접한 픽셀 사이의 경계에 공통의 제1 스트라이프 전극을 구비하면, 2개의 인접한 픽셀을 동시에 구동할 경우 인접한 픽셀 영역 사이의 경계를 포함하여 픽셀 영역 전체에 걸쳐 액정의 배향 방향을 변경할 수 있다. 따라서, 인접한 픽셀 영역의 경계부의 액정을 항상 구동함으로써, 높은 콘트라스트를 얻을 수 있다. In particular, when the common first stripe electrode is provided at the boundary between adjacent pixels, when two adjacent pixels are driven simultaneously, the alignment direction of the liquid crystal may be changed over the entire pixel area including the boundary between adjacent pixel areas. Therefore, high contrast can be obtained by always driving the liquid crystal of the boundary part of the adjacent pixel area | region.

또한, 도전 반사 층과 제2 스트라이프 전극 사이에 절연 층이 형성되므로, 반사 층과 제2 스트라이프 전극은 콘택트 홀에 의해 접속된다. 반사 층은 적어도 액정에 더 근접한 제1 스트라이프 전극 부분 상에 형성된다. In addition, since an insulating layer is formed between the conductive reflective layer and the second stripe electrode, the reflective layer and the second stripe electrode are connected by contact holes. The reflective layer is formed on at least the first stripe electrode portion closer to the liquid crystal.

도146 및 도147은 도6의 경우와 유사한 액정 표시 장치를 나타낸 도면으로, 액정 분자의 배향에 대해 더 상세히 설명한다. 도148a 및 도148b는 유전체 층(36)의 표면에 근접한 도146 및 도147의 액정 표시 장치의 일부를 나타낸다. 146 and 147 show a liquid crystal display similar to that of FIG. 6, and more specifically describe the alignment of liquid crystal molecules. 148A and 148B show portions of the liquid crystal display of FIGS. 146 and 147 close to the surface of the dielectric layer 36.

도146 ~ 도148b에 나타낸 액정 표시 장치에서, 컬러 필터 기판(12)은 유전체 층(36)의 표면의 거의 전체를 덮는 투명 전극(18)을 갖고, TFT 기판(14)은 제1 및 제2 스트라이프 전극(22a, 22b)을 갖는다. 제1 스트라이프 전극(22a)은 TFT(34)에 접속되고, 데이터 전압이 공급된다. 제2 스트라이프 전극(22b)은 공통 버스 라인(40)에 접속되고, 공통 전압이 공급된다. 유전체 층(36)의 표면은 거의 평면이고, 기판 표면과 거의 평행을 이룬다. 또한, 액정 층의 유전율 이방성은 정이고, 수직 배향 층(20, 24)과 편광자(26, 28)가 구비된다. 편광자(26, 28)는 기판(12, 14)의 외부에 부착되므로, 편광자(26, 28)의 투광 축은 서로 수직을 이룬다. 절연 층은 전체적으로 참조 번호 50으로 표시된다.In the liquid crystal display device shown in Figs. 146 to 148B, the color filter substrate 12 has a transparent electrode 18 covering almost the entire surface of the dielectric layer 36, and the TFT substrate 14 is formed of the first and the second. The stripe electrodes 22a and 22b are provided. The first stripe electrode 22a is connected to the TFT 34, and a data voltage is supplied. The second stripe electrode 22b is connected to the common bus line 40, and a common voltage is supplied. The surface of dielectric layer 36 is nearly planar and is nearly parallel to the substrate surface. In addition, the dielectric anisotropy of the liquid crystal layer is positive, and the vertical alignment layers 20 and 24 and the polarizers 26 and 28 are provided. Since the polarizers 26 and 28 are attached to the outside of the substrates 12 and 14, the projection axes of the polarizers 26 and 28 are perpendicular to each other. The insulating layer is indicated generally by the reference numeral 50.

전압이 인가되지 않을 경우(도146 및 도148a), 액정 분자는 기판(12, 14)에 수직으로 배향되고, 광은 액정 패널을 관통하지 못한다. 전압이 인가될 경우(도147 및 도148b), 기판(12, 14)에 대해 비스듬하게 배향되고 제1 스트라이프 전극(22a)과 투명 전극(18) 사이에서 형성된 전계(F0)에 따라서 액정 분자가 배향되고, 광은 액정(16)의 이중 굴절 효과에 의해 액정 패널을 관통하게 된다. 즉, 유전체 층(36)의 표면이 평면이라면, 도148a에 나타낸 바와 같이, 전압이 인가되지 않을 경우, 모든 액정 분자가 유전체 층(36)의 표면에 수직으로 배향된다. 전압이 인가될 경우, 액정 분자는 비스듬한 전계(F0)에 따라서 배향되고, 기판(12, 14)의 표면에 비스듬하게 배향된다. 액정 분자가 기판(12, 14)의 표면에 비스듬하게 비스듬한 전계(F0)에 따라서 배향되고, 배향 층(20)의 배향 조절력에 의해 도148a의 상태로부터 도148b의 상태로 변화하는 데 시간이 필요하다. 그러므로, 액정을 구동하는 데 응답이 낮으므로, 구동 전압을 증가시킬 필요가 있다.When no voltage is applied (FIGS. 146 and 148A), the liquid crystal molecules are oriented perpendicular to the substrates 12 and 14, and light does not penetrate through the liquid crystal panel. When a voltage is applied (FIGS. 147 and 148B), the liquid crystal molecules are oriented at an angle to the substrates 12 and 14 and according to the electric field F 0 formed between the first stripe electrode 22a and the transparent electrode 18. FIG. Is aligned, and light passes through the liquid crystal panel by the double refraction effect of the liquid crystal 16. That is, if the surface of the dielectric layer 36 is flat, as shown in Fig. 148A, when no voltage is applied, all liquid crystal molecules are oriented perpendicular to the surface of the dielectric layer 36. When a voltage is applied, the liquid crystal molecules are oriented according to the oblique electric field F 0 and are obliquely oriented to the surfaces of the substrates 12 and 14. The liquid crystal molecules are oriented according to the obliquely oblique electric field F 0 on the surfaces of the substrates 12 and 14, and time is required for the liquid crystal molecules to change from the state of FIG. 148a to the state of FIG. need. Therefore, since the response is low in driving the liquid crystal, it is necessary to increase the driving voltage.

도149a ~ 도151은 도146 ~ 도148b를 참조하여 설명한 문제점을 해결하기 위한 본 발명의 또 다른 실시예를 나타낸다. 도149a ~ 도151에서, 유전체 층(36)의 표면은 만곡된 형상으로 형성된다. 배향 층(20)도 또한 유전체 층(36)과 동일하게 만곡된 형상으로 형성된다. 유전체 층(36)의 표면의 만곡된 형상은 유전체 층(36)이 평면 형상으로 형성된 표면을 가질 경우, 유전체 층(36)의 표면 상의 일 점에서의 법선 벡터가 그 점을 관통하는 전기력선에 평행한 라인에 더 가깝게 되어 있는 형상이다. 즉, 유전체 층(36)의 표면은 유전체 층(36)의 표면 상의 법선 벡터가 전기력선(F0)에 평행하게 접근하도록 경사져 있다. 도149a는 전압이 인가되지 않을 경우의 액정 분자의 배향을 나타낸다. 액정 분자는 전압이 인가되지 않을 경우, 유전체 층(36)의 표면에 비스듬하게, 기판(12, 14)의 표면에 수직하게 배향된다. 이런 방식으로, 유전체 층(36) 표면 근방의 액정 분자를 미리 비스듬하게 둠으로써, 도149에 나타낸 바와 같이, 전압이 인가될 경우 쉽게 액정 분자를 경사지게 할 수 있다. 그러므로, 액정을 구동하는 전압을 저감할 수 있고, 액정 분자의 응답 속도를 증가시킬 수 있다.149a through 151 illustrate still another embodiment of the present invention for solving the problems described with reference to FIGS. 146 through 148b. 149A-151, the surface of dielectric layer 36 is formed in a curved shape. The alignment layer 20 is also formed in the same curved shape as the dielectric layer 36. The curved shape of the surface of the dielectric layer 36 is such that when the dielectric layer 36 has a surface formed in a planar shape, the normal vector at one point on the surface of the dielectric layer 36 is parallel to the electric line of force passing therethrough. The shape is closer to one line. That is, the surface of the dielectric layer 36 is inclined such that the normal vector on the surface of the dielectric layer 36 approaches parallel to the electric force line F 0 . 149A shows the orientation of liquid crystal molecules when no voltage is applied. The liquid crystal molecules are oriented perpendicular to the surfaces of the substrates 12, 14, obliquely to the surface of the dielectric layer 36 when no voltage is applied. In this way, the liquid crystal molecules in the vicinity of the surface of the dielectric layer 36 are obliquely in advance, so that the liquid crystal molecules can be inclined easily when a voltage is applied, as shown in FIG. Therefore, the voltage driving the liquid crystal can be reduced, and the response speed of the liquid crystal molecules can be increased.

즉, 도149a의 상태로부터 도149b의 상태로 액정 분자가 경사질 때의, 액정 분자의 위치 변화량과 배향 층(20)의 배향 조절력의 영향은 도148a의 상태로부터 도148b의상태로 액정 분자가 경사질 때의 경우보다 적다. 그러므로, 액정을 구동하는 전압을 저감할 수 있고, 액정 분자의 응답 속도를 증가시킬 수 있다. That is, when the liquid crystal molecules are inclined from the state of Fig. 149A to the state of Fig. 149B, the influence of the position change amount of the liquid crystal molecules and the alignment control force of the alignment layer 20 is changed from the state of Fig. 148A to the state of Fig. 148B. Less than when tilted. Therefore, the voltage driving the liquid crystal can be reduced, and the response speed of the liquid crystal molecules can be increased.

다음에, 도150에서, 제1 및 제2 스트라이프 전극(22a, 22b) 사이의 간극에 대응한 유전체 층(36)(예를 들어 36x)의 표면 부분이 경사지면, 전압이 인가되지 않을 경우 기판 표면에 대하여 액정 분자가 약간 경사지므로, 누광이 발생하고, 콘트라스트가 저감된다고 하는 문제점이 생긴다.Next, in FIG. 150, when the surface portion of the dielectric layer 36 (for example 36x) corresponding to the gap between the first and second stripe electrodes 22a and 22b is inclined, the substrate is not applied when a voltage is not applied. Since the liquid crystal molecules are slightly inclined with respect to the surface, light leakage occurs, resulting in a reduction in contrast.

그러므로, 도152에 나타낸 바와 같이, 제1 및 제2 스트라이프 전극(22a, 22b)에 대응하는 유전체 층(36)의 표면 부분(36a, 36b)만이 만곡되고, 제1 및 제2 스트라이프 전극(22a, 22b) 사이의 간극에 대응하는 유전체 층(36)의 표면 부분(36x)은 기판 표면에 평행하도록 액정 표시 장치를 디자인한다. 이렇게 함으로써, 제1 및 제2 스트라이프 전극(22a, 22b) 사이의 간극에 대응한 유전체 층(36)의 표면 부분(36x)에 위치하고, 표시에 영향을 주는 액정 분자가 전압이 인가되지 않을 경우 수직하게 배향되며, 따라서 누광이 발생하지 않는다.Therefore, as shown in FIG. 152, only the surface portions 36a, 36b of the dielectric layer 36 corresponding to the first and second stripe electrodes 22a, 22b are curved, and the first and second stripe electrodes 22a. The liquid crystal display device is designed such that the surface portion 36x of the dielectric layer 36 corresponding to the gap between the layers 22b is parallel to the substrate surface. By doing so, it is located in the surface portion 36x of the dielectric layer 36 corresponding to the gap between the first and second stripe electrodes 22a, 22b, and the liquid crystal molecules that affect the display are vertical when no voltage is applied. Orientation, and thus no light leakage occurs.

또한, 공통 전압을 수신하는 제2 스트라이프 전극(22b)에 대응하는 유전체 층(36)의 표면 부분(36b)은 돌출부로서 돌출되어 있고, 데이터 전압을 수신하는 제1 스트라이프 전극(22a)에 대응하는 유전체 층(36)의 표면 부분(36a)은 오목부로서 오목하게 되어 있다. 그러므로, 제1 스트라이프 전극(22a)에 대향하는 유전체 층(36) 부분(36a)이 가장 얇고, 제2 스트라이프 전극(22b)에 대향하는 유전체 층(36) 부분(36b)이 가장 두껍다. 돌출부(36b)와 오목부(36a)의 양면에 경사면이 형성된다. 바람직하게는 경사부를 포함한 돌출부(36b)의 폭은 제2 스트라이프 전극(22b)의 폭과 같거나 작은 것이 좋고, 경사부를 포함한 오목부(36a)의 폭은 제1 스트라이프 전극(22a)의 폭보다 같거나 작은 것이 좋다. 그러므로, 이 경우, 유전체 층(36)의 표면이 만곡된 영역은 제1 및 제2 스트라이프 전극(22a, 22b) 부분뿐이다.Further, the surface portion 36b of the dielectric layer 36 corresponding to the second stripe electrode 22b receiving the common voltage protrudes as a protrusion and corresponds to the first stripe electrode 22a receiving the data voltage. The surface portion 36a of the dielectric layer 36 is recessed as a recess. Therefore, the portion 36a of the dielectric layer 36 facing the first stripe electrode 22a is the thinnest, and the portion 36b of the dielectric layer 36 facing the second stripe electrode 22b is thickest. Inclined surfaces are formed on both sides of the protruding portion 36b and the concave portion 36a. Preferably, the width of the protrusion 36b including the inclined portion may be equal to or smaller than the width of the second stripe electrode 22b, and the width of the concave portion 36a including the inclined portion is larger than the width of the first stripe electrode 22a. The same or less is good. In this case, therefore, only the curved region of the surface of the dielectric layer 36 is the portion of the first and second stripe electrodes 22a and 22b.

액티브 매트릭스 구동의 경우, 게이트 버스 라인(30) 상에는 선택적 펄스 전압이 인가되고, 펄스 전압이 인가되지 않을 경우 보통 마이너스 수 볼트가 인가된다. 그러므로, 게이트 버스 라인(30)과 제1 및 제2 스트라이프 전극(22a, 22b)(제1 및 제2 접속 전극(22c, 22d); 도50) 사이에 큰 전계가 발생한다. 따라서, 종종 차폐 전극이 필요하게 되거나, 게이트 버스 라인(30)과 제1 및 제2 스트라이프 전극(22a, 22b) 사이의 간격이 증가하여 개구율이 저감된다고 하는 문제점이 발생한다. In the case of active matrix driving, an optional pulse voltage is applied on the gate bus line 30, and usually negative volts is applied when no pulse voltage is applied. Therefore, a large electric field is generated between the gate bus line 30 and the first and second stripe electrodes 22a and 22b (first and second connection electrodes 22c and 22d; Fig. 50). Therefore, there is often a problem that a shielding electrode is required, or that the opening ratio is reduced by increasing the interval between the gate bus line 30 and the first and second stripe electrodes 22a and 22b.

도153은 게이트 버스 라인(30)과 제2 스트라이프 전극(22b) 사이의 전계로 인해 발생하는 액정의 배향에서의 문제를 설명하는 도면이다. 도153에서, 액정의 배향은 영역(RA, RB)에서 교란된다.FIG. 153 is a diagram for explaining a problem in the alignment of the liquid crystal caused by the electric field between the gate bus line 30 and the second stripe electrode 22b. In FIG. 153, the alignment of the liquid crystal is disturbed in the regions RA and RB.

도154는 도153에 나타낸 액정의 배향에서의 문제가 유전체 층(36)의 표면을 만곡하게 함으로써 방지되는 일 예를 나타낸 도면이다. 유전체 층(36) 상의 배향 층(20)에 의한 배향 조절력(alignment regulating force)으로 게이트 버스 라인(30)과 제2 스트라이프 전극(22b) 사이의 전계의 균형을 맞추어, 유전체 층(36) 근방(영역(RC))에 위치한 액정 분자가 기판에 대해 수직으로 배향되도록 유전체 층(36)의 표면이 배치된다. 이 경우, 게이트 버스 라인(30)에 대응한 유전체 층(36) 부분의 두께가 L1이고, 제2 스트라이프 전극(22b)에 대응한 유전체 층(36) 부분의 두께가 L2일 때, 유전체 층(36)의 표면은 L1 > L2의 관계가 되도록 영역(RC)에서 만곡되어 있다. FIG. 154 shows an example in which the problem in the alignment of the liquid crystal shown in FIG. 153 is prevented by making the surface of the dielectric layer 36 bent. By balancing the electric field between the gate bus line 30 and the second stripe electrode 22b with an alignment regulating force by the alignment layer 20 on the dielectric layer 36, The surface of the dielectric layer 36 is arranged such that the liquid crystal molecules located in the region RC are oriented perpendicular to the substrate. In this case, when the thickness of the portion of the dielectric layer 36 corresponding to the gate bus line 30 is L 1 and the thickness of the portion of the dielectric layer 36 corresponding to the second stripe electrode 22b is L 2 , the dielectric The surface of the layer 36 is curved in the region RC such that L 1 > L 2 is in a relationship.

제2 스트라이프 전극(22b)에는 거의 일정한 공통 전압이 공급되므로, 게이트 버스 라인(30)과 공통 전압 사이의 전계는 배향 조절력과 균형이 잡히는 것이 바람직하다. 제1 스트라이프 전극(22a)에 관하여는, 제1 스트라이프 전극(22a)에 공통 전압과 거의 동일한 전압이 인가된다고 가정할 때, 제1 스트라이프 전극(22a)에는 AC 전압이 공급되고, 그 중간 전압은 공통 전압과 동일하므로, 전계는 배향 조절력과 균형이 잡힌다. 그 결과, 게이트 버스 라인(30)과 스트라이프 전극 사이의 거리를 감소시켜서, 차폐 전극의 폭을 저감함으로써, 개구율을 증가시킬 수 있다.Since a substantially constant common voltage is supplied to the second stripe electrode 22b, the electric field between the gate bus line 30 and the common voltage is preferably balanced with the orientation control force. With regard to the first stripe electrode 22a, assuming that a voltage substantially equal to the common voltage is applied to the first stripe electrode 22a, an AC voltage is supplied to the first stripe electrode 22a, and the intermediate voltage thereof is Since it is equal to the common voltage, the electric field is balanced with the orientation control. As a result, the aperture ratio can be increased by reducing the distance between the gate bus line 30 and the stripe electrode and reducing the width of the shielding electrode.

도155는 유전체 층(36)의 표면을 만곡시킴으로써, 유전체 층(36)이 렌즈로서 기능하는 것을 설명하는 도면이다. 도155의 유전체 층(36)은 오목 렌즈와 같이 만곡되어 있다. 그러므로, 유전체 층(36)은 오목 렌즈로서 기능하고, 제2 스트라이프 전극(22b)에 입사한 광은 제1 및 제2 스트라이프 전극(22a, 22b) 사이의 간극부에 모임으로써, 실제적인 개구율을 증가시킨다. FIG. 155 is a diagram illustrating that the dielectric layer 36 functions as a lens by curving the surface of the dielectric layer 36. FIG. The dielectric layer 36 of FIG. 155 is curved like a concave lens. Therefore, the dielectric layer 36 functions as a concave lens, and the light incident on the second stripe electrode 22b collects in the gap portion between the first and second stripe electrodes 22a and 22b, thereby achieving an actual aperture ratio. Increase.

도152의 예에 의한 15형 XGA 액정 표시 장치는 하기 방법으로 제조한다. 유전체 층(36)은 하나의 기판(12) 상에 형성되고, 제1 스트라이프 전극(22a)에 대응하는 유전체 층(36) 부분(36a)은 포토리소그래피 공정에 의해 오목 형상으로 되어 경화되고, 유전체 층(36) 상에는 수지 층이 더 가해지고, 제2 스트라이프 전극(22b)에 대응하는 유전체 층(36) 부분(36b)은 포토리소그래피 공정에 의해 돌출 형상으로 되어 경화된다. 여기서 사용된 수지는 NN700(JSR)이다. 돌출부(36b)와 오목부(36a)의 모서리는 가열에 의해 둥글에 경사져 있다. 그 후, 수직 배향 층(20)(JSR 사제 JALS204)가 가해진다. 다른 기판(14)이 형성된 후, 2개의 기판이 결합되고, 액정(Merc Japan 사제 ZLI4535)이 삽입된다. 또한, 비교예로서 유전체 층(36)의 표면이 평면인 액정 표시 장치가 동일한 방법으로 제조된다. 본 실시예에 의한 액정 표시 장치와 비교예를 비교하면, 콘트라스트가 저감되지 않았고, 동일 구동 전압으로 흰색 휘도가 15%만큼 증가되었고, 응답 속도가 10%만큼 개선되었다. A 15 type XGA liquid crystal display device according to the example of Fig. 152 is manufactured by the following method. The dielectric layer 36 is formed on one substrate 12, and the portion 36a of the dielectric layer 36 corresponding to the first stripe electrode 22a is concave and cured by a photolithography process, and the dielectric A resin layer is further applied on the layer 36, and the portion 36b of the dielectric layer 36 corresponding to the second stripe electrode 22b is protruded and cured by a photolithography process. The resin used here is NN700 (JSR). The edges of the protrusions 36b and the recesses 36a are inclined roundly by heating. Then, the vertical alignment layer 20 (JALS204 by JSR Corporation) is added. After the other substrate 14 is formed, two substrates are bonded to each other, and a liquid crystal (ZLI4535 manufactured by Merc Japan) is inserted. As a comparative example, a liquid crystal display device having a flat surface of the dielectric layer 36 is manufactured in the same manner. In comparison with the liquid crystal display according to the present embodiment and the comparative example, the contrast was not reduced, the white luminance was increased by 15% with the same driving voltage, and the response speed was improved by 10%.

도156 ~ 도158은 본 발명의 또 다른 실시예를 나타낸다.156 through 158 show yet another embodiment of the present invention.

도156은 도150의 경우와 유사한 액티브 매트릭스를 나타낸다. 이 액티브 매트릭스를 갖는 액정 표시 장치는 도73에 나타낸 바와 마찬가지로, 제1 및 제2 스트라이프 전극(22a, 22b)과, 제1 및 제2 스트라이프 전극(22a, 22b)을 덮는 절연 층(50a, 50b)을 갖는다. Figure 156 shows an active matrix similar to that of Figure 150. As shown in FIG. 73, the liquid crystal display device having the active matrix has insulating layers 50a and 50b covering the first and second stripe electrodes 22a and 22b and the first and second stripe electrodes 22a and 22b. Has

도157은 도156의 제1 및 제2 스트라이프 전극(22a, 22b)을 덮는 절연 층(50a, 50b)과, 제1 및 제2 스트라이프 전극(22a, 22b)을 갖는 기판(14)을 나타낸다.FIG. 157 shows a substrate 14 having insulating layers 50a and 50b covering the first and second stripe electrodes 22a and 22b of FIG. 156 and the first and second stripe electrodes 22a and 22b.

절연 층(50a, 50b)은 제2 스트라이프 전극(22b) 위의 개구(50h)를 갖고, 개구(50h)의 측벽은 테이퍼 형상을 이루고 있다. 즉, 개구(50h)는 TFT 기판(14) 쪽으로부터 컬러 필터 기판(12) 쪽으로 퍼지도록 형성된다. 개구(50h)의 모서리도 도156에 나타냈다. 또한, 컬러 필터 기판(12)은 도1에 나타낸 고체 투명 전극(18)을 갖는다.The insulating layers 50a and 50b have an opening 50h on the second stripe electrode 22b, and the side wall of the opening 50h has a tapered shape. That is, the opening 50h is formed to spread from the TFT substrate 14 side toward the color filter substrate 12. The corner of the opening 50h is also shown in FIG. The color filter substrate 12 also has a solid transparent electrode 18 shown in FIG.

도157에서는, 상술한 바와 같이, 전압이 인가될 때, 제1 스트라이프 전극(22a)으로부터 투명 전극(18)으로 비스듬한 전계(F0)가 형성되고, 액정 분자가 비스듬한 전계(F0)에 평행하게 배향된다. 제1 및 제2 스트라이프 전극(22a, 22b) 사이에 형성된 수평 전계는 비스듬한 전계(F0)로 유발된 액정의 배향에 조력하는 기능을 한다. 제2 스트라이프 전극(22b) 근방에 형성된 전계는 의도된 비스듬한 전계(F0)와 반드시 일치하지는 않아서, 액정 분자가 비스듬한 전계(F0)에 따라서 배향되지 않고 이와 다르게 배향되기 쉽다. 그러나, 개구(50h)의 테이퍼형 벽(50i)에 인접하여 위치한 액정 분자는 테이퍼형 벽(50i)에 수직하게 배향되어, 그 결과 이 액정 분자의 배향은 비스듬한 전계(F0)에 따라서 배향된 액정 분자의 배향과 일치하게 된다. 그러므로, 액정의 배향이 개선된다.In FIG. 157, as described above, when a voltage is applied, an oblique electric field F 0 is formed from the first stripe electrode 22a to the transparent electrode 18, and the liquid crystal molecules are parallel to the oblique electric field F 0 . Are oriented. The horizontal electric field formed between the first and second stripe electrodes 22a and 22b serves to assist in the alignment of the liquid crystal caused by the oblique electric field F 0 . The electric field formed near the second stripe electrode 22b does not necessarily coincide with the intended oblique electric field F 0 , so that the liquid crystal molecules are not oriented according to the oblique electric field F 0 and are easily oriented differently. However, the liquid crystal molecules located adjacent to the tapered wall 50i of the opening 50h are oriented perpendicular to the tapered wall 50i, so that the orientation of the liquid crystal molecules is oriented according to the oblique electric field F 0 . Coincides with the orientation of the liquid crystal molecules. Therefore, the alignment of the liquid crystal is improved.

도158은 절연 층(50a, 50b)의 개구(50h)의 변형례를 나타낸다. 개구(50h)는 제2 스트라이프 전극(22b) 위의 절연 층(50a, 50b)에 형성되고, 개구(50j)는 제1 스트라이프 전극(22a) 위의 절연 층(50a, 50b)에 형성된다. 개구(50h, 50j)의 단부는 제1 및 제2 스트라이프 전극(22a, 22b)보다 좁으므로, 개구(50h, 50j)의 단부는 각각 제1 및 제2 스트라이프 전극(22a, 22b)에 의해 가려진다. 도157을 참조하여 설명한 바와 같이, 전압이 인가되지 않을 때, 개구(50h)의 테이퍼형 벽(50i)에 인접하여 위치한 액정 분자에서는, 액정의 배향이 교란되고, 누광이 발생할 수 있다. 도158에 나타낸 바와 같이, 각각 제1 및 제2 스트라이프 전극(22a, 22b) 위에 개구(50h, 50j)를 배치함으로써, 액정의 배향이 교란된 부분이 스트라이프 전극(22a, 22b)에 의해 차단될 수 있어서, 콘트라스트를 개선할 수 있다.158 shows a modification of the opening 50h of the insulating layers 50a and 50b. The opening 50h is formed in the insulating layers 50a and 50b over the second stripe electrode 22b, and the opening 50j is formed in the insulating layers 50a and 50b over the first stripe electrode 22a. Since the ends of the openings 50h and 50j are narrower than the first and second stripe electrodes 22a and 22b, the ends of the openings 50h and 50j are covered by the first and second stripe electrodes 22a and 22b, respectively. Lose. As described with reference to FIG. 157, when no voltage is applied, in the liquid crystal molecules located adjacent to the tapered wall 50i of the opening 50h, the alignment of the liquid crystal may be disturbed and leakage may occur. As shown in FIG. 158, by arranging the openings 50h and 50j over the first and second stripe electrodes 22a and 22b, respectively, portions in which the alignment of the liquid crystal is disturbed can be blocked by the stripe electrodes 22a and 22b. Can improve the contrast.

도159 ~ 도163은 본 발명의 또 다른 실시예를 나타낸다. 본 실시예에서, 컬러 필터 기판(12)은 투명 전극(18)과 배향 층(20) 사이에 유전체 층(36)을 갖는다.159 through 163 show still another embodiment of the present invention. In this embodiment, the color filter substrate 12 has a dielectric layer 36 between the transparent electrode 18 and the alignment layer 20.

도159에서, 기판(12) 표면 상에는 투명 전극(18)이 형성되고, 투명 전극(18) 상에는 컬러 필터 층(R, G 및 B 성분 함유)이 형성되고, 컬러 필터 층(38) 상에는 투명 수지 층(36x)이 형성되고, 투명 수지 층(36x) 상에는 배향 층(20)이 형성된다. 유전체 층(36)은 컬러 필터 층(38)과 투명 수지 층(36x)을 포함한다.In FIG. 159, a transparent electrode 18 is formed on the surface of the substrate 12, a color filter layer (containing R, G and B components) is formed on the transparent electrode 18, and a transparent resin is formed on the color filter layer 38. Layer 36x is formed, and alignment layer 20 is formed on transparent resin layer 36x. Dielectric layer 36 includes a color filter layer 38 and a transparent resin layer 36x.

도160에서, 기판(12) 표면 상에는 컬러 필터 층(38)이 형성되고, 컬러 필터 층(38)(R, G 및 B 성분 함유) 상에는 투명 전극(18)이 형성되고, 투명 전극(18) 상에는 투명 수지 층(36x)이 형성되고, 투명 수지 층(36x) 상에는 배향 층(20)이 형성된다. 유전체 층(36)은 투명 수지 층(36x)을 포함한다.In FIG. 160, a color filter layer 38 is formed on the surface of the substrate 12, a transparent electrode 18 is formed on the color filter layer 38 (containing R, G, and B components), and the transparent electrode 18 The transparent resin layer 36x is formed on it, and the orientation layer 20 is formed on the transparent resin layer 36x. Dielectric layer 36 includes a transparent resin layer 36x.

도161에서, 기판(12) 표면 상에는 투명 전극(18)이 형성되고, 투명 전극(18) 상에는 컬러 필터 층(38)이 형성되고, 컬러 필터 층(38) 상에는 배향 층(20)이 형성된다. 유전체 층(36)은 컬러 필터 층(38)을 포함한다. 또한, 기판(12) 상에는 대략 블랙 매트릭스가 형성된다.In FIG. 161, a transparent electrode 18 is formed on the surface of the substrate 12, a color filter layer 38 is formed on the transparent electrode 18, and an alignment layer 20 is formed on the color filter layer 38. . Dielectric layer 36 includes color filter layer 38. In addition, an approximately black matrix is formed on the substrate 12.

유전체 층(36)의 제조에 있어서, 유전체 층(36)의 두께(d)와 비유전 상수(ε)의 비(d/ε)가 적절하지 않으면, 표시에 필요한 충분한 휘도가 얻어지지 않는다. 또한, 유전체 층(36)이 투명 수지 층(36x)을 포함하는 도160의 배치의 경우, 액정 패널이 제조된 후, 화상을 형성하기 위하여 액정 패널을 사용할 경우, 화면의 화상 스티킹이 발생할 수 있다.In the manufacture of the dielectric layer 36, if the ratio d / ε of the thickness d of the dielectric layer 36 to the dielectric constant epsilon is not appropriate, sufficient luminance necessary for display is not obtained. Further, in the arrangement of Fig. 160 in which the dielectric layer 36 includes the transparent resin layer 36x, after the liquid crystal panel is manufactured, when the liquid crystal panel is used to form an image, image sticking of the screen may occur. have.

유전체 층(36)이 컬러 필터 층(38)을 포함하는 도161의 배치의 경우, 화면의 화상 스티킹이 발생하지 않을 수 있지만, 액정 층(16)과 컬러 필터 층(38) 사이에는 얇은 배향 층(20)만이 존재하므로, 컬러 필터 층(38)에 의해 야기된 액정 층(16)의 오염으로 인해 전압 유지 성능이 저감될 수 있는 문제점이 있다.In the arrangement of FIG. 161 where the dielectric layer 36 includes a color filter layer 38, image sticking of the screen may not occur, but a thin orientation between the liquid crystal layer 16 and the color filter layer 38. Since only layer 20 exists, there is a problem that voltage holding performance can be reduced due to contamination of liquid crystal layer 16 caused by color filter layer 38.

컬러 필터 층(38)의 비유전 상수(ε)는 투명 수지의 비유전 상수보다 높다. 예를 들어 투명 수지의 비유전 상수(ε)는 대략 3 ~ 3.3이지만, 컬러 필터 층(38)의 비유전 상수(ε)는 3.5 ~ 4이다. 투명 전극(18)은 유전체 층(36)의 아래에 배치되므로, 투명 전극(18)으로부터 액정에 인가된 전압은 유전체 층(36)에 의해 영향을 받는다. 유전체 층(36)의 비유전 상수(ε)가 변화할 경우, 이에 대응하여 유전체 층(36)의 두께를 변화시켜서, 액정 층에 인가되는 전압을 일정하게 유지할 필요가 있다. 예를 들어 비유전 상수의 값이 크면, 이에 대응하여 유전체 층(36)의 두께를 증가시킬 필요가 있다. 특히, 유전체 층(1)의 두께가 d1이고 비유전 상수가 ε1이며, 유전체 층(2)의 두께가 d2이고 비유전 상수가 ε2일 경우, 액정 층에 인가되는 전압을 일정하게 유지하기 위해서는, (d1/ε1) = (d2/ε2)의 관계를 만족하는 것이 바람직하다.The dielectric constant? Of the color filter layer 38 is higher than the dielectric constant of the transparent resin. For example, the dielectric constant ε of the transparent resin is about 3 to 3.3, but the dielectric constant ε of the color filter layer 38 is 3.5 to 4. Since the transparent electrode 18 is disposed under the dielectric layer 36, the voltage applied to the liquid crystal from the transparent electrode 18 is affected by the dielectric layer 36. When the dielectric constant? Of the dielectric layer 36 changes, it is necessary to change the thickness of the dielectric layer 36 correspondingly to keep the voltage applied to the liquid crystal layer constant. For example, if the value of the dielectric constant is large, it is necessary to increase the thickness of the dielectric layer 36 correspondingly. In particular, when the thickness of the dielectric layer 1 is d1, the dielectric constant is ε1, the thickness of the dielectric layer 2 is d2 and the dielectric constant is ε2, in order to keep the voltage applied to the liquid crystal layer constant, It is preferable to satisfy the relationship of (d1 / ε1) = (d2 / ε2).

실제로 많은 수지를 사용하여 조사한 결과, 표시 휘도는 비유전 상수와 유전체 층의 두께와 관련이 있다는 것을 발견하였다.Indeed, many investigations have been made using resins and found that display luminance is related to the dielectric constant and the thickness of the dielectric layer.

도162는 ε(단위는 f이다)이 비유전 상수가고, d(단위는 ㎛이다)가 유전체 층(36)의 두께라 할 때, 10V의 전압이 인가될 경우의 비유전 상수에 대한 두께의 비(d/ε, 단위는 ㎛/f이다)와 투과율의 관계를 나타낸다. 비(㎛/f)는 X축에 나타내고, 투과율은 Y축으로 나타낸다.Figure 162 shows the thickness of the relative dielectric constant when a voltage of 10V is applied when? (Unit is f) is the dielectric constant and d (unit is the thickness) is the thickness of the dielectric layer 36. The relationship between ratio (d / ε, unit is µm / f) and transmittance is shown. The ratio (µm / f) is shown on the X axis, and the transmittance is shown on the Y axis.

휘도(투과율)는 d/ε의 값이 대략 0.7 ㎛/f 일 때 피크를 갖는다. d/ε의 값이 0.7 ㎛/f를 초과할 경우, 휘도가 약간 저감된다. d/ε의 값이 0.7 ㎛/f 미만일 경우, 휘도는 d/ε의 값의 저감에 따라 저감된다. 도162의 결과로부터, d/ε는 0.5 ㎛/f 이상인 것이 좋다. d/ε가 0.7 ㎛/f를 초과할 경우, 유전체 층(36) 자체의 투 과율과 휘도가 저감된다. 그러므로, d/ε가 너무 크지 않는 것이 중요하게 되며, 바람직하게는 d/ε가 0.9 ㎛/f 미만인 것이 좋다.The luminance (transmittance) has a peak when the value of d / ε is approximately 0.7 mu m / f. When the value of d / ε exceeds 0.7 mu m / f, the luminance is slightly reduced. When the value of d / ε is less than 0.7 µm / f, the luminance is reduced by decreasing the value of d / ε. From the results in FIG. 162, d / ε is preferably 0.5 µm / f or more. When d / ε exceeds 0.7 mu m / f, the transmittance and luminance of the dielectric layer 36 itself is reduced. Therefore, it is important that d / ε is not too large, preferably d / ε is less than 0.9 µm / f.

유전체 층(36)의 연소는 저항율과 관련된다. 유전체 층(36)의 저항률이 작을수록, 화면의 화상 스티킹의 정도가 작어지는 경향이 있다. 유전체 층(36)의 두께가 증가하면, 저항이 커지고, 화면의 화상 스티킹의 정도가 커진다.Combustion of the dielectric layer 36 is associated with resistivity. The smaller the resistivity of the dielectric layer 36, the smaller the degree of image sticking on the screen. As the thickness of the dielectric layer 36 increases, the resistance increases, and the degree of image sticking of the screen increases.

투명 수지 층(36x)을 포함한 유전체 층(36)의 구성에서는, 유전체 층(36)이 휘도 요구를 충족시키는 일정한 두께를 가질 것이 요구되고, 그 결과 저항이 커지고, 화면의 화상 스티킹이 쉽게 발생한다. 이와는 반대로, 컬러 필터(38)를 포함하는 유전체 층(36)의 구성에서, 컬러 필터(38)가 종래의 전형적인 두께를 가질 경우, 충분한 휘도를 얻을 수 있다고 말할 수 없다. 그러나, 저항이 그리 크지 않아서, 화면의 화상 스티킹이 발생하지 않는다.In the configuration of the dielectric layer 36 including the transparent resin layer 36x, it is required that the dielectric layer 36 have a constant thickness to meet the luminance requirement, resulting in a large resistance and easy image sticking of the screen. do. In contrast, in the configuration of the dielectric layer 36 including the color filter 38, it cannot be said that sufficient luminance can be obtained if the color filter 38 has a typical typical thickness. However, the resistance is not so great that image sticking of the screen does not occur.

그러므로, 도159에 나타낸 바와 같이, 컬러 필터(38)와 투명 수지 층(36x)을 포함한 유전체 층(36)의 구성에서는, 상기 문제점을 동시에 해결할 수 있다. 이 경우, 투명 수지 층(36x)은 컬러 필터(38)보다 더 얇은 것이 좋다. 이 경우의 유전체 층(36)의 두께는 단일 층의 컬러 필터(38)를 포함하는 유전체 층(36)의 두께보다 두꺼워서, 충분한 휘도를 보장할 수 있는 두께가 된다. 또한, 이 경우의 유전체 층(36)의 저항은 단일 층의 투명 수지 층(36x)을 포함하는 유전체 층(36)의 저항보다 작아서, 화면의 화상 스티킹이 발생하지 않는다. 또한, 컬러 필터(38)의 외부에 컬러 필터(38)보다 밀도가 높은 투명 수지 층(36x)이 배치되므로, 액정 표시 장치(16)가 컬러 필터 층(38)에 의해 오염되지 않아서, 전압 유지 성능이 감소되는 문제가 해결된다. Therefore, as shown in FIG. 159, in the configuration of the dielectric layer 36 including the color filter 38 and the transparent resin layer 36x, the above problem can be solved at the same time. In this case, the transparent resin layer 36x is preferably thinner than the color filter 38. The thickness of the dielectric layer 36 in this case is thicker than the thickness of the dielectric layer 36 including the single color filter 38, so that the thickness can ensure sufficient luminance. In addition, the resistance of the dielectric layer 36 in this case is smaller than that of the dielectric layer 36 including the single-layer transparent resin layer 36x, so that image sticking of the screen does not occur. In addition, since the transparent resin layer 36x having a higher density than the color filter 38 is disposed outside the color filter 38, the liquid crystal display device 16 is not contaminated by the color filter layer 38, thereby maintaining voltage. The problem of reduced performance is solved.

컬러 필터(38)와 투명 수지 층(36x)을 포함한 유전체 층(36)의 구성에서는, 단일 층의 유전체 층(36)과 유사하게, 0.5 < (d1/ε1)+(d2/ε2)의 관계가 만족되는 것이 바람직하다. 더 바람직하게는 0.5 < (d1/ε1)+(d2/ε2) < 0.9의 관계가 만족되는 것이 좋다.In the configuration of the dielectric layer 36 including the color filter 38 and the transparent resin layer 36x, the relationship of 0.5 <(d1 / ε1) + (d2 / ε2), similar to the single-layer dielectric layer 36 Is preferably satisfied. More preferably, the relationship of 0.5 <(d1 / ε1) + (d2 / ε2) <0.9 is satisfied.

도163은 컬러 필터(38)의 두께가 2㎛일 경우, 유전체 층(36)의 투명 수지 층(36x)의 두께와 화면의 화상 스티킹 사이의 관계를 나타낸 도면이다. 화면의 화상 스티킹은 전압이 인가되기 전의 휘도와 3V의 전압이 인가된 후의 휘도 사이의 차의 제곱의 합(ST)으로 표현된다. 여기서, 투명 수지 층(36x)의 두께가 커짐에 따라, 화면의 화상 스티킹의 정도가 커짐을 알 수 있다. 이것은, 유전체 층(36) 내의 투명 수지 층(36x)의 비가 커지고, 투명 수지 층(36x) 아래에 위치한 저 저항의 컬러 필터(38)의 효과가 낮아져서, 전하가 쉽게 축적될 수 있기 때문이라고 생각된다. 즉, 유전체 층(36)으로 사용되는 컬러 필터(38)와 투명 수지 층(36x) 내의 저 저항의 컬러 필터(38)의 비가 그다지 크지 않다면, 화면의 화상 스티킹을 방지하는 효과가 그다지 크지 않다. 컬러 필터(38) 상에 형성된 투명 수지 층(36x)의 두께는 가능한 한 얇은 것이 좋다.FIG. 163 shows the relationship between the thickness of the transparent resin layer 36x of the dielectric layer 36 and the image sticking of the screen when the thickness of the color filter 38 is 2 m. The image sticking of the screen is expressed as the sum (S T) of the square of the difference between the luminance after the voltage of the luminance and 3V voltage is applied prior to application. Here, it can be seen that as the thickness of the transparent resin layer 36x increases, the degree of image sticking of the screen increases. This is thought to be because the ratio of the transparent resin layer 36x in the dielectric layer 36 becomes large, and the effect of the low-resistance color filter 38 located below the transparent resin layer 36x is lowered, so that charges can easily accumulate. do. That is, if the ratio between the color filter 38 used as the dielectric layer 36 and the low resistance color filter 38 in the transparent resin layer 36x is not so large, the effect of preventing image sticking of the screen is not so great. . The thickness of the transparent resin layer 36x formed on the color filter 38 is preferably as thin as possible.

다음의 표3은 도159 ~ 도161의 실시예의 화면의 화상 스티킹과 전압 유지율(VHR)을 나타낸다.Table 3 below shows the image sticking and the voltage holding ratio (VHR) of the screens of the embodiments of Figs. 159 to 161.

Figure 111999016583520-pat00168
Figure 111999016583520-pat00168

컬러 필터 기판의 제조에 있어서, 유리 기판(12) 상에는 Cr의 얇은 층을 형성함으로써, 블랙 매트릭스(도시하지 않음)를 형성한다. 종래의 컬러 필터 기판 상에는 컬러 필터 층이 형성되지만, 본 발명의 이 공정에서는, 스퍼터링 방법에 의해 ITO 등의 투명 전극(18)이 형성된다. 컬러 필터 층(38)의 RGB 성분은 각각 포토리소그래피 공정에 의해 투명 전극(18) 상에 형성된다. 컬러 필터 층(38)의 비유전 상수는 대략 4이다. 그 후, 컬러 필터 층(38) 상에는 투명 수지 층(36x)이 형성된다. 이 경우, 투명 수지 층(36x)은 패터닝될 수 있는 수지로 되는 것이 좋은 데, 이는 컬러 필터 기판 내의 투명 전극(18)에 TFT 기판 내의 이송 전극을 접속하기 위하여 투명 수지 층(36x) 내에 관통 홀을 구비하기 때문이다. 여기서, RGB 성분을 갖는 컬러 필터 층(38) 상에 비유전 상수(ε)가 3.3이고, 두께가 대략 0.2㎛인 양의 레지스트형 투명 수지를 형성한다. 투명 수지 층을 가한 후에, 관통 홀이 형성될 위치에 자외선을 조사하고, 현상액(예를 들어 TMAH 용액)을 사용하여 현상을 행한다.In manufacturing a color filter substrate, a black matrix (not shown) is formed by forming a thin layer of Cr on the glass substrate 12. Although a color filter layer is formed on a conventional color filter substrate, in this step of the present invention, transparent electrodes 18 such as ITO are formed by the sputtering method. The RGB components of the color filter layer 38 are each formed on the transparent electrode 18 by a photolithography process. The dielectric constant of the color filter layer 38 is approximately four. Thereafter, a transparent resin layer 36x is formed on the color filter layer 38. In this case, the transparent resin layer 36x is preferably made of a resin which can be patterned, which is a through hole in the transparent resin layer 36x for connecting the transfer electrode in the TFT substrate to the transparent electrode 18 in the color filter substrate. It is because it is provided. Here, on the color filter layer 38 having the RGB component, a resistive transparent resin of an amount having a relative dielectric constant? Of 3.3 and a thickness of approximately 0.2 mu m is formed. After adding a transparent resin layer, ultraviolet-ray is irradiated to the position where a through hole is formed, and image development is performed using a developing solution (for example, TMAH solution).

투명 수지로는 보통 광 표백 공정에 의해 표백되는 투명 수지(예를 들어 Shibray S1808 등)를 사용하여도 좋다. 그 후, 투명 수지 층에 수직 배향 층을 가한다.As a transparent resin, you may use the transparent resin (for example, Shibray S1808 etc.) which is usually bleached by the optical bleaching process. Thereafter, a vertical alignment layer is added to the transparent resin layer.

게이트 버스 라인, 데이터 버스 라인, TFT, 제1 및 제2 스트라이프 전극(22a, 22b) 및 수직 배향 층을 포함한 액티브 매트릭스는 TFT 기판 내에 형성된다.An active matrix including a gate bus line, a data bus line, TFTs, first and second stripe electrodes 22a and 22b, and a vertical alignment layer is formed in the TFT substrate.

이렇게 제조된 액정 패널에서, 투명 수지 층(36x)과 컬러 필터 층(38) 전체의 d/ε 값은 도162에서의 피크에서의 값에 근접한 대략 0.6이고, 따라서 휘도가 증가된다. 또한, 이 상황에서는, 화면의 화상 스티킹이 발생하지 않고, 높은 전압 유지 성능이 확보된다.In the liquid crystal panel thus produced, the d / ε value of the transparent resin layer 36x and the color filter layer 38 as a whole is approximately 0.6, close to the value at the peak in FIG. 162, and thus the luminance is increased. In this situation, image sticking of the screen does not occur and high voltage holding performance is ensured.

도164는 본 발명의 또 다른 실시예를 나타낸다. 본 실시예에서, 컬러 필터 기판(12)은 투명 전극(18)과 배향 층(20) 사이에 유전체 층(36y)을 갖는다. 유전체 층(36y)은 광학적 이방성을 갖는다. 즉, 도25에서, 위상 막(42)은 유전체 층(36)(도 25에는 도시하지 않음)과 분리되어 배치되어 있지만, 도159에서, 유전체 층(36y)은 유전체 층(36)의 기능과 위상 막(42)의 기능을 조합하여 갖는다. 그러므로, 위상 막(42)에 관련된 위 설명을 유전체 층(36y)에도 적용할 수 있다. 식(1) ~ 식(5)과 도28 ~ 도31을 유전체 층(36y)에도 적용할 수 있다. 그러므로, 반복된 설명은 생략한다.Figure 164 shows another embodiment of the present invention. In this embodiment, the color filter substrate 12 has a dielectric layer 36y between the transparent electrode 18 and the alignment layer 20. Dielectric layer 36y has optical anisotropy. That is, in FIG. 25, the phase film 42 is disposed separately from the dielectric layer 36 (not shown in FIG. 25). In FIG. 159, the dielectric layer 36y has a function similar to that of the dielectric layer 36. In FIG. It has a combination of the functions of the phase film 42. Therefore, the above description relating to the phase film 42 can also be applied to the dielectric layer 36y. Equations (1) to (5) and FIGS. 28 to 31 can also be applied to the dielectric layer 36y. Therefore, repeated description is omitted.

유전체 층(36y)은 광 중합 기(photopolymerization group)를 갖는 중합체 액정 또는 디스코틱 액정으로 형성될 수 있다. 도165는 유전체 층(36y)으로 사용할 수 있는 디스코틱 액정의 예를 나타낸다. 예를 들어 유전체 층(36y)의 형성시에, 유리 기판(12) 상에 투명 전극(18)이 형성되고, 투명 전극(18) 상에 유전체 층(36y)을 배향시키는 배향 층(예를 들어 JSR 사제 AL3045)이 형성된다. 배향 층 상에 용매와 혼합된 디스코틱 액정을 가하고, 뜨거운 판 상에서 휘발성 성분을 기화시킨 후, 자외선을 조사하여 경화함으로써, 유전체 층(36)을 형성한다. 유전체 층(36)은 가열에 의해 경화시킬 수 있다. 그 후, 유전체 층(36) 상에 수직 배향 층(20)을 형성한다. The dielectric layer 36y may be formed of a polymer liquid crystal or discotic liquid crystal having a photopolymerization group. 165 shows an example of a discotic liquid crystal that can be used as the dielectric layer 36y. For example, in the formation of the dielectric layer 36y, a transparent electrode 18 is formed on the glass substrate 12, and an alignment layer (for example, orienting the dielectric layer 36y on the transparent electrode 18). AL3045 manufactured by JSR is formed. The dielectric layer 36 is formed by adding a discotic liquid crystal mixed with a solvent on the alignment layer, vaporizing a volatile component on a hot plate, and then curing by irradiating with ultraviolet rays. Dielectric layer 36 may be cured by heating. Thereafter, vertical alignment layer 20 is formed on dielectric layer 36.

본 발명에 의하면, 시각 특성이 우수한 액정 표시 장치를 쉽게 제조할 수 있다. According to this invention, the liquid crystal display device excellent in visual characteristics can be manufactured easily.

또한, 구동 전압을 저감할 수 있고, 액정의 반응 속도를 개선할 수 있다.In addition, the driving voltage can be reduced, and the reaction speed of the liquid crystal can be improved.

Claims (27)

한 쌍의 기판과, With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과, A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된, 픽셀 마다의 복수의 스트라이프 전극과, A plurality of stripe electrodes per pixel formed on one of the substrates; 상기 기판 중 다른 하나의 거의 전체 표면을 덮도록 상기 다른 기판에 형성된 투명 전극을 포함하며, A transparent electrode formed on the other substrate to cover almost the entire surface of the other one of the substrates, 상기 복수의 스트라이프 전극은 서로 평행하게 배치되어 있고,The plurality of stripe electrodes are arranged parallel to each other, 상기 스트라이프 전극에는 표시 화상에 대응되는 데이터 전압인 제1 전압이 공급되고, 상기 투명 전극에는 제1 전압과 다른 제2 전압이 공급되는 것을 특징으로 하는 액정 표시 장치. And a first voltage, a data voltage corresponding to a display image, to the stripe electrode, and a second voltage different from the first voltage to the transparent electrode. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층과,An alignment layer formed on the other one of the substrates, 절연 층을 포함하며,An insulating layer, 상기 스트라이프 전극은 서로 평행한 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes stripe electrodes of a first group and a second group parallel to each other, a first voltage is supplied to the stripe electrodes of the first group, and a second voltage different from the first voltage to the stripe electrodes of the second group. Voltage is supplied, 상기 절연 층은 상기 제1 및 제2 군의 스트라이프 전극 중 적어도 하나를 덮고, 상기 배향 층 아래에 배치된 것을 특징으로 하는 액정 표시 장치.And the insulating layer covers at least one of the stripe electrodes of the first and second groups and is disposed under the alignment layer. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층을 포함하며,An alignment layer formed on the other one of the substrates, 상기 스트라이프 전극은 서로 평행한 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes stripe electrodes of a first group and a second group parallel to each other, a first voltage is supplied to the stripe electrodes of the first group, and a second voltage different from the first voltage to the stripe electrodes of the second group. Voltage is supplied, 일 영역에 위치한 상기 제1 및 제2 군의 스트라이프 전극의 각각은 일 방향으로 배향된 형상을 갖고, 다른 영역에 위치한 상기 제1 및 제2 군의 스트라이프 전극의 각각은 상기 일 영역에 위치한 상기 제1 및 제2 군의 스트라이프 전극과 동일 형상을 갖지만, 상기 일 방향과 반대 방향으로 배향된 것을 특징으로 하는 액정 표시 장치.Each of the stripe electrodes of the first and second groups located in one region has a shape oriented in one direction, and each of the stripe electrodes of the first and second groups located in the other region has the first position located in the one region. The liquid crystal display device having the same shape as the stripe electrodes of the first and second groups, but oriented in a direction opposite to the one direction. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층과,An alignment layer formed on the other one of the substrates, 복수의 픽셀을 포함하며,Contains a plurality of pixels, 상기 스트라이프 전극은 서로 평행한 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes stripe electrodes of a first group and a second group parallel to each other, a first voltage is supplied to the stripe electrodes of the first group, and a second voltage different from the first voltage to the stripe electrodes of the second group. Voltage is supplied, 상기 각 픽셀은 주변부와, 상기 제1 군의 스트라이프 전극을 함께 접속하기 위하여 상기 픽셀의 주변부에 배치된 제1 접속 전극과, 상기 제2 군의 스트라이프 전극을 함께 접속하기 위하여 상기 픽셀의 주변부에 배치된 제2 접속 전극을 가지며, 상기 제1 접속 전극의 적어도 일부는 절연 층을 개재하여 제2 접속 전극과 겹치는 것을 특징으로 하는 액정 표시 장치.Each pixel is disposed at a periphery of the pixel to connect a peripheral portion, a first connection electrode disposed at a periphery of the pixel to connect the first group of stripe electrodes together, and a stripe electrode of the second group. And a second connection electrode, wherein at least a part of the first connection electrode overlaps the second connection electrode via an insulating layer. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층과,An alignment layer formed on the other one of the substrates, 상기 기판 중 하나에 배치된 게이트 버스 라인, 데이터 버스 라인 및 TFT와,A gate bus line, a data bus line and a TFT disposed on one of the substrates; 복수의 픽셀과,A plurality of pixels, 구동 보정 전극부를 포함하며,A driving correction electrode unit; 상기 스트라이프 전극은 서로 평행한 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes stripe electrodes of a first group and a second group parallel to each other, a first voltage is supplied to the stripe electrodes of the first group, and a second voltage different from the first voltage to the stripe electrodes of the second group. Voltage is supplied, 상기 각 픽셀은 주변부와, 상기 제1 군의 스트라이프 전극을 함께 접속하기 위하여 상기 픽셀의 주변부에 배치된 제1 접속 전극과, 상기 제2 군의 스트라이프 전극을 함께 접속하기 위하여 상기 픽셀의 주변부에 배치된 제2 접속 전극을 가지며, 상기 제1 접속 전극의 적어도 일부는 절연 층을 개재하여 제2 접속 전극과 겹치고,Each pixel is disposed at a periphery of the pixel to connect a peripheral portion, a first connection electrode disposed at a periphery of the pixel to connect the first group of stripe electrodes together, and a stripe electrode of the second group. Having a second connection electrode, wherein at least a part of the first connection electrode overlaps the second connection electrode via an insulating layer, 상기 구동 보정 전극부는 직각 또는 예각으로 상기 제1 또는 제2 군의 스트라이프 전극 중 하나와 교차하고, 상기 하나의 스트라이프 전극을 포함한 군과는 다른 군의 스트라이프 전극 중 하나에 접속되고, 상기 다른 군의 스트라이프 전극 중 상기 하나의 스트라이프 전극에 대한 상기 제1 또는 제2 접속 전극과 같은 층에 배치된 것을 특징으로 하는 액정 표시 장치.The driving correction electrode portion intersects one of the stripe electrodes of the first or second group at right angles or acute angles and is connected to one of the stripe electrodes of a group different from the group including the one stripe electrode, And a stripe electrode disposed on the same layer as the first or second connection electrode of the stripe electrode. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층과,An alignment layer formed on the other one of the substrates, 절연 층을 포함하며,An insulating layer, 상기 스트라이프 전극은 서로 평행한 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes stripe electrodes of a first group and a second group parallel to each other, a first voltage is supplied to the stripe electrodes of the first group, and a second voltage different from the first voltage to the stripe electrodes of the second group. Voltage is supplied, 상기 절연 층은 상기 제1 및 제2 군의 스트라이프 전극을 덮도록 상기 하나의 기판의 배향 층 아래에 형성되고, 상기 제1 및 제2 군의 스트라이프 전극 중 적어도 하나 근방에서 부분적으로 제거된 것을 특징으로 하는 액정 표시 장치.The insulating layer is formed under the alignment layer of the one substrate to cover the stripe electrodes of the first and second groups, and is partially removed near at least one of the stripe electrodes of the first and second groups. Liquid crystal display device. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층과 상기 다른 하나의 기판의 거의 전체 표면을 덮는 투명 전극을 포함하며,An alignment layer formed on the other one of said substrates and a transparent electrode covering almost the entire surface of said another substrate, 상기 스트라이프 전극은 서로 평행한 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes stripe electrodes of a first group and a second group parallel to each other, a first voltage is supplied to the stripe electrodes of the first group, and a second voltage different from the first voltage to the stripe electrodes of the second group. Voltage is supplied, 상기 투명 전극은 고 저항 영역과 저 저항 영역을 갖는 것을 특징으로 하는 액정 표시 장치.And the transparent electrode has a high resistance region and a low resistance region. 액정 표시 장치에 있어서,In the liquid crystal display device, 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층과 상기 다른 하나의 기판의 거의 전체 표면을 덮는 투명 전극과,An alignment layer formed on the other of the substrates and a transparent electrode covering almost the entire surface of the other substrate; 봉입된 액정 주입 홀과,Sealed liquid crystal injection hole, 상기 투명 전극과 상기 액정 층 사이에 삽입된 유전체 층을 포함하며,A dielectric layer interposed between the transparent electrode and the liquid crystal layer, 상기 액정 주입 홀로부터 멀리 떨어진 상기 액정 표시 장치의 측 근방의 상기 유전체 층의 일 영역이 부분적으로 제거된 것을 특징으로 하는 액정 표시 장치.And a region of the dielectric layer near the side of the liquid crystal display device far from the liquid crystal injection hole is partially removed. 액정 표시 장치에 있어서,In the liquid crystal display device, 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층과 상기 다른 하나의 기판의 거의 전체 표면을 덮는 투명 전극과,An alignment layer formed on the other of the substrates and a transparent electrode covering almost the entire surface of the other substrate; 봉입된 액정 주입 홀과,Sealed liquid crystal injection hole, 상기 스트라이프 전극을 덮도록 상기 하나의 기판의 상기 배향 층 아래에 형성된 절연 층을 포함하며,An insulating layer formed below the alignment layer of the one substrate so as to cover the stripe electrode; 상기 액정 주입 홀로부터 멀리 떨어진 상기 액정 표시 장치의 측 근방의 상기 절연 층의 일 영역이 부분적으로 제거된 것을 특징으로 하는 액정 표시 장치.And a region of the insulating layer near the side of the liquid crystal display device far from the liquid crystal injection hole is partially removed. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극, TFT 및 배향 층과,A plurality of stripe electrodes, TFTs and alignment layers formed on one of the substrates; 상기 기판 중 다른 하나에 형성된 배향 층과,An alignment layer formed on the other one of the substrates, 복수의 픽셀을 포함하며,Contains a plurality of pixels, 상기 스트라이프 전극은 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes a stripe electrode of a first group and a second group, a first voltage is supplied to the stripe electrode of the first group, and a second voltage different from the first voltage is supplied to the stripe electrode of the second group. Become, 상기 각 픽셀은 주변부와, 상기 제1 군의 스트라이프 전극을 함께 접속하기 위하여 상기 픽셀의 주변부에 배치된 제1 접속 전극과, 상기 제2 군의 스트라이프 전극을 함께 접속하기 위하여 상기 픽셀의 주변부에 배치된 제2 접속 전극을 가지며, 상기 제1 접속 전극은 상기 TFT에 접속되고, 상기 제2 접속 전극은 복수의 공통 버스 라인에 의해서 인접한 픽셀의 제2 접속 전극에 접속된 것을 특징으로 하는 액정 표시 장치.Each pixel is disposed at a periphery of the pixel to connect a peripheral portion, a first connection electrode disposed at a periphery of the pixel to connect the first group of stripe electrodes together, and a stripe electrode of the second group. And a second connection electrode, wherein the first connection electrode is connected to the TFT, and the second connection electrode is connected to a second connection electrode of an adjacent pixel by a plurality of common bus lines. . 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층을 포함하며,An alignment layer formed on the other one of the substrates, 상기 스트라이프 전극은 서로 평행한 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes stripe electrodes of a first group and a second group parallel to each other, a first voltage is supplied to the stripe electrodes of the first group, and a second voltage different from the first voltage to the stripe electrodes of the second group. Voltage is supplied, 상기 하나의 기판에는 게이트 버스 라인, 상기 게이트 버스 라인과 교차하는 데이터 버스 라인 및 TFT가 더 구비되고,The one substrate further includes a gate bus line, a data bus line crossing the gate bus line, and a TFT, 상기 TFT의 게이트 전극은 n번째의 게이트 버스 라인에 전기적으로 접속되고, 상기 TFT의 드레인 전극은 m번째의 데이터 버스 라인에 전기적으로 접속되고, 상기 TFT의 소스 전극은 상기 제1 군의 스트라이프 전극 중 하나에 전기적으로 접속되고, 상기 제2 군의 스트라이프 전극 중 하나는 (n+1)번째의 게이트 버스 라인에 전기적으로 접속된 것을 특징으로 하는 액정 표시 장치.A gate electrode of the TFT is electrically connected to an n-th gate bus line, a drain electrode of the TFT is electrically connected to an m-th data bus line, and a source electrode of the TFT is one of the stripe electrodes of the first group; And one of the stripe electrodes of the second group is electrically connected to the (n + 1) th gate bus line. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers formed on one of said substrates; 상기 기판 중 다른 하나에 형성된 배향 층을 포함하며,An alignment layer formed on the other one of the substrates, 상기 스트라이프 전극은 서로 평행한 제1 및 제2 군의 스트라이프 전극을 포함하고, 상기 제1 군의 스트라이프 전극에는 제1 전압이 공급되고, 상기 제2 군의 스트라이프 전극에는 제1 전압과 다른 제2 전압이 공급되고,The stripe electrode includes stripe electrodes of a first group and a second group parallel to each other, a first voltage is supplied to the stripe electrodes of the first group, and a second voltage different from the first voltage to the stripe electrodes of the second group. Voltage is supplied, 상기 하나의 기판에는 게이트 버스 라인, 상기 게이트 버스 라인과 교차하는 데이터 버스 라인, 제1 TFT 및 제2 TFT가 더 구비되고,The one substrate further includes a gate bus line, a data bus line crossing the gate bus line, a first TFT, and a second TFT, 상기 제1 TFT의 게이트 전극은 n번째의 게이트 버스 라인에 전기적으로 접속되고, 상기 제1 TFT의 드레인 전극은 m번째의 데이터 버스 라인에 전기적으로 접속되고, 상기 제1 TFT의 소스 전극은 상기 제1 군의 스트라이프 전극 중 하나에 전기적으로 접속되고,A gate electrode of the first TFT is electrically connected to an n-th gate bus line, a drain electrode of the first TFT is electrically connected to an m-th data bus line, and a source electrode of the first TFT is connected to the first electrode; Electrically connected to one of the group of stripe electrodes, 상기 제2 TFT의 게이트 전극은 n번째의 게이트 버스 라인에 전기적으로 접속되고, 상기 제2 TFT의 드레인 전극은 (n+1)번째의 게이트 버스 라인에 전기적으로 접속되고, 상기 제2 TFT의 소스 전극은 상기 제2 군의 스트라이프 전극 중 하나에 전기적으로 접속된 것을 특징으로 하는 액정 표시 장치.The gate electrode of the second TFT is electrically connected to the n-th gate bus line, the drain electrode of the second TFT is electrically connected to the (n + 1) th gate bus line, and the source of the second TFT is An electrode is electrically connected to one of the stripe electrodes of the second group. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 삽입된 액정과,A liquid crystal inserted between the pair of substrates, 상기 기판 중 하나에 형성된 전극 및 배향 층과,An electrode and an orientation layer formed on one of the substrates; 상기 기판 중 다른 하나에 형성된 배향 층과,An alignment layer formed on the other one of the substrates, 복수의 픽셀을 포함하며,Contains a plurality of pixels, 상기 하나의 기판에는 게이트 버스 라인, 상기 게이트 버스 라인과 교차하는 데이터 버스 라인, 및 TFT가 더 구비되고,The one substrate further includes a gate bus line, a data bus line crossing the gate bus line, and a TFT, 상기 다른 하나의 기판에는 픽셀 영역 상호간의 차폐를 위한 블랙 매트릭스와, 각 픽셀 영역에 대한 투과 광의 색을 결정하는 컬러 필터 성분을 갖는 컬러 필터가 구비되고,The other substrate is provided with a color filter having a black matrix for shielding the pixel areas and a color filter component for determining the color of transmitted light for each pixel area. 상기 컬러 필터 성분은 일 픽셀 영역으로부터 상기 블랙 매트릭스 너머의 인접한 픽셀 영역으로 뻗어 있고, 상기 블랙 매트릭스는 적어도 2개의 컬러 필터 성분에 의해 덮이고, 상기 2개의 컬러 필터 성분의 겹치는 부분의 폭은 상기 블랙 매트릭스의 폭보다 큰 것을 특징으로 하는 액정 표시 장치.The color filter component extends from one pixel region to an adjacent pixel region beyond the black matrix, the black matrix is covered by at least two color filter components, and the width of the overlapping portion of the two color filter components is the black matrix. The liquid crystal display device, characterized in that greater than the width. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 삽입된 액정과,A liquid crystal inserted between the pair of substrates, 상기 기판 중 하나에 형성된 전극 및 배향 층과,An electrode and an orientation layer formed on one of the substrates; 상기 기판 중 다른 하나에 형성된 배향 층을 포함하며,An alignment layer formed on the other one of the substrates, 상기 하나의 기판의 상기 배향 층은 상기 전극을 덮도록 형성되고,The alignment layer of the one substrate is formed to cover the electrode, 상기 하나의 기판의 상기 배향 층의 체적 저항은 상기 다른 하나의 기판의 상기 배향 층의 체적 저항보다 낮은 전기적 특성을 갖는 것을 특징으로 하는 액정 표시 장치.And the volume resistance of the alignment layer of the one substrate has an electrical property lower than that of the alignment layer of the other substrate. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 삽입된 액정과,A liquid crystal inserted between the pair of substrates, 상기 기판 중 하나에 형성된, 제1 및 제2 전극과 상기 제1 및 제2 전극을 덮는 배향 층과,An alignment layer formed on one of the substrates and covering the first and second electrodes and the first and second electrodes, 상기 기판 중 다른 하나에 형성된 배향 층을 포함하며,An alignment layer formed on the other one of the substrates, 상기 제1 및 제2 전극에는 상기 제1 및 제2 전극 사이에서 전계가 형성되도록 상호간에 다른 전압이 공급되고,The first and second electrodes are supplied with different voltages to each other such that an electric field is formed between the first and second electrodes, 상기 액정에는 키랄제(chiral agent)가 첨가된 것을 특징으로 하는 액정 표시 장치.And a chiral agent is added to the liquid crystal. 광학적으로 투명한 제1 기판과,An optically transparent first substrate, 상기 제1 기판에 대향 관계로 배치된 제2 기판과,A second substrate disposed to face the first substrate; 상기 제1 기판 및 상기 제2 기판 사이에 삽입된 액정을 포함하며,A liquid crystal interposed between the first substrate and the second substrate, 상기 제1 기판은 배향 층을 가지고,The first substrate has an alignment layer, 상기 제2 기판은 반사 층, 서로 평행한 제1 및 제2 스트라이프 전극 및 배향 층을 가지고,The second substrate has a reflective layer, first and second stripe electrodes and alignment layers parallel to each other, 상기 제1 스트라이프 전극은 픽셀의 거의 중앙에 위치하고, 상기 제2 스트라이프 전극은 인접한 2개의 픽셀 사이의 경계에 배치되고, 상기 제1 및 제2 스트라이프 전극은 그들 사이에서 전계를 발생시키도록 된 것을 특징으로 하는 액정 표시 패널.The first stripe electrode is located substantially in the center of the pixel, the second stripe electrode is disposed at a boundary between two adjacent pixels, and the first and second stripe electrodes are adapted to generate an electric field therebetween. Liquid crystal display panel. 광학적으로 투명한 제1 기판과,An optically transparent first substrate, 상기 제1 기판에 대향 관계로 배치된 제2 기판과,A second substrate disposed to face the first substrate; 상기 제1 기판 및 상기 제2 기판 사이에 삽입된 액정을 포함하며,A liquid crystal interposed between the first substrate and the second substrate, 상기 제1 기판은 제1 스트라이프 전극과 배향 층을 가지고,The first substrate has a first stripe electrode and an alignment layer, 상기 제2 기판은 반사 층, 상기 제1 스트라이프 전극에 평행한 제2 스트라이프 전극 및 배향 층을 가지고,The second substrate has a reflective layer, a second stripe electrode and an alignment layer parallel to the first stripe electrode, 상기 제1 스트라이프 전극은 픽셀의 거의 중앙에 위치하고, 상기 제2 스트라이프 전극은 인접한 2개의 픽셀 사이의 경계에 배치되고, 상기 제1 및 제2 스트라이프 전극은 그들 사이에서 전계를 발생시키도록 된 것을 특징으로 하는 액정 표시 패널.The first stripe electrode is located substantially in the center of the pixel, the second stripe electrode is disposed at a boundary between two adjacent pixels, and the first and second stripe electrodes are adapted to generate an electric field therebetween. Liquid crystal display panel. 광학적으로 투명한 제1 기판과,An optically transparent first substrate, 상기 제1 기판에 대향 관계로 배치된 제2 기판과,A second substrate disposed to face the first substrate; 상기 제1 기판 및 상기 제2 기판 사이에 삽입된 액정을 포함하며,A liquid crystal interposed between the first substrate and the second substrate, 상기 제1 기판은 서로 평행한 제1 및 제2 스트라이프 전극과, 배향 층을 가지고,The first substrate has first and second stripe electrodes parallel to each other, and an alignment layer, 상기 제2 기판은 반사 층과 배향 층을 가지고,The second substrate has a reflective layer and an orientation layer, 상기 제1 스트라이프 전극은 픽셀의 거의 중앙에 위치하고, 상기 제2 스트라이프 전극은 인접한 2개의 픽셀 사이의 경계에 배치되고, 상기 제1 및 제2 스트라이프 전극은 그들 사이에서 전계를 발생시키도록 된 것을 특징으로 하는 액정 표시 패널.The first stripe electrode is located substantially in the center of the pixel, the second stripe electrode is disposed at a boundary between two adjacent pixels, and the first and second stripe electrodes are adapted to generate an electric field therebetween. Liquid crystal display panel. 광학적으로 투명한 제1 기판과,An optically transparent first substrate, 상기 제1 기판에 대향 관계로 배치된 제2 기판과,A second substrate disposed to face the first substrate; 상기 제1 기판 및 상기 제2 기판 사이에 삽입된 액정을 포함하며,A liquid crystal interposed between the first substrate and the second substrate, 상기 제1 기판은 서로 평행한 제1 및 제2 스트라이프 전극과 배향 층을 가지고,The first substrate has first and second stripe electrodes and alignment layers parallel to one another, 상기 제2 기판은 반사 층, 상기 제1 및 제2 스트라이프 전극과 교차하는 방향으로 뻗은 서로 평행한 제3 및 제4 스트라이프 전극 및 배향 층을 가지고,The second substrate has a reflective layer, third and fourth stripe electrodes and alignment layers parallel to each other extending in a direction intersecting with the first and second stripe electrodes, 상기 제1 스트라이프 전극은 픽셀의 거의 중앙에 위치하고, 상기 제2 스트라이프 전극은 인접한 2개의 픽셀 사이의 경계에 배치되고, 상기 제1 및 제2 스트라이프 전극은 그들 사이에서 전계를 발생시키도록 되고,The first stripe electrode is located substantially at the center of the pixel, the second stripe electrode is disposed at a boundary between two adjacent pixels, and the first and second stripe electrodes generate an electric field therebetween, 상기 제3 스트라이프 전극은 픽셀의 거의 중심에 위치하고, 상기 제4 스트라이프 전극은 인접한 2개의 픽셀 사이의 경계에 배치되고, 상기 제3 및 제4 스트라이프 전극은 상기 제1 및 제2 스트라이프 전극 사이에서 전계를 발생시키도록 된 것을 특징으로 하는 액정 표시 패널.The third stripe electrode is positioned substantially at the center of the pixel, the fourth stripe electrode is disposed at a boundary between two adjacent pixels, and the third and fourth stripe electrodes are formed between the first and second stripe electrodes. Liquid crystal display panel characterized in that it is to generate. 광학적으로 투명한 제1 기판과,An optically transparent first substrate, 상기 제1 기판에 대향 관계로 배치된 제2 기판과,A second substrate disposed to face the first substrate; 상기 제1 기판 및 상기 제2 기판 사이에 삽입된 게스트-호스트 액정을 포함하며,A guest-host liquid crystal interposed between the first substrate and the second substrate, 상기 제1 기판은 배향 층을 가지고,The first substrate has an alignment layer, 상기 제2 기판은 반사 층, 1/4 파장 판으로 기능하는 절연 층, 서로 평행한 제1 및 제2 스트라이프 전극 및 배향 층을 가지고,The second substrate has a reflective layer, an insulating layer functioning as a quarter wave plate, first and second stripe electrodes and alignment layers parallel to each other, 상기 제1 스트라이프 전극은 픽셀의 거의 중앙에 위치하고, 상기 제2 스트라이프 전극은 인접한 2개의 픽셀 사이의 경계에 배치되고, 상기 제1 및 제2 스트라이프 전극은 그들 사이에서 전계를 발생시키도록 된 것을 특징으로 하는 액정 표시 패널.The first stripe electrode is located substantially in the center of the pixel, the second stripe electrode is disposed at a boundary between two adjacent pixels, and the first and second stripe electrodes are adapted to generate an electric field therebetween. Liquid crystal display panel. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된, 픽셀 마다의 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers per pixel, formed on one of said substrates, 상기 기판 중 다른 하나에 형성된 배향 층과 상기 다른 하나의 기판의 거의 전체 표면을 덮는 투명 전극과,An alignment layer formed on the other of the substrates and a transparent electrode covering almost the entire surface of the other substrate; 상기 다른 하나의 기판의 상기 투명 전극과 상기 액정 층 사이에 배치된 유전체 층을 포함하며,A dielectric layer disposed between the transparent electrode and the liquid crystal layer of the other substrate, 상기 유전체 층의 표면은 상기 유전체 층의 표면 상의 일 점에서의 법선 벡터가 상기 유전체 층의 표면이 평면 형상으로 형성될 경우보다, 그 점을 관통하는 전기력선에 평행한 라인에 더 가깝게 되도록, 만곡된 형상으로 형성된 것을 특징으로 하는 액정 표시 장치.The surface of the dielectric layer is curved such that the normal vector at one point on the surface of the dielectric layer is closer to the line parallel to the line of electrical force passing through the point than if the surface of the dielectric layer is formed in a planar shape. The liquid crystal display device, characterized in that formed in the shape. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된, 픽셀 마다의 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers per pixel, formed on one of said substrates, 상기 기판 중 다른 하나에 형성된 배향 층과 상기 다른 하나의 기판의 거의 전체 표면을 덮는 투명 전극과,An alignment layer formed on the other of the substrates and a transparent electrode covering almost the entire surface of the other substrate; 상기 스트라이프 전극을 덮도록 상기 하나의 기판에 배치된 절연 층을 포함하며,An insulating layer disposed on the one substrate to cover the stripe electrode, 상기 절연 층은 상기 스트라이프 전극 위에 테이퍼 형상 측벽을 갖는 개구를 갖는 것을 특징으로 하는 액정 표시 장치.And the insulating layer has an opening having a tapered sidewall over the stripe electrode. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된, 픽셀 마다의 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers per pixel, formed on one of said substrates, 상기 기판 중 다른 하나에 형성된 배향 층과 상기 다른 하나의 기판의 거의 전체 표면을 덮는 투명 전극과,An alignment layer formed on the other of the substrates and a transparent electrode covering almost the entire surface of the other substrate; 상기 다른 하나의 기판의 상기 투명 전극과 상기 액정 층 사이에 배치된 유전체 층을 포함하며,A dielectric layer disposed between the transparent electrode and the liquid crystal layer of the other substrate, d가 유전체 층의 두께이고, ε이 비유전 상수라 할 때, 상기 유전체 층이 0.5 < d/ε의 관계를 만족하는 것을 특징으로 하는 액정 표시 장치.wherein d is the thickness of the dielectric layer and? is the dielectric constant, the dielectric layer satisfies a relationship of 0.5 <d / ε. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된, 픽셀 마다의 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers per pixel, formed on one of said substrates, 상기 기판 중 다른 하나에 형성된 배향 층과 상기 다른 하나의 기판의 거의 전체 표면을 덮는 투명 전극과,An alignment layer formed on the other of the substrates and a transparent electrode covering almost the entire surface of the other substrate; 상기 다른 하나의 기판의 상기 투명 전극과 상기 액정 층 사이에 배치된 유전체 층을 포함하며,A dielectric layer disposed between the transparent electrode and the liquid crystal layer of the other substrate, 상기 유전체 층은 컬러 필터 층과 투명 수지 층을 포함한 것을 특징으로 하는 액정 표시 장치.And the dielectric layer comprises a color filter layer and a transparent resin layer. 한 쌍의 기판과,With a pair of substrates, 상기 한 쌍의 기판 사이에 배치된 액정과,A liquid crystal disposed between the pair of substrates, 상기 기판 중 하나에 형성된, 픽셀 마다의 복수의 스트라이프 전극 및 배향 층과,A plurality of stripe electrodes and alignment layers per pixel, formed on one of said substrates, 상기 기판 중 다른 하나에 형성된 배향 층과 상기 다른 하나의 기판의 거의 전체 표면을 덮는 투명 전극과,An alignment layer formed on the other of the substrates and a transparent electrode covering almost the entire surface of the other substrate; 상기 다른 하나의 기판의 상기 투명 전극과 상기 액정 층 사이에 배치된 유전체 층을 포함하며,A dielectric layer disposed between the transparent electrode and the liquid crystal layer of the other substrate, 상기 유전체 층은 광학적 이방성을 갖는 것을 특징으로 하는 액정 표시 장치.And the dielectric layer has optical anisotropy. 대향하여 배치된 2 장의 기판 중 하나의 기판에, On one of the two substrates arranged oppositely, 복수의 게이트 버스 라인과, A plurality of gate bus lines, 상기 게이트 버스 라인에 교차하는 복수의 데이터 버스 라인과, A plurality of data bus lines intersecting the gate bus lines, n번째(n은 1, 2,...)의 상기 게이트 버스 라인, n+1번째의 상기 게이트 버스 라인, m번째(m은 1, 2,...)의 상기 데이터 버스 라인 및 m+1번째의 상기 데이터 버스 라인에 의해 구획된 픽셀 영역 내에 배치되는 제1 스트라이프 전극과, the nth (n is 1, 2, ...) gate bus line, the n + 1th gate bus line, the mth (m is 1, 2, ...) the data bus line and m + A first stripe electrode disposed in a pixel region partitioned by a first data bus line; 게이트 전극이 상기 n번째의 게이트 버스 라인에 전기적으로 접속되고, 드레인 전극이 상기 m번째의 데이터 버스 라인에 전기적으로 접속되며, 소스 전극이 상기 제1 스트라이프 전극에 전기적으로 접속되는 박막 트랜지스터와, A thin film transistor having a gate electrode electrically connected to the nth gate bus line, a drain electrode electrically connected to the mth data bus line, and a source electrode electrically connected to the first stripe electrode; 상기 제1 스트라이프 전극으로부터 간격을 두고 배치되고, 상기 n+1번째의 게이트 버스 라인에 전기적으로 접속되는 제2 스트라이프 전극이 형성된 액정 표시 장치의 구동 방법으로서, A driving method of a liquid crystal display device having a second stripe electrode disposed at intervals from the first stripe electrode and electrically connected to the n + 1th gate bus line. 상기 게이트 버스 라인에 표시 데이터를 기록할 때의 상기 제2 스트라이프 전극의 전위를 결정하는 기준 전압, 상기 박막 트랜지스터를 온으로 하는 제1 전압 및 상기 박막 트랜지스터를 오프로 하는 제2 전압을 경시(經時)적으로 공급하는 것을 특징으로 하는 액정 표시 장치의 구동 방법. A reference voltage for determining the potential of the second stripe electrode when writing display data on the gate bus line, a first voltage for turning on the thin film transistor, and a second voltage for turning off the thin film transistor, And a method of driving the liquid crystal display device. 대향하여 배치된 2 장의 기판 중 하나의 기판에, On one of the two substrates arranged oppositely, 복수의 게이트 버스 라인과, A plurality of gate bus lines, 상기 게이트 버스 라인에 교차하는 복수의 데이터 버스 라인과, A plurality of data bus lines intersecting the gate bus lines, n번째(n은 1, 2,...)의 상기 게이트 버스 라인, n+1번째의 상기 게이트 버스 라인, m번째(m은 1, 2,...)의 상기 데이터 버스 라인 및 m+1번째의 데이터 버스 라인에 의해 구획된 픽셀 영역 내에 배치되는 제1 스트라이프 전극과, the nth (n is 1, 2, ...) gate bus line, the n + 1th gate bus line, the mth (m is 1, 2, ...) the data bus line and m + A first stripe electrode disposed in the pixel region partitioned by the first data bus line; 게이트 전극이 상기 n번째의 게이트 버스 라인에 전기적으로 접속되고, 드레인 전극이 상기 m번째의 데이터 버스 라인에 전기적으로 접속되며, 소스 전극이 상기 제1 스트라이프 전극에 전기적으로 접속되는 제1 박막 트랜지스터와, A first thin film transistor having a gate electrode electrically connected to the nth gate bus line, a drain electrode electrically connected to the mth data bus line, and a source electrode electrically connected to the first stripe electrode; , 상기 제1 스트라이프 전극으로부터 간격을 두고 배치되는 제2 스트라이프 전극과, A second stripe electrode disposed at intervals from the first stripe electrode; 게이트 전극이 상기 n번째의 게이트 버스 라인과 전기적으로 접속되고, 드레인 전극이 상기 m+1번째의 데이터 버스 라인과 전기적으로 접속되며, 소스 전극이 상기 제2 스트라이프 전극과 전기적으로 접속되는 제2 박막 트랜지스터가 형성된 액정 표시 장치의 구동 방법으로서, A second thin film in which a gate electrode is electrically connected to the nth gate bus line, a drain electrode is electrically connected to the m + 1th data bus line, and a source electrode is electrically connected to the second stripe electrode. As a driving method of a liquid crystal display device in which a transistor is formed, 상기 게이트 버스 라인에 표시 데이터를 기록할 때의 상기 제2 스트라이프 전극의 전위를 결정하는 기준 전압, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터를 온으로 하는 제1 전압 및 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터를 오프로 하는 제2 전압을 경시적으로 공급하는 것을 특징으로 하는 액정 표시 장치의 구동 방법. A reference voltage for determining the potential of the second stripe electrode when writing display data on the gate bus line, a first voltage for turning on the first thin film transistor and the second thin film transistor, and the first thin film transistor; And a second voltage for turning off the second thin film transistor over time.
KR1019990055734A 1998-12-08 1999-12-08 Liquid crystal display apparatus having wide transparent electrode and stripe electrodes KR100620876B1 (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP34891598A JP4248062B2 (en) 1998-12-08 1998-12-08 LCD panel
JP98-348915 1998-12-08
JP99-036281 1999-02-15
JP99-075867 1999-03-19
JP99-075866 1999-03-19
JP99-311174 1999-11-01
JP99-343457 1999-12-02

Publications (2)

Publication Number Publication Date
KR20000047995A KR20000047995A (en) 2000-07-25
KR100620876B1 true KR100620876B1 (en) 2006-09-06

Family

ID=18400249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990055734A KR100620876B1 (en) 1998-12-08 1999-12-08 Liquid crystal display apparatus having wide transparent electrode and stripe electrodes

Country Status (2)

Country Link
JP (1) JP4248062B2 (en)
KR (1) KR100620876B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488333B1 (en) 2000-08-30 2005-05-11 마츠시타 덴끼 산교 가부시키가이샤 Liquid crystal screen display
KR101247698B1 (en) 2005-08-05 2013-03-26 삼성디스플레이 주식회사 Liquid crystal display
JP4629152B2 (en) * 2010-03-10 2011-02-09 株式会社 日立ディスプレイズ Liquid crystal display device
CN102629028A (en) * 2011-08-26 2012-08-08 京东方科技集团股份有限公司 In-plane switching liquid crystal display and manufacturing method thereof
KR102356886B1 (en) * 2014-09-05 2022-01-28 엘지디스플레이 주식회사 A light control device, a method for manufacturing the light control device, and a display device including the light control device
TWI759289B (en) * 2017-03-21 2022-04-01 晶元光電股份有限公司 Light-emitting device

Also Published As

Publication number Publication date
KR20000047995A (en) 2000-07-25
JP2000171831A (en) 2000-06-23
JP4248062B2 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
US7190429B2 (en) Liquid crystal display apparatus having wide transparent electrode and stripe electrodes
US5905556A (en) In-plane type liquid crystal display apparatus with improved picture quality
US7528919B2 (en) In-plane switching LCD panel
US8711309B2 (en) Liquid crystal display having wide viewing angle
KR100254041B1 (en) Lcd device
US7999879B2 (en) Liquid crystal display device
US7440061B2 (en) In-plane switching LCD panel
EP0768560B1 (en) Hybrid alignment type liquid crystal display with multi-domain structure
US5134507A (en) Liquid crystal display apparatus having a particular optical compensating member
KR0149744B1 (en) Lcd device
US7092060B2 (en) Method for fabricating an array substrate for in-plane switching liquid crystal display device having multi-domain
US20030202146A1 (en) Liquid crystal display device and thin film transistor substrate
US20050140867A1 (en) Trans-reflecting type in plane switching mode liquid crystal display device having ferroelectric liquid crystal alignment layer
KR19990056726A (en) LCD
JP4883514B2 (en) Liquid crystal display
JP3684398B2 (en) Optically compensated splay mode liquid crystal display
US8427619B2 (en) Liquid crystal display unit
KR100620876B1 (en) Liquid crystal display apparatus having wide transparent electrode and stripe electrodes
JP2001159759A (en) Liquid crystal display device
KR100295077B1 (en) Liquid crystal display
JPH07333632A (en) Liquid crystal display device
TW587191B (en) Liquid crystal display apparatus and liquid crystal display panel having wide transparent electrode and stripe electrodes
JPH0829790A (en) Liquid crystal display device
US8253902B2 (en) Liquid crystal display device and method for manufacturing the same
US20240111195A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee