KR100616655B1 - Method for forming idt electrode pattern of saw device using anti-fuse and saw device manufactured thereby - Google Patents

Method for forming idt electrode pattern of saw device using anti-fuse and saw device manufactured thereby Download PDF

Info

Publication number
KR100616655B1
KR100616655B1 KR1020050000261A KR20050000261A KR100616655B1 KR 100616655 B1 KR100616655 B1 KR 100616655B1 KR 1020050000261 A KR1020050000261 A KR 1020050000261A KR 20050000261 A KR20050000261 A KR 20050000261A KR 100616655 B1 KR100616655 B1 KR 100616655B1
Authority
KR
South Korea
Prior art keywords
electrode
idt
forming
film
common bar
Prior art date
Application number
KR1020050000261A
Other languages
Korean (ko)
Other versions
KR20060079733A (en
Inventor
정철환
김학선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050000261A priority Critical patent/KR100616655B1/en
Publication of KR20060079733A publication Critical patent/KR20060079733A/en
Application granted granted Critical
Publication of KR100616655B1 publication Critical patent/KR100616655B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/54—Accessories
    • G03B21/56—Projection screens
    • G03B21/60—Projection screens characterised by the nature of the surface
    • G03B21/62—Translucent screens
    • G03B21/625—Lenticular translucent screens
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00—Projectors or projection-type viewers; Accessories therefor
    • G03B21/54—Accessories
    • G03B21/56—Projection screens
    • G03B21/60—Projection screens characterised by the nature of the surface
    • G03B21/602—Lenticular screens
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3129—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] scanning a light beam on the display screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof

Abstract

낮은 제조 원가로 SAW 소자의 고유한 IDT 전극 패턴을 형성하는 방법과, 이에 의해 제조되는 SAW 소자에 대하여 개시한다. 본 발명에 따른 SAW 소자의 IDT 전극 패턴 형성 방법은, 압전 기판 상에 서로 평행하게 연장되어 있는 상부 공통바 및 하부 공통바를 형성하는 단계와; 상기 상부 공통바와 하부 공통바 사이에서 상기 압전 기판 상에 상기 공통바와 연결되어 있는 하부 전극막, 중간 절연층 및 상부 전극막이 순차 적층되어 이루어진 동일한 패턴의 IDT 전극들을 형성하는 단계와; 상기 동일한 패턴의 IDT 전극들 중에서 원하는 IDT 전극만을 선택하고 그 선택된 IDT 전극의 상부 전극막과 하부 전극막 사이에 전압을 인가하여 상기 중간 절연층을 절연 파괴함으로써 고유한 IDT 전극 패턴을 형성하는 단계를 포함한다.Disclosed are a method of forming a unique IDT electrode pattern of a SAW device at low manufacturing cost, and a SAW device manufactured thereby. A method of forming an IDT electrode pattern of a SAW device according to the present invention includes forming an upper common bar and a lower common bar extending parallel to each other on a piezoelectric substrate; Forming IDT electrodes of the same pattern formed by sequentially stacking a lower electrode layer, an intermediate insulating layer, and an upper electrode layer connected to the common bar on the piezoelectric substrate between the upper common bar and the lower common bar; Selecting only the desired IDT electrode among the IDT electrodes of the same pattern, and applying a voltage between the upper electrode film and the lower electrode film of the selected IDT electrode to insulate and destroy the intermediate insulating layer to form a unique IDT electrode pattern. Include.

SAW, IDT, 전극 패턴, 안티 퓨즈SAW, IDT, electrode pattern, anti-fuse

Description

안티 퓨즈를 이용한 표면탄성파 소자의 ＩＤＴ 전극 패턴의 형성 방법 및 이에 의해 제조된 표면탄성파 소자{METHOD FOR FORMING IDT ELECTRODE PATTERN OF SAW DEVICE USING ANTI-FUSE AND SAW DEVICE MANUFACTURED THEREBY}FIELD OF THE INVENTION Formation method of IDT electrode pattern of surface acoustic wave device using anti-fuse and surface acoustic wave device manufactured by this method TECHNICAL FIELD OF FORMING IDT ELECTRODE PATTERN OF SAW DEVICE USING

도 1은 종래의 표면탄성파(SAW) 식별 태그의 반사기 IDT 전극 패턴을 나타내는 평면도이다.1 is a plan view illustrating a reflector IDT electrode pattern of a conventional surface acoustic wave (SAW) identification tag.

도 2 내지 도 6은 본 발명의 일 실시형태에 따른 SAW 소자의 IDT 전극 패턴을 형성하는 방법을 설명하기 위한 단면도이다.2 to 6 are cross-sectional views for explaining a method for forming an IDT electrode pattern of the SAW device according to an embodiment of the present invention.

도 7은 본 발명의 일 실시형태에 따라 형성된 고유한 IDT 전극 패턴을 구비하는 SAW 소자의 평면도이다.7 is a plan view of a SAW device having a unique IDT electrode pattern formed in accordance with one embodiment of the present invention.

도 8은 본 발명의 일 실시형태에 따라 형성된 고유한 IDT 전극 패턴을 구비하는 SAW-ID 태그의 평면도이다.8 is a plan view of a SAW-ID tag having a unique IDT electrode pattern formed in accordance with one embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

21, 22: 그라운드 패드 101: 압전 기판 21 and 22: ground pad 101: piezoelectric substrate

104: 상부 공통바 105: 하부 공통바104: upper common bar 105: lower common bar

109a, 109b: 안티 퓨즈 전극 200: IDT 전극들109a, 109b: anti-fuse electrode 200: IDT electrodes

본 발명은 SAW 소자의 IDT 전극 패턴의 형성 방법 및 이에 의해 제조된 SAW 소자에 관한 것으로서, 보다 상세하게는 안티 퓨즈(Anti-fuse)를 이용하여 원하는 고유한 IDT 전극 패턴을 형성할 수 있는 IDT 전극 패턴의 형성 방법 및 이에 의해 제조된 SAW 소자에 관한 것이다.The present invention relates to a method of forming an IDT electrode pattern of a SAW device and a SAW device manufactured by the present invention. More specifically, an IDT electrode capable of forming a desired unique IDT electrode pattern using an anti-fuse. A method of forming a pattern and a SAW device manufactured thereby.

일반적으로 표면 탄성파(Surface Acoustic Wave; SAW) 소자는 압전 기판의 특성을 이용하여, RF 대역에서 대역 선택 특성이 좋은 필터 및 듀플렉서 등의 RF 부품의 응용에 많이 사용되어 왔다. 최근에는 이러한 SAW 소자의 압전 특성을 이용하여 저전력, 고성능의 모듈 및 시스템을 구성하는 데에 적용되고 있으며, 그 대표적인 응용 분야로는 RFID 태그(RF Identification Tag) 등의 표면 탄성파 식별 태그(SAW-ID Tag), 통신용 SW 소자 및 온도, 압력, 가속도 센서 등이 있다.In general, surface acoustic wave (SAW) devices have been widely used in the application of RF components such as filters and duplexers having good band selection characteristics in the RF band by using the characteristics of piezoelectric substrates. Recently, the piezoelectric properties of such SAW devices have been applied to construct low-power, high-performance modules and systems. Typical applications include surface acoustic wave identification tags (SAW-IDs), such as RFID tags. Tag), communication SW element and temperature, pressure, acceleration sensor, etc.

RFID 태그로 사용되는 종래의 표면 탄성파 식별 태그, 또는 SAW 정합 필터(SAW matched filter)에서는, 각각의 고유한 식별 신호(ID signal) 또는 고유한 통신 신호를 만들기 위해서 압전 기판 상에 고유의 IDT(Interdigital Transducer) 전극 패턴을 형성하여야 한다. 이 때, 각각의 표면 탄성파 식별 태그 또는 SAW 정합 필터에 적용되는 각각의 SAW 칩을 제조하기 위하여, 각 웨이퍼마다 각각 다른 전극 패턴을 레이아웃하고, 각각의 전극 패턴을 위한 마스크를 제작한다. 따라서, 표면 탄성파 식별 태그 등 고유한 전극 패턴을 갖는 SAW 소자에 대한 제조 원가가 높아 지게 되고, 다양한 전극 패턴의 SAW 소자들을 위한 제조 기간도 길어진다. In conventional surface acoustic wave identification tags or SAW matched filters used as RFID tags, a unique interdigital (IDT) on a piezoelectric substrate is used to make each unique ID signal or unique communication signal. Transducer) An electrode pattern should be formed. At this time, in order to manufacture each SAW chip applied to each surface acoustic wave identification tag or SAW matching filter, different electrode patterns are laid out for each wafer, and a mask for each electrode pattern is manufactured. Therefore, manufacturing costs for SAW devices having unique electrode patterns, such as surface acoustic wave identification tags, are high, and manufacturing periods for SAW devices having various electrode patterns are long.

이러한 문제를 해결하기 위해, 마스크를 사용하지 않고서 레이저를 이용하여 SAW 소자의 고유한 전극 패턴을 형성하는 방안이 제안되었다. 그러나, 이와 같이 레이저를 이용하여 각각의 고유한 전극 패턴을 형성하는 방법에 따르면, 압전 기판이 레이저에 의해 손상 받기 쉬우며, 전극 패턴 형성시 금속막이 완전히 제거되지 않아서 금속막 잔여물이 압전 기판 표면 상에 남아 있어 소자의 동작 불량이 발생할 수 있다.In order to solve this problem, a method of forming a unique electrode pattern of a SAW device using a laser without using a mask has been proposed. However, according to the method of forming each unique electrode pattern using the laser, the piezoelectric substrate is easily damaged by the laser, and the metal film residue is not completely removed when the electrode pattern is formed, so that the metal film residue is formed on the surface of the piezoelectric substrate. It may remain in the phase and cause a malfunction of the device.

도 1은 종래의 표면 탄성파 식별 태그에 사용되는 반사기(reflector)를 이루는 고유한 IDT 전극 패턴을 나타내는 평면도이다. 도 1을 참조하면, 압전 기판(11) 상에 2개의 도전성 공통바(common bar; 14)가 평행하게 배치되어 있으며, 그 사이에 반사기(reflector) 전극(16)이 깍지낀 손가락 형태로 고유한 IDT 전극 패턴을 이루고 있다. 이러한 IDT 전극 패턴을 갖는 반사기 전극(16)은 트랜스듀서(미도시)로부터 전송되는 SAW 신호를 받아 고유한 식별 신호(ID signal)로 인코딩하여 반사시킨다. 이에 따라, 고유한 식별 신호가 안테나를 통해 리더(reader)로 송신되고 이 송신 신호를 판독한 리더는 상기 SAW 식별 태그가 미리 예정된 태그에 해당되는지를 판단한다.1 is a plan view showing a unique IDT electrode pattern forming a reflector used in a conventional surface acoustic wave identification tag. Referring to FIG. 1, two conductive common bars 14 are arranged in parallel on the piezoelectric substrate 11, and a reflector electrode 16 between them is unique in the form of a finger with a finger. IDT electrode pattern. The reflector electrode 16 having the IDT electrode pattern receives the SAW signal transmitted from the transducer (not shown), encodes it into a unique ID signal, and reflects it. Accordingly, the unique identification signal is transmitted to the reader through the antenna and the reader which reads this transmission signal determines whether the SAW identification tag corresponds to a predetermined tag.

이러한 고유한 식별 신호를 만들어 주기 위해 반사기 전극(16)은 고유한 IDT 전극 패턴을 구비하고 있다. 이러한 고유한 IDT 전극 패턴을 형성하기 위해서는 전 술한 바와 같이 웨이퍼마다 다른 고유한 마스크를 제작하여야 하므로, 제조 원가와 공정 시간이 증가된다. 또한, 마스크 없이 레이저를 이용하여 고유한 IDT 전극 패턴을 형성한다 하더라도, 압전 기판이 손상될 위험이 있고 잔여 금속막으로 인한 소자 불량이 발생될 수 있다.To produce this unique identification signal, the reflector electrode 16 has a unique IDT electrode pattern. In order to form such a unique IDT electrode pattern, as described above, a unique mask for each wafer must be manufactured, thus increasing manufacturing cost and processing time. In addition, even if a unique IDT electrode pattern is formed using a laser without a mask, there is a risk of damaging the piezoelectric substrate and device defects due to the remaining metal film may occur.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 안티 퓨즈를 이용하여 압전 기판 상의 원하는 전극 패턴만을 선택하여 단락시킴으로써 제조 원가를 저감시킬 수 있는 SAW 소자의 IDT 전극 패턴의 형성 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a method of forming an IDT electrode pattern of a SAW element capable of reducing manufacturing costs by selecting and shorting only a desired electrode pattern on a piezoelectric substrate using an anti-fuse. will be.

또한, 본 발명의 다른 목적은 안티 퓨즈를 이용하여 형성되는 고유한 IDT 전극 패턴을 구비함으로써 제조 원가가 감소된 SAW 소자를 제공하는 것이다.Another object of the present invention is to provide a SAW device having a reduced manufacturing cost by having a unique IDT electrode pattern formed by using an anti-fuse.

상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 SAW 소자의 IDT 전극 패턴의 형성 방법은, 압전 기판 상에 서로 평행하게 연장되어 있는 상부 공통바 및 하부 공통바를 형성하는 단계와; 상기 상부 공통바와 하부 공통바 사이에서 상기 압전 기판 상에 상기 공통바와 연결되어 있는 하부 전극막, 중간 절연층 및 상부 전극막이 순차 적층되어 이루어진 동일한 패턴의 IDT 전극들을 형성하는 단계와; 상기 동일한 패턴의 IDT 전극들 중에서 원하는 IDT 전극만을 선택하고 그 선택된 IDT 전극의 상부 전극막과 하부 전극막 사이에 전압을 인가하여 상기 중간 절연층을 절연 파괴함으로써 고유한 IDT 전극 패턴을 형성하는 단계를 포함한다. In order to achieve the above technical problem, the method of forming the IDT electrode pattern of the SAW device according to the present invention comprises the steps of forming an upper common bar and a lower common bar extending parallel to each other on the piezoelectric substrate; Forming IDT electrodes of the same pattern formed by sequentially stacking a lower electrode layer, an intermediate insulating layer, and an upper electrode layer connected to the common bar on the piezoelectric substrate between the upper common bar and the lower common bar; Selecting only the desired IDT electrode among the IDT electrodes of the same pattern, and applying a voltage between the upper electrode film and the lower electrode film of the selected IDT electrode to insulate and destroy the intermediate insulating layer to form a unique IDT electrode pattern. Include.

상기 본 발명의 IDT 전극 패턴의 형성 방법에 따르면, 상기 공통바와 연결되어 있는 그라운드 패드와 상기 상부 전극막과 연결되어 있는 안티 퓨즈 전극을 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 고유한 IDT 전극 패턴을 형성하는 단계는, 상기 그라운드 패드와 상기 안티 퓨즈 전극 사이에 전압을 인가하여 상기 중간 절연층을 절연 파괴하는 단계를 포함한다.According to the method of forming the IDT electrode pattern of the present invention, the method may further include forming a ground pad connected to the common bar and an anti-fuse electrode connected to the upper electrode layer. In this case, the forming of the unique IDT electrode pattern may include applying a voltage between the ground pad and the anti-fuse electrode to break down the intermediate insulating layer.

본 발명의 일 실시형태에 따르면, 상기 하부 전극막은 도전성 폴리실리콘으로 이루어질 수 있다. 또한, 상기 중간 절연층은 산화막/질화막/산화막의 적층 구조로 이루어질 수 있다. 또한, 상기 상부 전극막은 금속막으로 이루어질 수 있다.According to an embodiment of the present invention, the lower electrode film may be made of conductive polysilicon. In addition, the intermediate insulating layer may be formed of a stacked structure of an oxide film / nitride film / oxide film. In addition, the upper electrode film may be formed of a metal film.

또한, 상기 본 발명의 IDT 전극 패턴의 형성 방법에 따르면, 상기 동일한 패턴의 IDT 전극들을 형성하는 단계는, 압전 기판 상에 도전성 폴리실리콘막을 형성하는 단계와; 상기 도전성 폴리실리콘막 상에 산화막/질화막/산화막 구조의 절연층을 형성하는 단계와; 상기 절연층 상에 금속막을 형성하는 단계와; 사진 식각 공정에 의하여 상기 도전성 폴리실리콘막, 절연층 및 금속막으로 이루어진 동일 패턴의 IDT 전극을 형성하는 단계를 포함할 수 있다.In addition, according to the method of forming the IDT electrode pattern of the present invention, the step of forming the IDT electrodes of the same pattern, forming a conductive polysilicon film on the piezoelectric substrate; Forming an insulating layer having an oxide film / nitride film / oxide structure on the conductive polysilicon film; Forming a metal film on the insulating layer; The method may include forming an IDT electrode having the same pattern including the conductive polysilicon layer, the insulating layer, and the metal layer by a photolithography process.

본 발명의 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 고유한 IDT 전극 패턴을 구비한 SAW 소자는, 압전 기판과; 상기 압전 기판 상에 형성되어 서로 평행하게 연장되어 있는 상부 공통바 및 하부 공통바와; 상기 상부 공통바와 하부 공통바 사이에서 상기 압전 기판 상에 상기 공통바와 연결되어 있는 하부 전극막, 중간 절연층 및 상부 전극막이 순차 적층되어 이루어진 동일한 패턴의 IDT 전극들을 포함하며, 상기 IDT 전극들 중 일부 또는 전부의 상기 중간 절연층의 절연 파괴에 의해 상기 IDT 전극들이 고유한 전극 패턴을 이룬다.In order to achieve another technical problem of the present invention, a SAW device having a unique IDT electrode pattern according to the present invention, the piezoelectric substrate; An upper common bar and a lower common bar formed on the piezoelectric substrate and extending in parallel with each other; IDT electrodes having the same pattern formed by sequentially stacking a lower electrode layer, an intermediate insulating layer, and an upper electrode layer connected to the common bar on the piezoelectric substrate between the upper common bar and the lower common bar, and some of the IDT electrodes Or the dielectric breakdown of all of the intermediate insulating layers forms a unique electrode pattern.

상기 본 발명의 SAW 소자에 따르면, 상기 공통바와 연결되어 있는 그라운드 패드와; 상기 상부 전극막과 연결되어 있는 안티 퓨즈 전극을 더 포함할 수 있다. 본 발명에 따른 고유한 IDT 전극 패턴을 구비한 SAW 소자는 표면 탄성파 식별 태그 또는 표면 탄성파 정합 필터에 사용될 수 있다.According to the SAW device of the present invention, a ground pad connected to the common bar; It may further include an anti-fuse electrode connected to the upper electrode layer. The SAW element having a unique IDT electrode pattern according to the present invention can be used for a surface acoustic wave identification tag or a surface acoustic wave matching filter.

본 발명에서는, 각각의 SAW 소자에 고유한 IDT 전극 패턴을 제공하면서도 제조 원가를 낮출 수 있는 방안이 제시되어 있다. 구체적으로 말해서, 안티 퓨즈를 포함하는 SAW 소자를 제조하여 동일 패턴의 SAW IDT 전극들을 형성한 후, 안티 퓨즈를 이용하여 원하는 고유한 패턴으로 IDT 전극들을 튜닝한다. 이 때, 안티 퓨즈(anti-fuse)란 오픈된 상태의 퓨즈가 외부의 물리적 전기적 영향(예컨대, 고전압 인가)에 의하여 단락되도록 한 것을 말한다.In the present invention, a method for lowering manufacturing costs while providing a unique IDT electrode pattern for each SAW device is proposed. Specifically, a SAW device including an antifuse is manufactured to form SAW IDT electrodes of the same pattern, and then the IDT electrodes are tuned to a desired unique pattern using the antifuse. At this time, the anti-fuse means that the fuse in the open state is short-circuited by external physical and electrical effects (for example, high voltage application).

본 발명에 따르면, 압전 기판 상에서 하부 전극막, 중간 절연층 및 상부 전극막을 구비하는 동일 패턴의 IDT 전극들을 형성한 후에 원하는 IDT 전극들만을 선택하여 중간 절연막을 절연 파괴시킨다. 이에 따라, 원하는 IDT 전극들에서만 상부 전극막과 하부 전극막이 단락되어 SAW 소자의 고유한 IDT 전극 패턴이 형성된다. 따라서, 본 발명에 따르면, 고유한 식별 신호 또는 고유한 필터링 신호를 만들어 주기 위해 웨이퍼마다 서로 다른 마스크를 제조할 필요가 없게 된다. 결국, SAW 식별 태그 또는 SAW 정합 필터를 제조하는 데에 있어서 제조 원가가 낮아진다. 또한, 다양한 IDT 전극 패턴을 형성하기 위해 서로 다른 마스크를 제조할 필요가 없기 때문에, 전체적인 공정 시간도 절약된다.According to the present invention, after forming IDT electrodes of the same pattern including the lower electrode film, the intermediate insulating layer and the upper electrode film on the piezoelectric substrate, only the desired IDT electrodes are selected to break down the intermediate insulating film. Accordingly, the upper electrode film and the lower electrode film are short-circuited only at the desired IDT electrodes to form a unique IDT electrode pattern of the SAW element. Thus, according to the present invention, it is not necessary to manufacture different masks for different wafers in order to produce unique identification signals or unique filtering signals. As a result, the manufacturing cost is lowered in manufacturing the SAW identification tag or the SAW matching filter. In addition, since different masks do not have to be manufactured to form various IDT electrode patterns, overall process time is also saved.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 2 내지 도 6은 본 발명의 일 실시형태에 따른 SAW 소자의 IDT 전극 패턴을 형성하는 방법을 설명하기 위한 단면도이다.2 to 6 are cross-sectional views for explaining a method for forming an IDT electrode pattern of the SAW device according to an embodiment of the present invention.

먼저, LiTaO3 또는 LiNbO3 등의 압전체로 이루어진 압전 기판(101) 상에 서로 평행하게 연장되어 버스 바(bus bar)를 이루는 상부 공통바(common bar)(도 7의 104 참조) 및 하부 공통바(도 7의 105 참조)를 형성한다. 이 때, 상기 공통바에 연 결된 도전성의 그라운드 패드(도 7의 21, 22 참조)도 함께 형성한다.First, an upper common bar (see 104 in FIG. 7) and a lower common bar extending parallel to each other on a piezoelectric substrate 101 made of a piezoelectric body such as LiTaO 3 or LiNbO 3 to form a bus bar. (See 105 in FIG. 7). At this time, the conductive ground pads (see 21 and 22 of FIG. 7) connected to the common bar are also formed.

다음으로, 도 2에 도시된 바와 같이, 상기 압전 기판(101) 상에서 상기 상부 및 하부 공통바 사이에 하부 전극막(110)을 형성한다. 이 하부 전극막(110)은, 예를 들어 도전성 폴리실리콘으로 이루어진 것이 바람직하다.Next, as shown in FIG. 2, a lower electrode layer 110 is formed between the upper and lower common bars on the piezoelectric substrate 101. The lower electrode film 110 is preferably made of, for example, conductive polysilicon.

그리고 나서, 도 3에 도시된 바와 같이, 도전성 폴리실리콘으로 이루어진 하부 전극막(110) 상에 중간 절연층(112)를 형성한다. 이 중간 절연층(112)은, 예를 들어 산화막(Oxide)/질화막(Nitride)/산화막(Oxide)의 ONO 적층 구조를 갖는 것이 바람직하다. 더 구체적으로 말하면, 상기 중간 절연층(112)은 실리콘 산화막/실리콘 질화막/실리콘 산화막의 적층 구조로 이루어질 수 있다. 그러나, 다른 방안으로, 중간 절연층(112)은 다른 절연체 구조로 이루어질 수도 있다.3, the intermediate insulating layer 112 is formed on the lower electrode film 110 made of conductive polysilicon. This intermediate insulating layer 112 preferably has an ONO lamination structure of, for example, an oxide film / nitride film / oxide. More specifically, the intermediate insulating layer 112 may be formed of a stacked structure of a silicon oxide film / silicon nitride film / silicon oxide film. However, alternatively, the intermediate insulating layer 112 may be made of another insulator structure.

다음으로, 도 4에 도시된 바와 같이, 상기 중간 절연층(112) 상에 상부 전극막(114)을 형성한다. 이 상부 전극막(114)은 예를 들어, 알루미늄 등의 금속으로 이루어진 것이 바람직하다. 이 상부 전극막(114)은 중간 절연층(112)에 의해서 하부 전극막(112)으로부터 절연된 상태에 있게 된다.Next, as shown in FIG. 4, an upper electrode layer 114 is formed on the intermediate insulating layer 112. The upper electrode film 114 is preferably made of a metal such as aluminum, for example. The upper electrode film 114 is in a state of being insulated from the lower electrode film 112 by the intermediate insulating layer 112.

다음으로, 도 5를 참조하면, 동일 패턴의 IDT 전극들을 형성하기 위해서, 상부 전극막(114) 상에 포토레지스트막 패턴(116)을 형성한다. 이 포토레지스트막 패턴(116)은 통상의 포토 공정을 이용하여 형성될 수 있다. 즉, 먼저 상부 전극막(114) 상에 포토레지스트막을 도포한 후 일정한 패턴을 갖는 포토마스크를 통해서 상기 포토레지스트막을 노광시킨다. 그 후, 현상, 베이크 등의 공정을 실시하여 도 5에 도시된 바와 같은 포토레지스트막 패턴(116)을 형성한다. 포토레지스트막 패턴 (116)을 평면도로 보면, 이 포토레지스트막 패턴(116)은 동일한 간격으로 인터디지탈하게(interdigitally) 동일한 패턴으로 연장되어 있다.Next, referring to FIG. 5, to form IDT electrodes of the same pattern, a photoresist film pattern 116 is formed on the upper electrode film 114. The photoresist film pattern 116 may be formed using a conventional photo process. That is, first, a photoresist film is coated on the upper electrode film 114, and then the photoresist film is exposed through a photomask having a predetermined pattern. Thereafter, processes such as development and baking are performed to form the photoresist film pattern 116 as shown in FIG. Viewing the photoresist film pattern 116 in plan view, the photoresist film pattern 116 extends in the same pattern interdigitally at the same interval.

다음으로, 도 6에 도시된 바와 같이, 포토레지스트막 패턴(116)을 식각 마스크로 하여 상기 하부 전극막(110), 중간 절연층(112) 및 상부 전극막(114)을 선택적으로 식각함으로써 하부 전극막(110), 중간 절연층(112) 및 상부 전극막(114)으로 이루어진 IDT 전극을 형성한다. 또한, 이 때, 상부 전극막(114)과 연결되어 있는 안티 퓨즈 전극(도 7의 109a, 109b 참조)도 함께 형성한다. 또한, 상기 패터닝된 IDT 전극에서는, 하부 전극막(110)이 공통바(도 7의 104, 105 참조)와 연결되어 있다. 상기한 바와 같이 포토레지스트막 패턴(116)이 동일한 패턴으로 연장되어 있으므로, 이 포토레지스트막 패턴(116)이 전사되어 이루어진 상기 IDT 전극들도 동일한 패턴으로 연장되어 있게 된다. 따라서, IDT 전극들은 고유한 전극 패턴을 이루지 못하게 된다. Next, as shown in FIG. 6, the lower electrode layer 110, the intermediate insulating layer 112, and the upper electrode layer 114 are selectively etched using the photoresist layer pattern 116 as an etching mask. An IDT electrode formed of the electrode film 110, the intermediate insulating layer 112, and the upper electrode film 114 is formed. At this time, the anti-fuse electrodes (see 109a and 109b in FIG. 7) connected to the upper electrode film 114 are also formed. In the patterned IDT electrode, the lower electrode layer 110 is connected to the common bar (see 104 and 105 of FIG. 7). As described above, since the photoresist film pattern 116 extends in the same pattern, the IDT electrodes on which the photoresist film pattern 116 is transferred are also extended in the same pattern. Thus, IDT electrodes do not form a unique electrode pattern.

그러나, 하부 전극막(110)과 연결되어 있는 그라운드 패드와, 상부 전극막(114)과 연결되어 있는 안티 퓨즈 전극 사이에 고전압을 인가하여 중간 절연층(112)을 절연 파괴시키게 되면, 하부 전극막(110)과 상부 전극막(114)이 도통되어 신호 전달을 위한 하나의 유효한 IDT 전극을 이루게 된다. 따라서, 원하는 안티 퓨즈 전극들을 선택하여 고전압 인가에 의해 중간 절연층(112)을 절연 파괴시키면 그 선택된 안티 퓨즈 전극에 해당하는 IDT 전극과 공통바을 단락시킬 수 있게 된다. 이에 의해 사용자는 원하는 고유의 SAW IDT 전극 패턴을 형성할 수 있게 된다.However, when a high voltage is applied between the ground pad connected to the lower electrode film 110 and the anti-fuse electrode connected to the upper electrode film 114 to break down the intermediate insulating layer 112, the lower electrode film 110 and the upper electrode film 114 are conducted to form one effective IDT electrode for signal transmission. Therefore, if the desired anti-fuse electrodes are selected and the dielectric insulating layer 112 is destroyed by applying a high voltage, the IDT electrode and the common bar corresponding to the selected anti-fuse electrodes can be shorted. This allows the user to form the desired SAW IDT electrode pattern.

도 7은 상기한 방법에 따라 형성된 고유의 IDT 전극 패턴을 구비하는 SAW 소 자의 평면도이다. 도 7을 참조하면, 압전 기판(101) 상에 서로 평행하게 연장되어 버스 바를 이루는 상부 공통바(104) 및 하부 공통바(105)가 형성되어 있다. 이 공통바(104, 105)에는 각각 도전성의 그라운드 패드(21, 22)가 연결되어 있다. 또한, 상부 공통바(104) 및 하부 공통바(105)에는 서로 인터디지탈하게 깍지킨 손가락 모양을 이루는 IDT 전극들(200; 201~210)이 형성되어 있다. 이 IDT 전극(200)은 도 6에 도시된 바와 같이, 도전성 폴리실리콘 등으로 이루어진 하부 전극막(110), ONO 구조 등으로 된 중간 절연층(112) 및 금속 등으로 이루어진 상부 전극막(114)으로 이루어져 있다.7 is a plan view of a SAW device having a unique IDT electrode pattern formed according to the method described above. Referring to FIG. 7, an upper common bar 104 and a lower common bar 105 are formed on the piezoelectric substrate 101 to extend in parallel to each other to form a bus bar. Conductive ground pads 21 and 22 are connected to the common bars 104 and 105, respectively. In addition, the upper common bar 104 and the lower common bar 105 are formed with IDT electrodes 200 (201 to 210) having an interdigital finger shape. As shown in FIG. 6, the IDT electrode 200 includes a lower electrode film 110 made of conductive polysilicon, an intermediate insulating layer 112 made of an ONO structure, and an upper electrode film 114 made of metal. Consists of

그러나, IDT 전극들(200) 중에서 특정한 IDT 전극들(201, 202, 204, 206, 207, 208, 210)에서만 중간 절연층(112)이 절연 파괴되어 있다. 도 7에서는, 절연 파괴된 중간 절연층(112)을 가진 IDT 전극들(201, 202, 204, 206, 207, 208, 210)에 연결된 안티 퓨즈 전극들(109a)은 그렇지 않은 안티 퓨즈 전극들(109b)과 구별시키기 위해 편의상 빗금으로 표시하였다. 이에 따라, 빗금친 안티 퓨즈 전극들(109a)에 연결된 IDT 전극들(201, 202, 204, 206, 207, 208, 210)의 상부 전극막(도 6의 114 참조)은 그 하부 전극막(도 6의 110 참조)과 도통된다. 따라서, 중간 절연층(112)의 절연 파괴에 의하여 하부 전극막(110)과 도통된 상부 전극막(114)은, 하부 전극막(110)과 연결되어 있는 공통바(104, 105)와 전기적으로 도통하게 된다.However, the intermediate insulating layer 112 is dielectrically broken only in specific IDT electrodes 201, 202, 204, 206, 207, 208, and 210 among the IDT electrodes 200. In FIG. 7, the anti-fuse electrodes 109a connected to the IDT electrodes 201, 202, 204, 206, 207, 208, 210 having the dielectric breakdown intermediate insulating layer 112 are not the anti-fuse electrodes ( 109b) for the sake of brevity. Accordingly, the upper electrode film (see 114 in FIG. 6) of the IDT electrodes 201, 202, 204, 206, 207, 208, and 210 connected to the hatched anti-fuse electrodes 109a may have a lower electrode film (see FIG. 6). (See 110 of 6). Accordingly, the upper electrode film 114, which is electrically connected to the lower electrode film 110 by the breakdown of the intermediate insulating layer 112, is electrically connected to the common bars 104 and 105 connected to the lower electrode film 110. It will be conducted.

이와 같이, 상기 IDT 전극들(201~210) 중 특정한 IDT 전극들을 선택하여 상부 전극막(114)과 하부 전극막(110)을 도통시키게 되면, 상하부 전극막(110, 114) 이 도통된 특정 IDT 전극들은 고유한 신호를 외부로 전송시킬 수 있게 된다. 결국, 상기 상부 전극막(114)과 하부 전극막(110)이 도통되어 있는 특정한 IDT 전극들은 고유한 식별 신호 등을 전송시킬 수 있는 고유한 IDT 전극 패턴(201, 202, 204, 206, 207, 208, 210)을 이루게 된다.As such, when specific IDT electrodes are selected among the IDT electrodes 201 to 210 to conduct the upper electrode layer 114 and the lower electrode layer 110, the specific IDT to which the upper and lower electrode layers 110 and 114 are conductive. The electrodes can transmit their own signal to the outside. As a result, specific IDT electrodes to which the upper electrode layer 114 and the lower electrode layer 110 are connected may have unique IDT electrode patterns 201, 202, 204, 206, 207, and the like. 208, 210).

상기 본 발명의 일 실시형태는 고유한 식별 신호 또는 통신 신호를 전송시킬 수 있는 SAW 식별 태그 또는 SAW 정합 필터 등 다양한 분야에 적용될 수 있다. The embodiment of the present invention can be applied to various fields such as a SAW identification tag or a SAW matching filter capable of transmitting a unique identification signal or a communication signal.

도 8은 본 발명의 일 실시형태에 따라 형성된 IDT 전극 패턴을 구비하는 SAW-ID 태그의 평면도이다. 도 8을 참조하면, 압전 기판(101) 상의 상부 공통바(104)와 하부 공통바(105) 사이에서 좌측에 트랜스듀서(300)가 배치되어 있고 우측에는 고유한 IDT 전극 패턴을 이루고 있는 반사기(200)가 배치되어 있다. 외부로부터 전송되는 무선 신호를 수신할 수 있도록 상하부 공통바(104, 105)에는 안테나(102)가 연결되어 있다. 이 반사기(200)의 고유한 IDT 전극 패턴은 특정 IDT 전극(201, 202, 204, 206, 207, 208, 210)의 중간 절연층(도 6의 112 참조)을 절연 파괴시킴으로써 구현된 것이다. 구체적으로 설명하면, 안티 퓨즈 전극들(109a, 109b) 중에서 특정 안티 퓨즈 전극(빗금친 부분; 109a)과 그라운드 패드(21, 22)에 고전압을 인가함으로써 특정 IDT 전극의 상부 전극막(도 6의 114 참조)과 공통바(104, 105)를 서로 단락시키게 된다. 이에 따라, 반사기(200)에는 고유한 IDT 전극 패턴이 형성된다.8 is a plan view of a SAW-ID tag having an IDT electrode pattern formed in accordance with one embodiment of the present invention. Referring to FIG. 8, the transducer 300 is disposed on the left side between the upper common bar 104 and the lower common bar 105 on the piezoelectric substrate 101 and the reflector forms a unique IDT electrode pattern on the right side ( 200 is disposed. An antenna 102 is connected to the upper and lower common bars 104 and 105 so as to receive a wireless signal transmitted from the outside. The unique IDT electrode pattern of the reflector 200 is implemented by dielectric breakdown of the intermediate insulating layer (see 112 in FIG. 6) of certain IDT electrodes 201, 202, 204, 206, 207, 208, 210. Specifically, by applying a high voltage to the specific anti-fuse electrode (hatched portion 109a) and the ground pads 21 and 22 among the anti-fuse electrodes 109a and 109b, the upper electrode film of the specific IDT electrode (see FIG. 6). 114) and the common bars 104 and 105 are shorted to each other. As a result, a unique IDT electrode pattern is formed in the reflector 200.

도 8을 참조하면, 펄스 송수신기(미도시)로부터 전송된 입력 펄스 신호(30) 가 안테나(102)를 통해 수신되면, 그 전기적 입력 펄스 신호(30)는 트랜스 튜서(300)에 의해 표면 탄성파로 변환되어 반사기(200) 쪽으로 진행한다. 반사기(200)는 상기 표면 탄성파를 받아서, 반사기(200)가 갖는 고유한 IDT 전극 패턴에 의해 고유한 식별 신호를 생성한다. 이 고유한 식별 신호는 안테나(102)를 통해 출력 펄스 신호(40)로서 펄스 송수신기로 전송된다. 판독 기능을 포함하고 있는 펄스 송수신기는 상기 출력 펄스 신호(40)가 미리 정해진 펄스에 해당되는지를 판단한다.Referring to FIG. 8, when an input pulse signal 30 transmitted from a pulse transceiver (not shown) is received through the antenna 102, the electrical input pulse signal 30 is transmitted to the surface acoustic wave by the transducer 300. Is converted and proceeds towards the reflector 200. The reflector 200 receives the surface acoustic wave and generates a unique identification signal by a unique IDT electrode pattern of the reflector 200. This unique identification signal is transmitted via the antenna 102 to the pulse transceiver as an output pulse signal 40. The pulse transceiver including the read function determines whether the output pulse signal 40 corresponds to a predetermined pulse.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. In addition, it will be apparent to those skilled in the art that the present invention may be substituted, modified, and changed in various forms without departing from the technical spirit of the present invention described in the claims.

이상 설명한 바와 같이 본 발명에 따르면, 안티 퓨즈를 이용하여 압전 기판 상의 원하는 전극 패턴만을 선택하여 단락시킴으로써 고유한 IDT 전극 패턴을 형성할 수 있게 된다. 따라서, 웨이퍼마다 서로 다른 패턴을 레이아웃해야 할 필요가 없게 되고 서로 다른 마스크를 제조할 필요도 없게 된다. 결국, 고유한 IDT 전극 을 구비하는 SAW 소자의 제조 원가가 낮아지게 되고, 다양한 IDT 전극 패턴을 갖는 SAW 소자들을 단축된 공정 시간으로 제조할 수 있게 된다.As described above, according to the present invention, a unique IDT electrode pattern can be formed by selecting and shorting only a desired electrode pattern on the piezoelectric substrate using an anti-fuse. Therefore, it is not necessary to lay out different patterns for each wafer and there is no need to manufacture different masks. As a result, the manufacturing cost of the SAW device having a unique IDT electrode is lowered, and SAW devices having various IDT electrode patterns can be manufactured with a shorter process time.

Claims (9)

압전 기판 상에 서로 평행하게 연장되어 있는 상부 공통바 및 하부 공통바를 형성하는 단계; Forming an upper common bar and a lower common bar extending parallel to each other on the piezoelectric substrate; 상기 상부 공통바와 하부 공통바 사이에서 상기 압전 기판 상에 상기 공통바와 연결되어 있는 하부 전극막, 중간 절연층 및 상부 전극막이 순차 적층되어 이루어진 동일한 패턴의 IDT 전극들을 형성하는 단계; 및Forming IDT electrodes of the same pattern formed by sequentially stacking a lower electrode layer, an intermediate insulating layer, and an upper electrode layer connected to the common bar on the piezoelectric substrate between the upper common bar and the lower common bar; And 상기 동일한 패턴의 IDT 전극들 중에서 원하는 IDT 전극만을 선택하고 그 선택된 IDT 전극의 상부 전극막과 하부 전극막 사이에 전압을 인가하여 상기 중간 절연층을 절연 파괴함으로써 고유한 IDT 전극 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 SAW 소자의 IDT 전극 패턴의 형성 방법.Selecting only the desired IDT electrode among the IDT electrodes of the same pattern, and applying a voltage between the upper electrode film and the lower electrode film of the selected IDT electrode to insulate and destroy the intermediate insulating layer to form a unique IDT electrode pattern. A method of forming an IDT electrode pattern of a SAW device comprising a. 제1항에 있어서, The method of claim 1, 상기 공통바와 연결되어 있는 그라운드 패드와 상기 상부 전극막과 연결되어 있는 안티 퓨즈 전극을 형성하는 단계를 더 포함하고,Forming an anti-fuse electrode connected to the ground pad connected to the common bar and the upper electrode layer; 상기 고유한 IDT 전극 패턴을 형성하는 단계는, 상기 그라운드 패드와 상기 안티 퓨즈 전극 사이에 전압을 인가하여 상기 중간 절연층을 절연 파괴하는 단계를 포함하는 것을 특징으로 하는 SAW 소자의 IDT 전극 패턴의 형성 방법.The forming of the unique IDT electrode pattern may include applying a voltage between the ground pad and the anti-fuse electrode to break down the intermediate insulating layer, thereby forming the IDT electrode pattern of the SAW device. Way. 제1항에 있어서,The method of claim 1, 상기 하부 전극막은 도전성 폴리실리콘으로 이루어진 것을 특징으로 하는 SAW 소자의 IDT 전극 패턴의 형성 방법. And the lower electrode film is made of conductive polysilicon. 제1항에 있어서,The method of claim 1, 상기 중간 절연층은 산화막/질화막/산화막의 적층 구조로 이루어진 것을 특징으로 하는 SAW 소자의 IDT 전극 패턴의 형성 방법. And the intermediate insulating layer has a stacked structure of an oxide film / nitride film / oxide film. 제1항에 있어서,The method of claim 1, 상기 상부 전극막은 금속막으로 이루어진 것을 특징으로 하는 SAW 소자의 IDT 전극 패턴의 형성 방법.And the upper electrode film is formed of a metal film. 제1항에 있어서,The method of claim 1, 상기 동일한 패턴의 IDT 전극들을 형성하는 단계는, Forming the IDT electrodes of the same pattern, 압전 기판 상에 도전성 폴리실리콘막을 형성하는 단계; Forming a conductive polysilicon film on the piezoelectric substrate; 상기 도전성 폴리실리콘막 상에 산화막/질화막/산화막 구조의 절연층을 형성하는 단계; Forming an insulating layer having an oxide film / nitride film / oxide structure on the conductive polysilicon film; 상기 절연층 상에 금속막을 형성하는 단계; 및Forming a metal film on the insulating layer; And 사진 식각 공정에 의하여 상기 도전성 폴리실리콘막, 절연층 및 금속막으로 이루어진 동일 패턴의 IDT 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 SAW 소자의 IDT 전극 패턴의 형성 방법.And forming an IDT electrode of the same pattern consisting of the conductive polysilicon film, the insulating layer, and the metal film by a photolithography process. 압전 기판; Piezoelectric substrates; 상기 압전 기판 상에 형성되어 서로 평행하게 연장되어 있는 상부 공통바 및 하부 공통바; 및An upper common bar and a lower common bar formed on the piezoelectric substrate and extending in parallel to each other; And 상기 상부 공통바와 하부 공통바 사이에서 상기 압전 기판 상에 상기 공통바와 연결되어 있는 하부 전극막, 중간 절연층 및 상부 전극막이 순차 적층되어 이루어진 동일한 패턴의 IDT 전극들을 포함하며, IDT electrodes having the same pattern formed by sequentially stacking a lower electrode layer, an intermediate insulating layer, and an upper electrode layer connected to the common bar on the piezoelectric substrate between the upper common bar and the lower common bar, 상기 IDT 전극들 중 일부 또는 전부의 상기 중간 절연층의 절연 파괴에 의해 상기 IDT 전극들이 고유한 IDT 전극 패턴을 이루는 것을 특징으로 하는 SAW 소자SAW element characterized in that the IDT electrodes form a unique IDT electrode pattern by the dielectric breakdown of the intermediate insulating layer of some or all of the IDT electrodes 제7항에 있어서,The method of claim 7, wherein 상기 공통바와 연결되어 있는 그라운드 패드; 및A ground pad connected to the common bar; And 상기 상부 전극막과 연결되어 있는 안티 퓨즈 전극을 더 포함하는 것을 특징으로 하는 SAW 소자.And an anti-fuse electrode connected to the upper electrode layer. 제7항에 있어서,The method of claim 7, wherein 상기 SAW 소자는 표면 탄성파 식별 태그 또는 표면 탄성파 정합 필터로 사용되는 것을 특징으로 하는 SAW 소자.The SAW element is a SAW element, characterized in that used as a surface acoustic wave identification tag or surface acoustic wave matching filter.
KR1020050000261A 2005-01-03 2005-01-03 Method for forming idt electrode pattern of saw device using anti-fuse and saw device manufactured thereby KR100616655B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000261A KR100616655B1 (en) 2005-01-03 2005-01-03 Method for forming idt electrode pattern of saw device using anti-fuse and saw device manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000261A KR100616655B1 (en) 2005-01-03 2005-01-03 Method for forming idt electrode pattern of saw device using anti-fuse and saw device manufactured thereby

Publications (2)

Publication Number Publication Date
KR20060079733A KR20060079733A (en) 2006-07-06
KR100616655B1 true KR100616655B1 (en) 2006-08-28

Family

ID=37171316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000261A KR100616655B1 (en) 2005-01-03 2005-01-03 Method for forming idt electrode pattern of saw device using anti-fuse and saw device manufactured thereby

Country Status (1)

Country Link
KR (1) KR100616655B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017280A (en) * 1989-04-25 1990-11-15 마쓰이 고오지 Surface acoustic wave filter
JP2002135075A (en) 2000-10-26 2002-05-10 Murata Mfg Co Ltd Surface acoustic wave element
JP2004328056A (en) 2003-04-21 2004-11-18 Mitsubishi Materials Corp Wireless remote controller and wireless remote control system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900017280A (en) * 1989-04-25 1990-11-15 마쓰이 고오지 Surface acoustic wave filter
JP2002135075A (en) 2000-10-26 2002-05-10 Murata Mfg Co Ltd Surface acoustic wave element
JP2004328056A (en) 2003-04-21 2004-11-18 Mitsubishi Materials Corp Wireless remote controller and wireless remote control system

Also Published As

Publication number Publication date
KR20060079733A (en) 2006-07-06

Similar Documents

Publication Publication Date Title
US20210376815A1 (en) Micro-transfer-printed acoustic wave filter device
US10361677B2 (en) Transverse bulk acoustic wave filter
EP1482638B1 (en) Film bulk acoustic resonator having supports and manufacturing method therefor
JP4435049B2 (en) Thin film piezoelectric resonator and manufacturing method thereof
JP4654220B2 (en) Filter structure including a piezoelectric resonator
CN100574097C (en) Acoustic surface wave device and communicator
KR100382765B1 (en) Passive devices and modules for transceiver and manufacturing method thereof
JP2004007847A (en) Thin film bulk wave resonator filter
KR20190034838A (en) Air-gap type fbar and method for fabricating by the same
JP2007159116A (en) System on chip structure comprising air cavity for isolating elements, duplexer, and duplexer fabrication method
EP1713100A1 (en) Low loss thin film capacitor structure and method of manufacturing the same
KR100485703B1 (en) Film bulk acoustic resonator having air gap floating from substrate and method for manufacturing the same
JP2005117665A (en) Air-gap type fbar, method of manufacturing the same, and filter and duplexer using the same
JP5286016B2 (en) Filter, duplexer, and filter manufacturing method
US20070176513A1 (en) Thin-film piezoelectric resonator and filter circuit
KR100616655B1 (en) Method for forming idt electrode pattern of saw device using anti-fuse and saw device manufactured thereby
JP4554337B2 (en) Piezoelectric element, composite piezoelectric element, filter using them, duplexer, and communication device
JP4389521B2 (en) Elastic wave filter
KR100429972B1 (en) Manufacturing method for duplexer using thin film bulk acoustic resonator
KR100393774B1 (en) Manufacturing method for bandpass filter using thin film bulk acoustic resonator
JPH06204780A (en) Noise filter
JPH11284407A (en) Filter
KR100616640B1 (en) Integrated dual band low pass filter
KR20170045194A (en) Acoustic wave devices, and antenna duplexers, modules, and communication devices using same
JP2005210294A (en) Thin-film surface acoustic wave device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee