KR100616451B1 - Single semiconductor chip for adapting video signals to display apparatus - Google Patents
Single semiconductor chip for adapting video signals to display apparatus Download PDFInfo
- Publication number
- KR100616451B1 KR100616451B1 KR1019990066844A KR19990066844A KR100616451B1 KR 100616451 B1 KR100616451 B1 KR 100616451B1 KR 1019990066844 A KR1019990066844 A KR 1019990066844A KR 19990066844 A KR19990066844 A KR 19990066844A KR 100616451 B1 KR100616451 B1 KR 100616451B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- group data
- video signal
- group
- display device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/06—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources
- G09G3/12—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions using controlled light sources using electroluminescent elements
- G09G3/14—Semiconductor devices, e.g. diodes
Abstract
정상적인 영상 표시를 위하여 영상 신호를 모니터의 명세에 적용하기 위한 모니터에서 종래 3개의 반도체 칩에 의하여 제공되는 기능들을 보다 우수하게 수행하도록 구성된 단일 반도체 칩이 개시된다. 반도체 칩은 REPROM과 같은 저장 회로에 메인 프로그램, DDC(Display Data Channel) 데이터, 및 DFF(Display Frame Frequency) 데이터를 함께 저장하는 것과, 저장회로와 구동 회로의 연결배열에 신규한 특징이 있다. Disclosed is a single semiconductor chip configured to better perform the functions provided by three conventional semiconductor chips in a monitor for applying an image signal to a specification of the monitor for normal image display. The semiconductor chip has novel characteristics in storing main programs, display data channel (DDC) data, and display frame frequency (DFF) data together in a storage circuit such as REPROM, and a connection arrangement of the storage circuit and the driving circuit.
Description
도 1은 종래의 기술에 따른 모니터에 사용된 반도체 칩을 보여주는 도면.1 shows a semiconductor chip used in a monitor according to the prior art.
도 2는 본 발명의 제 1 실시예를 보여주는 블록도.2 is a block diagram showing a first embodiment of the present invention.
도 3은 본 발명의 제 2 실시예를 보여주는 블록도.3 is a block diagram showing a second embodiment of the present invention.
도 4는 본 발명의 제 3 실시예를 보여주는 블록도.4 is a block diagram showing a third embodiment of the present invention.
본 발명은 영상표시장치에 영상신호를 표시할 수 있도록 하는 영상신호 공급장치와 통신하는 반도체 칩에 관한 것으로서, 보다 상세하게는 영상표시장치에 브이지에이(VGA) 카드로부터 출력된 영상신호를 표시할 수 있도록 하는 VGA 카드와 통신하는 반도체 칩에 관한 것이다.BACKGROUND OF THE
도 1에 도시된 것처럼, 종래의 음극선관(CRT: 1)은 정상적으로 영상을 표시하기 위하여, 버스(3, 4)를 통하여 VGA 카드(2)와 통신하는 시스템을 필요로 한다. 이 시스템은 보통 디에프에프(DFF: Display Frame Frequency, 이하 "DFF"로 언급함) 데이터를 저장하는 이이피롬(EEPROM)으로 구성되는 제 1 칩(11)과, 버스(4)를 통하여 VGA 카드(2)와 통신하는 제 1 그룹의 데이터 인터페이스 장치(132)와 제 1 그룹의 데이터 인터페이스 장치(132)에 의하여 접근할 수 있는 디디씨(DDC:Display Data Channel, 이하 "DDC"로 언급함) 데이터를 저장하는 이이피롬(131)을 포함하는 제 2 칩(13)과, 중앙처리장치(CPU: 121)와 중앙처리장치로써 실행할 수 있는 프로그램을 저장하는 롬(ROM:122), 및 버스(3)를 통하여 VGA 카드(2)와 통신하고 음극선관 모니터(1)의 음극선관이 영상신호를 표시할 수 있도록 신호를 출력하도록 중앙처리장치(121)에 의하여 제어되는 논리부(123)로 구성된 마이크로 제어장치(MCU: Micro Control Unit)인 제 3 칩(12)을 포함한다.As shown in Fig. 1, the conventional cathode ray tube (CRT) 1 requires a system to communicate with the
도 1에 도시된 종래의 시스템은 세 개의 반도체 칩(11, 12, 13)을 필요로 하는데, 이는 복잡한 상호접촉과 비교적 복잡한 디자인으로 귀결되고, 대량생산에서는 더욱 어려운 문제들에 직면하게 된다. 또한, 표시장치, 특히 포터블 표시장치의 크기 축소 경향에 부합하도록 크기 감소가 쉽지 않다는 문제를 갖는다. The conventional system shown in FIG. 1 requires three
따라서, 본 발명의 목적은, 종래 모니터를 위한 필수 구성요소인 세 개의 반도체 칩이 단일 반도체 칩에 구성된 시스템으로 대체될 수 있도록 단일 반도체 칩 상에 시스템을 구성하므로써, 제조 수율의 향상뿐만 아니라 비용을 낮추고, 설계를 용이하게 하고, 대량 생산을 가능하게 하며, 비교적 높은 동작 속도가 실현될 수 있도록 하는데 있다.Accordingly, an object of the present invention is to provide a system on a single semiconductor chip so that three semiconductor chips, which are an essential component for a conventional monitor, can be replaced by a system composed of a single semiconductor chip, thereby improving the manufacturing yield as well as the cost. Low, facilitates design, enables mass production, and allows relatively high operating speeds to be realized.
본 발명의 반도체 칩은 음극선관 모니터의 분야에만 한정되는 것은 아니라는 사실에 주목하여야 하다. 실제로, 본 발명의 반도체 칩은 어떠한 유형의 디스플레 이 시스템에도 적용될 수 있다.It should be noted that the semiconductor chip of the present invention is not limited to the field of cathode ray tube monitors. Indeed, the semiconductor chip of the present invention can be applied to any type of display system.
본 발명에 따른 시스템 온 칩의 구성은 REPROM과 같은 저장회로 내에 메인 프로그램, DDC 데이터, 및 DFF 데이터를 함께 저장하고, 중앙처리장치(CPU), 인터페이스 장치, 또는 논리부와 같은 구동회로와 저장 회로 사이에 신규한 배열의 연결에 그 특징이 있다.The system-on-chip configuration according to the present invention stores the main program, the DDC data, and the DFF data together in a storage circuit such as a REPROM, and drives and storage circuits such as a CPU, an interface device, or a logic unit. It is characterized by a novel arrangement of connections between them.
본 발명의 일 측면에 따르면, 반도체 칩은 영상신호 공급장치와 통신하며, 이 반도체 칩은 영상신호 표시장치로 하여금 영상신호 공급장치에 의하여 제공되는 영상신호를 표시할 수 있도록 한다. 반도체 칩은, 프로그램(예를 들어, 컴퓨터 프로그램, 또는 실행가능한 명령 그룹), DDC 데이터와 같은 제 1 그룹의 데이터, DFF 데이터와 같은 제 2 그룹의 데이터를 저장하기 위한 저장수단; 및 영상신호 공급장치로부터 수신된 데이터 요청신호에 응답하여 제 1 그룹의 데이터를 읽어 들이고, 읽어 들인 제 1 그룹의 데이터를 상기 영상신호 공급장치에 전송하며, 영상신호 공급장치로부터 수신된 데이터-매치 신호에 응답하여, 상기 데이터 매치신호의 데이터 모드를 감지하고, 감지된 데이터 모드에 따라서, 제 2 그룹의 데이터 중 대응부분을 읽어들이고, 상기 저장수단으로부터 접근하는 프로그램의 지시를 받아, 상기 영상신호제공장치 또는 그와 관련 있는 장치에 의하여 제공된 영상신호를 표시할 수 있도록 하기 위하여 상기 제 2 그룹 데이터의 대응부분을 상기 영상표시장치에 의하여 수신되도록 적용하는 구동수단을 포함한다.According to an aspect of the present invention, a semiconductor chip communicates with a video signal supply device, which enables the video signal display device to display a video signal provided by the video signal supply device. The semiconductor chip may include storage means for storing a program (eg, a computer program, or an executable instruction group), a first group of data such as DDC data, and a second group of data such as DFF data; And reading the data of the first group in response to the data request signal received from the video signal supply, transmitting the read first group of data to the video signal supply, and receiving the data-match from the video signal supply. In response to the signal, detecting a data mode of the data match signal, reading a corresponding portion of the second group of data according to the detected data mode, receiving an instruction of a program approaching from the storage means, and receiving the video signal. Drive means for applying a corresponding portion of said second group data to be received by said video display device in order to be able to display a video signal provided by a providing device or a device associated therewith.
프로그램에 따라 구동수단에 의한 제 2 그룹 데이터의 대응부분을 적용하는 것은 프로그램이 구동수단에 의하여 접속되거나 실행되고, 그 후, 구동수단이 영상표시장치로 하여금 영상신호 공급장치 또는 그와 관련된 장치에 의하여 제공되는 영상 신호를 표시할 수 있도록 하는 영상표시장치에 의하여 수신될 신호에 제 2 그룹 데이터의 대응부분을 적용시키는 실행 프로그램의 지시를 받는다는 것을 의미할 수도 있다. 즉, 프로그램에 따라서 제 2 그룹 데이터의 대응부분은 영상표시장치에 의하여 수신될 수 있는 레벨 또는 유형으로 존재하도록 적용되고, 영상표시장치로 하여금 영상신호제공장치 또는 그와 관련된 장치에 의하여 제공되는 영상신호를 표시할 수 있도록 한다.The application of the corresponding portion of the second group of data by the driving means in accordance with the program is such that the program is connected or executed by the driving means, and then the driving means causes the image display device to transmit the It may also mean that an instruction of an execution program for applying a corresponding portion of the second group data to the signal to be received by the image display apparatus which can display the image signal provided by the terminal may be received. That is, depending on the program, the corresponding portion of the second group data is applied to exist at a level or type that can be received by the image display apparatus, and causes the image display apparatus to provide an image provided by the image signal providing apparatus or a related apparatus. Allows you to display the signal.
영상신호 공급장치 또는 그와 관련된 장치에 의하여 제공되는 영상신호(RGB 성분과 같은)는 반도체 칩으로 반드시 입력되지는 않고, 영상표시장치에 직접 적용될 수 있으며, 영상표시장치가 반도체 칩에 의하여 공급된 제 2 그룹 데이터 대응부분에 의하여 적절하게 가능하게 될 수 있었던 결과로서 표시된다. The video signal (such as an RGB component) provided by the video signal supply device or a related device is not necessarily input to the semiconductor chip, but can be directly applied to the video display device, and the video display device is supplied by the semiconductor chip. It is displayed as a result that could be suitably enabled by the second group data correspondence portion.
본 발명의 다른 측면에 따르면, 영상신호 공급장치는 컴퓨터, 비디오 레코더 출력장치, 또는 표시를 위하여 출력된 영상 데이터를 갖는 임의 장치일 수 있으며, 반도체 칩은 모니터에 설치되어 신호 채널을 통하여 모니터에 있는 영상표시장치의 표시 제어회로에 연결될 수 있다. According to another aspect of the present invention, the video signal supply device may be a computer, a video recorder output device, or any device having image data output for display, wherein the semiconductor chip is installed in the monitor and located on the monitor through a signal channel. It can be connected to the display control circuit of the image display device.
종래, 표시제어회로는 도 1에 도시된 3개의 반도체 칩들로 구성되는 시스템으로부터 출력된 신호에 따라서 영상표시장치의 표시를 제어한다. 유사하게, 본 발명에 따르면, 표시제어회로는 본 발명의 단일 반도체 칩의 구동수단으로부터 출력된 제 2 그룹 데이터의 적용 대응 부분에 따라서 영상표시장치의 표시를 제어한다. 저장수단은 구동수단에 의하여 접근할 수 있는 데이터를 저장할 수 있는 임의 유형의 메모리일 수 있다. Conventionally, the display control circuit controls the display of the image display apparatus in accordance with a signal output from a system composed of three semiconductor chips shown in FIG. Similarly, according to the present invention, the display control circuit controls the display of the image display apparatus in accordance with an application corresponding portion of the second group data output from the driving means of the single semiconductor chip of the present invention. The storage means may be any type of memory capable of storing data accessible by the drive means.
데이터 요청신호는 제 1 그룹의 데이터를 읽고 구동수단으로 하여금 읽혀진 데이터를 영상신호 공급장치에 전송하도록 요구하기 위한 구동수단으로 전송되고, 그것에 의하여 영상신호 공급장치(또는 그의 관련 장치)에 의하여 제공되는 영상신호를 표시할 것으로 예상되는 모니터의 명세가 영상신호 공급장치에 의하여 인식될 수 있고, 이 영상신호는 모니터의 명세에 대응하는 모드로 제공될 수 있다. The data request signal is transmitted to the driving means for reading the data of the first group and requesting the driving means to transmit the read data to the video signal supply device, whereby the video signal supply device (or its related device) is provided. The specification of the monitor expected to display the video signal can be recognized by the video signal supply device, and the video signal can be provided in a mode corresponding to the specification of the monitor.
상기한 제 2 그룹 데이터의 대응부분은 제 2 그룹 데이터의 일부인 데이터로서, 데이터 매치 신호의 데이터 모드에 대응하며, 데이터 매치 신호는 수직 동기신호 또는 수평 동기신호, 또는 수직 및 수평 동기신호의 조합 신호와 같은 동기신호일 수 있다. 제 2 그룹 데이터의 대응부분은 영상표시장치에 의하여 항상 수신될 수는 없지만 영상표시장치로 하여금 영상신호 공급장치에 의하여 제공되는 영상신호를 표시할 수 있게 할 수 있으므로, 프로그램에 따라 적용되어야 한다.The corresponding portion of the second group data is data that is part of the second group data, and corresponds to the data mode of the data match signal, and the data match signal is a vertical sync signal or a horizontal sync signal, or a combination signal of vertical and horizontal sync signals. It may be a synchronization signal such as. The corresponding part of the second group data cannot always be received by the image display apparatus, but can be applied according to a program because it can enable the image display apparatus to display an image signal provided by the image signal supply apparatus.
본 발명의 또 다른 측면에 따르면, 반도체 칩은 구동수단과 구동수단에 제 1 그룹의 데이터, 제 2 그룹의 데이터를 읽어서 프로그램에 접근하도록 요구하는 저장수단 사이에 통신 채널을 추가로 포함할 수 있다. 구체적으로, 본 발명의 구동수단은 데이터 요청신호를 수신하여 읽어들인 제 1 그룹의 데이터를 영상신호 공급장치에 전송하기 위한 제 1 그룹의 데이터 인터페이스 장치를 포함할 수 있고, 본 발명의 단일 반도체 칩은 제 1 그룹의 데이터에 접근하기 위하여 특히 제 1 그룹의 인터페이스 장치용 DDC 통신채널을 포함할 수도 있다. According to another aspect of the invention, the semiconductor chip may further comprise a communication channel between the drive means and the storage means for requesting the drive means to read the first group of data and the second group of data to access the program. . Specifically, the driving means of the present invention may include a first group of data interface device for transmitting the first group of data received by reading the data request signal to the image signal supply device, the single semiconductor chip of the present invention May include, in particular, a DDC communication channel for the first group of interface devices to access the first group of data.
본 발명의 또 다른 측면에 따르면, 저장수단은 물리적으로 연결되거나 완전히 독립적인 두 개의 저장부, 제 1 저장부와 제 2 저장부를 포함할 수 있는데, 제 1 저장부는 DDC 통신 채널을 통하여 제 1 그룹의 데이터 인터페이스 장치에 의하여 접근할 수 있는 제 1 그룹 데이터를 저장하고, 제 2 그룹의 데이터는 통신채널을 통하여 구동수단에 의하여 접근할 수 있는 프로그램과 제 2 그룹 데이터 두 가지를 저장한다. According to another aspect of the invention, the storage means may comprise two storage units, the first storage unit and the second storage unit, which are physically connected or completely independent, wherein the first storage unit comprises a first group via a DDC communication channel. The first group of data that can be accessed by the data interface device of the computer stores the second group data, and the second group of data stores two programs and the second group of data that can be accessed by the driving means through the communication channel.
본 발명의 또 다른 측면에 따르면, 반도체 칩은 영상신호 전송장치와 통신하며, 이 반도체 칩은 영상신호 표시장치로 하여금 영상신호 전송장치(또는 관련 장치)로부터 출력된 영상신호를 표시할 수 있도록 한다. 반도체 칩은, 구동수단과, 구동수단에 의하여 접근 가능한 프로그램(예를 들어, 컴퓨터 프로그램, 또는 실행 가능한 명령들), 제 1 그룹의 데이터, 제 2 그룹의 데이터를 저장하기 위한 저장수단을 포함하며, According to another aspect of the invention, a semiconductor chip communicates with a video signal transmission device, which enables the video signal display device to display a video signal output from the video signal transmission device (or related device). . The semiconductor chip includes driving means and storage means for storing a program (for example, a computer program or executable instructions) accessible by the driving means, data of a first group, and data of a second group; ,
상기 구동수단은, 자신에게 적용되는 데이터 요청신호(영상신호 전송장치 또는 관련 장치 또는 영상신호에 의하여 제어되는 장치로부터 출력될 수 있는)에 응답하여 제 1 그룹의 데이터를 저장수단으로부터 영상신호 전송장치에 전송하며, 상기 영상신호 전송장치로부터 수신된 데이터-매치 신호에 응답하여 상기 데이터 매치신호의 데이터 모드를 감지하고, 감지된 데이터 모드에 따라서 제 2 그룹의 데이터 중 대응부분을 읽어들이고, 상기 프로그램의 지시를 받아 상기 영상표시장치에 의하여 수신되도록 상기 제 2 그룹 데이터의 대응 부분을 적용하여 상기 영상표시장치로 하여금 상기 영상신호 전송장치 또는 그와 관련되거나 그에 의하여 조절되 는 임의 시스템으로부터 출력된 영상신호를 표시할 수 있게 한다.The driving means is configured to store data of the first group from the storage means in response to a data request signal (which can be output from a video signal transmission device or a related device or a device controlled by the video signal) applied to the video signal transmission device. Detects the data mode of the data match signal in response to the data-match signal received from the video signal transmission device, reads a corresponding portion of the second group of data according to the detected data mode, and An image output from the image signal transmission apparatus or any system associated with or controlled by the image display apparatus by applying a corresponding portion of the second group data to be received by the image display apparatus under the instruction of? Enable to display the signal.
영상신호 전송장치는 컴퓨터 시스템, 인터넷 인터페이스, 또는 표시장치에 출력되기 위한 신호를 수신하거나, 임시 저장하거나, 적용할 수 있는 임의 장치일 수 있다.The image signal transmission device may be a computer system, an Internet interface, or any device capable of receiving, temporarily storing, or applying a signal for output to a display device.
본 발명의 또 다른 측면에 따르면, 반도체 칩은 영상신호 표시장치로 하여금 영상신호 전송장치로부터 출력된 영상신호를 표시할 수 있도록 하는 영상 신호 전송장치와 통신하는 제 1 그룹 데이터 인터페이스 장치, 논리 처리장치, 제 1 그룹 데이터 인터페이스 장치에 의하여 접근할 수 있는 제 1 그룹 데이터를 저장하기 위한 제 1 저장수단, 상기 논리 처리장치에 의하여 접근할 수 있는 프로그램과 제 2 그룹 데이터 양자를 저장하기 위한 제 2 저장수단을 포함한다. According to another aspect of the present invention, a semiconductor chip is a first group data interface device, a logic processing device, which communicates with a video signal transmission device that enables a video signal display device to display a video signal output from the video signal transmission device. First storage means for storing first group data accessible by the first group data interface device, second storage for storing both program and second group data accessible by the logic processing device Means;
제 1 그룹 데이터 인터페이스 장치는, 자신에게 적용된 데이터 요청신호(영상신호 전송장치 또는 관련 장치로부터 출력될 수 있는)에 응답하여 제 1 그룹의 데이터를 읽어들이고 읽어들인 제 1 그룹 데이터를 영상신호 전송장치에 전송하고, 논리 처리장치는 상기 영상신호 전송장치로부터 수신된 데이터-매치 신호에 응답하여, 상기 데이터 매치신호의 데이터 모드를 감지하고, 감지된 데이터 모드에 따라서 제 2 그룹의 데이터 중 대응부분을 읽어들이고, 상기 프로그램의 지시를 받아 상기 영상표시장치에 의하여 수신된 신호가 상기 영상표시장치로 하여금 상기 영상신호 전송장치로부터 출력된 영상신호를 표시할 수 있도록 하기 위하여 제 2 그룹 데이터의 대응부분을 적용한다. The first group data interface device reads the first group of data and reads the first group data in response to the data request signal (which can be output from the video signal transmission device or the related device) applied to the video signal transmission device. In response to a data-match signal received from the video signal transmission device, detects a data mode of the data match signal, and outputs a corresponding portion of the second group of data according to the detected data mode. A corresponding portion of the second group data in order to read and to receive the instruction of the program so that the signal received by the video display device can cause the video display device to display the video signal output from the video signal transmission device. Apply.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 2에서, 본 발명에서 제안된 단일 반도체 칩(211)은 VGA 카드와 같은 영상신호 공급장치와 통신하고, 영상표시장치(212)로 하여금 영상신호 공급장치(22) 또는 영상신호 공급장치(22)와 관련된 시스템에 의하여 제공되는 영상신호를 표시할 수 있도록 하기 위한 것이다.2, the
단일 반도체 칩(211)은 프로그램(2111p), 디스플레이 데이터 채널(Display Data Channel: DDC) 데이터(2111d)와, 디스플레이 프레임 주파수(Display Frame Frequency) 데이터(2111f)를 저장하기 위한 저장수단(2112); The
영상신호 공급장치(22)로부터 수신된 데이터 요청신호에 응답하여 제 1 그룹의 데이터(2111d)를 읽어들여 영상신호 공급장치(22)로 전송하며, 영상신호 공급장치(22)로부터 수신된 데이터-매치 신호에 응답하여 읽어들일 데이터 매치신호의 데이터 모드를 감지하고, 감지된 데이터 모드에 따라서, 제 2 그룹의 데이터(2111f)중 대응 부분을 읽어들이며, 저장수단(2111)으로부터 액세스된 프로그램(2111p)의 지시를 받아 영상표시장치(212)가 제 2 그룹 데이터의 대응 부분을 수신할 수 있도록 상기 제 2 그룹 데이터의 대응 부분을 적용하여 영상표시장치(212)가 영상신호 공급장치(22)에 의하여 제공된 영상신호를 표시하도록 하는 구동수단(2112)을 포함한다.In response to the data request signal received from the video
제 1 그룹의 데이터(2111d)는 모니터(21) 또는 영상표시장치(212)의 사양을 나타낸다. 영상신호 공급장치(22)는 구동수단(2112)으로부터 전송된 제 1 그룹의 데이터(2111d)를 수신할 때, 모니터(21)나 영상표시장치(212)의 명세 정보를 수신한다. 영상신호 공급장치(22)에 의하여 제공되는 영상신호를 표시하기 위한 영상표 시장치(212)의 실행가능한 또는 최적의 구동모드(예를 들어, 데이터-매치 신호의 데이터 모드와 표시 스크린 사양에 대응하는 구동모드)를 나타내는 제 2 그룹의 데이터(2111f)들 중, 데이터-매치 신호의 감지 모드에 따라서 제 2 그룹 데이터의 대응부분이 선택되며, 이에 따라 제 2 그룹 데이터의 대응 부분에 의하여 특징을 갖게 되거나 표시되고, 영상표시장치(212)에 의하여 수신된 신호는 영상표시장치(212)로 하여금 거기에 적용된 영상신호를 표시하기 위한 적절한 기능들을 수행할 수 있도록 한다.The
반도체 칩(211)은 구동수단(2112)이 제 1 그룹의 데이터(2111d)와 제 2 그룹의 데이터(2111f)를 저장수단(2111)으로부터 읽어들이고 저장수단(2111)으로부터 프로그램(2111p)을 액세스하도록, 예를 들어, 데이터 버스(2113)와 어드레스 버스(2114)로 구성되는 통신 채널을 추가로 포함할 수 있다. In the
반도체 칩(211)은 데이터 요청신호에 응답하여 제 1 그룹의 데이터를 읽어 들이고, 감지된 데이터 모드에 따라서 제 2 그룹 데이터의 대응부분을 읽어들이기 위한 처리장치(2111P)를 포함하는 자신의 구동수단(2112)을 가질 수도 있다. 처리장치(2112P)는 프로그램(2111p)을 실행하고 실행된 프로그램에 따라서 동작할 수 있는 종래의 중앙처리장치(CPU)와 유사하거나 동일할 수 있다.The
또한, 반도체 칩(211)은 데이터 요청신호를 수신하여 읽어들인 제 1 그룹의 데이터를 영상신호 공급장치(22)에 전송하기 위한 제 1 그룹의 데이터 인터페이스 장치(2111d)를 포함하는 자신의 구동수단(2112)을 가질 수도 있다. 제 1 그룹의 데이터 인터페이스 장치(2111d)는 데이터 요청신호에 응답하여 제 1 그룹의 데이터를 읽어들이고 읽어들인 제 1 그룹의 데이터를 영상신호 공급장치에 전송하도록 할 수 있고, 또한 영상신호 공급장치(22)로부터 수신된 데이터 쓰기 신호에 응답하여 데이터 쓰기 신호에 포함된 제 1 그룹의 데이터를 저장수단(2111)에 써넣도록 할 수도 있다.In addition, the
반도체 칩(2111)은 데이터 매치 신호를 수신하고 데이터 매치 신호의 데이터 모드를 감지하기 위한 논리 장치(2112c)를 포함하는 자신의 구동수단을 추가로 가질 수도 있는데, 논리 장치(2112c)는 영상표시장치(212)에 의하여 수신된 신호가 영상표시장치(212)로 하여금 영상신호를 표시할 수 있도록 하기 위하여, 제 2 그룹 데이터의 대응 부분을 적용한다. 예를 들어, 제 2 그룹 데이터의 대응 부분을 나타내거나 부호화하는 신호는 영상표시장치(212)에 의하여 수신되고 영상표시장치(212)가 영상신호 공급장치(22)에 의하여 제공된 영상신호를 표시할 수 있도록 적정 형태 또는 적정 레벨로 출력된다. 다른 예로서, 제 2 그룹 데이터의 대응 부분은 영상표시장치(212)에 의하여 수신될 수 있고 영상신호 제공장치(22)에 의하여 제공된 영상 신호를 표시하기 위한 영상표시장치(212)를 제어할 수 있는 신호로 변환되기만 할 수 있다.The
더욱이 반도체 칩(211)은 제 1 그룹의 데이터(2111d), 제 2 그룹의 데이터(2111f) 및 프로그램(2111p)이 외부 사용자 장치(미도시)를 통하여 사용자가 접근할 수 있도록 외부 사용자 장치와 통신하기 위한 입/출력 장치(2111t)를 포함하는 그 자신의 구동수단(2112)을 가질 수도 있다.Furthermore, the
반도체 칩(211)은 설계와 제조상의 편의에 따라 입/출력 장치(2111t) 또는 추가적인 입/출력 장치를 통하여 제 2 그룹 데이터의 적용되는 대응 부분을 영상표시장치(212)로 출력되도록 할 수도 있다.The
도 3에 도시된 것처럼, 반도체 칩(211)은 데이터 버스(2113)와 어드레스 버스(2114)로 구성되는 통신채널에 더하여 제 1 그룹의 데이터 인터페이스 유닛(2111d)이 제 1 그룹의 데이터(2111d)에 접근할 수 있도록 제 1 그룹의 데이터 인터페이스 유닛(2112d)과 저장수단(2111) 사이에 DDC 통신채널(2115)을 포함하도록 구성될 수 있다.As shown in FIG. 3, in the
도 3에서, 데이터 버스(2113)와 어드레스 버스(2114)로 구성되는 통신채널은 여전히 구동수단(2112)으로 하여금 제 1 그룹의 데이터(2111d)와 제 2 그룹의 데이터(2111f)를 읽어 들이고, 프로그램(2111p)에 접근하도록 할 수 있다. 여기서, 데이터 버스(2113)와 어드레스 버스(2114)로 구성되는 통신채널은 구동수단(2112)이 제 2 그룹의 데이터(2111f)를 읽어들이고 프로그램(2111p)에 접근하도록만 할 수도 있다. 도 3에 따른 반도체 칩(211)은 데이터 버스(2113)와 어드레스 버스(2114)로 구성된 통신 채널이 사용중일 때, 제 1 그룹의 데이터(2111d)에 접근하는데 DDC 통신 채널(2115)이 제 1 그룹의 인터페이스 유닛(2112d)에 의해 사용되도록 구성될 수 있는 것으로 이해될 수 있다.In Fig. 3, the communication channel composed of the
도 3에 도시한 반도체 칩(211)은 두 개의 저장부(2111-1, 2111-2)를 포함하는 저장수단(2111)을 가질 수 있는데, 도 3에 도시된 것처럼, 물리적으로 함께 연결되거나, 또는 도 4에 도시된 것처럼, 서로 완전히 독립적이다. 도 4에 도시된 바와 같이, 제 1 그룹의 데이터(2111d)를 저장하는 제 1 저장부(2111-1)는 DDC 통신 채널(2115)을 통하여 제 1 그룹의 인터페이스 유닛(2112d)에 의하여 접근될 수 있고, 프로그램(2111p) 및 제 2 그룹의 데이터(2111f) 두 가지를 저장하는 제 2 저장부(2111-2)는 버스(2113, 2114)로 구성되는 통신채널을 통하여 구동수단(2112)에 의하여 접근될 수 있다. 예를 들어, 프로그램(2111p)과 제 2 그룹의 데이터(2111f) 양자는 구동수단(2112)내 논리블록(2112c) 및/또는 처리장치(2112p)에 의하여 접근 가능하다.The
버스(2113, 2114)로 구성되는 통신 채널이나 DDC 통신 채널(2115) 중 어느 것도 데이터 버스(2113)와 어드레스 버스(2114)로 이루어진 구성에 한정되지 않는다는 사실에 주목하여야 한다. 실제로, 프로그램(2111p), 제 1 그룹의 데이터(2111d) 및 제 2 그룹의 데이터(2111f)가 구동수단(2112)에 의하여 접근되거나 프로그램(2111p)과 제 2 그룹의 데이터(2111f)가 처리장치(2112P)에 의하여 접근될 수 있는 동안 제 1 그룹의 데이터(2111d)는 제 1 그룹의 인터페이스 유닛(2112d)에 의해서만 접근될 수 있는 한 어떠한 방법으로든 구성될 수 있다. It should be noted that neither the communication channel or the
구동수단(2112), 구체적으로 구동수단(2112)의 제 1 그룹 데이터 인터페이스 유닛(2112d)에 적용된 데이터 요청신호는 영상신호 공급장치(22) 또는 영상신호 공급장치와 특별한 관계를 갖거나 영상신호 공급장치(22)에 의하여 제어되는 장치로부터 올 수 있다. 구동수단(2112), 구체적으로는 구동수단(2112)내 논리블록(2112c)에 의하여 수신된 데이터 매치 신호는 항상 영상신호 공급장치(22)가 보내지는 않고, 대신 영상신호 공급장치와 특별한 관계를 갖는 장치 또는 영상신호 공급장치(22)에 의하여 제어되는 장치가 보낼 수 있다. 프로그램(2111p)은 처 리장치(2112P)에 의해 실행될 수 있으며, 처리장치(2112P)는 구동수단(2112), 구체적으로는 구동수단(2112)내 중앙처리장치(2112P) 및/또는 논리블록(2112c)으로 하여금 제 2 그룹 데이터의 대응 부분을 영상표시장치(212), 또는 구체적으로 영상표시장치(212)의 표시 스크린(212S)이 영상신호 공급장치(22) 또는 영상신호 공급장치와 특별한 관계에 있거나 영상신호 공급장치(22)에 의하여 제어되는 장치로부터 출력된 영상신호를 표시할 수 있게 하는 영상표시장치(212)의 표시제어회로(212C)에 의하여 수신되도록 적용한다. 또한, 프로그램(2111p)이 데이터 매치 신호의 데이터 모드를 감지하고 제 2 그룹의 데이터 중 적용될 대응 부분을 읽어들이도록 중앙처리장치(2111P) 및/또는 논리블록(2112c)을 지시하는데 사용될 수 있다는 것도 가능하다.The data request signal applied to the driving means 2112, specifically the first group
논리블록(2112c)과 처리장치(2112P) 두 부분의 기능은 이하 "논리처리장치"로 명명되는 회로에 의하여 수행될 수 있다. 즉, 논리처리장치는 앞서 언급한 논리블록(2112c)과 처리장치(2112P)의 기능을 각각 수행하는 논리블록과 처리장치를 포함하는 회로이다.The functions of the two parts of the logic block 2112c and the
반도체 칩(211)은 신호 채널(23, 24, 25, 26)을 통하여 영상신호 공급장치/전송장치(22)와 통신하기 위한 입/출력 장치를 추가로 포함할 수도 있다. 상기한 입/출력 장치는 분명히 입/출력 장치(2112t)와 함께 집적될 수 있거나, 또는 그의 기능은 입/출력 장치(2112t)에 의하여 수행될 수 있다. The
반도체 칩(211)의 구동수단(2112)내 논리블록(2112c), 제 1 그룹 데이터 인터페이스 유닛(2112d), 처리 장치(2112P) 및 입/출력 장치 사이에는 신호 채널들이 필요할 수도 있다.Signal channels may be required between the logic block 2112c, the first group
분명히 반도체 칩(211)은 적절한 제 1 그룹의 데이터(2111d)와 제 2 그룹의 데이터(2111f)를 포함하는 자신의 저장수단(2111)을 가지도록 구성된다. 예를 들어, 감지된 데이터 모드와 관련된 영상신호가 표시되려면, 제 2 그룹의 데이터(2111f) 중, 데이터 매치 신호의 감지된 데이터 모드에 대응하는 제 2 그룹의 데이터의 대응 부분이 적어도 존재하여야 한다. Apparently the
한편, 여기에서는, 본 발명의 특정 실시예에 대하여 설명하였지만, 본 발명은 개시된 실시예에만 한정되지 않는 것으로 이해되어야 한다. 통상의 지식을 가진 자에 의하여 변형과 변경이 가능할 것이다. 따라서, 이하 특허청구범위는 본 발명의 사상과 범위를 벗어나지 않는 한 그러한 모든 변형과 변경을 포함하는 것으로 간주된다.Meanwhile, while specific embodiments of the present invention have been described herein, it should be understood that the present invention is not limited to the disclosed embodiments. Modifications and variations may be made by those skilled in the art. Accordingly, the following claims are intended to embrace all such alterations and modifications without departing from the spirit and scope of the invention.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990066844A KR100616451B1 (en) | 1999-12-30 | 1999-12-30 | Single semiconductor chip for adapting video signals to display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990066844A KR100616451B1 (en) | 1999-12-30 | 1999-12-30 | Single semiconductor chip for adapting video signals to display apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010065832A KR20010065832A (en) | 2001-07-11 |
KR100616451B1 true KR100616451B1 (en) | 2006-08-29 |
Family
ID=37529411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990066844A KR100616451B1 (en) | 1999-12-30 | 1999-12-30 | Single semiconductor chip for adapting video signals to display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100616451B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11587487B2 (en) | 2021-01-08 | 2023-02-21 | Samsung Display Co., Ltd. | Display driving circuit, display device including the same, and method of driving display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101409240B1 (en) * | 2012-09-18 | 2014-06-18 | 셀로코주식회사 | SoC Processor Architecture for Sensor Network |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970029002A (en) * | 1995-11-06 | 1997-06-26 | 이데이 노브유끼 | Video display device |
JPH09237177A (en) * | 1996-03-01 | 1997-09-09 | Toshiba Corp | Method for displaying animation |
JPH10275135A (en) * | 1997-03-06 | 1998-10-13 | Lsi Logic Corp | Single-chip computer having mpeg processor and graphical processor united |
US5917770A (en) * | 1996-10-03 | 1999-06-29 | Sharp Kabushiki Kaisha | Semiconductor memory device for temporarily storing digital image data |
-
1999
- 1999-12-30 KR KR1019990066844A patent/KR100616451B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970029002A (en) * | 1995-11-06 | 1997-06-26 | 이데이 노브유끼 | Video display device |
JPH09237177A (en) * | 1996-03-01 | 1997-09-09 | Toshiba Corp | Method for displaying animation |
US5917770A (en) * | 1996-10-03 | 1999-06-29 | Sharp Kabushiki Kaisha | Semiconductor memory device for temporarily storing digital image data |
JPH10275135A (en) * | 1997-03-06 | 1998-10-13 | Lsi Logic Corp | Single-chip computer having mpeg processor and graphical processor united |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11587487B2 (en) | 2021-01-08 | 2023-02-21 | Samsung Display Co., Ltd. | Display driving circuit, display device including the same, and method of driving display device |
US11854453B2 (en) | 2021-01-08 | 2023-12-26 | Samsung Display Co., Ltd. | Display driving circuit, display device including the same, and method of driving display device |
Also Published As
Publication number | Publication date |
---|---|
KR20010065832A (en) | 2001-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101144693B1 (en) | Virtual extended display information data edid in a flat panel controller | |
US7911473B2 (en) | Method for acquiring extended display identification data (EDID) in a powered down EDID compliant display controller | |
USH2186H1 (en) | Acquisition of extended display identification data (EDID) in a display controller in a power up mode from a power down mode | |
US7484112B2 (en) | Power management in a display controller | |
US7839409B2 (en) | Acquisition of extended display identification data (EDID) using inter-IC (I2C) protocol | |
US7995043B2 (en) | Arbitration for acquisition of extended display identification data (EDID) | |
US10134354B2 (en) | Automatic activity detection in a display controller | |
US20080301338A1 (en) | Data transfer control device and electronic instrument | |
US20060114248A1 (en) | Displaying apparatus and control method thereof | |
US6847335B1 (en) | Serial communication circuit with display detector interface bypass circuit | |
KR20040032271A (en) | Apparatus and method for outputting display identification data according to connector type | |
KR100607951B1 (en) | Apparatus and method for controlling automatically display in multimedia system | |
US5280579A (en) | Memory mapped interface between host computer and graphics system | |
KR100616451B1 (en) | Single semiconductor chip for adapting video signals to display apparatus | |
KR100370047B1 (en) | Apparatus for Processing Display Data of Monitor | |
US20100169517A1 (en) | Multimedia Switch Circuit and Method | |
US6567093B1 (en) | Single semiconductor chip for adapting video signals to display apparatus | |
CN215499315U (en) | EDID simulator | |
KR100608047B1 (en) | Additional function processing apparatus capable to interface with PC | |
JPH09319352A (en) | Display control circuit | |
KR100522606B1 (en) | Digital AV system having a structure for performing an additional function easily | |
KR20010026940A (en) | A micro-computer of a operation recoding type in a DDC monitor | |
TW432877B (en) | Semiconductor SOP (system-on-chip) for use in image display system | |
KR19990033809A (en) | Portable computer with replaceable video card | |
JPH10240317A (en) | Module device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120628 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140808 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170720 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 13 |