KR100615334B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100615334B1
KR100615334B1 KR1020050042419A KR20050042419A KR100615334B1 KR 100615334 B1 KR100615334 B1 KR 100615334B1 KR 1020050042419 A KR1020050042419 A KR 1020050042419A KR 20050042419 A KR20050042419 A KR 20050042419A KR 100615334 B1 KR100615334 B1 KR 100615334B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
disposed
address
dielectric layer
Prior art date
Application number
KR1020050042419A
Other languages
Korean (ko)
Inventor
권태정
강경두
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050042419A priority Critical patent/KR100615334B1/en
Application granted granted Critical
Publication of KR100615334B1 publication Critical patent/KR100615334B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/26Address electrodes
    • H01J2211/265Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/326Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 목적은, 가시광선의 투과율이 개선되고, ITO가 아닌 재료를 전극 형성의 재료로 사용할 수 있으며, 방전이 방전셀 전체에서 입체적으로 형성되고, 방전을 일으키는 전극들 사이의 이격된 거리를 충분히 증가시키면서도 구동전압이 상승하는 것을 막아 낮은 전압에서도 많은 방전을 일으킬 수 있으며, 형광체의 이온 스퍼터링을 방지하여 형광체의 수명을 증대시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다. 이를 위하여 본 발명에서는, 전면 기판; 상기 전면 기판과 대향하도록 배치되는 배면 기판; 상기 전면 기판 및 배면 기판 사이에 배치되고 방전이 일어나는 공간인 방전셀들을 한정하는 유전체층; 상기 유전체층 내에 서로 이격되도록 배치되는 X전극, Y전극 및 어드레스 전극을 구비하는 전극쌍; 상기 방전셀 내에 배치되는 형광체층; 및 상기 방전셀 내에 존재하는 방전가스를 구비하고, 상기 방전셀 내에 존재하는 방전가스를 구비하고, 상기 어드레스 전극을 둘러싸는 유전체는 다른 전극을 둘러싸는 유전체에 비하여 그 유전율이 더 작은 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공하고, 상기 X전극 및 Y전극에 비하여 상기 어드레스 전극의 단면적이 더 작은 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공한다. It is an object of the present invention to improve the transmittance of visible light, to use a material other than ITO as a material for electrode formation, to form a discharge three-dimensionally throughout the discharge cell, and to sufficiently space the distance between the electrodes causing the discharge. The present invention provides a plasma display panel which can increase the life of the phosphor by preventing the driving voltage from increasing and increasing the discharge voltage even at a low voltage while preventing the ion sputtering of the phosphor. To this end, in the present invention, the front substrate; A rear substrate disposed to face the front substrate; A dielectric layer disposed between the front substrate and the rear substrate and defining discharge cells which are spaces in which discharge occurs; An electrode pair having an X electrode, a Y electrode, and an address electrode arranged to be spaced apart from each other in the dielectric layer; A phosphor layer disposed in the discharge cell; And a discharge gas present in the discharge cell, the discharge gas present in the discharge cell, and the dielectric material surrounding the address electrode is smaller in dielectric constant than the dielectric material surrounding the other electrode. A plasma display panel is provided, and a cross-sectional area of the address electrode is smaller than that of the X and Y electrodes.

Description

플라즈마 디스플레이 패널{Plasma display panel} Plasma display panel {Plasma display panel}

도 1은 종래의 플라즈마 디스플레이 패널의 부분 절개 분리 사시도. 1 is a partially cutaway perspective view of a conventional plasma display panel.

도 2는 본 발명에 따른 플라즈마 디스플레이 패널을 보여주는 부분 절개 분리 사시도. 2 is a partially cutaway perspective view illustrating a plasma display panel according to the present invention;

도 3은 도 2에 도시된 플라즈마 디스플레이 패널의 전극들의 배치를 보여주는 사시도. 3 is a perspective view illustrating an arrangement of electrodes of the plasma display panel illustrated in FIG. 2.

도 4는 도 2에 도시된 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치의 구성을 개략적으로 보여주는 블록도. FIG. 4 is a block diagram schematically illustrating a configuration of a plasma display device including the plasma display panel shown in FIG. 2.

도 5는 도 2에 도시된 플라즈마 디스플레이 패널이 결합된 상태에서 V-V 선을 따라 취한 단면도로서, 방전셀과 그 주위의 방전 전극들의 구성을 보여주는 도면. FIG. 5 is a cross-sectional view taken along line V-V in a state in which the plasma display panel shown in FIG. 2 is coupled, showing a configuration of a discharge cell and discharge electrodes around the discharge cell;

도 6은 도 5에 도시된 실시예와 유전체층의 구성을 달리하는 다른 실시예를 보여주는 도면. FIG. 6 is a view showing another embodiment in which the dielectric layer differs from the embodiment shown in FIG. 5; FIG.

도 7 및 도 8은 도 5에 도시된 실시예와 형광체층의 위치를 달리하는 다른 실시예를 보여주는 도면. 7 and 8 are views showing another embodiment in which the position of the phosphor layer is different from the embodiment shown in FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10, 121: 배면 기판 20, 122: 어드레스 전극 10, 121: back substrate 20, 122: address electrode

30: 후면 유전층 40: 격벽 30: rear dielectric layer 40: partition wall

50r, 50g, 50b, 125: 형광체층 60, 111: 전면 기판50r, 50g, 50b, 125: phosphor layer 60, 111: front substrate

80: 전면 유전층 82: X전극80: front dielectric layer 82: X electrode

83: Y전극 84: 유지 방전 전극쌍83: Y electrode 84: sustain discharge electrode pair

90: 보호막 112: Y전극90: protective film 112: Y electrode

113: X전극 115: 유전체층 113: X electrode 115: dielectric layer

116: 보호막층 126: 방전셀116: protective film layer 126: discharge cell

200: 플라즈마 디스플레이 패널200: plasma display panel

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더욱 상세하게는 입체적 방전을 유도하여 방전량을 증대시키면서도 저전압 구동을 가능케 하고, 가시광선의 투과율을 증대시켜 휘도를 획기적으로 개선한 플라즈마 디스플레이 패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel. More particularly, the present invention relates to a plasma display panel capable of driving a low voltage while inducing a three-dimensional discharge and increasing a discharge amount, and dramatically improving luminance by increasing a transmittance of visible light.

도 1에는 일본 특허공개공보 1997-172442호에 개시된 종래의 플라즈마 디스플레이 패널의 부분 분해 사시도가 도시되어 있다. 1 is a partially exploded perspective view of a conventional plasma display panel disclosed in Japanese Patent Laid-Open No. 1997-172442.

도 1에 도시된 것과 같이, 종래의 플라즈마 디스플레이 패널은 전방패널(1)과 후방패널(2)이 결합되고, 전방패널(1)과 후방패널(2)에 의해 한정되는 공간에 방전가스가 채워져 만들어진다. 상기 전방패널(1)은 전면 기판(60), 상기 전면 기판(60)의 하면(60a)에 형성된 Y전극(83) 및 X전극(82)을 구비한 유지 방전 전극쌍(84), 및 상기 유지 방전 전극쌍(84)을 덮고 있는 전면 유전층(80)을 구비한다. 상기 전면 유전층(80)은 통상 MgO로 형성되는 보호층(90)에 의하여 덮이는 것이 바람직하다. 한편, 상기 Y전극(83)은 ITO 등으로 형성되는 제1 투명 전극(83b) 및 상기 제1 투명 전극(83b)의 전압강하를 방지하는 제1 버스 전극(83a)을 구비하고, 상기 X전극(82)도 Y전극(83)과 유사하게 제2 투명 전극(82b) 및 제2 버스 전극(82a)을 구비한다. As shown in FIG. 1, in the conventional plasma display panel, the front panel 1 and the rear panel 2 are coupled, and discharge gas is filled in a space defined by the front panel 1 and the rear panel 2. Is made. The front panel 1 includes a front discharge substrate 60, a pair of sustain discharge electrodes 84 having a Y electrode 83 and an X electrode 82 formed on the bottom surface 60a of the front substrate 60, and And a front side dielectric layer 80 covering the sustain discharge electrode pair 84. The front dielectric layer 80 is preferably covered by a protective layer 90 formed of MgO. On the other hand, the Y electrode 83 is provided with a first transparent electrode 83b formed of ITO or the like and a first bus electrode 83a for preventing a voltage drop of the first transparent electrode 83b. Similarly to the Y electrode 83, the 82 has a second transparent electrode 82b and a second bus electrode 82a.

상기 후방패널(2)은 배면 기판(10), 상기 배면 기판(10)의 상면에 상기 유지 방전 전극쌍(84)들과 교차하도록 형성된 어드레스 전극(20)들, 상기 어드레스 전극(20)들을 덮고 있는 후면 유전층(30), 상기 후면 유전층(30) 상에 형성되어 상기 유지 방전 전극쌍(84)과 함께 방전셀을 한정하는 격벽(barrier rib)(40), 상기 방전셀의 내면에 도포된 형광체층(50r, 50g, 50b)을 구비한다. The rear panel 2 covers the back substrate 10, the address electrodes 20 formed on the top surface of the back substrate 10 to intersect the pair of sustain discharge electrodes 84, and the address electrodes 20. A rear dielectric layer 30, a barrier rib 40 formed on the rear dielectric layer 30 to define a discharge cell together with the sustain discharge electrode pair 84, and a phosphor coated on an inner surface of the discharge cell. Layers 50r, 50g, 50b.

이러한 구조를 갖는 종래의 플라즈마 디스플레이 패널의 경우, 상기 어드레스 전극(20)과 Y전극(83) 간의 어드레스방전에 의하여 발광될 방전셀이 선택되고, 상기 선택된 방전셀의 X전극(82)과 Y전극(83)간에 일어나는 유지방전에 의하여 그 방전셀이 발광하게 된다. 보다 구체적으로 설명하면, 상기 유지방전에 의하여 방전셀 내에 있는 방전가스가 자외선을 방출하고, 이 자외선은 형광체층(50r, 50g, 50b)으로 하여금 가시광선을 방출하게 한다. 상기 형광체층(50r, 50g, 50b)으로부터 방출된 빛이 플라즈마 디스플레이 패널의 화상을 구현한다. In the conventional plasma display panel having such a structure, a discharge cell to emit light is selected by an address discharge between the address electrode 20 and the Y electrode 83, and the X electrode 82 and the Y electrode of the selected discharge cell are selected. The discharge cell emits light due to the sustain discharge occurring between (83). More specifically, the sustain discharge causes the discharge gas in the discharge cell to emit ultraviolet rays, which cause the phosphor layers 50r, 50g, and 50b to emit visible light. Light emitted from the phosphor layers 50r, 50g, and 50b implements an image of the plasma display panel.

플라즈마 디스플레이 패널의 발광효율을 높이기 위한 조건에는 여러 가지가 있다. 그 조건들 중에 중요한 것으로는, 상기 방전 가스를 여기시키기 위한 유지 방전이 일어나는 공간의 체적이 커야 한다는 것과, 형광체층으로부터 방출되는 가시광선이 플라즈마 디스플레이 패널의 전방으로 진행하는 것을 방해하는 구성요소가 적어야 한다는 것 등이 있다. There are various conditions for improving the luminous efficiency of the plasma display panel. Important among these conditions are that the volume of the space in which the sustain discharge to excite the discharge gas takes place must be large, and there must be few components that prevent the visible light emitted from the phosphor layer from traveling forward of the plasma display panel. And so on.

그러나, 상기와 같은 구조를 갖는 플라즈마 디스플레이 패널의 경우에는, 유지방전이 보호막(90)에 인접한 X전극(82)과 Y전극(83) 사이의 공간에서만 일어나므로 유지방전이 일어나는 공간의 체적이 작고, 형광체층(50r, 50g, 50b)으로부터 방출되는 가시광선의 일부가 보호막(90), 상측 유전체층(80), 투명 전극(82b, 83b), 및 버스 전극(82a, 83a) 등에 의하여 흡수 및/또는 반사되는 단점이 있다. 즉, 상기 전면 기판(60)을 통과하는 가시광선의 양이 상기 형광체층(50r, 50g, 50b)에서 방출된 가시광선의 양의 60% 정도 밖에 되지 않는다. However, in the case of the plasma display panel having the above structure, since the sustain discharge occurs only in the space between the X electrode 82 and the Y electrode 83 adjacent to the protective film 90, the volume of the space where the sustain discharge occurs is small. And a portion of the visible light emitted from the phosphor layers 50r, 50g, 50b is absorbed and / or absorbed by the protective film 90, the upper dielectric layer 80, the transparent electrodes 82b, 83b, the bus electrodes 82a, 83a, and the like. There is a drawback to reflection. That is, the amount of visible light passing through the front substrate 60 is only about 60% of the amount of visible light emitted from the phosphor layers 50r, 50g, and 50b.

또한, 이러한 교류형 3전극 면방전 플라즈마 디스플레이 패널은 방전을 일으키는 전극쌍이 전면 기판의 배면에 배치되어 있기 때문에, 가시광선을 통과시키기 위해 전극쌍의 대부분이 저항이 높고, 가격이 비싸며, 다루기가 어려운 ITO전극으로 형성되어야 한다. 그로 인해, ITO 전극에서 전압강하가 발생하여 대화면화된 플라즈마 디스플레이 패널의 화상을 불균일하게 할 수 있으며, 제조원가가 상승하는 문제점을 갖고 있다. In addition, in the AC type three-electrode surface discharge plasma display panel, since the electrode pairs that cause discharge are disposed on the back surface of the front substrate, most of the electrode pairs have high resistance, high cost, and are difficult to handle in order to pass visible light. It should be formed as an ITO electrode. Therefore, a voltage drop occurs at the ITO electrode, which may make the image of the large-screen plasma display panel nonuniform, resulting in an increase in manufacturing cost.

또한, 이러한 교류형 3전극 면방전 플라즈마 디스플레이 패널에서는 방전이 전극쌍이 배치된 전면 기판의 배면에만 집중되고, 그로 인해, 방전셀의 공간을 효율적으로 활용하지 못하여 방전의 비효율성이 증대되었다. In addition, in such an AC-type three-electrode surface discharge plasma display panel, the discharge is concentrated only on the back surface of the front substrate on which the electrode pairs are arranged. As a result, the inefficiency of the discharge is increased because the space of the discharge cell cannot be effectively utilized.

또한, 플라즈마 디스플레이 패널의 제조원가 중 상당부분을 차지하는 집적회로칩의 가격제한으로 인하여 전극쌍 사이의 이격된 거리를 일정거리로 제한하여 방전량을 증대시키는데 한계가 있었으며, 그에 따라 휘도 개선의 제한이 따랐다. In addition, due to the price limit of the integrated circuit chip, which accounts for a large part of the manufacturing cost of the plasma display panel, there was a limit to increase the amount of discharge by limiting the spaced distance between the electrode pairs to a certain distance, thereby resulting in the limitation of luminance improvement. .

또한, 이러한 교류형 3전극 면방전 플라즈마 디스플레이 패널을 장시간 사용하는 경우에는, 방전가스의 하전입자가 전기장에 의해 전면 기판의 배면에서 후방으로 확산되어 가속되므로 형광체에 이온 스퍼터링(ion sputtering)을 일으킬 확률이 높아지고 그로 인해 화면에 영구잔상을 야기 시키는 문제점이 있다. In addition, when such an AC type three-electrode surface discharge plasma display panel is used for a long time, charged particles of the discharge gas are diffused backward from the rear surface of the front substrate by the electric field and accelerated, thereby causing ion sputtering in the phosphor. This increases and there is a problem causing permanent afterimage on the screen.

본 발명은 상기와 같은 문제점을 포함하여, 다음과 같은 문제점을 해결하는 것을 목적으로 한다. The present invention aims to solve the following problems, including the above problems.

첫째, 가시광선이 진행하는 광 경로 상에 배치되는 구성요소를 최소화하여 가시광선의 투과율을 획기적으로 개선시키는 것을 목적으로 한다. First, it is aimed to drastically improve the transmittance of visible light by minimizing components disposed on a light path through which visible light travels.

둘째, ITO가 아닌 재료를 전극 형성의 재료로 사용할 수 있도록 하여 전극의 제조비용을 저감시키고, 플라즈마 디스플레이 패널의 대면적화를 용이하게 하는 것을 목적으로 한다. Second, an object other than ITO can be used as a material for forming an electrode to reduce the manufacturing cost of the electrode and to facilitate the large area of the plasma display panel.

셋째, 방전이 방전셀 전체에서 입체적으로 형성되도록 하고, 전극쌍 사이의 이격된 거리를 충분히 증가시키면서도 구동전압이 상승하는 것을 막아 낮은 전압에서도 많은 방전을 일으킬 수 있는 구조를 제공하는 것을 목적으로 한다. Third, an object of the present invention is to provide a structure in which the discharge is formed in three dimensions in the entire discharge cell and prevents the driving voltage from increasing while sufficiently increasing the spaced distance between the electrode pairs, thereby generating many discharges even at a low voltage.

넷째, 형광체의 이온 스퍼터링을 방지하여 형광체의 수명을 증대시키는 것을 목적으로 한다. Fourth, an object of the present invention is to prevent ion sputtering of a phosphor and to increase the lifetime of the phosphor.

다섯째, 소비전력을 절감하고 작동 중에 발생하는 열을 감소시키는 것을 목적으로 한다. Fifth, it is aimed at reducing power consumption and reducing heat generated during operation.

상기와 같은 본 발명의 목적은, 전면 기판; 상기 전면 기판과 대향하도록 배치되는 배면 기판; 상기 전면 기판 및 배면 기판 사이에 배치되고 방전이 일어나는 공간인 방전셀들을 한정하는 유전체층; 상기 유전체층 내에 서로 이격되도록 배치되는 X전극, Y전극 및 어드레스 전극을 구비하는 전극쌍; 상기 방전셀 내에 배치되는 형광체층; 및 상기 방전셀 내에 존재하는 방전가스를 구비하고, 상기 방전셀 내에 존재하는 방전가스를 구비하고, 상기 어드레스 전극을 둘러싸는 유전체는 다른 전극을 둘러싸는 유전체에 비하여 그 유전율이 더 작은 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공함으로써 달성된다. An object of the present invention as described above, the front substrate; A rear substrate disposed to face the front substrate; A dielectric layer disposed between the front substrate and the rear substrate and defining discharge cells which are spaces in which discharge occurs; An electrode pair having an X electrode, a Y electrode, and an address electrode arranged to be spaced apart from each other in the dielectric layer; A phosphor layer disposed in the discharge cell; And a discharge gas present in the discharge cell, the discharge gas present in the discharge cell, and the dielectric material surrounding the address electrode is smaller in dielectric constant than the dielectric material surrounding the other electrode. By providing a plasma display panel.

또한, 상기와 같은 본 발명의 목적은, 전면 기판; 상기 전면 기판과 대향하도록 배치되는 배면 기판; 상기 전면 기판 및 배면 기판 사이에 배치되고 방전이 일어나는 공간인 방전셀들을 한정하는 유전체층; 상기 유전체층 내에 서로 이격되도록 배치되는 X전극, Y전극 및 어드레스 전극을 구비하는 전극쌍; 상기 방전셀 내에 배치되는 형광체층; 및 상기 방전셀 내에 존재하는 방전가스를 구비하고, 상기 방전셀 내에 존재하는 방전가스를 구비하고, 상기 X전극 및 Y전극에 비하여 상기 어드레스 전극의 단면적이 더 작은 것을 특징으로 하는 플라즈마 디스플레이 패널을 제공함으로써 달성된다. In addition, the object of the present invention as described above, the front substrate; A rear substrate disposed to face the front substrate; A dielectric layer disposed between the front substrate and the rear substrate and defining discharge cells which are spaces in which discharge occurs; An electrode pair having an X electrode, a Y electrode, and an address electrode arranged to be spaced apart from each other in the dielectric layer; A phosphor layer disposed in the discharge cell; And a discharge gas existing in the discharge cell, including a discharge gas present in the discharge cell, and having a smaller cross-sectional area of the address electrode than the X electrode and the Y electrode. Is achieved.

여기서, 상기 전극들은 전방으로부터 X전극, 어드레스 전극 및 Y전극의 차례 로 배치된 것이 바람직하다. Here, the electrodes are preferably arranged in the order of the X electrode, the address electrode and the Y electrode from the front.

여기서, 상기 유전체층은 상기 방전셀의 횡단면이 닫힌 면이 되도록 상기 방전셀들을 한정하는 것이 바람직하다. 그리고, 상기 X전극, Y전극 및 어드레스 전극은 상기 방전셀을 둘러싸도록 배치되는 것이 바람직하다. Here, the dielectric layer preferably defines the discharge cells such that the cross section of the discharge cell is a closed surface. In addition, the X electrode, the Y electrode and the address electrode may be disposed to surround the discharge cell.

여기서, 상기 X전극, Y전극 및 어드레스 전극은 각각 사다리 형상으로 연장되고, 상기 X전극과 Y전극은 동일한 방향으로 연장되며, 상기 어드레스 전극은 상기 X전극 및 Y전극과 직교하는 방향으로 연장된 것이 바람직하다. Herein, the X electrode, the Y electrode and the address electrode respectively extend in a ladder shape, the X electrode and the Y electrode extend in the same direction, and the address electrode extends in the direction orthogonal to the X electrode and the Y electrode. desirable.

여기서, 상기 유전체층의 적어도 일부를 덮도록 배치되는 보호막을 더 구비하는 것이 바람직하다. Here, it is preferable to further include a protective film disposed to cover at least a portion of the dielectric layer.

여기서, 상기 형광체층은 상기 전면 기판에 형성된 홈에 배치되거나, 상기 배면 기판에 형성된 홈에 배치되거나, 또는 상기 전면 기판 및 배면 기판에 형성된 홈 양측 모두에 배치될 수 있다. The phosphor layer may be disposed in a groove formed in the front substrate, in a groove formed in the rear substrate, or in both sides of the groove formed in the front substrate and the rear substrate.

이하, 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널에 관하여 예를 들어 설명하기로 한다. Hereinafter, a plasma display panel according to the present invention will be described with reference to the drawings.

도 2에는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 절개 분리 사시도가 도시되어 있고, 도 3에는 도 2에 도시된 플라즈마 디스플레이 패널의 방전전극들의 배치를 보여주는 사시도가 도시되어 있다. FIG. 2 is a partially cutaway perspective view of the plasma display panel according to the first embodiment of the present invention, and FIG. 3 is a perspective view showing the arrangement of the discharge electrodes of the plasma display panel shown in FIG. 2.

도 2에 도시된 것과 같이, 본 발명에 따른 플라즈마 디스플레이 패널(200)은 전면 기판(120), 유전체층(115) 및 배면 기판(121)을 구비한다. As shown in FIG. 2, the plasma display panel 200 according to the present invention includes a front substrate 120, a dielectric layer 115, and a back substrate 121.

상기 전면 기판(120)은 투명한 소재로 만들어지는 것이 바람직하고, 상기 배면 기판(121)과 서로 평행하게 배치된다. 상기 전면 기판(120)에는 소정의 홈이 형성되고 상기 홈에는 형광체층(125)이 형성되어 있다. 추후에 상술하겠지만, 형광체층(125)의 위치는 상기 전면 기판(120)으로 한정되지는 않는다. The front substrate 120 is preferably made of a transparent material, and is disposed in parallel with the rear substrate 121. A predetermined groove is formed in the front substrate 120, and a phosphor layer 125 is formed in the groove. As will be described later, the position of the phosphor layer 125 is not limited to the front substrate 120.

상기 배면 기판(121)은 상기 전면 기판(120)과 실질적으로 동일한 소재로 만들어진다. The back substrate 121 is made of substantially the same material as the front substrate 120.

상기 유전체층(115)은 상기 전면 기판(120) 및 배면 기판(121) 사이에 배치되어 이들과 함께 방전셀(126)을 한정한다. 상기 방전셀(126)은 방전이 일어나는 공간을 말한다. 상기 유전체층(115)은 x축 및 y축 방향으로 배치되어 격자형의 방전셀(126)을 한정하고 있다. The dielectric layer 115 is disposed between the front substrate 120 and the rear substrate 121 to define a discharge cell 126 with them. The discharge cell 126 refers to a space in which discharge occurs. The dielectric layer 115 is disposed in the x-axis and y-axis directions to define a grid-shaped discharge cell 126.

또한, 상기 유전체층(115)은 미앤더형(meander type)이나, 델타형(delta type)이나, 육각형이나, 벌집형(honeycomb)등 다양한 형태의 실시예가 가능하다. 또한, 유전체층(115)에 의하여 한정된 방전셀(126)은 사각형 이외에도 다른 다각형이나, 원형 등 방전셀(126)을 한정할 수 있는 구조라면 어느 것이라도 가능하다. In addition, the dielectric layer 115 may have various shapes such as a meander type, a delta type, a hexagon, or a honeycomb. The discharge cell 126 defined by the dielectric layer 115 may be any structure as long as it is capable of defining the discharge cells 126 such as other polygons, circles, or the like in addition to the quadrangle.

상기 유전체층(115)의 내부에는 X전극(113), Y전극(112) 및 어드레스 전극(122)이 매립되어 있다. 상기 X전극(113), Y전극(112) 및 어드레스 전극(122)은 방전셀(126)의 둘레를 따라서 배치되어 있다. 또한, 상기 X전극(113), Y전극(112) 및 어드레스 전극(122)은 서로 전기적으로 절연되어 있으므로, 서로 다른 전압의 인가가 가능하다. The X electrode 113, the Y electrode 112, and the address electrode 122 are buried in the dielectric layer 115. The X electrode 113, the Y electrode 112, and the address electrode 122 are disposed along the circumference of the discharge cell 126. In addition, since the X electrode 113, the Y electrode 112 and the address electrode 122 are electrically insulated from each other, different voltages can be applied.

한편, 도 2에 도시된 것과 같이, 상기 유전체층(115)은 상기 어드레스 전극(122)을 둘러싸는 유전체층(115a)과 상기 X전극(113) 및 Y전극을 둘러싸는 유전체층(115b)이 각각 그 유전율이 상이하게 형성되어 있다. 유전율이 다른 유전체가 복합적으로 사용됨에 따른 효과는 추후에 상세히 설명하기로 하고 여기서는 그 설명을 생략한다. 2, the dielectric layer 115 includes a dielectric layer 115a surrounding the address electrode 122 and a dielectric layer 115b surrounding the X electrode 113 and the Y electrode, respectively. This is formed differently. The effect of using a dielectric having a different dielectric constant in combination will be described later in detail, and the description thereof is omitted here.

상기 유전체층(115)의 표면에는 방전셀(126)의 네 측면을 따라서 전면 기판(120) 내부에서 생성된 이온이 표면과의 상호 작용에 의하여 2차 전자를 방출할 수 있도록 마그네슘 옥사이드(MgO)와 같은 소재로 된 보호막층(116)이 형성되어 있다. 상기 보호막층(116)은 각 방전셀별로 도포되어 있을 수도 있고, 도시된 것과 같이 유전체층(115)의 후방까지 덮을 수도 있다. Magnesium oxide (MgO) and magnesium oxide (MgO) are formed on the surface of the dielectric layer 115 along the four sides of the discharge cell 126 so that ions generated in the front substrate 120 may emit secondary electrons by interacting with the surface. A protective film layer 116 made of the same material is formed. The passivation layer 116 may be applied to each discharge cell, or may cover up to the rear of the dielectric layer 115 as shown.

한편, 상기 전면 기판(120)및 배면 기판(121)과, 유전체층(115)으로 한정된 방전셀(126)내에는 네온(Ne)-크세논(Xe)이나, 헬륨(He)-크세논(Xe)과 같은 방전 가스가 주입되어 있다. Meanwhile, in the discharge cell 126 defined by the front substrate 120 and the rear substrate 121 and the dielectric layer 115, neon (Ne) -xenon (Xe), helium (He) -xenon (Xe), and the like. The same discharge gas is injected.

도 3에 도시된 것과 같이, 상기 X전극(113)과, Y전극(112)은 방전셀(126)에서 대향 방전을 일으키도록 배치되고, 상기 Y전극(112)과 어드레스 전극(122)은 상하로 배치되어 있다. As shown in FIG. 3, the X electrode 113 and the Y electrode 112 are arranged to cause opposite discharge in the discharge cell 126, and the Y electrode 112 and the address electrode 122 are disposed up and down. It is arranged.

상기 X전극(113) 및 Y전극(112)은 사다리 형상으로 만들어져서 방전셀(126)을 둘러싸면서 일방향으로 배치된다. 상기 X전극(113) 및 Y전극(112)은 서로 평행하게 배치된다. 상기 어드레스 전극(122)은 상기 X전극(113) 및 Y전극(112)과는 서로 직교하는 방향으로 배치된다. 이러한 어드레스 전극(122)의 배치로 인하여, 상기 X전극(113) 및 Y전극(112) 중 일 전극과 상기 어드레스 전극(122)이 교차 하는 지점에 방전셀(126)이 존재하게 되고, 따라서, 상기 X전극(113) 및 Y전극(112) 중 하나의 전극과 상기 어드레스 전극(122)을 적절히 선택함으로써 방전이 일어날 방전셀(126)을 선택하는 것이 가능해진다. 한편, 상기 Y전극(112)과 어드레스 전극(122)간에 유지방전이 일어날 방전셀(126)을 선택하는 어드레스 방전이 일어나는 경우, 상기 Y전극(112)은 스캔전극이 되고, 상기 X전극(113)은 유지전극이 된다. The X electrode 113 and the Y electrode 112 are formed in a ladder shape and are disposed in one direction while surrounding the discharge cell 126. The X electrode 113 and the Y electrode 112 are disposed in parallel to each other. The address electrode 122 is disposed in a direction orthogonal to the X electrode 113 and the Y electrode 112. Due to the arrangement of the address electrodes 122, a discharge cell 126 is present at a point where one of the X electrodes 113 and the Y electrodes 112 and the address electrode 122 cross each other. By appropriately selecting one of the X electrode 113 and the Y electrode 112 and the address electrode 122, it becomes possible to select the discharge cell 126 in which the discharge will occur. On the other hand, when an address discharge occurs in which the discharge cells 126 to generate sustain discharge occur between the Y electrode 112 and the address electrode 122, the Y electrode 112 becomes a scan electrode and the X electrode 113. ) Becomes the sustain electrode.

한편, 도면에서는 X전극(113), Y전극(112) 및 어드레스 전극(122)의 형상이 모두 사다리 형상인 것을 도시하고 있으나, 본 발명에 따른 플라즈마 디스플레이 패널에서는 전극들의 형상이 이에 한정되는 것은 아니고, 방전셀을 둘러싸는 방식으로 배치될 수 있는 전극 형태라면 여러 개의 환형 고리가 연달아 연결된 것과 같은 구조의 전극 형상도 본 발명의 범위에 포함되는 것이다. Meanwhile, although the shapes of the X electrode 113, the Y electrode 112, and the address electrode 122 all have a ladder shape, the shapes of the electrodes are not limited thereto in the plasma display panel according to the present invention. In the form of an electrode that can be disposed in a manner surrounding the discharge cell, an electrode shape having a structure in which several annular rings are connected in succession is also included in the scope of the present invention.

이하에서는, 이상과 같은 구성을 가지는 본 발명에 따른 플라즈마 디스플레이 패널의 각각의 구성요소와 그 작용에 대해 보다 상세히 설명한다. Hereinafter, each component of the plasma display panel according to the present invention having the above configuration and its operation will be described in more detail.

상기 전면 기판(120)은 투명하고, 소정의 강도를 갖는 소재, 예를 들면 소다유리나, 투명한 플라스틱 등으로 형성 가능하다. The front substrate 120 is transparent and may be formed of a material having a predetermined strength, for example, soda glass or transparent plastic.

상기 X전극(113), Y전극(112) 및 어드레스 전극(122)은 상기 유전체층(115) 내에 배치되므로, 가시광선이 진행하는 경로인 광 경로 상에 위치하지 않는다. 따라서, 가시광선의 투과를 고려할 필요가 없다. 그러므로, 상기 X전극(113), Y전극(112) 및 어드레스 전극(122)은 투명한 ITO 전극으로 형성될 필요는 없으며, 전기 전도도가 좋은 Ag, Cu, Cr 등으로 형성 가능하다. 따라서, ITO 전극으로 인한 화면 불균일과 제조비용 상승을 예방할 수 있다. Since the X electrode 113, the Y electrode 112, and the address electrode 122 are disposed in the dielectric layer 115, the X electrode 113, the Y electrode 112, and the address electrode 122 are not positioned on the optical path that is a path through which visible light travels. Therefore, there is no need to consider transmission of visible light. Therefore, the X electrode 113, the Y electrode 112, and the address electrode 122 need not be formed of a transparent ITO electrode, but may be formed of Ag, Cu, Cr, or the like having good electrical conductivity. Therefore, screen unevenness and an increase in manufacturing cost due to the ITO electrode can be prevented.

또한, 상기 X전극(113), Y전극(112) 및 어드레스 전극(122)은 종래의 교류형 플라즈마 디스플레이 패널과 달리 유전체층(115) 내에 배치되므로, 가시광선의 진행경로인 광 경로 상에 존재하지 않기 때문에 전극의 존재로 인해 가시광선이 차단되는 일이 없으며, 그로 인해 휘도가 증대된다. In addition, since the X electrode 113, the Y electrode 112, and the address electrode 122 are disposed in the dielectric layer 115 unlike the conventional AC plasma display panel, the X electrode 113, the Y electrode 112, and the address electrode 122 do not exist on the optical path that is a visible path of the visible light. Therefore, the visible light is not blocked due to the presence of the electrode, thereby increasing the luminance.

상기 유전체층(115)은 Pb, B, Si, Al, 및 O 등과 같은 원소를 포함하는 유리성분 등으로 형성될 수 있으며, 여기에 필요에 따라, ZrO2, TiO2, 및 Al2O3 와 같은 필러(filler)와 Cr, Cu, Co, Fe, TiO2 등과 같은 안료가 포함되는 유전체로 형성될 수 있다. The dielectric layer 115 may be formed of a glass component including an element such as Pb, B, Si, Al, and O. If necessary, ZrO 2 , TiO 2 , and Al 2 O 3 may be used. It may be formed of a dielectric including fillers and pigments such as Cr, Cu, Co, Fe, TiO 2, and the like.

상기 유전체층(115)은 그 내부에 배치된 전극들에 펄스전압이 인가되는 경우, 하전입자를 유도하여 방전에 참여하는 벽전하를 유도함으로써 메모리 효과를 통한 구동을 가능하게 하고, 전극들이 방전시 가속되는 하전입자의 충돌로 인하여 손상되는 것을 보호하는 역할을 한다. When the dielectric layer 115 is applied with a pulse voltage to the electrodes disposed therein, the dielectric layer 115 induces charged particles to induce wall charges participating in the discharge, thereby enabling driving through the memory effect, and the electrodes accelerate upon discharge. It protects from damage caused by collision of charged particles.

한편, 상기 유전체층(115)에 의해 한정되는 방전셀(126)의 형상은 그 단면이 부드러운 곡면으로 이루어진 직사각형인 것으로 도시되어 있으나, 그 방전셀(126)의 형상에는 제한이 없으며, 다각형, 원, 벌집형태 등 다양한 형태의 형상 변형이 가능하다. On the other hand, the shape of the discharge cell 126 defined by the dielectric layer 115 is shown as a rectangular cross-section of the smooth curved surface, the shape of the discharge cell 126 is not limited, polygon, circle, Various shapes such as honeycomb shapes can be modified.

또한, 방전셀(126)의 횡단면이 닫힌 형상으로 되어 있지 않고 스트라이프 형상으로 한정될 수 도 있다. 그러나, 방전셀(126)의 횡단면이 닫힌 형상으로 되어 있는 경우에는 전극들이 유전체층(115)에 배치되어 방전셀(126)을 둘러싸도록 배치될 수 있으므로 입체방전을 일으켜 방전량을 증대시킬 수 있는 장점이 있어 더욱 바람직하다. In addition, the cross section of the discharge cell 126 is not closed, but may be limited to a stripe shape. However, when the cross section of the discharge cell 126 is in a closed shape, the electrodes may be disposed in the dielectric layer 115 to surround the discharge cell 126, thereby causing a three-dimensional discharge to increase the discharge amount. This is more preferable.

상기 보호막(116)은 MgO 등을 이용하여 증착 등의 방법에 의해 배치될 수 있으며, 가시광선이 진행하는 광 경로 상에 배치되지 않으므로 2차 전자 방출 특성이 좋고 내구성이 강한 탄소나노튜브(CNT) 등의 재료로 상기 보호막(116)을 형성될 수 도 있다. The protective layer 116 may be disposed by a deposition method using MgO or the like, and is not disposed on the optical path through which visible light passes, and thus has excellent secondary electron emission characteristics and strong carbon nanotubes (CNT). The protective film 116 may be formed of a material such as the like.

상기 배면 기판(121)은 상기 전면 기판(120)과 같이 소다유리 등으로 형성될 수 있다. 그러나, 상기 배면 기판(121)은 방전셀(126) 내에서 발생하는 가시광선이 진행하는 광 경로 상에 위치하는 구성요소가 아니므로, 반드시 투명한 유리로 형성될 필요는 없으며, 무효전력의 감소나 무게의 저감 등을 위해 플라스틱이나 금속 등의 다른 재료로도 형성 가능하다. The back substrate 121 may be formed of soda glass or the like as the front substrate 120. However, since the back substrate 121 is not a component located on an optical path through which visible light generated in the discharge cell 126 travels, the rear substrate 121 does not necessarily need to be formed of transparent glass. It can also be formed of other materials such as plastic or metal for weight reduction.

상기 형광체층(125)들은 플라즈마 디스플레이 패널이 칼라 화상을 구현할 수 있도록 하기 위해 적색발광, 녹색발광, 및 청색발광 형광체층들로 구분될 수 있으며, 상기 적색발광, 녹색발광, 및 청색발광 형광체층들이 방전셀(126)들 내부에 배치되어 조합됨으로써 칼라화상을 구현하는 단위화소를 형성할 수 있다. The phosphor layers 125 may be divided into red, green, and blue light emitting phosphor layers so that the plasma display panel may realize a color image. The red, green, and blue light emitting phosphor layers may be divided into By disposing and combining inside the discharge cells 126, a unit pixel for implementing a color image may be formed.

상기 형광체층(125)들은 상기 전면 기판(120)에 형성된 홈에 적색발광 형광체, 녹색발광 형광체, 청색발광 형광체중 어느 하나의 형광체, 솔벤트 및 바인더가 혼합된 형광체 페이스트를 배치하고 이후 상기 페이스트를 건조 및 소성함으로써 배치될 수 있다. The phosphor layers 125 dispose a phosphor paste in which any one of a phosphor, a solvent, and a binder are mixed in a red light emitting phosphor, a green light emitting phosphor, and a blue light emitting phosphor in a groove formed in the front substrate 120, and then the paste is dried. And by firing.

상기 적색발광 형광체로서는 예를 들면 (Y, Gd)BO3:Eu3+ 등이 있을 수 있고, 녹색발광 형광체로서는 예를 들면 Zn2Si04:Mn2+등이 있을 수 있으며, 청색발광 형광체로서는 BaMgAl10O17:Eu2+ 등이 있을 수 있다. Examples of the red light emitting phosphor may include (Y, Gd) BO 3 : Eu 3+ , and examples of the green light emitting phosphor may include Zn 2 Si0 4 : Mn 2+ . BaMgAl 10 O 17 : Eu 2+ may be used.

한편, 상기 적색 발광, 녹색 발광, 청색 발광 형광체층(125)들이 배치된 방전셀들(126)은 서로 일 방향으로 인접하여 조합됨으로써 화상을 구현하는 기본단위인 단위 화소를 구성할 수 있다. 그러나, 본 발명의 방전셀(126)들의 배치가 칼라화상을 구현하기 위해서 상술한 바와 같이 일방향으로 배치되는 것으로 제한되는 것은 아니며, 경우에 따라서는 형광체의 효율에 따라 방전셀(126)의 폭이나 길이가 서로 다를 수 있고, 그 배치가 격자형, 델타형 등으로 다양해 질 수도 있다. Meanwhile, the discharge cells 126 in which the red, green, and blue light emitting phosphor layers 125 are arranged may be adjacent to each other in one direction to form a unit pixel that is a basic unit for implementing an image. However, the arrangement of the discharge cells 126 of the present invention is not limited to being disposed in one direction as described above in order to implement a color image, and in some cases, the width of the discharge cells 126 may vary depending on the efficiency of the phosphor. The length may be different, and the arrangement may vary, such as lattice, delta, or the like.

상기 방전셀(126) 내에 존재하는 방전 가스는 제논(Xe)가스를 포함한 네온(Ne), 헬륨(He),또는 아르곤(Ar)중의 어느 하나 혹은 이들 중 둘 이상의 혼합가스로 이루어질 수 있다. 이때, 상기 방전 가스는 일반적으로 대기압보다 낮은 압력으로 충전되므로, 상기 전면 기판(120)과 상기 배면 기판(121)이 진공압으로 압착되는 힘을 받으나, 상기 유전체층(115)이 상기 전면 기판(120)과 배면 기판(121)을 지지한다. The discharge gas existing in the discharge cell 126 may be formed of any one of neon (Ne), helium (He), or argon (Ar) including xenon (Xe) gas, or a mixed gas of two or more thereof. In this case, since the discharge gas is generally charged at a pressure lower than atmospheric pressure, the front substrate 120 and the back substrate 121 are pressed by vacuum pressure, but the dielectric layer 115 may be applied to the front substrate ( 120 and back substrate 121 are supported.

도 4에는 도 2 에 도시된 플라즈마 디스플레이 패널을 채용한 플라즈마 디스플레이 장치의 구성을 보여주는 블록도가 도시되어 있다. 4 is a block diagram showing the configuration of a plasma display device employing the plasma display panel shown in FIG.

도 4 에 도시된 것과 같이, 본 발명에 따른 플라즈마 디스플레이 패널을 구 비하는 플라즈마 디스플레이 장치는, 플라즈마 디스플레이 패널(200), 영상 처리부(310), 논리 제어부(330), 어드레스 구동부(322), Y전극 구동부(312) 및 X전극 구동부(313)를 포함한다. 이러한 구성을 가지는 플라즈마 디스플레이 장치에서는 플라즈마 디스플레이 패널의 전극들 각각에 다음의 예와 같이 전기적 신호가 인가되어 디스플레이가 이루어질 수 있다. As shown in FIG. 4, the plasma display apparatus including the plasma display panel according to the present invention includes a plasma display panel 200, an image processor 310, a logic controller 330, an address driver 322, and a Y. FIG. The electrode driver 312 and the X electrode driver 313 are included. In the plasma display device having such a configuration, an electric signal may be applied to each of the electrodes of the plasma display panel to display.

상기 영상 처리부(310)는 외부 영상 신호를 처리하여 적색(R), 녹색(G), 및 청색(B)의 디지털 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 포함하는 내부 영상 신호를 발생시킨다. The image processor 310 processes an external image signal to generate an internal image signal including red (R), green (G), and blue (B) digital image data, a clock signal, and vertical and horizontal synchronization signals. .

상기 논리 제어부(330)는 영상 처리부(310)로부터의 내부 영상 신호에 따라 구동-제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 전극 구동부(322)는, 논리 제어부(330)로부터의 어드레스 신호들(SA)을 처리하여 전위의 형태인 전기적 신호들을 발생시키고, 전기적 신호들을 어드레스 전극(122)들에 인가한다. The logic controller 330 generates drive-control signals S A , S Y , and S X according to an internal image signal from the image processor 310. The address electrode driver 322 processes the address signals S A from the logic controller 330 to generate electrical signals in the form of a potential, and applies the electrical signals to the address electrodes 122.

상기 X전극 구동부(313)는 논리 제어부(330)로부터 X 구동-제어 신호(SX)에 따라 동작하여 X전극(113)들을 구동한다. 그리고, 상기 Y전극 구동부(312)는 논리 제어부(330)로부터의 Y 구동-제어 신호(SY)에 따라 동작하여 Y전극(112)들을 구동한다. The X electrode driver 313 operates from the logic controller 330 according to the X drive-control signal S X to drive the X electrodes 113. In addition, the Y electrode driver 312 operates the Y electrode-control signal S Y from the logic controller 330 to drive the Y electrodes 112.

상기 X전극(112) 각각의 끝단이 서로 전기적으로 공통되어, 외부에서 인가되는 영상신호에 대응하여 상기 X전극들 각각에 인가되는 전기적 신호, 보다 상세하게는 상기 X전극 구동부(313)로부터 전위의 형태로 인가되는 전기적 신호가 서로 공통되는 것이 바람직하다. The ends of each of the X electrodes 112 are electrically common to each other, and thus an electrical signal applied to each of the X electrodes in response to an externally applied image signal, more specifically, the potential of the potential from the X electrode driver 313. It is preferable that the electrical signals applied in the form are common to each other.

상기 X전극(113)들 각각의 끝단이 공통되는 경우에는, 상기 Y전극(112)들 각각의 끝단은 서로 전기적으로 분리되어, 외부에서 인가되는 영상신호에 대응하여 상기 Y전극들 각각에 인가되는 전기적 신호, 보다 상세하게는 상기 Y전극 구동부(312)로부터 전위의 형태로 인가되는 전기적 신호가 서로 분리되는 것이 바람직하다. 다만, 동일한 방전셀의 주위에 인접하여 배치되는 두 개의 Y전극들은 서로 동일한 신호가 인가되므로, 서로 단부가 연결되어 있을 수 있다. When the ends of each of the X electrodes 113 are common, the ends of each of the Y electrodes 112 are electrically separated from each other, and applied to each of the Y electrodes in response to an image signal applied from the outside. It is preferable that the electrical signals, more specifically, the electrical signals applied in the form of electric potential from the Y electrode driver 312 are separated from each other. However, since two Y electrodes disposed adjacent to the same discharge cell are applied with the same signal, ends may be connected to each other.

도 5에는 도 2에 도시된 플라즈마 디스플레이 패널이 결합된 상태에서 V-V 선을 따라 취한 방전셀의 단면도가 도시되어 있다. 이하에서는 도 5를 참조하여 각각의 전극의 기능에 관하여 상세히 설명한다. FIG. 5 is a cross-sectional view of the discharge cells taken along the V-V line with the plasma display panel shown in FIG. 2 coupled. Hereinafter, the function of each electrode will be described in detail with reference to FIG. 5.

본 발명에 따른 제1 실시예의 플라즈마 디스플레이 패널(200)을 구동하는 구동방식은 ADS 구동, ALIS 구동, AWD 구동 등 다양한 구동방법이 있을 수 있고, 각기 구동방식에 따른 플라즈마 디스플레이 패널의 화질, 응답속도 등 여러 인자들이 달라질 수 있으나 이러한 구동방식이 본 발명의 본질적인 특징을 변경시키는 것은 아니므로, 이하 ADS 구동방식을 중심으로 본 발명에 따른 제1 실시예의 플라즈마 디스플레이 패널(200)의 구동의 일례를 설명하기로 한다. The driving method for driving the plasma display panel 200 according to the first embodiment of the present invention may be various driving methods such as ADS driving, ALIS driving, AWD driving, and the like. The driving method does not change the essential features of the present invention. However, an example of driving the plasma display panel 200 according to the first embodiment of the present invention will be described below with reference to the ADS driving method. Let's do it.

일반적으로 화상을 구현하기 위한 화상표시 등을 위하여 플라즈마 디스플레이 패널이 구비하는 각각의 방전셀(126)들 내에서는 방전이 발생하게 된다. 그로 인해 방전셀(126)들 간에 벽전하의 상태나 하전입자의 양이 서로 달라지고, 그로 인해, 상기 방전셀(126)들 내에 일어나는 방전을 균일한 방식으로 제어하고자 하는 경우 방전셀(126)들 간에 소망하는 제어가 이루어지기 어려운 경우가 발생한다. In general, a discharge occurs in each of the discharge cells 126 included in the plasma display panel for displaying an image for realizing an image. As a result, the state of the wall charges or the amount of charged particles are different between the discharge cells 126, and, therefore, the discharge cells 126 when the discharges occurring in the discharge cells 126 are to be controlled in a uniform manner. It is often difficult to achieve the desired control between them.

이러한 방전 제어의 어려움을 방지하기 위하여, 방전셀(126)들 전체에 일정수준 이상의 고 전압을 인가하여 방전셀(126)들 전체에서 동시에 방전이 발생하도록 함으로써 방전셀(126) 내에 기 존재하던 벽전하를 제거하여 균일화시키고, 방전셀(126) 내의 하전입자의 상태가 동일해 지도록 유도하게 되는데 이를 리셋방전이라 한다. In order to prevent such a difficulty of the discharge control, a wall that has already existed in the discharge cell 126 by applying a high voltage of a predetermined level or more to all of the discharge cells 126 to simultaneously generate discharge in all of the discharge cells 126. The charge is removed and uniformized, leading to the same state of the charged particles in the discharge cell 126. This is called a reset discharge.

이러한 리셋방전은 일반적으로 모든 Y전극(112)들에 고 전위의 램프전위를 인가하고, 모든 어드레스 전극(122)들에 그라운드 전위를 인가하며, X전극(113)들에는 소정의 시간동안 바이어스 전위를 인가하여 방전셀(126)들 전체를 방전시킴으로서 수행된다. This reset discharge generally applies a high potential lamp potential to all Y electrodes 112, a ground potential to all address electrodes 122, and a bias potential to the X electrodes 113 for a predetermined time. Is applied to discharge all of the discharge cells 126.

그리고, 상술한 리셋방전이 발생한 이후에, 어드레스방전이 발생하게 된다. 이때, 어드레스방전이라 함은 외부 영상신호에 대응하여 화상이 구현될 방전셀(126)들을 X전극 및 Y전극 중 하나의 전극, 통상 Y전극(112) 및 어드레스 전극(122)이 교차되는 점에 존재하는 방전셀(126)로 선택하고, 이 방전셀(126)에 방전을 일으키기 위해 상기 Y전극(112) 및 어드레스 전극(122)에 극성이 반대되는 소정의 펄스전압을 인가하여 방전이 일어나도록 하면서 그 방전에 의해 방전셀(126) 내의 유전체층(115)의 측면에 하전입자가 달라붙어 벽전하가 축적되도록 하는 방전을 말한다. Then, after the above-described reset discharge occurs, an address discharge occurs. In this case, the address discharge refers to the point where the discharge cells 126 to be implemented with the image corresponding to the external video signal intersect with one of the X electrode and the Y electrode, usually the Y electrode 112 and the address electrode 122. The discharge cell 126 is selected to be present, and a predetermined pulse voltage of opposite polarity is applied to the Y electrode 112 and the address electrode 122 to cause the discharge cell 126 to discharge. While the discharge refers to a discharge in which charged particles adhere to the side of the dielectric layer 115 in the discharge cell 126 to accumulate wall charges.

상기 어드레스방전이 선택된 방전셀(126)에 일어나도록 하기 위해서는 상술한 바와 같이 어드레스 전극(122)과 Y전극(112)에 소정의 전위를 인가하여야 한다. 이때, 상기 Y전극(112)은 상기 어드레스 전극(122)에 가까이 배치되는 것이 바람직하다. 이는 상기 Y전극(112)과 어드레스 전극(112)이 가까이 배치되면, Y전극과 어드레스 전극에 인가된 전위에 의해 방전셀(126)에 형성되는 전기장의 크기가 증대되어 어드레스방전이 용이하게 발생되기 때문이다. In order to cause the address discharge to occur in the selected discharge cell 126, a predetermined potential must be applied to the address electrode 122 and the Y electrode 112 as described above. In this case, the Y electrode 112 is preferably disposed close to the address electrode 122. When the Y electrode 112 and the address electrode 112 are disposed close to each other, the electric field formed in the discharge cell 126 is increased by the potential applied to the Y electrode and the address electrode, so that address discharge is easily generated. Because.

따라서, 요구수준의 어드레스방전이 일어나도록 하는데 있어서 어드레스방전을 일으키는 구동전압을 낮출 수 있으므로 어드레스 전극(122)들을 제어하는 집적회로칩의 가격을 낮출 수 있게 된다. Therefore, the driving voltage causing the address discharge can be lowered in causing the address discharge of the required level to occur, thereby lowering the price of the integrated circuit chip controlling the address electrodes 122.

한편, 상기 어드레스방전이 발생한 이후, 상기 Y전극(112)에 고 전위의 펄스전위가 인가되고, X전극(113)에 상대적으로 낮은 전위의 펄스전위가 인가되면, 상기 X전극(113)과 Y전극(112) 사이에 발생하는 전위차에 의해 어드레스방전시 방전셀(126)의 내 측면에 축적된 벽전하가 이동하게 된다. 이때, 벽전하의 이동에 의해 상기 방전셀(126) 내의 방전가스 원자와 상기 벽전하가 충돌하면서 방전을 일으켜 플라즈마를 생성시키게 된다. 이러한 방전은 상대적으로 강한 전기장이 형성되는 X전극(113)과 Y전극(112)의 서로 가까운 부분으로부터 발생할 가능성이 높게 된다. On the other hand, after the address discharge occurs, when the high potential pulse potential is applied to the Y electrode 112 and the low potential pulse potential is applied to the X electrode 113, the X electrode 113 and the Y The wall charges accumulated on the inner side of the discharge cell 126 during the address discharge move due to the potential difference generated between the electrodes 112. At this time, as the wall charges move, the discharge gas atoms in the discharge cells 126 collide with the wall charges, thereby causing a discharge to generate plasma. Such a discharge is more likely to occur from portions close to each other of the X electrode 113 and the Y electrode 112 in which a relatively strong electric field is formed.

이러한 유지방전에 있어서 본 발명의 플라즈마 디스플레이 패널(200)의 경우에는, 종래의 교류형 3전극 면방전 플라즈마 디스플레이 패널과 달리 전극들이 유전체층(115) 내에 배치되어 방전셀(126)을 둘러싸고 있다. 이로 인해, 상기 X전극(113) 및 Y전극(112)이 배치된 부근의 방전셀(126)의 측면에 방전이 발생할 확률이 증가하게 되므로, 종래의 교류형 3전극 면방전 플라즈마 디스플레이 패널과 달리 방전셀(126)을 둘러싸는 네 측면에서 방전이 발생 할 수 있게 되어 방전의 가능성 및 방전양이 대폭 증가하게 된다. In the plasma display panel 200 according to the present invention, in the sustain discharge, the electrodes are disposed in the dielectric layer 115 to surround the discharge cells 126, unlike the conventional AC three-electrode surface discharge plasma display panel. As a result, the probability of the discharge occurring on the side surfaces of the discharge cells 126 in the vicinity where the X electrode 113 and the Y electrode 112 are disposed increases, which is different from that of the conventional AC three-electrode surface discharge plasma display panel. Discharge may occur at four sides surrounding the discharge cell 126, thereby greatly increasing the probability of discharge and the amount of discharge.

또한, 상기 방전셀(126)의 내 측면을 따라 방전이 성공적으로 발생하게 되고, 상기 X전극(113) 및 Y전극(112) 사이의 전위차가 소정시간 유지되면, 상기 방전셀(126)의 측면에 형성된 전기장이 중앙으로 강하게 집중되어, 방전의 영역이 종래 기술에 비해 대폭 확대되고, 그로 인해, 방전에 의한 자외선의 발생양이 증대된다. In addition, when the discharge is successfully generated along the inner side of the discharge cell 126, and the potential difference between the X electrode 113 and the Y electrode 112 is maintained for a predetermined time, the side of the discharge cell 126 The electric field formed in the center is strongly concentrated in the center, and the area of discharge is greatly enlarged as compared with the prior art, thereby increasing the amount of ultraviolet rays generated by the discharge.

또한, 방전시 전기장이 중앙으로 강하게 집중되므로, 형광체층(125)으로 진행하는 가속된 하전입자의 양이 교류형 3전극 면방전형에 비해 낮아지게 되어 형광체층에 이온이 충돌하는 현상인 이온 스퍼터링 현상이 발생할 가능성이 감소하여 형광체층의 수명을 증대시킬 수 있다. In addition, since the electric field is strongly concentrated in the center during discharge, the amount of accelerated charged particles proceeding to the phosphor layer 125 is lower than that of the alternating three-electrode surface discharge type, and thus ion sputtering is a phenomenon in which ions collide with the phosphor layer. The likelihood of this occurrence can be reduced to increase the lifetime of the phosphor layer.

한편, 상기 방전에 의해 발생한 자외선은 방전셀(126) 내에 배치되는 형광체층(125)들을 여기시키게 되고, 여기된 상기 형광체층이 저준위 에너지레벨로 이동하면서 가시광을 발생시켜 플라즈마 디스플레이 패널의 화상이 구현된다. Meanwhile, the ultraviolet rays generated by the discharge excite the phosphor layers 125 disposed in the discharge cells 126, and generate visible light while the excited phosphor layers move to a low energy level, thereby realizing an image of the plasma display panel. do.

한편, 상기 방전이 발생한 후 상기 X전극(113) 및 Y전극(112) 사이의 전위차가 방전전압보다 낮아지면, 방전은 더 이상 발생되지 않고, 공간 전하 및 벽전하가 방전셀(126)에 형성된다. 이때 상기 X전극(113) 및 Y전극(112) 사이의 펄스 전압의 극성이 바뀌어 상기 인가된 전위차보다 낮은 전위차가 형성되면, 벽전하의 도움으로 방전개시전압(firing voltage)에 도달하게 되어 또다시 방전이 발생하게 된다. 그리고, 반복적으로 상기 X전극(113) 및 Y전극(112) 사이에 교대로 펄스전 위를 바꾸어 인가하면, 상기 방전이 계속 유지된다. 이러한 유지방전에 의해 플라즈마 디스플레이 패널(200)의 계조가 결정되며 그로 인해 화상이 구현된다. On the other hand, if the potential difference between the X electrode 113 and the Y electrode 112 becomes lower than the discharge voltage after the discharge is generated, the discharge is no longer generated, and the space charge and the wall charge are formed in the discharge cell 126. do. At this time, when the polarity of the pulse voltage between the X electrode 113 and the Y electrode 112 is changed to form a potential difference lower than the applied potential difference, the discharge starting voltage is reached again with the help of the wall charge. Discharge will occur. If the pulse potential is alternately applied between the X electrode 113 and the Y electrode 112 repeatedly, the discharge is maintained. The gray scale of the plasma display panel 200 is determined by the sustain discharge, thereby realizing an image.

한편, 도 2 및 도 5에 도시된 것과 같이, 상기 유전체층(115)은 어드레스 전극(122)을 둘러싸는 유전체층(115b)이 X전극(113) 및 Y전극(112)을 둘러싸는 유전체층(115a)과 유전율이 상이하게 형성되어 있다. 본 발명에서는 상기 어드레스 전극(122)을 둘러싸는 유전체층(115b)의 유전율이 상기 X전극(113) 및 Y전극(112)을 둘러싸는 유전체층(115a)의 유전율에 비하여 더 낮게 만들어진다. 이는 전체 플라즈마 디스플레이 패널(200)에서 소요되는 소비전력을 낮추고, 어드레스 전극(122)들 사이에서 발생하는 방전 중의 열을 감소시키기 위한 것이다. 2 and 5, the dielectric layer 115 includes a dielectric layer 115b surrounding an address electrode 122 and a dielectric layer 115a surrounding an X electrode 113 and a Y electrode 112. And dielectric constants are formed differently. In the present invention, the dielectric constant of the dielectric layer 115b surrounding the address electrode 122 is made lower than that of the dielectric layer 115a surrounding the X electrode 113 and the Y electrode 112. This is to reduce power consumption of the entire plasma display panel 200 and to reduce heat during discharge generated between the address electrodes 122.

즉, 이상에서 설명한 것과 같은 구조를 가지는 플라즈마 디스플레이 패널(200)에서는, 각각의 전극(112, 113, 122)들이 패쇄형 전극이기 때문에, 어드레스 전극(122)의 측면 방향으로 인접한 어드레스 전극(122)의 간에 커패시턴스가 증가한다. 이는 전극 면적이 커지고 전극간의 거리가 가까워짐에 따른 것으로, 이로 인해 어드레스 전극(122)에서 소모되는 전력을 증가시켜 어드레스 전극(122)에서의 발열이 증가하게 될 우려가 있다. 또한, X전극(113) 및 Y전극(112)간에도 패널 커패시턴스의 증가에 따른 변위 전류(displacement current)의 증가로 소비 전력이 증가하여 패널 효율이 극대화하지 못하게 될 우려가 있다. That is, in the plasma display panel 200 having the structure described above, since each of the electrodes 112, 113, and 122 is a closed electrode, the address electrodes 122 adjacent to the side of the address electrode 122 are adjacent. Capacitance increases between. This is because the electrode area is increased and the distance between the electrodes is closer, which may increase the power consumed by the address electrode 122, thereby increasing heat generation at the address electrode 122. In addition, between the X electrode 113 and the Y electrode 112, the power consumption increases due to an increase in the displacement current due to the increase of the panel capacitance, thereby preventing the panel efficiency from being maximized.

이에 대한 대비책으로 어드레스 전극(122)을 둘러싸는 유전체(115b)를 다른 전극을 둘러싸는 유전체(115a)에 비하여 유전율이 낮은 유전체를 사용할 수 있다. 이와 같이 유전체층의 구성을 유전율을 서로 달리하는 유전체들로 구성하고, 특히 어드레스 전극(122)을 둘러싸는 유전체층(115b)을 유전율이 낮은 유전체로 형성하는 경우에는 다음과 같은 효과를 얻을 수 있다. 먼저, 전체적인 플라즈마 디스플레이 패널(200)의 커패시턴스가 감소된다. 이에 따라, 변위 전류가 감소하고 소비 전력을 낮추는 것이 가능하며, 궁극적으로는 패널 효율을 극대화할 수 있다. 뿐만 아니라, 인접 방전셀과의 관계에서 보면 어드레스 전극(122)들 사이의 커패시턴스를 감소시키게 되므로, 어드레스 전극(122)의 전류를 낮추는 것이 가능하게 되고, 이로 인해 어드레스 전극(122)의 전력 소모를 줄일 수 있으므로, 어드레스 전극(122)의 발열량이 감소하게 되는 효과를 얻을 수 있다. As a countermeasure, a dielectric material having a lower dielectric constant than the dielectric material 115b surrounding the address electrode 122 may be used. As described above, when the dielectric layer is composed of dielectrics having different dielectric constants, and the dielectric layer 115b surrounding the address electrode 122 is formed of a dielectric having a low dielectric constant, the following effects can be obtained. First, the capacitance of the overall plasma display panel 200 is reduced. Accordingly, it is possible to reduce the displacement current and lower the power consumption, and ultimately maximize the panel efficiency. In addition, since the capacitance between the address electrodes 122 is reduced in relation to the adjacent discharge cells, it is possible to lower the current of the address electrode 122, thereby reducing power consumption of the address electrode 122. Since it is possible to reduce, the heat generation amount of the address electrode 122 can be reduced.

도 6에는 도 5에 도시된 본 발명의 실시예와 비교되는 다른 실시예가 도시되어 있다. 즉, 도 6에는 어드레스 전극(122)의 단면적이 X전극(113)이나 Y전극(112)에 비하여 현저하게 작은 것을 알 수 있다. 이와 같이 어드레스 전극(122)의 크기를 작게 형성하는 경우에는 어드레스 전극(122)이 가지는 커패시턴스가 작아져서 어드레스 전극(122)에서 방전 중에 발생하는 열이 감소되는 효과가 있다. 이 경우에는 반드시 어드레스 전극(122)을 둘러싸는 유전체의 유전율이 다른 유전체층의 유전체보다 더 낮아야 하는 것은 아니며, 어드레스 전극(122)의 단면적을 작게 형성하는 것만으로도 위와 같은 효과를 얻을 수 있다. FIG. 6 shows another embodiment compared to the embodiment of the present invention shown in FIG. 5. That is, it can be seen from FIG. 6 that the cross-sectional area of the address electrode 122 is significantly smaller than that of the X electrode 113 or the Y electrode 112. In the case where the size of the address electrode 122 is reduced in this manner, the capacitance of the address electrode 122 is reduced, so that heat generated during discharge of the address electrode 122 is reduced. In this case, the dielectric constant of the dielectric material surrounding the address electrode 122 does not have to be lower than that of other dielectric layers, and the above effects can be obtained only by making the cross-sectional area of the address electrode 122 small.

도 7 및 도 8에는 도 5에 도시된 본 발명의 실시예와 비교되는 다른 실시예가 도시되어 있다. 즉, 도 7에는 형광체층(125)이 배면 기판(121)에 형성되어 있는 실시예가 도시되어 있고, 도 8에는 형광체층(125, 125')이 전면 기판(120)과 배면 기판(121) 모두에 형성되어 있는 실시예가 도시되어 있다. 7 and 8 show another embodiment compared to the embodiment of the present invention shown in FIG. 5. That is, FIG. 7 illustrates an embodiment in which the phosphor layer 125 is formed on the back substrate 121. In FIG. 8, the phosphor layers 125 and 125 'are formed on both the front substrate 120 and the back substrate 121. FIG. An embodiment formed in is shown.

도 7 및 도 8에 도시된 실시예에서는 형광체층(125, 125')이 배면 기판(121)에 형성되어 있기 때문에 배면 기판(121)이 가시광선을 전방으로 반사할 수 있어야 한다. 이러한 실시예는 형광체층의 위치가 도 2 및 도 5에 도시된 것과 같이 전면 기판(120)에 형성되는 것으로 한정되지 않을 수 있음을 보여주는 것이다. 또한, 형광체층이 형성된 영역이 넓은 도 8에 도시된 실시예는 동일한 전압으로 동일한 전극 구조를 가지는 플라즈마 디스플레이 패널에서 더 많은 가시광선을 발생하도록 할 수 있어, 플라즈마 디스플레이 패널의 휘도를 더욱 향상시키고 방전 효율을 향상시킬 수 있다. 7 and 8, since the phosphor layers 125 and 125 ′ are formed on the rear substrate 121, the rear substrate 121 should be able to reflect visible light forward. This embodiment shows that the position of the phosphor layer may not be limited to that formed on the front substrate 120 as shown in FIGS. 2 and 5. In addition, the embodiment shown in FIG. 8 having a large area where the phosphor layer is formed can generate more visible light in the plasma display panel having the same electrode structure at the same voltage, thereby further improving the luminance of the plasma display panel and discharging the discharge. The efficiency can be improved.

상술한 구성을 갖는 본 발명은 다음과 같은 효과를 제공한다. The present invention having the above-described configuration provides the following effects.

첫째, 가시광선이 진행하는 광 경로 상에 배치되는 종래의 구성요소인 전극들이 유전체층 내에 배치됨으로 인해 전면 기판에 배치되는 구성요소들이 최소화되고, 그에 따라 가시광선의 투과율이 획기적으로 개선되어 휘도를 향상시킨다. First, since the electrodes, which are conventional components disposed on the optical path through which visible light travels, are disposed in the dielectric layer, components disposed on the front substrate are minimized, and thus the visible light transmittance is drastically improved to improve luminance. .

둘째, ITO가 아닌 재료를 전극 형성의 재료로 사용할 수 있게 하여 전극의 제조비용을 저감시키고, 플라즈마 디스플레이 패널의 대면적화를 용이하게 한다. 뿐만 아니라, 가격이 높은 ITO를 사용하지 않아도 되므로 플라즈마 디스플레이 패널의 제조원가를 절감한다. Secondly, it is possible to use a material other than ITO as the material for forming the electrode, thereby reducing the manufacturing cost of the electrode and facilitating the large area of the plasma display panel. In addition, the manufacturing cost of the plasma display panel is reduced because the expensive ITO is not required.

셋째, 방전이 방전셀 전체에서 입체적으로 형성되도록 하고, 상기 X전극 및 Y전극 사이의 이격된 거리를 충분히 증가시키면서도 구동전압이 상승하는 것을 막아 낮은 전압에서도 많은 방전을 일으킬 수 있도록 한다. 이를 통해 저전압에서 구동되는 집적회로칩을 사용할 수 있게 되어 플라즈마 디스플레이 패널의 제조원가를 절감한다. Third, the discharge is formed in three dimensions in the entire discharge cell, and the driving voltage is prevented from increasing while sufficiently increasing the distance between the X electrode and the Y electrode, so that many discharges can be generated even at a low voltage. As a result, an integrated circuit chip driven at a low voltage can be used, thereby reducing the manufacturing cost of the plasma display panel.

넷째, 형광체에서 발생하는 이온스퍼터링을 저감할 수 있다. Fourth, ion sputtering generated in the phosphor can be reduced.

다섯째, 플라즈마 디스플레이 패널의 커패시턴스를 낮추어 소비 전력을 절감함으로써 방전 효율을 더욱 증가시킬 수 있고, 어드레스 전극들 사이의 커패시턴스를 낮추어 어드레스 전극에서 발생하는 열을 감소시킬 수 있다. Fifth, it is possible to further increase the discharge efficiency by lowering the capacitance of the plasma display panel to reduce power consumption, and reduce heat generated at the address electrode by lowering the capacitance between the address electrodes.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다. Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (10)

전면 기판; Front substrate; 상기 전면 기판과 대향하도록 배치되는 배면 기판; A rear substrate disposed to face the front substrate; 상기 전면 기판 및 배면 기판 사이에 배치되고 방전이 일어나는 공간인 방전셀들을 한정하는 유전체층; A dielectric layer disposed between the front substrate and the rear substrate and defining discharge cells which are spaces in which discharge occurs; 상기 유전체층 내에 서로 이격되도록 배치되는 X전극, Y전극 및 어드레스 전극을 구비하는 전극쌍; An electrode pair having an X electrode, a Y electrode, and an address electrode arranged to be spaced apart from each other in the dielectric layer; 상기 방전셀 내에 배치되는 형광체층; 및 A phosphor layer disposed in the discharge cell; And 상기 방전셀 내에 존재하는 방전가스를 구비하고, 상기 어드레스 전극을 둘러싸는 유전체는 다른 전극을 둘러싸는 유전체에 비하여 그 유전율이 더 작은 것을 특징으로 하는 플라즈마 디스플레이 패널. And a dielectric material surrounding the address electrode, wherein the dielectric material surrounding the address electrode has a smaller dielectric constant than the dielectric material surrounding the other electrode. 전면 기판; Front substrate; 상기 전면 기판과 대향하도록 배치되는 배면 기판; A rear substrate disposed to face the front substrate; 상기 전면 기판 및 배면 기판 사이에 배치되고 방전이 일어나는 공간인 방전셀들을 한정하는 유전체층; A dielectric layer disposed between the front substrate and the rear substrate and defining discharge cells which are spaces in which discharge occurs; 상기 유전체층 내에 서로 이격되도록 배치되는 X전극, Y전극 및 어드레스 전극을 구비하는 전극쌍; An electrode pair having an X electrode, a Y electrode, and an address electrode arranged to be spaced apart from each other in the dielectric layer; 상기 방전셀 내에 배치되는 형광체층; 및 A phosphor layer disposed in the discharge cell; And 상기 방전셀 내에 존재하는 방전가스를 구비하고, 상기 X전극 및 Y전극에 비하여 상기 어드레스 전극의 단면적이 더 작은 것을 특징으로 하는 플라즈마 디스플레이 패널. And a discharge gas existing in the discharge cell, wherein a cross-sectional area of the address electrode is smaller than that of the X and Y electrodes. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 전극들은 전방으로부터 X전극, 어드레스 전극 및 Y전극의 차례로 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널.And the electrodes are arranged in order from the front in order of an X electrode, an address electrode and a Y electrode. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 유전체층은 상기 방전셀의 횡단면이 닫힌 면이 되도록 상기 방전셀들을 한정하는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the dielectric layer defines the discharge cells such that a cross section of the discharge cell is a closed surface. 제 4 항에 있어서, The method of claim 4, wherein 상기 X전극, Y전극 및 어드레스 전극은 상기 방전셀을 둘러싸도록 배치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the X electrode, the Y electrode and the address electrode are arranged to surround the discharge cell. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 X전극, Y전극 및 어드레스 전극은 각각 사다리 형상으로 연장되고, The X electrode, the Y electrode and the address electrode respectively extend in a ladder shape, 상기 X전극과 Y전극은 동일한 방향으로 연장되며, The X electrode and the Y electrode extend in the same direction, 상기 어드레스 전극은 상기 X전극 및 Y전극과 직교하는 방향으로 연장된 것 을 특징으로 하는 플라즈마 디스플레이 패널.And the address electrode extends in a direction orthogonal to the X and Y electrodes. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 유전체층의 적어도 일부를 덮도록 배치되는 보호막을 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널. And a protective film disposed to cover at least a portion of the dielectric layer. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 형광체층은 상기 전면 기판에 형성된 홈에 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the phosphor layer is disposed in a groove formed in the front substrate. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 형광체층은 상기 배면 기판에 형성된 홈에 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the phosphor layer is disposed in a groove formed in the rear substrate. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 형광체층은 상기 전면 기판 및 배면 기판에 형성된 홈에 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the phosphor layer is disposed in grooves formed in the front substrate and the rear substrate.
KR1020050042419A 2005-05-20 2005-05-20 Plasma display panel KR100615334B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050042419A KR100615334B1 (en) 2005-05-20 2005-05-20 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042419A KR100615334B1 (en) 2005-05-20 2005-05-20 Plasma display panel

Publications (1)

Publication Number Publication Date
KR100615334B1 true KR100615334B1 (en) 2006-08-25

Family

ID=37601073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042419A KR100615334B1 (en) 2005-05-20 2005-05-20 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100615334B1 (en)

Similar Documents

Publication Publication Date Title
KR100730170B1 (en) Plasma display panel
KR100696532B1 (en) Plasma display panel and display apparatus
JP2005327712A (en) Plasma display panel
KR100615334B1 (en) Plasma display panel
JP4376216B2 (en) Plasma display panel with improved discharge electrode structure
KR100670339B1 (en) Plasma display panel
JP4294650B2 (en) Plasma display panel
KR100615322B1 (en) Plasma display panel
KR100615336B1 (en) Plasma display panel
EP1717839A1 (en) Plasma display panel
KR100581944B1 (en) Plasma display panel
KR100615325B1 (en) Plasma display panel
KR100730128B1 (en) Plasma display panel
KR100647648B1 (en) Plasma display panel
KR100603410B1 (en) Plasma display panel
JP2006073515A (en) Plasma display panel having improved electrode structure
KR100592311B1 (en) Plasma display panel
KR100659109B1 (en) Plasma display panel
KR100615333B1 (en) Plasma display panel
KR100647634B1 (en) Plasma display panel
KR100637232B1 (en) Plasma display panel
US20060001374A1 (en) Plasma display panel
KR100768207B1 (en) Plasma display panel
KR100670294B1 (en) Plasma display panel
KR20080071325A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee