KR100608364B1 - semiconductor device package - Google Patents

semiconductor device package Download PDF

Info

Publication number
KR100608364B1
KR100608364B1 KR1020040030237A KR20040030237A KR100608364B1 KR 100608364 B1 KR100608364 B1 KR 100608364B1 KR 1020040030237 A KR1020040030237 A KR 1020040030237A KR 20040030237 A KR20040030237 A KR 20040030237A KR 100608364 B1 KR100608364 B1 KR 100608364B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
chip package
metal trace
adhesive
Prior art date
Application number
KR1020040030237A
Other languages
Korean (ko)
Other versions
KR20050104821A (en
Inventor
송호욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040030237A priority Critical patent/KR100608364B1/en
Publication of KR20050104821A publication Critical patent/KR20050104821A/en
Application granted granted Critical
Publication of KR100608364B1 publication Critical patent/KR100608364B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09C—RECLAMATION OF CONTAMINATED SOIL
    • B09C1/00—Reclamation of contaminated soil
    • B09C1/08—Reclamation of contaminated soil chemically
    • B09C1/085—Reclamation of contaminated soil chemically electrochemically, e.g. by electrokinetics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09C—RECLAMATION OF CONTAMINATED SOIL
    • B09C1/00—Reclamation of contaminated soil
    • B09C1/10—Reclamation of contaminated soil microbiologically, biologically or by using enzymes
    • B09C1/105—Reclamation of contaminated soil microbiologically, biologically or by using enzymes using fungi or plants
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B09—DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09C—RECLAMATION OF CONTAMINATED SOIL
    • B09C2101/00—In situ

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Mycology (AREA)
  • Soil Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Botany (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biotechnology (AREA)
  • General Health & Medical Sciences (AREA)
  • Microbiology (AREA)
  • Molecular Biology (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 칩 패키지가 개시된다. 회로 기판은 메탈 트레이스와 상기 메탈 트레이스를 노출시키는 영역을 갖도록 상기 메탈 트레이스 상에 형성되는 솔더 마스크를 포함한다. 따라서, 접착부를 사용하여 상기 회로 기판에 반도체 칩을 실장시킨다. 이때, 상기 접착부의 형성에 의해 상기 메탈 트레이스를 노출시키는 영역에 접착부를 구성하는 물질이 매립됨으로써 접지 기능을 갖는 접지부가 형성된다. 따라서, 상기 접지부에 의해 반도체 칩을 직접적으로 경유하는 접지 경로를 얻을 수 있다.A semiconductor chip package is disclosed. The circuit board includes a solder mask formed on the metal trace to have a metal trace and an area that exposes the metal trace. Therefore, the semiconductor chip is mounted on the circuit board using the adhesive portion. In this case, a ground portion having a grounding function is formed by filling the material forming the adhesive portion in an area exposing the metal trace by forming the adhesive portion. Therefore, the ground path through the semiconductor chip can be obtained directly by the ground portion.

Description

반도체 칩 패키지{semiconductor device package}Semiconductor chip package

도 1은 종래의 반도체 칩 패키지를 설명하기 위한 개략적인 구성도이다.1 is a schematic diagram illustrating a conventional semiconductor chip package.

도 2는 본 발명의 일 실시예에 따른 반도체 칩 패키지를 나타내는 개략적인 구성도이다.2 is a schematic diagram illustrating a semiconductor chip package according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

20 : 회로 기판 22 : 메탈 트레이스20: circuit board 22: metal trace

24 : 솔더 마스크 28 : 반도체 칩24: solder mask 28: semiconductor chip

30 : 접착부 31 : 접지부30: bonding portion 31: grounding portion

본 발명은 반도체 칩 패키지에 관한 것으로서, 보다 상세하게는 모바일 제품 등에 널리 적용되고 있는 미세 피치 볼 그리드 어레이(fine pitch ball grid array : FBGA) 타입의 반도체 칩 패키지에 관한 것이다.The present invention relates to a semiconductor chip package, and more particularly, to a semiconductor chip package of a fine pitch ball grid array (FBGA) type widely applied to mobile products and the like.

최근, 전자 기기는 소형화, 경량화, 고속화, 다기능화 추세에 있고, 이를 실현하기 위한 일환으로 개발된 반도체 칩 패키지의 기술로서 볼 그리드 어레이(ball grid array)가 있다. 상기 볼 그리드 어레이 패키지는 리드 프레임 대신에 주로 회로 기판을 사용하는데, 상기 회로 기판을 사용함으로써 반도체 칩이 부착되는 면의 반대쪽 면에 솔더 볼들을 배치할 수 있어 실장 밀도 측면에서 매우 유리하다.Recently, electronic devices have become smaller, lighter, faster, and more versatile, and there is a ball grid array as a technology of a semiconductor chip package developed as a part of realizing this. The ball grid array package mainly uses a circuit board instead of a lead frame. The use of the circuit board allows solder balls to be placed on the opposite side to which the semiconductor chip is attached, which is very advantageous in terms of mounting density.

그리고, 현재 제안되고 있는 패키지 형태가 칩 스케일 패키지이다. 상기 칩 스케일 패키지는 다양한 구조로 형성하는데, 테이프 또는 접착제를 사용하여 반도체 칩을 회로기판에 실장시키는 FBGA 타입의 반도체 칩 패키지가 대표적이다.The currently proposed package type is a chip scale package. The chip scale package is formed in a variety of structures, a typical FBGA type semiconductor chip package for mounting a semiconductor chip on a circuit board using a tape or adhesive.

도 1을 참조하면, FBGA 타입의 반도체 칩 패키지로서 회로 기판(10)과 반도체 칩(14)을 포함한다. 이때, 상기 회로 기판(10)에는 메탈 트레이스(11)가 형성되고, 그 상부에 솔더 마스크(12)가 형성된다. 그리고, 상기 회로 기판(10)의 앞면과 저면의 메탈 트레이스(11)를 연결하는 비아 플러그(11a)가 형성된다. 아울러, 상기 회로 기판(10)과 반도체 칩(14)은 접착제 또는 테이프와 같은 접착부(13)에 의해 접착되는 구조를 갖는다. 또한, 상기 회로 기판(10)과 반도체 칩(14)은 골드 와이어(15)를 사용하여 연결이 이루어지는데, 상기 골드 와이어(15)와 연결되는 부분은 회로 기판(10)의 메탈 트레이스(11)로서 이 부분은 솔더 마스크(12)가 형성되지 않는다. 그리고, 상기 회로 기판(10)과 반도체 칩(14)은 몰딩부(16)에 의해 보호되고, 솔더 볼(17)에 의해 외부 소자와 연결되는 구조를 갖는다.Referring to FIG. 1, a FBGA type semiconductor chip package includes a circuit board 10 and a semiconductor chip 14. In this case, a metal trace 11 is formed on the circuit board 10, and a solder mask 12 is formed on the circuit trace 10. In addition, a via plug 11a connecting the metal traces 11 on the front and bottom surfaces of the circuit board 10 is formed. In addition, the circuit board 10 and the semiconductor chip 14 may have a structure bonded by an adhesive part 13 such as an adhesive or a tape. In addition, the circuit board 10 and the semiconductor chip 14 are connected by using a gold wire 15, and the part connected to the gold wire 15 is a metal trace 11 of the circuit board 10. As for this part, the solder mask 12 is not formed. In addition, the circuit board 10 and the semiconductor chip 14 are protected by the molding part 16 and have a structure in which the solder ball 17 is connected to an external device.

그러나, 상기 구조를 갖는 반도체 칩 패키지의 경우에는 고속, 고용량 및 와이드 IO 제품에서 파워 노이즈에 의한 성능 저하가 빈번하게 발생한다. 이는, 접지(VSS) 경로가 외부 소자와 연결이 이루어지는 본딩 패드를 경유하기 때문이다. 따라서, 노이즈에 의한 제품의 성능이 저하되는 상황이 빈번하게 발생하는 문제점이 있다. However, in the case of the semiconductor chip package having the above structure, performance degradation due to power noise occurs frequently in high speed, high capacity, and wide IO products. This is because the ground (VSS) path passes through the bonding pad to which the external device is connected. Therefore, there is a problem in which a situation in which the performance of the product due to noise is degraded frequently occurs.

본 발명의 목적은 안정된 접지 경로를 갖는 반도체 칩 패키지를 제공하는데 있다.An object of the present invention is to provide a semiconductor chip package having a stable ground path.

상기 목적을 달성하기 위한 본 발명의 반도체 칩 패키지는,The semiconductor chip package of the present invention for achieving the above object,

반도체 칩;Semiconductor chips;

메탈 트레이스와 상기 메탈 트레이스를 노출시키는 영역을 갖도록 상기 메탈 트레이스 상에 형성되는 솔더 마스크를 포함하는 회로 기판;A circuit board including a solder mask formed on the metal trace to have a metal trace and an area exposing the metal trace;

상기 반도체 칩을 회로 기판에 실장시킬 때 접착력을 제공하는 접착부; 및An adhesive part providing adhesive force when the semiconductor chip is mounted on a circuit board; And

상기 접착부의 형성에 의해 상기 메탈 트레이스를 노출시키는 영역에 매립됨으로써 접지(VSS) 기능을 갖는 접지부를 포함한다.And a ground part having a ground (VSS) function by being embedded in an area exposing the metal trace by forming the adhesive part.

이때, 상기 반도체 칩은 최근의 모바일 제품이 적용이 가능한 P형 기판으로서, 저면에는 P+형 불순물이 도핑된 영역을 갖고, 상부에는 소자들이 형성되는 것이 바람직하다. 즉, 비트 라인, 금속 배선 등과 같은 소자들이 형성되는 것이 바람직하다.In this case, the semiconductor chip is a P-type substrate to which a recent mobile product can be applied. The semiconductor chip has a region doped with a P + -type impurity on the bottom thereof, and elements are formed on the top thereof. That is, it is preferable that elements such as bit lines, metal lines, and the like are formed.

상기 P+형 불순물이 도핑된 영역은 BF2 또는 BrF2와 같은 불순물을 사용한 이온 주입을 통하여 도핑시킴으로써 형성된 것이 바람직하다. 이때, BF2 또는 BrF2와 같은 불순물은 단독으로 사용하거나 둘을 혼합하여 사용할 수 있다.The region doped with the P + type impurity is preferably formed by doping through ion implantation using an impurity such as BF 2 or BrF 2 . In this case, impurities such as BF 2 or BrF 2 may be used alone or in a mixture of the two.

상기 접착부는 도전 물질의 충전제(filler)가 포함된 에폭시 접착제로서, 상기 도전 물질은 은을 포함하는 금속 물질인 것이 바람직하다. 아울러, 상기 금속 물질은 은에 한정되는 것이 아니라 우수한 전기 전도성을 가질 경우에는 충분히 적용이 가능하다. 또한, 상기 접착부는 도전성 필름을 사용하여도 무방하다.The adhesive part is an epoxy adhesive including a filler of a conductive material, and the conductive material is preferably a metal material containing silver. In addition, the metal material is not limited to silver but may be sufficiently applied when it has excellent electrical conductivity. In addition, the said adhesive part may use a conductive film.

그리고, 상기 반도체 칩 패키지는 상기 회로 기판과 반도체 칩을 전기적으로 연결시키는 와이어 및 상기 반도체 칩과 회로 기판을 몰딩시킨 몰딩부를 추가로 포함하는 것이 바람직하다. 아울러, 상기 반도체 칩 패키지는 솔더 볼을 갖는 FBGA 타입인 것이 바람직하다.The semiconductor chip package may further include a wire electrically connecting the circuit board and the semiconductor chip, and a molding part molding the semiconductor chip and the circuit board. In addition, the semiconductor chip package is preferably of the FBGA type having a solder ball.

(실시예)(Example)

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 반도체 칩 패키지를 나타내는 개략적인 구성도이다.2 is a schematic diagram illustrating a semiconductor chip package according to an embodiment of the present invention.

도 2를 참조하면, 패키지는 회로 기판(20)을 포함한다. 이때, 상기 회로 기판(20)은 메탈 트레이스(22)와 솔더 마스크(24)를 포함한다. 상기 메탈 트레이스(22)는 전기적 연결을 위한 것으로서, 상기 메탈 트레이스(22)는 상기 회로 기판(20)의 상부면과 저면에 형성되고, 비아 플러그(22a)를 통하여 상기 상부면과 저면에 형성된 메탈 트레이스(22)를 전기적으로 연결한다. 여기서, 상기 회로 기판(20)의 상부면은 반도체 칩(28)의 실장되는 면으로 정의하고, 상기 회로 기판(20)의 저면은 외부 소자와 연결되는 솔더 볼(42)의 형성되는 면으로 정의한다. 아울러, 솔더 마스크(24)는 메탈 플러그(22)를 절연을 시키기 위한 것으로서, 패터닝된 형태로 상기 메탈 플러그(22) 상에 형성된다. 이때, 상기 솔더 마스크(24)의 패터닝을 통하여 상기 메탈 플러그(22)의 일부 영역을 노출시키는 것이다.Referring to FIG. 2, the package includes a circuit board 20. In this case, the circuit board 20 includes a metal trace 22 and a solder mask 24. The metal traces 22 are for electrical connection, and the metal traces 22 are formed on the top and bottom surfaces of the circuit board 20 and are formed on the top and bottom surfaces through via plugs 22a. The traces 22 are electrically connected. Here, an upper surface of the circuit board 20 is defined as a surface on which the semiconductor chip 28 is mounted, and a bottom surface of the circuit board 20 is defined as a surface on which solder balls 42 are connected to external devices. do. In addition, the solder mask 24 is to insulate the metal plug 22 and is formed on the metal plug 22 in a patterned form. In this case, a portion of the metal plug 22 is exposed through the patterning of the solder mask 24.

그리고, 패키지는 반도체 칩(28)을 포함한다. 상기 반도체 칩(28)은 회로 기판(20)에 실장시키기 위한 것으로서, 도 3에 도시된 바와 같이 P형 기판(28a)과 상기 P형 기판(28a) 저면에 불순물이 도핑된 영역(28c)을 갖고, 상부에는 비트 라인, 금속 배선 등과 같은 구조물(28b)이 형성된다. 여기서, 상기 P+형 불순물이 도핑된 영역(28c)은 BF2와 같은 불순물을 사용한 이온 주입을 통하여 형성하는데, 상기 반도체 칩(28)을 형성하는 기판(28a)의 백그라인딩 이후에 실시한다. 그리고, 상기 P+형 불순물의 도핑 농도는 접촉하는 부재들과의 접합 레지스턴스를 고려함으로써 결정할 수 있다.The package includes a semiconductor chip 28. The semiconductor chip 28 is to be mounted on the circuit board 20, and as shown in FIG. And a structure 28b such as a bit line, a metal wiring, or the like is formed on the top. Here, the region 28c doped with the P + type impurity is formed through ion implantation using an impurity such as BF 2 , which is performed after the backgrinding of the substrate 28a forming the semiconductor chip 28. The doping concentration of the P + type impurity may be determined by considering the bonding resistance with the members in contact.

따라서, 패키지의 형성을 위하여 상기 회로 기판(20) 상에 반도체 칩(28)을 실장시킨다. 이때, 상기 실장에서는 접착력을 제공하는 접착부(30)를 사용한다. 상기 접착부(30)는 에폭시 접착제 또는 도전 필름 등을 사용하는데, 상기 에폭시 접착제의 경우에는 우수한 도전 물질의 충전제가 포함된 것을 사용한다. 상기 우수한 도전 물질은 금속 물질로서, 은과 같은 물질이 있다.Therefore, the semiconductor chip 28 is mounted on the circuit board 20 to form a package. At this time, the mounting uses an adhesive portion 30 to provide an adhesive force. The adhesive part 30 uses an epoxy adhesive or a conductive film. In the case of the epoxy adhesive, a filler containing an excellent conductive material is used. The excellent conductive material is a metal material, such as silver.

특히, 상기 접착부(30)의 형성에 의해 상기 메탈 트레이스(22)를 노출시키는 영역에 매립되는 부분은 접지 기능을 갖는 접지부(31)로 형성된다. 아울러, 상기 접지부(31)를 상기 메탈 트레이스(22)를 노출시키는 영역에 형성함으로써 상기 회로 기판(20)으로부터 직접적으로 접지 파워를 공급받을 수 있도록 설계할 수 있다.In particular, the portion embedded in the region exposing the metal traces 22 by the formation of the adhesive portion 30 is formed as a ground portion 31 having a grounding function. In addition, the ground portion 31 may be formed in a region exposing the metal traces 22 so that the ground portion 31 may be directly supplied with ground power from the circuit board 20.

그리고, 상기 회로 기판(20)과 반도체 칩(28)의 전기적 연결은 골드 와이어(32)를 통하여 이루어지는데, 상기 골드 와이어(32)가 연결되는 부분에는 솔더 마스크(24)가 형성되지 않는다. 즉, 상기 회로 기판(20) 에지 영역에 노출된 메탈 트레이스(22)에 연결되는 것이다. 아울러, 패키지는 회로 기판(20)과 반도체 칩(28)을 보호하기 위한 몰딩부(40)를 포함하고, 외부 소자와의 연결을 위한 솔더 볼(42)을 포함한다.In addition, the electrical connection between the circuit board 20 and the semiconductor chip 28 is made through the gold wire 32. The solder mask 24 is not formed at the portion where the gold wire 32 is connected. That is, it is connected to the metal trace 22 exposed in the edge region of the circuit board 20. In addition, the package includes a molding part 40 for protecting the circuit board 20 and the semiconductor chip 28, and a solder ball 42 for connecting to an external device.

여기서, 상기 접지부(31)를 솔더 마스크(24)에 의해 노출된 부분에 형성함으로써, 상기 반도체 칩(28)의 기판(28a)을 직접적으로 경유하는 접지 경로를 얻을 수 있다. 때문에, 상기 솔더 볼(42), 접지부(31), 접착부(30) 및 반도체 칩(28)이 전기적으로 연결되어 유사한 접지 레벨을 유지할 수 있다.In this case, the ground portion 31 may be formed in a portion exposed by the solder mask 24 to obtain a ground path directly passing through the substrate 28a of the semiconductor chip 28. Therefore, the solder balls 42, the ground portion 31, the adhesive portion 30, and the semiconductor chip 28 may be electrically connected to maintain similar ground levels.

이와 같이, 본 발명에 의하면 안정된 접지 파워의 구현이 가능하다. 때문에, 파워 노이즈에 기인한 제품의 성능 저하를 충분하게 줄일 수 있다. 그리고, 다양한 접지 경로의 구현이 가능하기 때문에 설계의 편리성을 도모할 수 있다. 또한, 접지부를 추가함으로써 패키지의 전기적 안정성을 확보할 수 있다.Thus, according to the present invention, it is possible to implement stable ground power. Therefore, the performance degradation of the product due to power noise can be sufficiently reduced. In addition, since various ground paths can be implemented, design convenience can be achieved. In addition, it is possible to ensure the electrical stability of the package by adding a ground.

따라서, 본 발명은 반도체 칩 패키지의 전기적 안정성을 향상시키는 효과가 있다.Therefore, the present invention has the effect of improving the electrical stability of the semiconductor chip package.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영 역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art will be variously modified and modified within the scope of the present invention without departing from the spirit and scope of the present invention described in the claims below. It will be appreciated that it can be changed.

Claims (7)

반도체 칩;Semiconductor chips; 메탈 트레이스와 상기 메탈 트레이스를 노출시키는 영역을 갖도록 상기 메탈 트레이스 상에 형성되는 솔더 마스크를 포함하는 회로 기판;A circuit board including a solder mask formed on the metal trace to have a metal trace and an area exposing the metal trace; 상기 반도체 칩을 회로 기판에 실장시킬 때 접착력을 제공하기 위한, 도전 물질의 충전제가 포함된 에폭시 접착제인 접착부; 및An adhesive part which is an epoxy adhesive including a filler of a conductive material for providing an adhesive force when the semiconductor chip is mounted on a circuit board; And 상기 접착부의 형성에 의해 상기 메탈 트레이스를 노출시키는 영역에 매립됨으로써 접지(VSS) 기능을 갖는 접지부A ground part having a ground (VSS) function by being embedded in an area exposing the metal trace by forming the adhesive part 를 포함하는 반도체 칩 패키지.Semiconductor chip package comprising a. 제1항에 있어서, 상기 반도체 칩은 P형 기판으로서, 저면에는 P+형 불순물이 도핑된 영역을 갖고, 상부에는 소자들이 형성된 것을 특징으로 하는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the semiconductor chip is a P-type substrate, and has a region doped with a P + type impurity at a bottom thereof and elements formed thereon. 제2항에 있어서, 상기 P+형 불순물이 도핑된 영역은 BF2, BrF2 또는 이들의 혼합물을 포함하는 불순물을 사용한 이온 주입을 통하여 도핑시킴으로써 형성된 것을 특징으로 하는 반도체 칩 패키지.The semiconductor chip package of claim 2, wherein the region doped with P + type impurities is formed by doping through ion implantation using impurities including BF 2 , BrF 2, or a mixture thereof. 삭제delete 제1항에 있어서, 상기 도전 물질은 은을 포함하는 금속 물질인 것을 특징으로 하는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the conductive material is a metal material including silver. 제1항에 있어서, 상기 접착부는 도전성 필름인 것을 특징으로 하는 반도체 칩 패키지.The semiconductor chip package of claim 1, wherein the adhesive part is a conductive film. 제1항에 있어서, 상기 회로 기판과 반도체 칩을 전기적으로 연결시키는 와이어; 및The semiconductor device of claim 1, further comprising: a wire electrically connecting the circuit board and the semiconductor chip; And 상기 반도체 칩과 회로 기판을 몰딩시킨 몰딩부를A molding part in which the semiconductor chip and the circuit board are molded 추가로 포함하는 것을 특징으로 하는 반도체 칩 패키지.A semiconductor chip package, characterized in that it further comprises.
KR1020040030237A 2004-04-29 2004-04-29 semiconductor device package KR100608364B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030237A KR100608364B1 (en) 2004-04-29 2004-04-29 semiconductor device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030237A KR100608364B1 (en) 2004-04-29 2004-04-29 semiconductor device package

Publications (2)

Publication Number Publication Date
KR20050104821A KR20050104821A (en) 2005-11-03
KR100608364B1 true KR100608364B1 (en) 2006-08-08

Family

ID=37282286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030237A KR100608364B1 (en) 2004-04-29 2004-04-29 semiconductor device package

Country Status (1)

Country Link
KR (1) KR100608364B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102105399B1 (en) * 2013-04-23 2020-04-28 삼성전기주식회사 Printed Circuit Board and Method for Manufacturing The same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030723A (en) * 1995-11-25 1997-06-26 김광호 Solder Ball Array Package with Heat Sink Attached to Bottom
KR19990063444A (en) * 1997-12-26 1999-07-26 가네꼬 히사시 Semiconductor devices
JP2001035957A (en) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Package for containing electronic part, semiconductor device and production of package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030723A (en) * 1995-11-25 1997-06-26 김광호 Solder Ball Array Package with Heat Sink Attached to Bottom
KR19990063444A (en) * 1997-12-26 1999-07-26 가네꼬 히사시 Semiconductor devices
JP2001035957A (en) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Package for containing electronic part, semiconductor device and production of package

Also Published As

Publication number Publication date
KR20050104821A (en) 2005-11-03

Similar Documents

Publication Publication Date Title
US5903052A (en) Structure for semiconductor package for improving the efficiency of spreading heat
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US8319338B1 (en) Thin stacked interposer package
CN100424859C (en) Electronic device and producing method thereof
US6856013B1 (en) Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
JP4828164B2 (en) Interposer and semiconductor device
JP5081578B2 (en) Resin-sealed semiconductor device
US20080179737A1 (en) Semiconductor device
US20070018312A1 (en) Wiring substrate and semiconductor package implementing the same
US20070258215A1 (en) High-power ball grid array package, heat spreader used in the bga package and method for manufacturing the same
JPH11312764A (en) Area array type semiconductor package and its manufacture
US20020197769A1 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
JP2001024024A (en) Semiconductor package and manufacturing method
TW200511534A (en) Tape circuit substrate and semiconductor chip package using the same
US11798889B2 (en) Methods of manufacturing semiconductor packages
US8344495B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof
JP2008140894A (en) Semiconductor device and its manufacturing method
KR100608364B1 (en) semiconductor device package
KR100642748B1 (en) Lead frame and package substrate, and package using the same
KR100649878B1 (en) Semiconductor package
CN104916599A (en) Chip packaging method and chip packaging structure
CN211088245U (en) Electronic device and semiconductor package
CN112490209A (en) Semiconductor packaging device
CN219085963U (en) Semiconductor package and electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee