KR100606133B1 - Cu Chemical Mechanical Planarization of Semiconductor Wafer - Google Patents
Cu Chemical Mechanical Planarization of Semiconductor Wafer Download PDFInfo
- Publication number
- KR100606133B1 KR100606133B1 KR1020040117524A KR20040117524A KR100606133B1 KR 100606133 B1 KR100606133 B1 KR 100606133B1 KR 1020040117524 A KR1020040117524 A KR 1020040117524A KR 20040117524 A KR20040117524 A KR 20040117524A KR 100606133 B1 KR100606133 B1 KR 100606133B1
- Authority
- KR
- South Korea
- Prior art keywords
- cmp
- wafer
- copper
- chemical
- cleaning
- Prior art date
Links
- 239000000126 substance Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000010949 copper Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 75
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052802 copper Inorganic materials 0.000 claims abstract description 35
- 238000005498 polishing Methods 0.000 claims abstract description 21
- 239000002002 slurry Substances 0.000 claims abstract description 16
- 230000009977 dual effect Effects 0.000 claims abstract description 10
- 238000004140 cleaning Methods 0.000 claims description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 17
- 239000002184 metal Substances 0.000 abstract description 17
- 230000004888 barrier function Effects 0.000 abstract description 7
- 150000002739 metals Chemical class 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 36
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000356 contaminant Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000012459 cleaning agent Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- -1 TaN Chemical class 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
구리막을 제거하고 웨이퍼를 평탄화하기 위한 Cu CMP(Copper Chemical Mechanical Planarization) 방법을 개시한다. 본 방법은, 듀얼 다마신 공정에 의하여 구리 배선을 형성한 반도체 웨이퍼의 구리 화학적 및 물리적 평탄화(Cu CMP) 방법으로서, 연마제를 포함하는 슬러리에 의해 상기 웨이퍼 표면을 화학적 기계적으로 연마하는 제1 Cu CMP 단계; 및 상기 제1 Cu CMP 단계를 거친 상기 웨이퍼의 표면에 화학 세정제를 공급하면서 화학적 및 기계적으로 연마하는 제2 Cu CMP 단계;를 포함하여 구성된다. 그리하여, 종래 연마제가 함유된 슬러리를 이용하여 Cu CMP 공정을 행할 때 유발되었던 구리 및 배리어 금속의 잔류물들을 보다 효과적으로 제거할 수 있다.A Cu Copper Chemical Mechanical Planarization (CMP) method for removing a copper film and planarizing a wafer is disclosed. The present method is a copper chemical and physical planarization (Cu CMP) method of a semiconductor wafer on which copper wiring is formed by a dual damascene process, wherein the first Cu CMP chemically and mechanically polishes the wafer surface with a slurry containing an abrasive. step; And a second Cu CMP step of chemically and mechanically polishing while supplying a chemical cleaner to the surface of the wafer that has passed through the first Cu CMP step. Thus, it is possible to more effectively remove the residues of copper and barrier metals that have occurred when performing the Cu CMP process using a slurry containing a conventional abrasive.
Description
도 1은 본 발명에 따른 구리 화학적 및 물리적 평탄화 방법(Cu CMP)을 설명하기 위한 공정 흐름도이다.1 is a process flow diagram illustrating a copper chemical and physical planarization method (Cu CMP) in accordance with the present invention.
도 2는 Cu CMP 방법에 사용되는 CMP 장치의 단면도이다.2 is a cross-sectional view of a CMP apparatus used in the Cu CMP method.
도 3은 포스트 CMP 세정 공정을 설명하기 위한 개요도이다.3 is a schematic diagram for explaining a post CMP cleaning process.
본 발명은 구리 배선을 형성한 반도체 웨이퍼의 평탄화 방법에 관한 것으로서, 보다 자세하게는, 듀얼 다마신 공정(Dual Damascene Process)에 의하여 구리 배선이 형성된 반도체 웨이퍼에서 불필요하게 형성된 구리막을 제거하고 반도체 웨이퍼를 평탄화하기 위한 구리 화학적 및 기계적 평탄화 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planarization method of a semiconductor wafer on which copper wirings are formed. More particularly, the present invention relates to a planarization of a semiconductor wafer by removing an unnecessary copper film from a semiconductor wafer on which copper wirings are formed by a dual damascene process. Copper chemical and mechanical planarization methods for
반도체 소자의 집적도가 증가함에 따라 금속 배선 사이의 간격이 점차 좁아질 뿐만이 아니라, 다층 배선 구조를 가지는 금속 배선층이 필요하게 되었다. 이에 따라, 동일층 상에서 서로 인접한 금속 배선층 사이 또는 상하로 인접한 각 배선층 사이에 존재하는 기생 커패시턴스(C) 성분 및 기생 저항(R) 성분들이 중요한 문제로 부각되었다.As the degree of integration of semiconductor devices increases, not only the spacing between metal wirings gradually narrows, but also a metal wiring layer having a multilayer wiring structure is required. Accordingly, parasitic capacitance (C) components and parasitic resistance (R) components existing between metal wiring layers adjacent to each other on the same layer or between each wiring layer adjacent to each other up and down have emerged as important problems.
금속 배선 시스템에서 기생 저항 및 기생 커패시턴스 성분들은 소위 기생 RC를 유도하여 소자의 스피드를 지연(delay)시키는 원인이 된다. 또한, 칩의 총 전력 소모량을 증가시키고 신호 누설량 또한 증가시킨다. 따라서, 동작 스피드가 향상되고 또한 기생 RC가 작은 다층 배선 기술을 개발하는 것이 고집적된 반도체 소자를 제조하는데 있어서 매우 중요한 문제이다. 기생 RC가 작은 배선을 형성하기 위해서는 비저항이 낮은 금속을 배선 물질로 사용하거나 유전율이 낮은 물질로 절연막을 형성할 필요가 있다. 예를 들면 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 등의 물질이나 또는 이들의 합금 등이 배선 물질로 관심의 대상이 되고 있다. 이 중에서 현재는 구리를 사용하여 각종 배선을 형성하는 것에 대한 연구가 활발하게 진행되고 있다.In metal wiring systems, parasitic resistance and parasitic capacitance components cause so-called parasitic RCs to cause delays in the device's speed. It also increases the total power consumption of the chip and also increases signal leakage. Therefore, it is very important to develop a highly integrated semiconductor device with improved operation speed and small parasitic RC. In order to form a wiring with small parasitic RC, it is necessary to use a metal having a low resistivity as a wiring material or to form an insulating film with a material having a low dielectric constant. For example, materials such as copper (Cu), aluminum (Al), silver (Ag), gold (Au), alloys thereof, and the like are of interest as wiring materials. Among them, research on forming various wirings using copper is actively underway.
구리는 비저항이 작을 뿐만 아니라 가격이 싸고 공정의 부담이 적은 장점을 가지고 있다. 또한, 알루미늄과는 달리 일렉트로 마이그레이션(electro-migration) 현상에 대한 내성이 큰 것 또한 장점이다. 상기한 장점들로 인하여 배선 물질로서 구리가 널리 이용되게 되었다. 그러나, 구리는 여러 물질과 화학적 친화도가 크기 때문에 실리콘 기판이나 실리콘 산화막으로 쉽게 확산된다. 따라서, 구리가 확산되는 것을 방지하는 한편 접착력의 향상을 위하여 티타늄이나 탄탈륨 계열의 금속 합금을 사용한 장벽층을 콘택과 실리콘 산화막 사이에 형성하는 방법이 이용된다.Copper has the advantages of low resistivity, low cost and low process burden. In addition, unlike aluminum, it is also advantageous in that it is highly resistant to electro-migration. These advantages have made copper widely available as wiring material. However, copper is easily diffused into a silicon substrate or a silicon oxide film because of its high chemical affinity with various materials. Therefore, a method of forming a barrier layer using a titanium or tantalum-based metal alloy between the contact and the silicon oxide film is used to prevent copper from diffusing and to improve adhesion.
한편, 구리는 식각 공정을 이용하여 배선 패턴을 형성하기 어렵기 때문에 구리의 배선 패턴을 형성하는 방법으로 다마신 공정이 사용되고 있다.. 다마신 공정은 그 구조에 따라서 싱글 다마신 공정 또는 듀얼 다마신 공정 등으로 나누어진다. On the other hand, since the copper is difficult to form a wiring pattern using an etching process, a damascene process is used as a method of forming a copper wiring pattern. The damascene process is a single damascene process or a dual damascene process depending on its structure. Process and the like.
최근에는 구리 듀얼 다마신 공정(Copper Dual Damascene Process)이 널리 사용되고 있다. 그러나, 듀얼 다마신 공정은 그 실현 과정에 다소 어려움이 있는데, 특히 불필요하게 증착된 구리막을 제거하기 위한 평탄화 과정, 즉 Cu CMP(Cu Chemical Mechanical Planarization) 공정 중에 많은 결함들이 나타난다. 이러한, Cu CMP 공정은 금속층에 대한 연마(polishing) 공정으로서, 구리의 듀얼 다마신 기술의 수율에 상당히 민감하게 작용된다. Recently, the Copper Dual Damascene Process has been widely used. However, the dual damascene process is somewhat difficult to realize, and many defects appear during the planarization process, ie, Cu CMP (Cu Chemical Mechanical Planarization) process, to remove unnecessary copper film. This Cu CMP process is a polishing process for the metal layer, which is quite sensitive to the yield of the dual damascene technique of copper.
Cu CMP 공정에서 수율에 영향을 주는 결함으로는 CMP 공정에서 발생되는 금속 잔류물(metal residue), 스크래치(scratch) 등이 있다. 이러한 결함들 중에서 금속 잔류물은 구리(Cu)와 배리어 메탈(barrier metal; 예컨대 TaN, Ta 등)의 잔류물로서 디바이스(device)의 회로 단락(shortage) 문제를 일으키므로 반도체 소자에 치명적인 결함으로 작용한다. 또한, 구리는 하부막 산화층 및 텅스텐보다 소프트(soft)하므로 CMP 동안에 스크래치가 보다 쉽게 발생한다. 구리 배선층에 발생되는 스크래치를 산화층이 어느 정도 저지할 수는 있으나, 깊게 발생되는 scratch는 CMP 후에도 그대로 남아 있고, Cu 제거 후에 연속적인 스크래치가 스팟(spot) 형태로 보일 수 있다.The defects affecting the yield in the Cu CMP process include metal residues and scratches generated in the CMP process. Among these defects, metal residues are residues of copper (Cu) and barrier metals (such as TaN, Ta, etc.), which cause device short-circuit problems, and thus act as fatal defects in semiconductor devices. do. In addition, copper is softer than the underlying film oxide layer and tungsten, so scratching occurs more easily during CMP. Although the oxide layer may prevent the scratch generated in the copper wiring layer to some extent, the deeply generated scratch remains after the CMP, and after the Cu removal, a continuous scratch may appear as a spot.
한편, 종래의 방법에서는 Cu CMP 공정 진행 후에 포스트 CMP 세정(Post CMP Cleaning) 공정을 거치게 된다. 포스트 CMP 세정 공정은 구리 패턴을 형성한 후에 후속하는 제조 공정에 앞서서 CMP 공정으로부터 남아있는 오염 물질 등을 세정하기 위한 공정이다. 일반적으로 사용되는 포스트 CMP 세정 공정은 화학 세정제 및 폴리머 재질의 브러쉬를 이용하여 수행된다. 이러한 포스트 CMP 세정 공정에서 금속 잔류물들이 완전히 제거되지 않는다면 후속하는 반도체 소자의 제조 공정에 치명적인 결함으로 작용하게 된다.Meanwhile, in the conventional method, a post CMP cleaning process is performed after a Cu CMP process. The post CMP cleaning process is a process for cleaning contaminants and the like remaining from the CMP process after the copper pattern is formed prior to the subsequent manufacturing process. Commonly used post CMP cleaning processes are performed using chemical cleaners and polymer brushes. If the metal residues are not completely removed in such a post CMP cleaning process, it becomes a fatal defect in the subsequent semiconductor device manufacturing process.
본 발명은 상술한 문제를 해결하기 위하여 창안된 것으로서, 듀얼 다마신 공정에 의해 형성된 구리 배선을 평탄화하기 위한 Cu CMP 공정에서 발생되는 구리 및 배리어 금속 잔류물을 효과적으로 제거하는 Cu CMP 방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a Cu CMP method that effectively removes copper and barrier metal residues generated in a Cu CMP process for planarizing a copper wiring formed by a dual damascene process. The purpose.
상술한 목적을 달성하기 위한 본 발명은, 듀얼 다마신 공정에 의하여 구리 배선을 형성한 반도체 웨이퍼의 구리 화학적 및 물리적 평탄화(Cu CMP) 방법으로서, 연마제를 포함하는 슬러리에 의해 상기 웨이퍼 표면을 화학적 기계적으로 연마하는 제1 Cu CMP 단계; 및 상기 제1 Cu CMP 단계를 거친 상기 웨이퍼의 표면에 화학 세정제를 공급하면서 화학적 및 기계적으로 연마하는 제2 Cu CMP 단계;를 포함하여 구성된다.The present invention for achieving the above object is a copper chemical and physical planarization (Cu CMP) method of a semiconductor wafer in which copper wirings are formed by a dual damascene process, the chemical mechanical and mechanical surface of the wafer surface by a slurry containing an abrasive First Cu CMP step of polishing with; And a second Cu CMP step of chemically and mechanically polishing while supplying a chemical cleaner to the surface of the wafer that has passed through the first Cu CMP step.
나아가, 본 발명에 따른 Cu CMP 방법은, 상기 제2 Cu CMP 단계 이후에, 상기 화학 세정제 및 세정 브러쉬를 이용하여 웨이퍼를 세정하는 포스트 CMP 세정 단 계를 더 포함할 수 있다. 또한, 여기의 화학 세정제는 NH4OH 및 DHF(diluted HF) 중 적어도 하나를 탈이온수(DI-water)와 혼합하여 제조되는 것이 바람직하다.Furthermore, the Cu CMP method according to the present invention may further include a post CMP cleaning step of cleaning the wafer using the chemical cleaner and the cleaning brush after the second Cu CMP step. In addition, the chemical cleaner herein is preferably prepared by mixing at least one of NH 4 OH and diluted HF (DI-water).
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 Cu CMP 방법의 바람직한 실시예를 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the Cu CMP method according to the present invention.
도 1에는 본 발명에 따른 Cu CMP 방법의 공정 흐름도를 도시하였다. 먼저, 듀얼 다마신 공정에 의하여 구리 배선이 형성된 반도체 웨이퍼를 연마제가 포함된 슬러리를 사용하여 제1 Cu CMP 공정을 행한다.(S10) 다음으로, 이렇게 평탄화된 반도체 웨이퍼를 화학 세정제를 사용하여 다시 연마하는 제2 Cu CMP 공정을 행한다.(S20) 그 후 화학 세정제 및 세정 브러쉬를 이용하여 포스트 CMP 세정 공정을 행한다.(S30)1 shows a process flow diagram of a Cu CMP method according to the present invention. First, a first Cu CMP process is performed on a semiconductor wafer on which copper wiring is formed by a dual damascene process using a slurry containing an abrasive. (S10) Next, the semiconductor wafer thus flattened is polished again using a chemical cleaner. A second Cu CMP process is performed. (S20) Then, a post CMP cleaning process is performed using a chemical cleaner and a cleaning brush. (S30)
일반적으로, CMP 공정은 연마 대상물 즉 웨이퍼의 소정의 두께를 슬러리에 의한 화학 반응과 연마 패드에 의한 기계적 가공을 통해서 연마하는 것이므로, 웨이퍼의 표면에는 연마 부산물 및 슬러리 등의 이물질이 잔류하게 된다. 이러한 부산물 등을 제거하기 위하여 종래에는 화학 세정제 및 세정 브러쉬를 이용하여 포스트 CMP 세정 공정을 행하였다. 그러나, Cu CMP 공정에서는 포스트 CMP 세정에 의하여 충분한 세정이 이루어지지 않으므로, 본 발명에서는 포스트 CMP 세정 공정 이전에 화학 세정제를 이용하여 웨이퍼를 연마 및 세정하는 제2 Cu CMP 단계를 더 수행함으로써 구리 및 배리어 금속의 잔류물을 웨이퍼로부터 보다 효과적으로 제거한다.In general, since the CMP process is to polish a predetermined thickness of the object to be polished, that is, through chemical reaction with a slurry and mechanical processing with a polishing pad, foreign substances such as polishing by-products and slurry remain on the surface of the wafer. In order to remove such by-products and the like, a post CMP cleaning process has been conventionally performed using a chemical cleaner and a cleaning brush. However, in the Cu CMP process, since sufficient cleaning is not achieved by post CMP cleaning, in the present invention, before the post CMP cleaning process, copper and barrier are further performed by performing a second Cu CMP step of polishing and cleaning the wafer using a chemical cleaner. Metal residues are more effectively removed from the wafer.
도 2 및 도 3에는 본 발명의 Cu CMP 공정에 사용되는 CMP 장치 및 포스트 CMP 세정 장치에 대하여 자세히 설명하기로 한다. 2 and 3 will be described in detail with respect to the CMP apparatus and post CMP cleaning apparatus used in the Cu CMP process of the present invention.
먼저, 제1 Cu CMP 공정에 대하여 설명한다. 도 2에는 일반적인 CMP 장치의 단면도를 도시하였다. CMP 장치(100)는 웨이퍼 거치 암(101)으로 웨이퍼(105)를 집어 올려서 이를 회전 연마 패드(102) 위에 위치시킨다. 회전 연마 패드(102)는 통상 탄성 재질로 제조된다. 회전 연마 패드(102)는 그 아래에 위치한 회전 테이블(104) 위에서 소정의 속도로 회전된다. 웨이퍼(105)는 캐리어(106) 및 캐리어 링(112)에 의해 웨이퍼 거치 암(101)에 고정된다. 그리하여, 연마를 행하고자 하는 웨이퍼(105)의 일면이 회전 연마 패드(102)에 맞닿게 된다. 회전 연마 패드(102)가 회전함에 따라, 웨이퍼 거치 암(101)은 웨이퍼9105)를 소정의 속도로 회전시킨다. 웨이퍼 거치 암(101)은 웨이퍼(105)에 일정한 하향력을 인가하여 회전 연마 패드(102)를 향해 밀어 낸다. First, a 1st Cu CMP process is demonstrated. 2 is a cross-sectional view of a general CMP apparatus. The
또한, CMP 장치(100)는 회전 연마 패드(102) 위에 슬러리(Slurry)를 공급하는 슬러리 분배 암(107)을 포함한다. 슬러리 분배 암(107)은 일정한 양의 슬러리를 회전 연마 패드(102) 위에 분배한다. 여기서, 슬러리는 웨이퍼가 순조롭게 평탄화되도록 하기 위한 연마제 및 탈이온수(DI-water)의 혼합물로 제조된다. 슬러리의 연마 작용과 회전 연마 패드(102) 및 웨이퍼(105)의 회전 운동이 결합되어 웨이퍼(105)의 표면이 평탄하게 연마된다. The
제1 Cu CMP 단계는 상술한 CMP 장치(100)를 통하여 행하되 연마제 또는 연마제 및 탈이온수의 혼합물로 구성된 슬러리를 사용하여 연마를 행한다. 그러나, 이러한 CMP 공정은 웨이퍼의 표면에 균일하게 작용하지 않으므로 수율이 저하될 수 있고, 또한 구리 및 배리어 금속의 잔류물들이 여전히 웨이퍼에 잔존할 수 있다. The first Cu CMP step is carried out through the above-described
따라서, 이들 잔류물들을 보다 효과적으로 제거하기 위하여 제2 Cu CMP 단계를 행한다. 제2 Cu CMP 단계는 상술한 CMP 장치(100)를 사용하되, 슬러리 대신에 화학 세정제를 웨이퍼(105) 위에 분배하여 연마를 행한다. 여기의 화학 세정제는 일반적인 Cu CMP 공정 중 포스트 CMP 세정 공정에서 사용하는 화학 세정제를 이용하여도 무방하다. 예컨대, 상기 화학 세정제는 NH4OH 및 DHF(diluted HF) 중 적어도 하나일 수 있다. 또한 상기 화학 세정제를 탈이온수(DI-water)와 혼합하여 사용하는 것도 가능하다.Therefore, a second Cu CMP step is performed to remove these residues more effectively. The second Cu CMP step uses the above-described
다음으로, 제2 Cu CMP 공정이 완료된 후에는 입자, 금속 이온 및 기타 다른 오염 물질을 제거하기 위하여 웨이퍼(105)의 표면을 세정하는 포스트 CMP 세정 공정을 수행한다. 포스트 CMP 세정 공정에는 여러가지 방식이 있는데, 도 2에는 일반적으로 사용하는 두개의 브러쉬를 사용하는 예를 도시하였다. 여기서, 두개의 세정 브러쉬(201, 202)는 웨이퍼(105)의 상하측에 각각 배치되어 웨이퍼(105)의 표면을 세정하게 된다. 즉, 웨이퍼(105)가 'A'방향으로 진행함에 따라, 두개의 세정 브러쉬(201, 202)는 각각 'B1' 및 'B2' 방향으로 회전하면서 웨이퍼(105)를 세정하게 된다.Next, after the second Cu CMP process is completed, a post CMP cleaning process is performed to clean the surface of the
이와 같은 포스트 CMP 세정 공정에서는 세정 브러쉬(201, 202)에 화학 세정제를 공급하여 웨이퍼(105)의 표면에 흡착된 오염 물질을 보다 효율적으로 제거한 다. 이러한 화학 세정제로는 NH4OH, DHF(Diluted HF) 등을 사용할 수 있다.In such a post CMP cleaning process, a chemical cleaner is supplied to the cleaning brushes 201 and 202 to more efficiently remove contaminants adsorbed on the surface of the
본 발명에 따르면, 포스트 CMP 세정 공정에 적용하는 화학 세정제를 이용한 CMP 공정을 수행함으로써, 종래 연마제가 함유된 슬러리를 이용하여 Cu CMP 공정을 행할 때 유발되었던 구리 및 배리어 금속의 잔류물들을 보다 효과적으로 제거할 수 있다. 즉, 제1 Cu CMP 공정에서 웨이퍼를 연마하여 불필요한 구리막을 제거한 후, 포스트 CMP 세정 공정에 적용하는 화학 세정제로 연마 및 세정함으로써 금속 잔류물들을 완전히 제거할 수 있다.According to the present invention, by performing a CMP process using a chemical cleaner applied to a post CMP cleaning process, residues of copper and barrier metals caused when performing a Cu CMP process using a slurry containing a conventional abrasive are more effectively removed. can do. That is, after removing the unnecessary copper film by polishing the wafer in the first Cu CMP process, the metal residues may be completely removed by polishing and cleaning with a chemical cleaner applied to the post CMP cleaning process.
나아가, 본 발명에 따른 Cu CMP 방법은, 종래의 Cu CMP 공정과 비교할 때, 금속 잔류물의 제거율이 높을 뿐만 아니라 스크래치 등의 결함이 감소되고 가공된 웨이퍼 표면의 균일성이 개선되는 효과가 있다.Furthermore, the Cu CMP method according to the present invention has the effect of not only having a high removal rate of metal residues but also reducing defects such as scratches and improving the uniformity of the processed wafer surface as compared with the conventional Cu CMP process.
지금까지 본 발명에 따른 반도체 웨이퍼의 Cu CMP 방법에 대하여 바람직한 실시예를 기초로 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.Although the Cu CMP method of the semiconductor wafer according to the present invention has been described on the basis of the preferred embodiment, those skilled in the art to which the present invention pertains have been modified without departing from the essential characteristics of the present invention. Can be implemented. Therefore, the embodiments of the present invention described herein are to be considered in descriptive sense only and not for purposes of limitation. Should be interpreted as being included in.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117524A KR100606133B1 (en) | 2004-12-30 | 2004-12-30 | Cu Chemical Mechanical Planarization of Semiconductor Wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117524A KR100606133B1 (en) | 2004-12-30 | 2004-12-30 | Cu Chemical Mechanical Planarization of Semiconductor Wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078929A KR20060078929A (en) | 2006-07-05 |
| KR100606133B1 true KR100606133B1 (en) | 2006-07-31 |
Family
ID=37170750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117524A KR100606133B1 (en) | 2004-12-30 | 2004-12-30 | Cu Chemical Mechanical Planarization of Semiconductor Wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100606133B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796513B1 (en) * | 2006-08-22 | 2008-01-21 | 동부일렉트로닉스 주식회사 | Method for manufacturing semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050782A (en) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | Method of planarization for semiconductor device |
-
2004
- 2004-12-30 KR KR1020040117524A patent/KR100606133B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050782A (en) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | Method of planarization for semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060078929A (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6099662A (en) | Process for cleaning a semiconductor substrate after chemical-mechanical polishing | |
| US20050206005A1 (en) | Composition and a method for defect reduction | |
| US6806193B2 (en) | CMP in-situ conditioning with pad and retaining ring clean | |
| JP2001156029A (en) | POST Cu CMP POLISHING FOR REDUCED DEFECTS | |
| US6153526A (en) | Method to remove residue in wolfram CMP | |
| US6200899B1 (en) | Method of cleaning semiconductor wafers after CMP planarization | |
| US6736701B1 (en) | Eliminate broken line damage of copper after CMP | |
| JP4987254B2 (en) | Manufacturing method of semiconductor device | |
| US6537381B1 (en) | Method for cleaning and treating a semiconductor wafer after chemical mechanical polishing | |
| JP2007305755A (en) | Method of manufacturing semiconductor device | |
| US7067015B2 (en) | Modified clean chemistry and megasonic nozzle for removing backside CMP slurries | |
| US7297632B2 (en) | Scratch reduction for chemical mechanical polishing | |
| US6436832B1 (en) | Method to reduce polish initiation time in a polish process | |
| US20040074518A1 (en) | Surfactants for post-chemical mechanical polishing storage and cleaning | |
| KR100606133B1 (en) | Cu Chemical Mechanical Planarization of Semiconductor Wafer | |
| US6248002B1 (en) | Obtaining the better defect performance of the fuse CMP process by adding slurry polish on more soft pad after slurry polish | |
| US6767274B2 (en) | Method to reduce defect/slurry residue for copper CMP | |
| JP2004253775A (en) | Chemical mechanical polishing method | |
| JP4922019B2 (en) | Manufacturing method of semiconductor device | |
| US20040074517A1 (en) | Surfactants for chemical mechanical polishing | |
| WO2008121922A2 (en) | CHEMICAL MECHANICAL POLISHING METHOD AND APPARATUS FOR REDUCING MATERIAL RE-DEPOSITION DUE TO pH TRANSITIONS | |
| US20050170980A1 (en) | ER cleaning composition and method | |
| KR100517176B1 (en) | Rotary transporter for chemical mechanical polishing apparatus | |
| KR100796513B1 (en) | Method for manufacturing semiconductor device | |
| JP3654884B2 (en) | Method for forming wiring structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |