KR100605948B1 - Ｉｅｅｅ 1394－이더넷 변환이 가능한 단말용 어댑터 장치 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야

본 발명은 홈 네트워크 시스템에 관한 것으로 특히 IEEE 1394와 이더넷을 모두 지원하기 위한 프로토콜 변환 장치에 관한 것임.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은 IEEE 1394 기반의 홈 네트워크 시스템에서 이더넷 규격의 데이터의 입출력시 이를 하드웨어 적으로 처리하기 위한 IEEE 1394-이더넷 변환이 가능한 단말용 어댑터 장치를 제공하는데 그 목적이 있음.

3. 발명의 해결 방법의 요지

본 발명은, IEEE 1394 기반의 네트워크 시스템의 단말용 어댑터 장치에 있어서, 광역 통신망(WAN : Wide Area Network)과 연결되어 상기 네트워크 시스템의 상하향 데이터를 처리하는 홈 게이트 웨이 블록 및 외부의 IEEE 1394 클라이언트와 IEEE 1394 연결을 하는 1394 Link/PHY 부; 외부의 이더넷 클라이언트와의 이더넷 연결을 위한 이더넷 PHY/Link 부; 상기 1394 Link/PHY 부 및 상기 이더넷 PHY/Link 부에 연결되어 프로토콜 변환을 수행하는 이더넷/1394 변환부; 및 상기 1394 Link/PHY 부, 상기 이더넷 PHY/Link 부 및 상기 이더넷/1394 변환부와 연결되어 상기 프로토콜 변환을 위한 제어를 수행하는 제어부를 포함함.

4. 발명의 중요한 용도

본 발명은 IEEE 1394 기반의 홈 네트워크 시스템 등에 이용됨.

IEEE 1394, 단말용 어댑터, 홈 네트워크 시스템, IP over 1394

Description

ＩＥＥＥ 1394－이더넷 변환이 가능한 단말용 어댑터 장치{Terminal Adapter Capable of IEEE 1394-Ethernet Conversion}

도 1 은 일반적인 IEEE 1394 의 소프트웨어 스택을 도시한 설명도.

도 2 는 본 발명에 따른 단말용 어댑터 장치를 포함하는 IEEE 1394 홈 네트워크 시스템의 일실시예 구성도.

도 3 은 본 발명에 따른 단말용 어댑터 장치에서 이더넷/1394 변환부의 일실시예 상세 구성도.

본 발명은 홈 네트워크 시스템에 관한 것으로 특히 IEEE 1394와 이더넷을 모두 지원하기 위한 프로토콜 변환 장치에 관한 것이다.

이더넷은 1976년 Xerox PARC의 Metcalf와 Boggs가 발표한 네트워크로서 근거리에 위치한 사용자 기기 및 컴퓨터간에 데이터 전송이 가능하도록 하는 통신 기능을 제공하는 것으로 인터넷의 발전에 따라 널리 사용되고 있다.

한편, IEEE 1394는 최대 속도 400Mbps이며, 최대 거리는 100m까지 전송가능하며, 방송 데이터와 같은 실시간 데이터와 인터넷 데이터와 같은 비등방성 데이터를 동시에 전송할 수 있어서 널리 사용되고 있는 프로토콜이다. 특히 최근에 와서는 IP(Internet Protocol) over 1394 기술을 활용함으로써 IP 데이터를 이더넷 링크 계층 대신 IEEE 1394 LLC와 PHY를 통해서 전송할 수 있어서 인터넷 데이터 전송에도 널리 활용되고 있는 추세이다.

이와 같이 IEEE 1394에서 IP 데이터를 전송하기 위한 IP over 1394 기술은 1999년 RFC 2734 표준 프로토콜로 등록된 것으로, IEEE 1394를 물리 계층(Physical Layer)으로 하는 시스템에서 IPv4(IP version 4) 데이터그램(datagram)의 전송을 위해 필요한 프로토콜 변환 방법, 데이터 구조 및 ARP(Address Resolution Protocol) 방법 등을 제공한다.

도 1 은 일반적인 IEEE 1394 의 소프트웨어 스택을 도시한 설명도이다.

도 1을 참조하면, IEEE 1394 소프트웨어 스택은 IEEE 1394 응용 계층을 위한 IEEE 1394 응용과, 트랜잭션 계층을 포함하는 RTOS(real-time operating system)와, 링크 계층 및 물리 계층을 포함하는 Embeded CPU로 이루어진다.

좀 더 상세히 살펴보면, IEEE 1394 응용 계층을 위한 IEEE 1394 응용은 CD-ROM, 하드드스크 드라이브, 프린터, 스캐너 등의 응용 장치를 위한 소프트웨어(101)의 구성을 가지며, RTOS는 지정된 시간 제한 내에 확실한 출력을 보장하기 위한 것으로 IP 데이터와의 연결을 위한 IP over 1394(102), 시리얼 버스 연결을 위한 SBP-2(Serial Bus Protocol-2)(103), IEEE 1394의 시리얼 버스 관리를 위한 IEEE 1394 시리얼 버스 관리자(104) 및 링크 계층과의 연결을 위한 IEEE 1394 링크 드라이버(105)의 구성을 가지며, Embeded CPU는 IEEE 1394 링크 코어(106)와 IEEE 1394 물리 코어(107)를 가진다.

이와 같은 소프트웨어 스택은 IP 프로토콜에 최적화되어 있는 이더넷에 비해, IP over 1394의 처리 과정에서 IP 패킷의 프래그멘테이션(Fragmentation) 및 결합(assemble) 과정 등을 포함하는 몇 개의 과정(process)이 더 추가되게 된다. 따라서 같은 마이크로 프로세서 시스템을 사용한다 하더라도 단순히 이더넷 프로토콜을 사용하는 것에 비해 동일한 프로세스 출력(process power) 하에서 그 소프트웨어적인 동작 성능이 낮을 수 밖에 없는 문제점이 있다.

본 발명은, 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, IEEE 1394 기반의 홈 네트워크 시스템에서 이더넷 규격의 데이터의 입출력시 이를 하드웨어 적으로 처리하기 위한 IEEE 1394-이더넷 변환이 가능한 단말용 어댑터 장치를 제공하는데 그 목적이 있다.

또한, 본 발명은 소프트웨어적으로 처리되는 IEEE 1394의 IP 처리 기능의 일부를 하드웨어로 구성함으로써 성능의 향상을 꾀하고 CPU(Central Processing Unit)의 부담을 절감시키기 위한 IEEE 1394-이더넷 변환이 가능한 단말용 어댑터 장치를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명은, IEEE 1394 기반의 네트워크 시스템의 단말용 어댑터 장치에 있어서, 광역 통신망(WAN : Wide Area Network)과 연결되어 상기 네트워크 시스템의 상하향 데이터를 처리하는 홈 게이트 웨이 블록 및 외부의 IEEE 1394 클라이언트와 IEEE 1394 연결을 하는 1394 Link/PHY 부; 외부의 이더넷 클라이언트와의 이더넷 연결을 위한 이더넷 PHY/Link 부; 상기 1394 Link/PHY 부 및 상기 이더넷 PHY/Link 부에 연결되어 프로토콜 변환을 수행하는 이더넷/1394 변환부; 및 상기 1394 Link/PHY 부, 상기 이더넷 PHY/Link 부 및 상기 이더넷/1394 변환부와 연결되어 상기 프로토콜 변환을 위한 제어를 수행하는 제어부를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 발명은 A/V(Audio/Video) 데이터와 같은 등시성 데이터와 IP 패킷과 같은 비등시성 데이터의 동시 전송이 가능한 장점을 가지는 IEEE 1394 기반의 홈 네트워크 시스템에서, 단말은 IEEE 1394가 아닌 다른 형식의 프로토콜을 가지는 경우가 있는데 이와 같이 IEEE 1394가 아닌 다른 형식의 프로토콜을 가지는 단말을 지원하 기 위한 단말용 어댑터 장치를 제공하고자 한다.

가장 일반적으로 IP 단말은 이더넷 포트(port)가 장착되어 있고 A/V 기기에는 IEEE 1394 포트가 장착되어 있으므로, 본 발명의 실시예에 따른 단말용 어댑터 장치는 홈 네트워크 시스템의 IEEE 1394 프로토콜로 데이터를 받아서 이를 이더넷 프로토콜과 IEEE 1394 프로토콜의 2가지 규격으로 서비스할 수 있어야 한다.

이를 위한 본 발명의 구성은 도 2와 같다.

도 2 는 본 발명에 따른 단말용 어댑터 장치를 포함하는 IEEE 1394 홈 네트워크 시스템의 일실시예 구성도이다.

도 2에 도시된 바와 같이, 본 발명에 따른 단말용 어댑터 장치를 포함하는 IEEE 1394 홈 네트워크 시스템은, 광역 통신망(WAN : Wide Area Network)과 연결되어 홈 네트워크 시스템의 상하향 데이터를 처리하는 홈 게이트 웨이 블록(21)과 홈 게이트 웨이 블록(21)과 IEEE 1394 형식으로 연결되어 IEEE 1394 클라이언트(단말) 또는 이더넷 클라이언트(단말)와의 데이터를 처리하는 단말용 어댑터 장치(22)를 포함한다.

여기서, 홈 게이트 웨이 블록(21)은 광역 통신망과의 이더넷 연결을 위한 이더넷 PHY/Link 부(211), 홈 네트워크 시스템 내의 IEEE 1394 연결을 위한 1394 Link/PHY 부(212) 및 이더넷 PHY/Link 부(211)와 1394 Link/PHY 부(212)에 연결되어 IEEE 1394-이더넷 연결을 위한 IP over 1394 기능을 위한 1394 스택과 이더넷을 통한 네트워킹을 위한 네트워크 소프트웨어를 가지고 각각의 프로토콜에 따른 동작을 수행하도록 제어하는 제어부(213)을 포함한다.

그리고 단말용 어댑터 장치(22)는 홈 게이트 웨이 블록(21) 및 외부의 IEEE 1394 클라이언트와 IEEE 1394 연결을 하고 제어부(224)의 제어에 따라 이더넷 클라이언트로의 데이터를 이더넷/1394 변환부(222)로 전달하는 1394 Link/PHY 부(223), 이더넷 클라이언트와의 이더넷 연결을 위한 이더넷 PHY/Link 부(221), 1394 Link/PHY 부(223) 및 이더넷 PHY/Link 부(221)에 연결되어 제어부(224)의 제어에 따라 프로토콜 변환을 수행하는 이더넷/1394 변환부(222) 및 단말용 어댑터 장치(22)의 내부 기능 블록에 대한 제어를 하는 제어부(224)를 포함한다.

특히, 제어부(224)는 1394 Link/PHY 부(223) 및 이더넷 PHY/Link 부(221)와 이더넷/1394 변환부(222)의 상호 연동이 가능하도록 제어한다.

도 3 은 본 발명에 따른 단말용 어댑터 장치에서 이더넷/1394 변환부의 일실시예 상세 구성도이다.

도 3에 도시된 바를 참조하면, 이더넷/1394 변환부(222)는 FPGA(field-programmable gate array)로 구성될 수 있으며, 이더넷 PHY/Link 부(221)로부터 입력된 IP 패킷을 IEEE 1394 패킷화할 수 있도록 입력된 IP 패킷을 버퍼링하여 전달하는 IP Ingress FIFO(First In First Out) 버퍼(302), IP Ingress FIFO(First In First Out) 버퍼(302)에서 전달된 IP 패킷을 파싱하는 IP 파싱(Parsing)부(303), IP 파싱부(303)에서 파싱된 IP 목적지 주소와 IP 크기 정보를 전달받아 IEEE 1394 형식에 맞도록 해당 IP 패킷을 분할하도록 제어하는 1394 브로커(304), 1394 브로커의 제어에 따라 IP 파싱부(303)에서 전달된 IP 패킷을 분할하는 IP 프레그멘테이션부(305), 1394 브로커(304)와 PCI 제어부(301)의 제어에 따라 분할된 IP 패킷을 출력하도록 하는 억세스 타이밍을 제어하는 상태 레지스터(307) 및 IP 프레그멘테이션부(305)에서 분할된 IP패킷을 입력받아 상태 레지스터(307)의 제어에 따라 1394 Link/PHY 부(223)로 출력하는 제 1 FIFO(308)를 포함하는 이더넷-1394 변환부와,

1394 Link/PHY 부(223)로부터 전달받은 IEEE 1394 패킷을 저장하는 제 2 FIFO(309), 제 2 FIFO(309)와 연결되어 전달된 IEEE 1394 패킷을 IP 패킷화하기 위한 제어 신호를 출력하는 제어 레지스터(310), 제 2 FIFO(309)로부터 전달된 IEEE 1394 패킷을 제어 레지스터(310)의 제어에 따라 IP 패킷으로 결합하는 IP 결합부(311) 및 결합된 IP 패킷을 이더넷 PHY/Link 부(221)로 출력하기 위해 저장하는 IP Egress FIFO(312)를 포함하는 1394-이더넷 변환부와,

1394 브로커(304) 및 제어 레지스터(310)에 연결되어 IEEE 1394 패킷의 노드 ID와 이더넷 패킷의 IP 어드레스 간의 맵핑을 위한 ARP(Address Resolution Protocol) 테이블을 구성하기 위한 ARP 테이블 레지스터(306)와 외부와의 인터페이스를 위해 제어부(224), 이더넷 PHY/Link 부(221) 및 1394 Link/PHY 부(223)와 연결하고 데이터 전송 경로를 제공하는 PCI 제어부(301)를 포함한다.

이상과 같은 구성을 통해 이루어지는 이더넷 패킷과 IEEE 1394 패킷 간의 처리를 위한 동작을 살펴보면 다음과 같다.

우선, ARP 테이블의 구성이 이루어져야 한다. 본래 IEEE 1394 ARP 테이블은 IEEE 1394 포트를 통해 IP 패킷을 전달받으려는 기기가 접속될 때 IEEE 1394 버스 리셋(bus reset)이 일어나면서 생성되나 본 발명의 실시예에서는 도시된 바와 같 이, 이더넷으로 IP 패킷의 끊임없는(seamless) 변환/전송을 목적으로 하기 때문에 단말용 어댑터 장치(22)는 IP 주소를 갖지 않는다. 따라서 단말용 어댑터 장치(22)의 이더넷 포트인 이더넷 PHY/Link(221)에 IP 클라이언트가 접속되면 IP 클라이언트의 IP 주소를 홈 게이트웨이 네트워크 블록(21)에 전달해야 한다. 이는 제어부(224)에 의해 가능하며 홈 게이트웨이 네트워크 블록(21)은 이와 같은 IP 정보를 바탕으로 하위 클러스터(cluster)에 IP 기기의 접속 여부를 인지하게 되며 ARP 테이블을 갱신한다. 그리고 갱신된 정보는 다시 단말용 어댑터 장치(22)에 전달되어 이더넷/1394 변환부(222)를 통해 이를 공유할 수 있도록 한다.

그리고 IP 패킷의 IEEE 1394 패킷화 동작을 살펴보면 다음과 같다.

일단 ARP 테이블이 생성 또는 갱신되면, 이를 이더넷/1394 변환부(222)에 저장하는 과정이 필요하다. 그리고 ARP 테이블이 저장되면 IP 패킷의 IEEE 1394 패킷화 동작이 가능 모드(enable mode)가 된다.

그리고 이더넷 클라이언트로부터 전달된 IP 패킷은 이더넷 PHY/Link(221)를 거쳐 이더넷/1394 변환부(222)로 입력되어 IP Ingress FIFO(302)에 저장된다.

그리고 저장된 IP 패킷은 IP 파싱부(303)에서 필요한 IP 정보를 빠르게 풀어낸다. 여기서, 필요한 정보는 IP 패킷의 목적지 주소와 IP 패킷의 사이즈이다.

이와 같이 IP 파싱부(303)를 통해 얻어진 IP 정보는 1394 브로커(broker)(304)로 입력되고, 1394 브로커(304)에서는 현재 셋팅된 IEEE 1394 전송 라인의 속도 정보를 IP 사이즈와 비교하여 IP 패킷을 몇 개로 쪼갤 것인지를 결정하여 IP 프레그멘테이션부(305)에 지시한다. 또한 1394 브로커(304)는 ARP 테이블 에서 맵핑되어 있는 1394 노드 ID를 추출하여 제어부(224)가 참조할 수 있도록 상태 레지스터(307)에 등록한다. 또한 1394 브로커(304)는 IEEE 1394 버스 내에서의 브로드캐스팅(broadcasting) 및 유니캐스트(unicasting) 여부를 IP 목적지 주소를 통해 알 수 있으므로 생성된 IEEE 1394 패킷을 유니캐스트를 위한 비등시성 블록(Asynchronous Block)으로 전송할 지 아니면 브로드캐스팅을 위해 비등시성 스트림(Asynchronous Stream)으로 전송할 지를 결정하여 상태 레지스터(307)에 등록한다.

그리고 IP 프레그멘테이션부(305)를 통해 분할된 IP 패킷은 IP 프레그멘테이션부(305)에 의해 각각 넘버링되어 차례로 제 1 FIFO(308)에 전달되어 저장되며, 저장이 완료되면 이를 상태 레지스터(307)에 전달하여 상태 레지스터(307)가 이를 제어부(224)로 알리고, 제어부(224)의 제어에 의해 1394 Link/PHY(223)는 PCI 제어부(301)를 통해 제 1 FIFO(308)로부터 순차적으로 IEEE 1394 패킷을 전달받는다.

한편, IEEE 1394 패킷의 IP 패킷화 동작을 살펴보면 다음과 같다.

우선, 1394 Link/PHY 부(223)으로부터 분할된 IP 패킷을 제 2 FIFO(309)를 통해 입력받으면, 제 2 FIFO(309)는 이에 대한 정보를 제어 레지스터(310)로 전달하고 제어 레지스터(310)는 차례로 들어온 분할된 IP 패킷들이 하나의 완전한 IP 패킷이 되도록 하나의 완전한 IP 패킷 중 맨 마지막 넘버를 의미하는 노드 ID에 싱크되도록 하여 제 2 FIFO(309)의 저장된 IP 패킷들을 프레그멘테이션 당시의 넘버링된 순서에 맞추어 재조립하도록 IP 결합부(311)를 제어한다.

그리고 IP 결합부(311)에서 재조립이 완료되면 IP Egress FIFO(312)에 저장하며, 이를 제어부(224)에 알리고 완성된 IP 패킷이 이더넷 PHY/Link 부(221)에서 읽혀질 수 있도록 한다.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

상기와 같은 본 발명은, IP over 1394 와 같은 소프트웨어 스택 상에서의 동작을 하드웨어 장치화함으로써 중앙 처리 장치의 부담을 줄일 수 있는 효과가 있다.

또한 본 발명은, 중앙 처리 장치의 부담을 줄임으로써 저가의 중앙 처리 장치를 이용하여 시스템을 구현할 수 있는 효과가 있다.

Claims (6)

1. 삭제
2. IEEE 1394 기반의 네트워크 시스템의 단말용 어댑터 장치에 있어서,

   광역 통신망(WAN : Wide Area Network)과 연결되어 상기 네트워크 시스템의 상하향 데이터를 처리하는 홈 게이트 웨이 블록 및 외부의 IEEE 1394 클라이언트와 IEEE 1394 연결을 하는 1394 Link/PHY 부;

   외부의 이더넷 클라이언트와의 이더넷 연결을 위한 이더넷 PHY/Link 부;

   상기 1394 Link/PHY 부 및 상기 이더넷 PHY/Link 부에 연결되어 프로토콜 변환을 수행하는 이더넷/1394 변환부; 및

   상기 1394 Link/PHY 부, 상기 이더넷 PHY/Link 부 및 상기 이더넷/1394 변환부와 연결되어 상기 프로토콜 변환을 위한 제어를 수행하는 제어부를 포함하며,

   상기 이더넷/1394 변환부는,

   IP 패킷을 입력받아 IEEE 1394 패킷화하여 출력하기 위한 IEEE 1394 패킷화부;

   IEEE 1394 패킷화된 분할된 IP 패킷들을 입력받아 하나의 완결된 IP 패킷으로 출력하기 위한 이더넷 패킷화부;

   ARP(Address Resolution Protocol) 테이블을 구성하기 위한 ARP 테이블 레지스터; 및

   외부와의 인터페이스를 위해 상기 제어부, 상기 이더넷 PHY/Link 부 및 상기 1394 Link/PHY 부와 연결하고 데이터 전송 경로를 제공하는 PCI 제어부를 포함하는 것을 특징으로 하는 IEEE 1394-이더넷 변환이 가능한 단말용 어댑터 장치.
3. 제 2 항에 있어서,

   상기 ARP 테이블은, IEEE 1394 패킷의 노드 ID와 이더넷 패킷의 IP 어드레스 간의 맵핑을 위한 것임을 특징으로 하는 IEEE 1394-이더넷 변환이 가능한 단말용 어댑터 장치.
4. 제 2 항 또는 제 3 항에 있어서,

   상기 IEEE 1394 패킷화부는,

   상기 이더넷 PHY/Link 부로부터 입력된 IP 패킷을 버퍼링하여 전달하는 IP Ingress FIFO(First In First Out) 버퍼;

   상기 IP Ingress FIFO(First In First Out) 버퍼에서 전달된 IP 패킷을 파싱하는 IP 파싱(Parsing)부;

   상기 IP 파싱부에서 파싱된 IP 목적지 주소와 IP 크기 정보를 전달받아 IEEE 1394 형식에 맞게 해당 IP 패킷을 분할하도록 제어하는 1394 브로커;

   상기 1394 브로커의 제어에 따라 상기 IP 파싱부에서 전달된 상기 IP 패킷을 분할하는 IP 프레그멘테이션부;

   상기 1394 브로커와 상기 제어부의 제어에 따라 상기 분할된 IP 패킷들을 출력하기 위한 억세스 타이밍을 제어하는 상태 레지스터; 및

   상기 IP 프레그멘테이션부에서 분할된 IP 패킷들을 입력받아 상기 상태 레지스터의 제어에 따라 상기 1394 Link/PHY 부로 출력하는 제 1 FIFO를 포함하는 IEEE 1394-이더넷 변환이 가능한 단말용 어댑터 장치.
5. 제 4 항에 있어서,

   상기 1394 브로커는 상기 IEEE 1394 시스템의 IEEE 1394 버스 내에서의 브로드캐스팅(broadcasting) 및 유니캐스트(unicasting) 여부를 상기 입력된 IP 목적지 주소로 파악하여,

   상기 생성된 IEEE 1394 패킷을 유니캐스트를 위한 비등시성 블록(Asynchronous Block)으로 전송할 지 아니면 브로드캐스팅을 위해 비등시성 스트림(Asynchronous Stream)으로 전송할 지를 결정하여 상기 상태 레지스터에 등록하는 것을 특징으로 하는 IEEE 1394-이더넷 변환이 가능한 단말용 어댑터 장치.
6. 제 2 항 또는 제 3 항에 있어서,

   상기 이더넷 패킷화부는,

   상기 분할된 IP 패킷들을 저장하기 위한 제 2 FIFO;

   상기 제 2 FIFO와 연결되어 상기 분할된 IP 패킷들을 결합시키기 위한 제어 신호를 출력하는 제어 레지스터;

   상기 제 2 FIFO로부터 전달된 상기 분할된 IP 패킷들을 상기 제어 레지스터의 제어에 따라 하나의 IP 패킷으로 결합하는 IP 결합부; 및

   상기 결합된 IP 패킷을 상기 이더넷 PHY/Link 부로 출력하기 위해 저장하는 IP Egress FIFO를 포함하는 포함하는 IEEE 1394-이더넷 변환이 가능한 단말용 어댑터 장치.

Images