KR100601375B1 - organic electroluminiscent display device - Google Patents

organic electroluminiscent display device Download PDF

Info

Publication number
KR100601375B1
KR100601375B1 KR1020040083743A KR20040083743A KR100601375B1 KR 100601375 B1 KR100601375 B1 KR 100601375B1 KR 1020040083743 A KR1020040083743 A KR 1020040083743A KR 20040083743 A KR20040083743 A KR 20040083743A KR 100601375 B1 KR100601375 B1 KR 100601375B1
Authority
KR
South Korea
Prior art keywords
transistor
line
pixel circuits
light emitting
gate
Prior art date
Application number
KR1020040083743A
Other languages
Korean (ko)
Other versions
KR20060034574A (en
Inventor
김금남
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040083743A priority Critical patent/KR100601375B1/en
Publication of KR20060034574A publication Critical patent/KR20060034574A/en
Application granted granted Critical
Publication of KR100601375B1 publication Critical patent/KR100601375B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 유기 전계 발광 표시장치에 관한 것으로, 보다 상세하게는, 각 화소간의 초기전압선의 전압 강하에 따른 크로스토크(crosstalk)를 방지하고 개구율을 향상하기 위한 새로운 레이아웃을 이용하는 유기 전계 발광 표시장치에 관한 것이다.The present invention relates to an organic light emitting display device, and more particularly, to an organic light emitting display device using a new layout for preventing crosstalk due to a voltage drop of an initial voltage line between each pixel and improving an aperture ratio. It is about.

본 발명에 따른 유기 전계 발광 표시장치의 구성은 표시패널에 열과 행으로 배열된 복수의 화소회로; 상기 복수의 화소회로에 데이터신호를 전달하는 제 1 방향으로 형성된 복수의 데이터선; 상기 복수의 화소회로에 선택신호를 전달하고, 상기 제 1 방향과 교차하는 제 2 방향으로 형성된 복수의 주사선; 상기 복수의 화소회로에 전원전압을 전달하는 제 2 방향으로 형성된 복수의 전원전압선; 상기 복수의 화소회로에 초기전압을 전달하는 제 1 방향으로 형성된 복수의 초기전압선; 및 상기 복수의 화소회로에 발광제어신호를 전달하는 제 2 방향으로 형성된 복수의 발광제어선을 포함하는 것을 특징으로 한다.An organic electroluminescent display device according to the present invention comprises a plurality of pixel circuits arranged in columns and rows on a display panel; A plurality of data lines formed in a first direction for transmitting data signals to the plurality of pixel circuits; A plurality of scan lines which transmit a selection signal to the plurality of pixel circuits and are formed in a second direction crossing the first direction; A plurality of power supply voltage lines formed in a second direction for transmitting a power supply voltage to the plurality of pixel circuits; A plurality of initial voltage lines formed in a first direction for transmitting an initial voltage to the plurality of pixel circuits; And a plurality of light emission control lines formed in a second direction for transmitting light emission control signals to the plurality of pixel circuits.

유기전계발광표시장치, 전압강하, 레이아웃, 개구율Organic light emitting display device, voltage drop, layout, aperture ratio

Description

유기 전계 발광 표시장치{organic electroluminiscent display device}Organic electroluminescent display device

도 1은 종래의 유기 전계 발광 표시장치의 단위화소에 대한 회로도이다.1 is a circuit diagram of a unit pixel of a conventional organic electroluminescent display.

도 2는 종래의 유기 전계 발광 표시장치의 단위화소에 대한 또 다른 회로도이다.2 is another circuit diagram of a unit pixel of a conventional organic light emitting display device.

도 3은 도 2에 도시된 화소회로를 구동하기 위한 타이밍도이다.FIG. 3 is a timing diagram for driving the pixel circuit shown in FIG. 2.

도 4는 본 발명의 제 1 실시예에 따른 유기 전계 발광 표시장치의 단위화소의 레이아웃도이다.4 is a layout diagram of unit pixels of an organic light emitting display device according to a first embodiment of the present invention.

도 5는 도4의 단위화소에 대한 회로도이다.5 is a circuit diagram of a unit pixel of FIG. 4.

도 6은 본 발명의 제 2 실시예에 따른 유기 전계 발광 표시장치의 단위화소에 대한 회로도이다.6 is a circuit diagram of a unit pixel of an organic light emitting display device according to a second embodiment of the present invention.

도 7은 도 6에 도시된 화소회로를 구동하기 위한 타이밍도이다.FIG. 7 is a timing diagram for driving the pixel circuit shown in FIG. 6.

본 발명은 유기 전계 발광 표시장치에 관한 것으로, 보다 상세하게는, 각 화소간의 초기전압선의 전압 강하에 따른 크로스토크(crosstalk)를 방지하고 개구율을 향상하기 위한 새로운 레이아웃을 이용하는 유기 전계 발광 표시장치에 관한 것 이다.The present invention relates to an organic light emitting display device, and more particularly, to an organic light emitting display device using a new layout for preventing crosstalk due to a voltage drop of an initial voltage line between each pixel and improving an aperture ratio. It is about

일반적으로 유기 전계 발광 표시장치는 전기적으로 여기되는 형광성 또는 인광성 유기 화합물로 이루어진 유기 발광 소자(organic light emitting diode: OLED)를 이용하는 표시 장치이다. 유기 발광 소자는 공급되는 전압 또는 전류에 따라 소정의 화상을 표시하며, 애노드, 유기 발광층 및 캐소드로 이루어진 적층 구조를 가진다. 유기 발광층은 전자와 전공의 주입 특성을 향상시키기 위해 발광층(emitting layer)의 양측에 정공 주입층(hole injecting layer) 및 전자 주입층(electron injecting layer)을 포함하는 다층 구조로 이루어진다. 또한, 유기 박막층은 유기 발광셀의 발광 특성을 향상시키기 위해 전자 수송층(electron transporting layer), 정공 수송층(hole transporting layer), 정공 저지층(hole blocking layer) 등을 선택적으로 포함할 수 있다.In general, an organic light emitting display device is a display device using an organic light emitting diode (OLED) made of a fluorescent or phosphorescent organic compound that is electrically excited. The organic light emitting device displays a predetermined image according to a voltage or a current to be supplied and has a laminated structure consisting of an anode, an organic light emitting layer, and a cathode. The organic light emitting layer has a multilayer structure including a hole injecting layer and an electron injecting layer on both sides of the emitting layer in order to improve injection characteristics of electrons and holes. In addition, the organic thin film layer may optionally include an electron transporting layer, a hole transporting layer, a hole blocking layer, etc. in order to improve light emission characteristics of the organic light emitting cell.

상술한 유기 전계 발광 표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 구동 방식과 능동 매트릭스(active matrix) 구동 방식이 있다. 수동 매트릭스 구동 방식은 예를 들어 특정 행의 주사선에 연결된 화소가 선택된 시간 동안에만 전류를 받고 그에 상응하는 휘도를 내도록 이루어지는 구동 방식을 말한다. 능동 매트릭스 구동 방식은 예를 들어 캐패시터에 소정의 계조를 표시하기 위한 전압을 저장하고, 저장된 전압을 전체 프레임 시간 동안에 화소에 인가하는 구동 방식을 말한다. 이러한 능동 매트릭스 구동 방식은 캐패시터에 전압을 저장하기 위해 인가되는 신호의 형태에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.The above-described method of driving the organic light emitting display device includes a passive matrix driving method and an active matrix driving method. The passive matrix driving scheme is, for example, a driving scheme in which a pixel connected to a scan line of a specific row receives a current only for a selected time and has a corresponding luminance. The active matrix driving scheme refers to a driving scheme for storing a voltage for displaying a predetermined gray scale in a capacitor and applying the stored voltage to the pixel for the entire frame time, for example. The active matrix driving method is divided into a voltage programming method and a current programming method according to the type of a signal applied to store a voltage in a capacitor.

도 1은 종래의 유기 발광 표시장치의 화소 회로에 대한 회로도이다. 도 1에 도시된 화소 회로는 NxM 개의 화소 회로 중 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화소 회로를 나타낸다.1 is a circuit diagram of a pixel circuit of a conventional organic light emitting display device. The pixel circuit shown in FIG. 1 represents a pixel circuit connected to the m-th data line Dm and the n-th scan line Sn of the NxM pixel circuits.

도 1을 참조하면, 화소 회로는 유기 발광 소자(OLED)를 구동하기 위하여 구동 트랜지스터(M2), 스위칭 트랜지스터(M1), 및 캐패시터(Cst)를 포함한다. 구동 트랜지스터(M2)는 전원전압(Vdd)과 유기 발광 소자(OLED) 사이에 연결된다. 스위칭 트랜지스터(M1)는 주사선(Sn)에 인가되는 선택 신호에 응답하여 온/오프 제어되며, 데이터선(Dm)과 구동 트랜지스터(M1)의 게이트 사이에 연결된다. 캐패시터(Cst)는 전원전압(Vdd)과 구동 트랜지스터(M1)의 게이트 사이에 연결된다.Referring to FIG. 1, a pixel circuit includes a driving transistor M2, a switching transistor M1, and a capacitor Cst to drive an organic light emitting diode OLED. The driving transistor M2 is connected between the power supply voltage Vdd and the organic light emitting diode OLED. The switching transistor M1 is controlled on / off in response to a selection signal applied to the scan line Sn and is connected between the data line Dm and the gate of the driving transistor M1. The capacitor Cst is connected between the power supply voltage Vdd and the gate of the driving transistor M1.

상술한 화소 회로의 동작을 살펴보면 다음과 같다. 먼저 주사선(Sn)에 선택 신호가 인가되면, 스위칭 트랜지스터(M1)가 온 상태가 된다. 이 상태에서, 데이터선(Dm)에 인가되는 데이터 전압은 스위칭 트랜지스터(M1)를 통해 캐패시터(Cst)의 일단에 인가되고, 캐패시터(Cst)에는 전원전압(Vdd)과 데이터 전압 간의 전압차에 상응하는 전압이 저장된다. 구동 트랜지스터(M2)는 캐패시터(Cst)에 저장된 소정의 전압에 의해 정전류원으로서 동작하며, 유기 발광 소자(OLED)에 전류를 공급한다.The operation of the pixel circuit described above is as follows. First, when the selection signal is applied to the scan line Sn, the switching transistor M1 is turned on. In this state, the data voltage applied to the data line Dm is applied to one end of the capacitor Cst through the switching transistor M1, and the capacitor Cst corresponds to the voltage difference between the power supply voltage Vdd and the data voltage. Voltage is stored. The driving transistor M2 operates as a constant current source by a predetermined voltage stored in the capacitor Cst, and supplies a current to the organic light emitting element OLED.

이때, 유기 발광 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다.At this time, the current flowing through the OLED is represented by Equation 1 below.

Figure 112004047568446-pat00001
Figure 112004047568446-pat00001

여기서, IOLED는 유기 발광 소자(OLED)에 흐르는 전류, Vgs는 구동 트랜지스터(M2)의 게이트와 소오스 사이의 전압, Vth는 구동 트랜지스터(M2)의 문턱 전압, Vdata는 데이터 전압, 그리고 β는 상수 값을 나타낸다.Where I OLED is the current flowing through the OLED, Vgs is the voltage between the gate and the source of the driving transistor M2, Vth is the threshold voltage of the driving transistor M2, Vdata is the data voltage, and β is a constant. Indicates a value.

한편, 종래의 능동 매트릭스 구동 방식의 유기 전계 발광 표시장치에서는 각 화소를 제어하기 위한 스위칭 소자로서 제조가 용이하고 특성이 우수한 박막 트랜지스터를 주로 사용한다. 그러나, 종래의 유기 전계 발광 표시장치에서는 제조 공정의 불균일성에 의해 생기는 구동 트랜지스터의 문턱 전압(Vth)의 편차에 의하여 유기 발광 소자(OLED)에 공급되는 전류의 양이 달라지고, 그것에 의해, 휘도불균일이 발생된다는 문제점이 있다.On the other hand, the conventional active matrix drive type organic light emitting display device mainly uses a thin film transistor that is easy to manufacture and has excellent characteristics as a switching element for controlling each pixel. However, in the conventional organic electroluminescent display, the amount of current supplied to the organic light emitting element OLED varies according to the variation in the threshold voltage Vth of the driving transistor caused by the nonuniformity of the manufacturing process, whereby the luminance nonuniformity. There is a problem that occurs.

이를 해결하기 위하여, 문턱 전압 보상용 트랜지스터를 추가하여 제조공정변수에 따른 문턱전압을 보상하여 주는 방법이 있었다. 미국특허 제6,229,506호에는 문턱전압의 편차를 보상하기 위한 유기 전계 발광 표시장치가 개시되었다. 상기 미국특허에는 전류소오스가 구동 트랜지스터의 오버드라이브전압(overdrive voltage)에 대하여 소오스-게이트간 전압을 조절하고 구동 트랜지스터의 문턱전압편차를 보상하는 화소구조가 개시되었다. 상기 미국특허의 유기 전계 발광 표시장치는 데이터로드(데이타기입)단계 및 연속적인 발광단계의 2단계동작을 하는 것으로서, 전류소오스가 오버드라이브 전압(overdrive voltage)에 대하여 구동 트랜지스터의 소오스-게이트간의 전압을 조정하고 구동 트랜지스터의 문턱전압의 편차를 보상하였다. In order to solve this problem, there has been a method of compensating threshold voltage according to manufacturing process variables by adding a threshold voltage compensation transistor. US Patent No. 6,229,506 discloses an organic electroluminescent display for compensating for variation in threshold voltage. The US patent discloses a pixel structure in which a current source adjusts a source-gate voltage with respect to an overdrive voltage of a driving transistor and compensates for a threshold voltage deviation of the driving transistor. The organic electroluminescent display of the U.S. patent has a two-step operation of a data loading (data writing) step and a continuous light emitting step, in which a current source is a voltage between the source and gate of a driving transistor with respect to an overdrive voltage. Was adjusted to compensate for the deviation of the threshold voltage of the driving transistor.

그러나, 상기한 바와같은 유기 전계 발광 표시장치는 전류 소오스로부터 인 가되는 전류레벨의 데이타신호에 따라 유기 발광 소자를 구동하는 전류구동방식으로서, 데이터 라인을 차아지(charge)하는 데 어려움이 있었다. 즉, 데이터라인의 기생 캐패시턴스는 상대적으로 크고, 전류 소오스로부터 제공되는 데이터신호의 전류레벨은 상대적으로 작기 때문에, 데이터라인을 차아지하는 데 상당히 긴 시간이 소요될 뿐만 아니라 데이터가 불안정해지는 문제점이 있었다.However, the organic electroluminescent display device as described above is a current driving method for driving an organic light emitting device according to a data signal of a current level applied from a current source, and has difficulty in charging a data line. That is, since the parasitic capacitance of the data line is relatively large, and the current level of the data signal provided from the current source is relatively small, it takes a long time to charge the data line and there is a problem that the data becomes unstable.

상기한 바와같은 전류구동방식의 데이터 라인 차아지 문제를 해결하기 위하여 미러타입의 화소구조를 갖는 유기 전계 발광 표시장치가 제안되었다. 도 2는 종래의 전압구동방식의 유기전계 발광표시장치에 있어서, 미러타입을 갖는 전압구동방식의 화소회로를 도시한 것이다. In order to solve the problem of the current line data line charge as described above, an organic light emitting display having a mirror-type pixel structure has been proposed. 2 illustrates a voltage driving pixel circuit having a mirror type in a conventional voltage driving organic light emitting display device.

도 2를 참조하면, 다수의 주사선 중 해당하는 주사선에 인가되는 현재주사선(Sn)에 게이트가 연결되고 다수의 데이터선중 해당하는 데이터선에 인가되는 데이타신호가 소스에 인가되는 제 1 트랜지스터(M11)와, 상기 현재 주사선 바로이전의 주사선(Sn-1)에 인가되는 이전선택신호가 게이트에 인가되고, 드레인에 초기화전압(Vinit)가 인가되는 제 2 트랜지스터(M12)와, 미러형태를 갖는 제 3 및 제 4 트랜지스터(M13, M14)와, 발광제어선(Em)에 게이트에 연결되고 드레인이 상기 제 4 트랜지스터(M14)의 드레인에 연결되는 제 5 트랜지스터(M15)와, 상기 제 5 트랜지스터(M15)와 기준전압(Vss)사이에 연결되는 유기발광소자(OLED)와, 상기 제 4 트랜지스터(M14)의 게이트-소오스간에 연결되는 캐패시터(Cst)를 구비한다. Referring to FIG. 2, a first transistor M11 having a gate connected to a current scan line Sn applied to a corresponding scan line among a plurality of scan lines and a data signal applied to a corresponding data line among a plurality of data lines applied to a source ), A second transistor M12 to which a previous selection signal applied to the scan line Sn-1 immediately before the current scan line is applied to the gate, and an initialization voltage Vinit is applied to the drain, and a mirror-shaped second transistor. Third and fourth transistors M13 and M14, a fifth transistor M15 connected to a gate of the emission control line Em and a drain connected to a drain of the fourth transistor M14, and the fifth transistor ( An organic light emitting diode OLED is connected between the M15 and the reference voltage Vss, and a capacitor Cst is connected between the gate and the source of the fourth transistor M14.

상기한 바와같은 구조를 갖는 유기 전계 발광 표시장치의 화소의 동작을 도 3의 타이밍도를 참조하여 설명하면 다음과 같다. The operation of the pixel of the organic light emitting display device having the above structure will be described with reference to the timing diagram of FIG. 3.

먼저, 초기화동작시에는, 이전 주사선(Sn-1)에 로우(low)레벨의 선택신호가 인가되고, 현재 주사선(Sn)에 하이(high)레벨의 선택신호가 인가되고, 발광제어선(Em)에 하이(high)레벨의 발광제어신호가 인가되면, 제 2 트랜지스터(M12)가 턴온되고, 제 1 트랜지스터(M11)와 제 5 트랜지스터(M15)가 턴오프되어 미러타입의 제 3 및 제 4 트랜지스터(M13,M14)도 턴오프된다. 따라서, 캐패시터(Cst)에 저장된 데이터는 제 2 트랜지스터(M12)를 통해 초기화전압(Vinit)으로 초기화된다.First, during the initialization operation, a low level selection signal is applied to the previous scan line Sn-1, a high level selection signal is applied to the current scan line Sn, and the light emission control line Em When a light emission control signal of a high level is applied, the second transistor M12 is turned on, and the first transistor M11 and the fifth transistor M15 are turned off to form the third and fourth mirror type. Transistors M13 and M14 are also turned off. Therefore, the data stored in the capacitor Cst is initialized to the initialization voltage Vinit through the second transistor M12.

한편, 데이터 프로그램시에는, 이전 주사선(Sn-1)에 하이(high)레벨의 선택신호가 인가되고, 현재 주사선(Sn)에 로우(low)레벨의 선택신호가 인가되고, 발광제어선(Em)에 하이(high)레벨의 발광제어신호가 인가되면, 제 2 및 제 5 트랜지스터(M12, M15)는 턴오프되고, 제 1 트랜지스터(M11)가 턴온되어 미러타입의 제 3 및 제 4 트랜지스터(M13, M14)가 턴온된다. On the other hand, during data programming, a high level selection signal is applied to the previous scan line Sn-1, a low level selection signal is applied to the current scan line Sn, and the emission control line Em When the light emission control signal of a high level is applied, the second and fifth transistors M12 and M15 are turned off and the first transistor M11 is turned on so that the mirror type third and fourth transistors ( M13 and M14 are turned on.

따라서, 데이터선에 인가되는 전압레벨의 데이터신호(Vdata)가 제 3 트랜지스터(M13)을 통해 제 4 트랜지스터(M14)의 게이트에 전달된다. Therefore, the data signal Vdata of the voltage level applied to the data line is transmitted to the gate of the fourth transistor M14 through the third transistor M13.

다음으로, 발광시에는 이전 주사선(Sn-1)에 하이(high)레벨의 선택신호가 인가되고, 현재 주사선(Sn)에 하이(high)레벨의 선택신호가 인가되고, 발광제어선(Em)에 로우(low)레벨의 발광제어신호가 인가되면, 발광제어신호에 의해 제 5 트랜지스터(M15)가 턴온되므로, 제 4 트랜지스터(M14)의 게이트에 인가되는 전압레벨의 데이터신호(Vdata)에 대응하는 구동전류가 유기발광소자(OLED)로 흐르게 되어 발광하게 된다.Next, during the light emission, a high level selection signal is applied to the previous scan line Sn-1, a high level selection signal is applied to the current scan line Sn, and the emission control line Em is applied. When the light emission control signal having a low level is applied to the fifth transistor, the fifth transistor M15 is turned on by the light emission control signal, and thus corresponds to the data signal Vdata of the voltage level applied to the gate of the fourth transistor M14. The driving current flows to the OLED and emits light.

상기 제 4 트랜지스터(M14)의 게이트에 인가되는 전압은 Vdata-VthM13가 되고, 유기발광소자(OLED)를 통해 흐르는 전류는 하기의 [수학식 2]으로 표현된다.The voltage applied to the gate of the fourth transistor M14 is Vdata-Vth M13 , and a current flowing through the organic light emitting diode OLED is represented by Equation 2 below.

Figure 112004047568446-pat00002
Figure 112004047568446-pat00002

여기서, IOLED 는 유기발광소자(OLED)에 흐르는 전류, VgsM14는 제 4 트랜지스터(M14)의 소오스와 게이트사이의 전압, VthM13은 제 3 트랜지스터(M13)의 문턱전압, VthM14은 제 4 트랜지스터(M14)의 문턱전압, Vdata는 데이터전압,

Figure 112004047568446-pat00003
는 상수값을 각각 나타낸다.Here, I OLED is a current flowing through the OLED, Vgs M14 is a voltage between the source and the gate of the fourth transistor M14, Vth M13 is the threshold voltage of the third transistor M13, and Vth M14 is the fourth voltage. Threshold voltage of transistor M14, Vdata is the data voltage,
Figure 112004047568446-pat00003
Denotes constant values, respectively.

이때, 전류미러용 제 3 및 제 4 트랜지스터(M13,M14)의 문턱전압이 같으면, 즉 VthM13 = VthM14 가 같다면, 트랜지스터의 문턱전압을 보상할 수 있어 유기발광소자(OLED)의 구동전류를 균일하게 유지할 수 있다.At this time, if the threshold voltages of the third and fourth transistors M13 and M14 for the current mirror are the same, that is, if Vth M13 = Vth M14 is the same, the threshold voltage of the transistor can be compensated for, thereby driving the organic light emitting diode OLED. Can be kept uniform.

그러나, 상기한 바와같은 전류미러형 전압구동방식에서는 전류미러를 구성하는 제 3 및 제 4 트랜지스터(M13, M14)가 서로 인접하여 기판상에 배열되더라도 TFT의 제조공정변수에 의해 동일한 문턱전압을 얻는 것은 매우 어렵다. 그러므로, TFT 의 문턱전압의 편차에 의해 균일한 구동전류를 얻기 어려우며, 이에 따라 휘도불균일에 의한 화질저하를 초래하는 문제점이 있었다.However, in the current mirror type voltage driving method as described above, even if the third and fourth transistors M13 and M14 constituting the current mirror are arranged adjacent to each other on the substrate, the same threshold voltage is obtained by the manufacturing process variables of the TFT. Is very difficult. Therefore, it is difficult to obtain a uniform driving current due to the variation of the threshold voltage of the TFT, thereby causing a problem of deterioration in image quality due to luminance unevenness.

상기한 바와같은 전류미러타입의 전압구동방식에 있어서, 전류미러용 TFT간 문턱전압편차에 따른 화질저하문제를 해결하기 위한 기술이 미국특허 제6,362,798호에 개시되었다. 상기 미국특허는 구동 트랜지스터의 문턱전압을 보상하기 위하여 다이오드형태의 보상용 박막 트랜지스터를 구동 트랜지스터의 게이트에 연결구성하였다. 그러나, 상기 미국특허 또한 보상용 박막 트랜지스터와 유기발광소자 구동용 박막 트랜지스터의 문턱전압이 동일하지 않은 경우 구동 트랜지스터의 문턱전압의 편차가 보상되지 않는 문제점이 있었다.In the voltage driving method of the current mirror type as described above, a technique for solving the problem of deterioration in image quality caused by the threshold voltage deviation between the current mirror TFTs has been disclosed in US Pat. No. 6,362,798. In the US patent, a diode-compensated thin film transistor is connected to a gate of a driving transistor to compensate for a threshold voltage of the driving transistor. However, the U.S. patent also has a problem in that the deviation of the threshold voltage of the driving transistor is not compensated if the threshold voltages of the compensation thin film transistor and the organic light emitting diode driving thin film transistor are not the same.

한편, 도 2와 같이 초기화단계에서 화소 회로에 인가되는 초기전압(Vinit)을 전달하는 초기전압선이 수평 라인으로 형성되는 경우, 하나의 주사선 예를들어 n번째 주사선(Sn)이 선택될 때 초기전압선으로 주사선(Sn)에 연결된 모든 화소회로에 초기전압(Vinit)이 인가되는데 이때 초기전압선의 내부저항으로 인한 전압강하(IR drop)로 크로스 토크(cross talk)가 발생한다. 즉, 도 4에서 초기전압선의 우측 화소에 인가되는 초기전압(Vinit)이 좌측 화소에 인가되는 초기전압(Vinit)보다 낮아지게 되어 각 화소회로에 같은 데이터 전압을 인가하더라도 구동 트랜지스터에 인가되는 게이트 전압이 달라지고, 따라서 유기 발광 소자(OLED)에 흐르는 전류도 달라져서 휘도의 불균일 현상이 발생한다는 문제점이 있다. 이는 대형패널 일수록 더욱더 심각한 문제가 발생된다.Meanwhile, when the initial voltage line for transmitting the initial voltage Vinit applied to the pixel circuit in the initialization step is formed as a horizontal line as shown in FIG. 2, when one scan line, for example, the nth scan line Sn is selected, the initial voltage line As a result, an initial voltage Vinit is applied to all the pixel circuits connected to the scan line Sn. In this case, cross talk occurs due to an IR drop due to an internal resistance of the initial voltage line. That is, in FIG. 4, the initial voltage Vinit applied to the right pixel of the initial voltage line is lower than the initial voltage Vinit applied to the left pixel, so that the gate voltage applied to the driving transistor even when the same data voltage is applied to each pixel circuit. As a result, the current flowing through the organic light emitting diode OLED is also changed, resulting in a non-uniformity of luminance. This is more serious problem in the large panel.

본 발명은 상술한 종래 기술의 문제점을 해결하기 위해 도출된 것으로, 본 발명의 목적은 각 화소간의 초기전압선에서 발생하는 전압 강하에 의한 크로스 토크(cross talk)를 방지하여 유기발광소자가 균일한 휘도를 표시할 수 있도록 하는 유기 전계 발광 표시장치를 제공하는 것이다.The present invention was derived to solve the above-described problems of the prior art, and an object of the present invention is to prevent cross talk due to a voltage drop occurring at an initial voltage line between each pixel, thereby preventing organic light emitting diodes from having uniform luminance. It is an object to provide an organic light emitting display device that can display.

본 발명의 다른 목적은 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차를 보상하여 균일한 휘도를 표시할 수 있는 유기 전계 발광 표시장치를 제공하는 것이다.Another object of the present invention is to provide an organic light emitting display device capable of displaying uniform luminance by compensating for variations in threshold voltages of driving transistors included in a pixel circuit.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 유기 전계 발광 표시장치는 표시패널에 열과 행으로 배열된 복수의 화소회로; 상기 복수의 화소회로에 데이터신호를 전달하는 제 1 방향으로 형성된 복수의 데이터선; 상기 복수의 화소회로에 선택신호를 전달하고, 상기 제 1 방향과 교차하는 제 2 방향으로 형성된 복수의 주사선; 상기 복수의 화소회로에 전원전압을 전달하는 제 2 방향으로 형성된 복수의 전원전압선; 상기 복수의 화소회로에 초기전압을 전달하는 제 1 방향으로 형성된 복수의 초기전압선; 및 상기 복수의 화소회로에 발광제어신호를 전달하는 제 2 방향으로 형성된 복수의 발광제어선을 포함하는 것을 특징으로 한다.In order to achieve the above object, the organic light emitting display device of the present invention comprises a plurality of pixel circuits arranged in columns and rows on the display panel; A plurality of data lines formed in a first direction for transmitting data signals to the plurality of pixel circuits; A plurality of scan lines which transmit a selection signal to the plurality of pixel circuits and are formed in a second direction crossing the first direction; A plurality of power supply voltage lines formed in a second direction for transmitting a power supply voltage to the plurality of pixel circuits; A plurality of initial voltage lines formed in a first direction for transmitting an initial voltage to the plurality of pixel circuits; And a plurality of light emission control lines formed in a second direction for transmitting light emission control signals to the plurality of pixel circuits.

상기 복수의 화소회로 각각은 현재 선택신호에 응답하여 데이터신호를 전달하는 제 1 트랜지스터; 상기 데이터신호를 저장하는 캐패시터; 상기 캐패시터에 저장된 데이터신호에 따라 구동전류를 발생하는 제 2 트랜지스터; 상기 제 2 트랜지스터의 문턱전압을 보상하는 제 3 트랜지스터; 이전 선택신호에 응답하여 상기 캐패시터에 초기전압을 전달하는 제 4 트랜지스터; 및 상기 제 2 트랜지스터를 통해 발생되는 구동전류에 대응하여 빛을 발광하는 유기발광소자를 포함하는 것을 특징으로 한다.Each of the plurality of pixel circuits may include a first transistor configured to transfer a data signal in response to a current selection signal; A capacitor for storing the data signal; A second transistor generating a driving current according to the data signal stored in the capacitor; A third transistor for compensating the threshold voltage of the second transistor; A fourth transistor delivering an initial voltage to the capacitor in response to a previous selection signal; And an organic light emitting device emitting light in response to a driving current generated through the second transistor.

또한, 상기 복수의 화소회로 각각은 현재 선택신호에 응답하여 데이터신호를 전달하는 제 1 트랜지스터; 상기 제 1 트랜지스터를 통해 전달되는 데이터신호에 따라 구동전류를 발생하는 제 2 트랜지스터; 상기 제 2 트랜지스터의 문턱전압편차를 자체 보상하는 제 3 트랜지스터; 상기 제 2 트랜지스터에 전달되는 데이터신호를 저장하는 캐패시터; 이전 선택신호에 응답하여 상기 캐패시터에 초기전압을 전달하는 제 4 트랜지스터; 상기 발광제어신호에 응답하여 상기 전원전압을 상기 제 2 트랜지스터에 전달하는 제 5 트랜지스터; 및 상기 제 2 트랜지스터를 통해 발생되는 구동전류에 대응하여 빛을 발광하는 유기발광소자를 포함하는 것을 특징으로 한다.Each of the plurality of pixel circuits may include: a first transistor configured to transfer a data signal in response to a current selection signal; A second transistor configured to generate a driving current according to the data signal transmitted through the first transistor; A third transistor for self-compensating the threshold voltage deviation of the second transistor; A capacitor for storing a data signal transferred to the second transistor; A fourth transistor delivering an initial voltage to the capacitor in response to a previous selection signal; A fifth transistor transferring the power supply voltage to the second transistor in response to the emission control signal; And an organic light emitting device emitting light in response to a driving current generated through the second transistor.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also an electrically connected part with another element in between.

이제 본 발명의 실시예에 따른 유기 전계 발광 표시장치에 대하여 도면을 참고로 하여 상세하게 설명한다. Now, an organic light emitting display device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 제1 실시예에 따른 유기 전계 발광 표시장치의 레이아웃 도면이다. 도 4에 도시된 유기 전계 발광 표시장치는 각 화소 회로가 5개의 트랜지스터와 1개의 캐패시터를 포함하는 회로로 형성되어 있다(도 5 참조). 그리고 도 4에 도시된 유기 전계 발광 표시장치는 NxM 개의 화소 회로 중 데이터선(Dm), n-1번째 주사선(Sn-1)과 n번째 주사선(Sn)에 연결된 화소 회로를 중심으로 형성되어 있다.4 is a layout diagram of an organic light emitting display device according to a first embodiment of the present invention. In the organic electroluminescent display shown in FIG. 4, each pixel circuit is formed of a circuit including five transistors and one capacitor (see FIG. 5). The OLED display device illustrated in FIG. 4 is formed around the pixel circuit connected to the data line Dm, the n-1 th scan line Sn-1, and the n th scan line Sn among the NxM pixel circuits. .

도 4를 참조하면, 유기 전계 발광 표시장치의 각 화소 회로는 미러형태의 제 3 및 제 4 트랜지스터(M13, M14), 캐패시터(Cst), 제 1 트랜지스터(M11), 제 2 트랜지스터(M12), 제 5 트랜지스터(M15) 및 유기발광소자(OLED)로 이루어진다. 여기서, 제 1, 제 2 및 제 5 트랜지스터(M11, M12, M15)는 스위칭 소자로서의 역할을 한다. 이러한 구성에 의해, 각 화소 회로는 유기 발광 소자(OLED)가 발광할 수 있도록 유기 발광 소자에 소정의 전류를 공급한다.Referring to FIG. 4, each pixel circuit of the organic light emitting display device includes mirror-shaped third and fourth transistors M13 and M14, a capacitor Cst, a first transistor M11, a second transistor M12, The fifth transistor M15 and the organic light emitting diode OLED are formed. Here, the first, second and fifth transistors M11, M12, and M15 serve as switching elements. With this arrangement, each pixel circuit supplies a predetermined current to the organic light emitting element so that the organic light emitting element OLED can emit light.

또한, 각 화소 회로는 데이터선(Dm), 제 1 주사선(Sn-1), 제 2 주사선(Sn), 발광제어선(Em), 전원전압선(Vdd) 및 초기전압선(Vinit)에 연결된다.Each pixel circuit is connected to a data line Dm, a first scan line Sn-1, a second scan line Sn, a light emission control line Em, a power supply voltage line Vdd, and an initial voltage line Vinit.

데이터선(Dm)은 제 1 방향으로 연장되고 제 1 트랜지스터(M11)의 한쪽 전극에 연결된다.The data line Dm extends in the first direction and is connected to one electrode of the first transistor M11.

제 1 주사선(Sn-1)은 제 2 트랜지스터(M12)의 채널 위를 지나도록 제 2 방향으로 연장되고, 제 2 트랜지스터(M12)의 게이트 전극으로서 기능한다. 여기서, 제 2 방향은 제 1 방향과 교차한다.The first scan line Sn-1 extends in the second direction to pass over the channel of the second transistor M12, and functions as a gate electrode of the second transistor M12. Here, the second direction intersects with the first direction.

제 2 주사선(Sn)은 제 1 트랜지스터(M11)의 채널 위를 지나도록 제 2 방향으 로 연장되고, 제 1 트랜지스터(M11)의 게이트 전극으로서 기능한다. 여기서, 제 2 주사선(Sn)은 제 1 주사선(Sn-1)과 평행하고 데이터선(Dm)과 교차한다.The second scan line Sn extends in the second direction to pass over the channel of the first transistor M11 and functions as a gate electrode of the first transistor M11. Here, the second scan line Sn is parallel to the first scan line Sn-1 and intersects the data line Dm.

발광제어선(Em)은 제 5 트랜지스터(M15)의 게이트 전극으로서 기능을 하며, 제 2 방향으로 연장된다. 여기서, 발광제어선(Em)은 제 1 주사선(Sn-1) 및 제 2 주사선(Sn)과 평행하고 데이터선(Dm)과 교차한다.The light emission control line Em functions as a gate electrode of the fifth transistor M15 and extends in the second direction. Here, the emission control line Em is parallel to the first scan line Sn-1 and the second scan line Sn and intersects the data line Dm.

전원전압선(Vdd)은 NxM 개의 복수의 화소를 포함하는 화소부내에서 상기 제 1 주사선(Sn-1) 및 제 2 주사선(Sn)이 배치되는 제 2 방향과 평행하게 제 2 방향으로 연장되며, 각 화소 회로에 전원전압을 전달한다. 도 4에서, 전원전압선(Vdd)은 캐패시터(Cst)의 제 1 전극이 되고, 제 4 트랜지스터(M14)의 소스전극에 연결된다. 여기서, 참조 부호 Vdd는 전원전압선을 나타내는 것으로 설명되지만, Vdd는 전원전압선을 통해 전달되는 전원전압을 가리킬 수도 있다. 이와 같이 전원전압선(Vdd)이 종래의 수직방향에서 수평방향으로 상기 제 1 및 제 2 주사선(Sn-1, Sn)과 평행하게 배치됨으로써 유기발광소자의 개구율이 증가된다.The power supply voltage line Vdd extends in a second direction parallel to a second direction in which the first scan line Sn-1 and the second scan line Sn are disposed in a pixel portion including a plurality of NxM pixels. The power supply voltage is transferred to the pixel circuit. In FIG. 4, the power supply voltage line Vdd becomes the first electrode of the capacitor Cst and is connected to the source electrode of the fourth transistor M14. Here, reference numeral Vdd is described as representing a power supply voltage line, but Vdd may refer to a power supply voltage transmitted through the power supply voltage line. In this way, the power supply voltage line Vdd is disposed in parallel with the first and second scan lines Sn-1 and Sn in the horizontal direction from the conventional vertical direction, thereby increasing the aperture ratio of the organic light emitting diode.

초기전압선(Vinit)은 데이터선(Dm)이 배치되는 제 1 방향과 평행하게 제 1 방향으로 연장되며, 캐패시터(Cst)에 초기전압을 전달한다. 초기전압선(Vinit)은 제 2 트랜지스터(M12)의 드레인전극에 연결된다. 여기서, 참조 부호 Vinit는 초기전압선을 나타내는 것으로 설명되지만, Vinit는 초기전압선을 통해 전달되는 초기전압을 가리킬 수도 있다. 이러한 초기전압선(Vinit)이 종래의 수평방향에서 수직방향으로 배치됨으로써 하나의 주사선(Sn)이 선택될때 하나의 화소회로 예를들어, 첫번째 화소 회로에만 초기전압선(Vinit)을 통하여 초기전압이 인가되고 이웃 화소 로 초기전압이 인가되지 않아 초기전압선(Vinit)의 배선에 따른 전압강하(IR drop)가 발생되지 않는다.The initial voltage line Vinit extends in the first direction in parallel with the first direction in which the data line Dm is disposed and transfers the initial voltage to the capacitor Cst. The initial voltage line Vinit is connected to the drain electrode of the second transistor M12. Here, although Vinit is described as indicating an initial voltage line, Vinit may indicate an initial voltage transferred through the initial voltage line. Since the initial voltage line Vinit is disposed in the horizontal direction to the vertical direction, when one scan line Sn is selected, an initial voltage is applied to only one pixel circuit, for example, through the initial voltage line Vinit. Since the initial voltage is not applied to the neighboring pixels, the voltage drop IR drop due to the wiring of the initial voltage line Vinit does not occur.

이와 같이, 본 발명에 따른 제 1 실시예에서는 상기와 같이 초기전압선(Vinit)을 수직방향으로 배치함으로써 하나의 주사선(Sn)에 연결된 하나의 화소회로에만 초기전압이 인가되고 나머지 화소회로에는 초기전압이 인가되지 않으므로, 인입부로부터의 거리나 내부저항으로 인한 전압 강하(IR drop)의 문제가 발생되지 않는다. 이로써 구동 트랜지스터의 게이트 전압을 유지하는 캐패시터에 원하는 전압을 저장할 수 있다. 그러므로, 본 발명에 따르면, 구동 트랜지스터를 통해 원하는 전류를 유기 발광 소자에 공급할 수 있으므로 휘도 균일성이 크게 향상될 수 있다. 또한, 전원전압선(Vdd)이 주사선(Sn)과 평행하게 수평방향으로 배선됨으로써 개구율도 증가될 수 있다.As described above, in the first embodiment according to the present invention, the initial voltage line Vinit is disposed in the vertical direction as described above, so that the initial voltage is applied only to one pixel circuit connected to one scan line Sn and the initial voltage to the other pixel circuits. Since this is not applied, the problem of voltage drop (IR drop) due to the distance from the lead portion or the internal resistance does not occur. This allows a desired voltage to be stored in a capacitor that maintains the gate voltage of the driving transistor. Therefore, according to the present invention, since the desired current can be supplied to the organic light emitting device through the driving transistor, the luminance uniformity can be greatly improved. In addition, since the power supply voltage line Vdd is wired in the horizontal direction parallel to the scan line Sn, the aperture ratio can also be increased.

한편, 상술한 본 발명에 따른 제 1 실시예에서 데이터선, 전원전압선 및 초기전압선, 그리고 주사선, 발광제어선이 제 1 또는 제 2 방향으로 연장된다는 것은 직선 형태로 연장되는 것뿐만 아니라 소정의 곡선부를 가지고 연장되거나 구불구불하게 연장되는 것도 포함한다.Meanwhile, in the first embodiment according to the present invention, the data line, the power voltage line and the initial voltage line, and the scan line and the light emission control line extending in the first or second direction not only extend in a straight line but also in a predetermined curve. It includes extending with wealth or winding up.

도 5는 도 4의 유기 전계 발광 표시장치에 대한 화소회로도이다. FIG. 5 is a pixel circuit diagram of the organic light emitting display device of FIG. 4.

도 5를 참조하면, 본 발명의 제 1 실시예에 따른 화소회로는 앞서 설명한 도 2의 화소회로와 같이 수직방향으로 연장된 데이터선(Dm), 수평방향으로 연장된 이전 주사선(Sn-1), 현재 주사선(Sn) 및 발광제어선(Em), 제 1 내지 제 5 트랜지스터(M11-M15), 캐패시터(Cst) 및 유기발광소자(OLED)를 포함하고 있다. 다만, 도 2에 서는 전원전압선(Vdd)이 수직방향으로 배선되고 초기전압선(Vinit)이 수평방향으로 배선되어 있지만, 도 5에서는 전원전압선(Vdd)이 수평방향으로 배선되고 초기전압선(Vinit)이 수직방향으로 배선되어 있다는 점이 다르다.Referring to FIG. 5, the pixel circuit according to the first exemplary embodiment of the present invention has a data line Dm extending in the vertical direction and a previous scan line Sn-1 extending in the horizontal direction as in the pixel circuit of FIG. 2. And a current scan line Sn and a light emission control line Em, first to fifth transistors M11 to M15, a capacitor Cst, and an organic light emitting diode OLED. In FIG. 2, the power supply voltage line Vdd is wired in the vertical direction and the initial voltage line Vinit is wired in the horizontal direction. In FIG. 5, the power supply voltage line Vdd is wired in the horizontal direction and the initial voltage line Vinit is wired. The difference is that they are wired in the vertical direction.

앞서 설명한 바와 같이 전원전압선(Vdd)을 수평으로 배선하고 초기전압선(Vinit)을 수직으로 배선함으로써 초기전압선(Vinit)의 배선에 의한 전압강하(IR drop)가 발생되지 않아 휘도 균일성을 향상할 수 있을 뿐만아니라 개구율의 증가도 확보할 수 있다. 도 5의 화소회로의 동작원리는 도 2의 화소회로의 동작원리와 동일하기 때문에 이하 상세한 설명은 생략하기로 한다.As described above, by wiring the power supply voltage line Vdd horizontally and the initial voltage line Vinit vertically, a voltage drop (IR drop) caused by the wiring of the initial voltage line Vinit does not occur, thereby improving luminance uniformity. In addition to this, an increase in the aperture ratio can be ensured. Since the operation principle of the pixel circuit of FIG. 5 is the same as that of the pixel circuit of FIG. 2, a detailed description thereof will be omitted.

상기한 바와같은 도 4 및 도 5에서는 초기전압선(Vinit)을 수직으로 연장 배치함으로써 초기전압선(Vinit)의 배선에 의한 전압강하(IR drop)가 발생되지 않아 휘도 균일성을 향상할 수 있지만, 본 발명의 제 1 실시예 따른 전류미러형 전압구동방식에서는 전류미러를 구성하는 제 3 및 제 4 트랜지스터(M13, M14)가 서로 인접하게 기판상에 배열되더라도 TFT의 제조공정변수에 의해 동일한 문턱전압을 얻는 것은 매우 어렵다. 상기와 같은 문턱전압 편차를 해소하기 위한 본 발명의 또 다른 실시예를 제시한다.4 and 5 as described above, by vertically extending the initial voltage line Vinit, the voltage drop IR drop due to the wiring of the initial voltage line Vinit does not occur, thereby improving the luminance uniformity. In the current mirror type voltage driving method according to the first embodiment of the present invention, even if the third and fourth transistors M13 and M14 constituting the current mirror are arranged adjacent to each other on the substrate, the same threshold voltage is determined by the manufacturing process variables of the TFT. It is very difficult to get. Another embodiment of the present invention for solving the above threshold voltage deviation is presented.

도 6은 본 발명의 제 2 실시예에 따른 유기전계 발광표시장치에 있어서, 화소회로에 대한 구조를 나타낸 것이다, 본 발명의 유기전계 발광표시장치는 복수개의 주사선과, 복수개의 데이터선과, 복수개의 전원전압선과, 복수개의 초기전압선과, 상기 복수개의 주사선, 데이터선, 전원전압선 및 초기전압선 중 해당하는 하나의 주사선, 데이터선, 전원전압선 및 초기전압선에 각각 배열되는 복수개의 화소회 로를 포함한다.6 illustrates a structure of a pixel circuit in an organic light emitting display device according to a second embodiment of the present invention. The organic light emitting display device of the present invention includes a plurality of scan lines, a plurality of data lines, and a plurality of A power supply voltage line, a plurality of initial voltage lines, and a plurality of pixel circuits respectively arranged on one of the plurality of scan lines, data lines, power supply voltage lines, and initial voltage lines, corresponding scan lines, data lines, power supply voltage lines, and initial voltage lines. .

도 6을 참조하면, 본 발명의 유기전계 발광표시장치의 각 화소회로는 데이터선(Dm), 이전 주사선(Sn-1), 현재 주사선(Sn), 발광제어선(Em), 전원전압선(Vdd), 초기전압선(Vinit), 6개의 트랜지스터(M21-M26)와 하나의 캐패시터(Cst) 및 유기발광소자(OLED)로 이루어진다. 즉, 수직방향으로 배선되어 있고 화소회로에 데이터신호를 전달하는 데이터선(Dm)와, 수평방향으로 배선되어 화소회로에 선택신호를 인가하는 이전 주사선(Sn-1)과 현재 주사선(Sn)과, 수평방향으로 배선되어 화소회로에 발광제어신호를 인가하는 발광제어선(Em)과, 수평방향으로 배선되어 화소회로에 전원전압을 인가하는 전원전압선(Vdd)과, 수직방향으로 배선되어 화소회로에 초기전압을 인가하는 초기전압선(Vinit)을 포함하며, 상기 각 화소회로는 인가되는 구동전류에 대응하는 빛을 발광하는 유기발광소자(OLED)와, 해당하는 주사선(Sn)에 인가되는 현재 선택신호에 응답하여 해당하는 데이터선(Dm)에 인가되는 데이터전압을 전달하기 위한 제 2 트랜지스터(M22)와, 상기 제 2 트랜지스터(M22)를 통해 입력되는 상기 데이터전압에 대응하여 상기 유기발광소자(OLED)의 구동전류를 공급하는 제 1 트랜지스터(M21)와, 상기 제 1 트랜지스터(M21)의 다이오드 연결하기 위한 제 3 트랜지스터(M23) 및 상기 제 1 트랜지스터(M21)의 게이트에 인가되는 데이터전압을 저장하기 위한 캐패시터(Cst)를 포함한다.Referring to FIG. 6, each pixel circuit of the organic light emitting display device of the present invention includes a data line Dm, a previous scan line Sn-1, a current scan line Sn, a light emission control line Em, and a power supply voltage line Vdd. ), An initial voltage line Vinit, six transistors M21-M26, one capacitor Cst, and an organic light emitting diode OLED. That is, the data line Dm, which is wired in the vertical direction and transmits a data signal to the pixel circuit, and the previous scan line Sn-1 and the current scan line Sn, which is wired in the horizontal direction and apply a selection signal to the pixel circuit. And a light emission control line Em which is wired in a horizontal direction to apply a light emission control signal to the pixel circuit, a power supply voltage line Vdd which is wired in a horizontal direction to apply a power supply voltage to the pixel circuit, and a pixel circuit is wired in a vertical direction. And an initial voltage line Vinit for applying an initial voltage to the pixel circuit, wherein each pixel circuit selects an organic light emitting diode OLED that emits light corresponding to an applied driving current, and a current selection applied to a corresponding scan line Sn. The organic light emitting diode corresponding to the second transistor M22 for transmitting the data voltage applied to the corresponding data line Dm in response to the signal and the data voltage input through the second transistor M22. A data voltage applied to a first transistor M21 for supplying a driving current of the OLED, a third transistor M23 for diode-connecting the first transistor M21, and a gate of the first transistor M21. It includes a capacitor (Cst) for storing the.

이때, 상기 제 2 트랜지스터(M22)는 게이트에 해당하는 주사선(Sn)에 인가되는 현재 선택신호가 인가되고 소스에 데이터선(Dm)이 연결되어 데이터신호가 인가되며, 드레인이 상기 제 1 트랜지스터(M21)의 소스에 연결되는 p형 박막 트랜지스 터로 구성된다.In this case, the second transistor M22 is applied with a current selection signal applied to the scan line Sn corresponding to a gate, a data line Dm is connected to a source, and a data signal is applied. It consists of a p-type thin film transistor connected to the source of M21).

상기 제 1 트랜지스터(M21)는 게이트가 상기 캐패시터(Cst)의 일측단자에 연결되고, 드레인이 상기 유기발광소자(OLED)의 일측단자에 연결되는 p형 박막 트랜지스터로 구성된다. 상기 제 3 트랜지스터(M23)는 상기 제 1 트랜지스터(M21)의 게이트와 드레인에 각각 드레인과 소스가 각각 연결되고 게이트에 현재 선택신호가 인가되는 p형 박막 트랜지스터로 구성된다. 상기 캐패시터(Cst)의 타측에는 해당하는 전원전압선(Vdd)으로부터 전원전압이 제공된다.The first transistor M21 includes a p-type thin film transistor having a gate connected to one terminal of the capacitor Cst and a drain connected to one terminal of the organic light emitting diode OLED. The third transistor M23 includes a p-type thin film transistor having a drain and a source respectively connected to the gate and the drain of the first transistor M21 and a current selection signal applied to the gate. The other side of the capacitor Cst is provided with a power supply voltage from a corresponding power supply voltage line Vdd.

또한, 각 화소회로는 발광제어선(Em)에 인가되는 발광제어신호에 응답하여 상기 전원전압(Vdd)을 제 1 트랜지스터(M21)로 제공하기위한 제 5 트랜지스터(M25)와, 상기 발광제어신호에 응답하여 상기 제 1 트랜지스터(M21)를 통해 발생된 구동전류를 상기 유기발광소자(OLED)로 제공하기 위한 제 6 트랜지스터(M26)를 구비한다.In addition, each pixel circuit includes a fifth transistor M25 for providing the power supply voltage Vdd to the first transistor M21 in response to an emission control signal applied to an emission control line Em, and the emission control signal. In response thereto, a sixth transistor M26 is provided to provide the driving current generated through the first transistor M21 to the organic light emitting diode OLED.

이때, 상기 제 5 트랜지스터(M25)는 발광제어신호가 게이트에 인가되고, 소스에 상기 전원전압선(Vdd)으로부터 전원전압이 인가되며, 드레인이 상기 제 2 트랜지스터(M22)의 드레인에 연결되는 p형 박막 트랜지스터로 구성된다. 상기 제 6 트랜지스터(M26)는 발광제어신호가 게이트에 인가되고, 소스가 상기 제 1 트랜지스터(M21)의 드레인에 연결되고, 드레인이 상기 유기발광소자(OLED)의 일단에 연결되는 p형 박막 트랜지스터로 구성된다. 상기 유기발광소자(OLED)의 타단은 기준전압(Vss)에 연결되어 있다. In this case, the fifth transistor M25 has a light emission control signal applied to a gate, a source voltage applied to a source from the power supply voltage line Vdd, and a drain connected to a drain of the second transistor M22. It consists of a thin film transistor. In the sixth transistor M26, a light emission control signal is applied to a gate, a source is connected to a drain of the first transistor M21, and a drain is connected to one end of the organic light emitting diode OLED. It consists of. The other end of the organic light emitting diode OLED is connected to a reference voltage Vss.

게다가, 각 화소회로는 해당하는 주사선(Sn) 바로 이전의 주사선(Sn-1)에 인 가되는 이전 선택신호에 응답하여 상기 캐패시터(Cst)에 저장된 데이터신호를 초기화시켜 주기 위한 제 4 트랜지스터(M24)를 포함한다. 상기 제 4 트랜지스터(M24)는 게이트에 이전 선택신호가 인가되고 소스가 상기 캐패시터(Cst)의 일측단자에 연결되며 드레인이 상기 초기전압선(Vinit)에 연결되어 초기전압이 인가되는 p형 박막 트랜지스터로 이루어진다.In addition, each pixel circuit includes a fourth transistor M24 for initializing a data signal stored in the capacitor Cst in response to a previous selection signal applied to the scan line Sn-1 immediately before the corresponding scan line Sn. ). The fourth transistor M24 is a p-type thin film transistor in which a previous selection signal is applied to a gate, a source is connected to one terminal of the capacitor Cst, and a drain is connected to the initial voltage line Vinit to apply an initial voltage. Is done.

상기한 바와같은 구성을 갖는 본 발명의 제 2 실시예에 따른 화소회로의 동작을 도 7의 타이밍도를 참조하여 설명하면 다음과 같다.The operation of the pixel circuit according to the second embodiment of the present invention having the above-described configuration will be described with reference to the timing diagram of FIG.

먼저, 초기화동작시에는, 도 7에 도시된 바와같이 이전 선택신호(Sn-1) 가 로우레벨이고 현재 선택신호(Sn)와 발광제어신호(Em)가 하이레벨인 초기화구간에서, 로우레벨의 이전 선택신호(Sn-1)에 의해 제 4 트랜지스터(M24)가 턴온되고, 하이레벨의 현재 선택신호(Sn)와 발광제어신호(Em)에 의해 제 1 내지 제 3 트랜지스터(M21-M23)과 제 5 및 제 6 트랜지스터(M25,M26)가 턴오프된다. 따라서, 캐패시터(Cst)에 저장되어 있던 데이터 즉, 제 1 트랜지스터(M21)의 게이트전압은 초기화된다.First, in the initialization operation, as shown in FIG. 7, in the initialization section in which the previous selection signal Sn-1 is low level and the current selection signal Sn and the emission control signal Em are high level, The fourth transistor M24 is turned on by the previous selection signal Sn-1, and the first to third transistors M21-M23 are connected to each other by the high level current selection signal Sn and the emission control signal Em. The fifth and sixth transistors M25 and M26 are turned off. Therefore, the data stored in the capacitor Cst, that is, the gate voltage of the first transistor M21 is initialized.

다음, 데이터 프로그램 동작시에는, 도 7과 같이 이전 선택신호(Sn-1)가 하이레벨이고 현재 선택신호(Sn)가 로우레벨이며 발광제어신호(Em)가 하이레벨인 프로구램구간에서, 제 4 트랜지스터(M24)는 턴오프되고, 로우레벨의 현재 선택신호(Sn)에 의해 제 3 트랜지스터(M23)가 턴온되어 제 1 트랜지스터(M21)는 다이오드 연결된다. Next, in the data program operation, as shown in FIG. 7, in the program section in which the previous selection signal Sn-1 is high level, the current selection signal Sn is low level, and the emission control signal Em is high level, The fourth transistor M24 is turned off, the third transistor M23 is turned on by the low level current selection signal Sn, and the first transistor M21 is diode-connected.

이때, 현재 선택신호(Sn) 에 의해 제 2 트랜지스터(M22)도 턴온되고, 발광제 어신호(Em)에 의해 제 5 및 제 6 트랜지스터(M25, M26)가 턴오프된다. At this time, the second transistor M22 is also turned on by the current selection signal Sn, and the fifth and sixth transistors M25 and M26 are turned off by the light emission control signal Em.

상기 제 1 트랜지스터(M21)는 다이오드 연결되어 있으므로 제 1 트랜지스터(M21)의 게이트전압에는 Vdata-VthM21 이 인가되고, 상기 게이트전압이 캐패시터(Cst)에 저장되어 프로그램동작이 완료된다.Since the first transistor M21 is diode-connected, Vdata-Vth M21 is applied to the gate voltage of the first transistor M21, and the gate voltage is stored in the capacitor Cst to complete a program operation.

마지막으로, 발광시에는 도 7에 도시된 바와같이 이전 선택신호(Sn-1)가 하이레벨이고, 현재 선택신호(Sn)가 하이레벨로 된 다음 발광제어신호(Em)가 로우레벨로 되는 발광구간에서,로우레벨의 발광제어신호(Em)에 의해 제 5 및 제 6 트랜지스터(M25,M26)가 턴온되고, 하이레벨의 이전 선택신호(Sn-1)에 의해 제 4 트랜지스터(M24)가 턴오프되며, 하이레벨의 현재 선택신호(Sn)에 의해 제 3 트랜지스터(M23)와 제 2 트랜지스터(M22)가 턴오프된다. 따라서, 제 1 트랜지스터(M21)의 게이트에 인가되는 전압레벨의 데이터신호에 대응하여 발생되는 구동전류가 제 1 트랜지스터(M21)를 통해 유기발광소자(OLED)로 흘러 유기발광소자(OLED)는 발광을 하게 된다.Lastly, as shown in Fig. 7, the light emission in which the previous selection signal Sn-1 is at high level, the current selection signal Sn is at high level, and the light emission control signal Em is at low level during light emission. In the period, the fifth and sixth transistors M25 and M26 are turned on by the low level emission control signal Em, and the fourth transistor M24 is turned on by the previous selection signal Sn-1 of the high level. The third transistor M23 and the second transistor M22 are turned off by the high level current selection signal Sn. Therefore, a driving current generated corresponding to the data signal of the voltage level applied to the gate of the first transistor M21 flows to the organic light emitting diode OLED through the first transistor M21 and the organic light emitting diode OLED emits light. Will be

이때, 유기발광소자(OLED)로 흐르는 전류는 하기의 [수학식 3]과 같다. At this time, the current flowing to the organic light emitting diode OLED is shown in Equation 3 below.

Figure 112004047568446-pat00004
Figure 112004047568446-pat00004

여기서, IOLED는 유기발광소자(OLED)에 흐르는 전류, VgsM21는 제 1 트랜지스터(M21)의 소스와 게이트사이의 전압, VthM21은 제 1 트랜지스터(M21)의 문턱전압, Vdata는 데이터전압, Vdd는 전원전압,

Figure 112004047568446-pat00005
는 상수값을 각각 나타낸다.Here, I OLED is a current flowing through the OLED, Vgs M21 is a voltage between the source and the gate of the first transistor M21 , Vth M21 is a threshold voltage of the first transistor M21, Vdata is a data voltage, Vdd is the supply voltage,
Figure 112004047568446-pat00005
Denotes constant values, respectively.

상기의 수학식 3 에서 알 수 있는 바와같이, 제 1 트랜지스터(M21)의 문턱전압에 관계없이 데이터선에 인가되는 전압레벨의 데이터신호에 대응하여 구동전류가 유기발광소자(OLED)를 통해 흐른다. 즉 본 발명에서는 제 1 트랜지스터(M21)의 문턱전압의 편차를 제 3 트랜지스터(M23)를 통해 검출하여 자체적으로 보상하여 주기 때문에 문턱전압 편차에 따른 휘도 불균일을 개선 할 수 있다.As can be seen from Equation 3 above, the driving current flows through the organic light emitting diode OLED in response to the data signal of the voltage level applied to the data line, regardless of the threshold voltage of the first transistor M21. That is, in the present invention, since the deviation of the threshold voltage of the first transistor M21 is detected through the third transistor M23 and compensates for itself, the luminance unevenness according to the threshold voltage deviation can be improved.

또한, 초기전압선(Vinit)을 도 6에 도시된 바와 같이 데이터선(Dm)과 평행하고 주사선(Sn)과 교차되게 수직방향으로 배치함으로써 하나의 주사선(Sn)에 인가되는 선택신호에 의해 선택되는 행에 위치한 하나의 화소회로에만 초기전압이 인가되고 나머지 화소회로에는 초기전압이 인가되지 않으므로, 인입부로부터의 거리나 내부저항으로 인한 전압 강하(IR drop)의 문제가 발생되지 않는다. 따라서, 구동 트랜지스터를 통해 원하는 전류를 유기발광소자에 공급할 수 있으므로 휘도 균일성이 크게 향상될 수 있다.Further, as shown in FIG. 6, the initial voltage line Vinit is selected by the selection signal applied to one scan line Sn by arranging the initial voltage line Vinit in a vertical direction parallel to the data line Dm and intersecting the scan line Sn. Since the initial voltage is applied only to one pixel circuit positioned in the row and the initial voltage is not applied to the other pixel circuits, a problem of voltage drop (IR drop) due to the distance from the lead portion or the internal resistance does not occur. Therefore, since the desired current can be supplied to the organic light emitting device through the driving transistor, the luminance uniformity can be greatly improved.

또한, 전원전압선(Vdd)을 도 6에 도시된 바와 같이 데이터선(Dm)과 교차되고 주사선(Sn)과 평행하게 수평방향으로 배치함으로써 개구율이 향상될 수 있다.In addition, the aperture ratio can be improved by arranging the power supply voltage line Vdd in a horizontal direction parallel to the data line Dm and parallel to the scan line Sn as shown in FIG. 6.

본 발명의 제 2 실시예에서는 화소회로가 6개의 트랜지스터와 하나의 캐패시터로 구성되는 것을 예시하였으나, 문턱전압을 검출하여 자체보상하는 구조에는 모두 가능하다. 뿐만 아니라, PMOS 트랜지스터외에 NMOS 트랜지스터 또는 CMOS 트랜지스터 등으로 구성하는 것도 가능하다.In the second embodiment of the present invention, the pixel circuit is composed of six transistors and one capacitor, but it is possible to have a structure in which a threshold voltage is detected and self-compensated. In addition to the PMOS transistor, it is also possible to configure an NMOS transistor or a CMOS transistor.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

본 발명은 초기전압선을 데이터선과 평행하고 주사선과 교차되게 수직으로 배선함으로써, 초기전압선의 내부저항에 따른 전압 강하가 발생되지 않아 전압강하에 의한 크로스 토크(cross talk)를 방지하여 휘도 균일성을 개선할 수 있다.According to the present invention, since the initial voltage line is parallel to the data line and vertically intersected with the scan line, no voltage drop occurs due to the internal resistance of the initial voltage line, thereby preventing cross talk due to the voltage drop, thereby improving luminance uniformity. can do.

또한, 전원전압선을 데이터선과 교차되고 주사선과 평행하게 수평으로 배선함으로써, 개구율을 증가시킬 수 있다.In addition, by opening the power supply voltage line horizontally in parallel with the data line and parallel to the scan line, the aperture ratio can be increased.

또한, 구동 트랜지스터의 문턱 전압의 편차를 자체적으로 보상하여 균일한 휘도를 표시할 수 있다.In addition, a uniform luminance may be displayed by self-compensating the deviation of the threshold voltage of the driving transistor.

Claims (26)

표시패널에 열과 행으로 배열된 복수의 화소회로;A plurality of pixel circuits arranged in columns and rows on the display panel; 상기 복수의 화소회로에 데이터신호를 전달하는 제 1 방향으로 형성된 복수의 데이터선;A plurality of data lines formed in a first direction for transmitting data signals to the plurality of pixel circuits; 상기 복수의 화소회로에 선택신호를 전달하고, 상기 제 1 방향과 교차하는 제 2 방향으로 형성된 복수의 주사선;A plurality of scan lines which transmit a selection signal to the plurality of pixel circuits and are formed in a second direction crossing the first direction; 상기 복수의 화소회로에 전원전압을 전달하는 제 2 방향으로 형성된 복수의 전원전압선;A plurality of power supply voltage lines formed in a second direction for transmitting a power supply voltage to the plurality of pixel circuits; 상기 복수의 화소회로에 초기전압을 전달하는 제 1 방향으로 형성된 복수의 초기전압선; 및A plurality of initial voltage lines formed in a first direction for transmitting an initial voltage to the plurality of pixel circuits; And 상기 복수의 화소회로에 발광제어신호를 전달하는 제 2 방향으로 형성된 복수의 발광제어선을 포함하는 유기 전계 발광 표시장치.And a plurality of light emission control lines formed in a second direction to transmit light emission control signals to the plurality of pixel circuits. 제 1 항에 있어서,The method of claim 1, 상기 복수의 초기전압선은 상기 복수의 화소회로를 중심으로 상기 복수의 데이터선과 서로 평행하게 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.And the plurality of initial voltage lines are formed in parallel with the plurality of data lines with respect to the plurality of pixel circuits. 제 1 항에 있어서,The method of claim 1, 상기 복수의 초기전압선은 상기 복수의 화소회로와 상기 복수의 데이터선 사 이에 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.And the plurality of initial voltage lines are formed between the plurality of pixel circuits and the plurality of data lines. 제 1 항에 있어서,The method of claim 1, 상기 복수의 초기전압선은 상기 복수의 화소회로와 상기 복수의 전원전압선 사이에 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.And the plurality of initial voltage lines are formed between the plurality of pixel circuits and the plurality of power supply voltage lines. 제 1 항에 있어서,The method of claim 1, 상기 복수의 전원전압선은 상기 복수의 화소회로와 상기 복수의 초기전압선 사이에 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.And the plurality of power supply voltage lines are formed between the plurality of pixel circuits and the plurality of initial voltage lines. 제 1 항에 있어서,The method of claim 1, 상기 복수의 전원전압선은 상기 복수의 화소와 상기 복수의 데이터선 사이에 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.And the plurality of power supply voltage lines are formed between the plurality of pixels and the plurality of data lines. 제 1 항에 있어서,The method of claim 1, 상기 복수의 데이터선, 복수의 주사선, 복수의 전원전압선, 복수의 초기전압선 및 복수의 발광제어선은 직선으로 형성되거나 소정의 굴곡을 가지고 구불구불하게 형성된 것을 특징으로 하는 유기 전계 발광 표시장치.And the plurality of data lines, the plurality of scan lines, the plurality of power supply voltage lines, the plurality of initial voltage lines, and the plurality of light emission control lines are formed in a straight line or have a predetermined curvature. 제 1 항에 있어서,The method of claim 1, 상기 복수의 화소회로 각각은Each of the plurality of pixel circuits 현재 선택신호에 응답하여 데이터신호를 전달하는 제 1 트랜지스터;A first transistor transferring a data signal in response to a current selection signal; 상기 데이터신호를 저장하는 캐패시터;A capacitor for storing the data signal; 상기 캐패시터에 저장된 데이터신호에 따라 구동전류를 발생하는 제 2 트랜지스터;A second transistor generating a driving current according to the data signal stored in the capacitor; 상기 제 2 트랜지스터의 문턱전압을 보상하는 제 3 트랜지스터;A third transistor for compensating the threshold voltage of the second transistor; 이전 선택신호에 응답하여 상기 캐패시터에 초기전압을 전달하는 제 4 트랜지스터; 및A fourth transistor delivering an initial voltage to the capacitor in response to a previous selection signal; And 상기 제 2 트랜지스터를 통해 발생되는 구동전류에 대응하여 빛을 발광하는 유기발광소자를 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치.And an organic light emitting element emitting light in response to a driving current generated through the second transistor. 제 8 항에 있어서,The method of claim 8, 상기 제 1 트랜지스터는 소스가 상기 데이터선에 연결되고, 게이트가 상기 현재 주사선에 연결되고, 드레인이 상기 제 3 트랜지스터의 소스에 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.And wherein the first transistor has a source connected to the data line, a gate connected to the current scan line, and a drain connected to a source of the third transistor. 제 8 항에 있어서,The method of claim 8, 상기 캐패시터는 제 1 전극이 상기 전원전압선에 연결되고, 제 2 전극이 상기 제 2 트랜지스터의 게이트에 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.The capacitor is an organic light emitting display device, characterized in that the first electrode is connected to the power supply voltage line, the second electrode is connected to the gate of the second transistor. 제 8 항에 있어서,The method of claim 8, 상기 제 2 트랜지스터는 소스가 상기 전원전압선에 연결되고, 게이트가 상기 제 3 트랜지스터의 게이트에 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.The second transistor has a source connected to the power supply voltage line and a gate connected to the gate of the third transistor. 제 8 항에 있어서,The method of claim 8, 상기 제 3 트랜지스터는 소스가 상기 제 1 트랜지스터의 드레인에 연결되고, 게이트와 드레인이 서로 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.The third transistor has a source connected to a drain of the first transistor and a gate and a drain connected to each other. 제 8 항에 있어서,The method of claim 8, 상기 제 4 트랜지스터는 소스가 상기 제 3 트랜지스터의 드레인에 연결되고, 게이트가 상기 이전 주사선에 연결되며 드레인이 상기 초기전압선에 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.The fourth transistor has a source connected to a drain of the third transistor, a gate connected to the previous scan line, and a drain connected to the initial voltage line. 제 8 항에 있어서,The method of claim 8, 상기 복수의 화소회로 각각은 상기 발광제어신호에 응답하여 상기 제 2 트랜지스터에서 발생된 구동전류를 상기 유기발광소자에 전달하는 제 5 트랜지스터를 더 구비하는 것을 특징으로 하는 유기 전계 발광 표시장치.And each of the plurality of pixel circuits further comprises a fifth transistor configured to transfer a driving current generated by the second transistor to the organic light emitting element in response to the emission control signal. 제 14 항에 있어서,The method of claim 14, 상기 제 5 트랜지스터는 소스가 상기 제 2 트랜지스터의 드레인에 연결되고 게이트가 상기 발광제어선에 연결되며 드레인이 상기 유기발광소자의 제 1 전극에 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.The fifth transistor has a source connected to a drain of the second transistor, a gate connected to the emission control line, and a drain connected to the first electrode of the organic light emitting diode. 제 14 항에 있어서,The method of claim 14, 상기 제 1 내지 제 5 트랜지스터는 동일한 채널 타입을 갖는 것을 특징으로 하는 유기 전계 발광 표시장치.And the first to fifth transistors have the same channel type. 제 1 항에 있어서,The method of claim 1, 상기 복수의 화소회로 각각은Each of the plurality of pixel circuits 현재 선택신호에 응답하여 데이터신호를 전달하는 제 1 트랜지스터;A first transistor transferring a data signal in response to a current selection signal; 상기 제 1 트랜지스터를 통해 전달되는 데이터신호에 따라 구동전류를 발생하는 제 2 트랜지스터;A second transistor configured to generate a driving current according to the data signal transmitted through the first transistor; 상기 제 2 트랜지스터의 문턱전압편차를 자체 보상하는 제 3 트랜지스터;A third transistor for self-compensating the threshold voltage deviation of the second transistor; 상기 제 2 트랜지스터에 전달되는 데이터신호를 저장하는 캐패시터;A capacitor for storing a data signal transferred to the second transistor; 이전 선택신호에 응답하여 상기 캐패시터에 초기전압을 전달하는 제 4 트랜지스터;A fourth transistor delivering an initial voltage to the capacitor in response to a previous selection signal; 상기 발광제어신호에 응답하여 상기 전원전압을 상기 제 2 트랜지스터에 전달하는 제 5 트랜지스터; 및A fifth transistor transferring the power supply voltage to the second transistor in response to the emission control signal; And 상기 제 2 트랜지스터를 통해 발생되는 구동전류에 대응하여 빛을 발광하는 유기발광소자를 포함하는 것을 특징으로 하는 유기 전계 발광 표시장치.And an organic light emitting element emitting light in response to a driving current generated through the second transistor. 제 17 항에 있어서,The method of claim 17, 상기 제 1 트랜지스터는 소스가 상기 전원전압선에 연결되고 게이트가 상기 현재 주사선에 연결되며 드레인이 상기 제 2 트랜지스터의 소스에 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.And the source is connected to the power supply line, the gate is connected to the current scan line, and the drain is connected to the source of the second transistor. 제 17 항에 있어서,The method of claim 17, 상기 제 2 트랜지스터는 소스가 상기 제 1 트랜지스터의 드레인에 연결되고 게이트가 상기 캐패시터의 제 2 전극에 연결되며 드레인이 상기 유기발광소자에 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.The second transistor has a source connected to a drain of the first transistor, a gate connected to a second electrode of the capacitor, and a drain connected to the organic light emitting diode. 제 17 항에 있어서,The method of claim 17, 상기 제 3 트랜지스터는 게이트가 상기 현재 주사선에 연결되고 소스와 드레인이 상기 제 2 트랜지스터의 드레인과 게이트에 각각 연결되어, 제 2 트랜지스터를 다이오드형태로 연결시키는 것을 특징으로 하는 유기 전계 발광 표시장치.And the third transistor has a gate connected to the current scan line, a source and a drain connected to a drain and a gate of the second transistor, respectively, to connect the second transistor in the form of a diode. 제 17 항에 있어서,The method of claim 17, 상기 캐패시터는 제 1 전극이 상기 전원전압선에 연결되고 제 2 전극이 상기 제 2 트랜지스터의 게이트에 연결되는 것을 특징으로 하는 유기 전계 발광 표시장 치.And the capacitor has a first electrode connected to the power supply voltage line and a second electrode connected to a gate of the second transistor. 제 17 항에 있어서,The method of claim 17, 상기 제 4 트랜지스터는 소스가 상기 캐패시터의 제 2 전극에 연결되고 게이트가 상기 이전 주사선에 연결되며 드레인이 상기 초기전압선에 연결되는 것을 특징으로 하는 유기 전계 발광 표시장치.The fourth transistor has a source connected to a second electrode of the capacitor, a gate connected to the previous scan line, and a drain connected to the initial voltage line. 제 17 항에 있어서,The method of claim 17, 상기 제 5 트랜지스터는 소스가 상기 전원전압선에 연결되고 게이트가 상기 발광제어선에 연결되며 드레인이 상기 제 2 트랜지스터의 소스에 연결되는 것을 특징으로 하는 유기 전계 발광 표시장치.The fifth transistor has a source connected to the power supply voltage line, a gate connected to the emission control line, and a drain connected to the source of the second transistor. 제 17 항에 있어서,The method of claim 17, 상기 복수의 화소회로 각각은 상기 발광제어신호에 응답하여 상기 제 2 트랜지스터에서 발생된 구동전류를 상기 유기발광소자에 전달하는 제 6 트랜지스터를 더 구비하는 것을 특징으로 하는 유기 전계 발광 표시장치.And each of the plurality of pixel circuits further includes a sixth transistor configured to transfer a driving current generated by the second transistor to the organic light emitting element in response to the emission control signal. 제 24 항에 있어서,The method of claim 24, 상기 제 6 트랜지스터는 소스가 상기 제 2 트랜지스터의 드레인에 연결되고 게이트가 상기 발광제어선에 연결되며 드레인이 상기 유기발광소자에 연결된 것을 특징으로 하는 유기 전계 발광 표시장치.And the source is connected to the drain of the second transistor, the gate is connected to the emission control line, and the drain is connected to the organic light emitting diode. 제 24 항에 있어서,The method of claim 24, 상기 제 1 내지 제 6 트랜지스터는 동일한 전도 타입을 갖는 것을 특징으로 하는 유기 전계 발광 표시장치.And the first to sixth transistors have the same conductivity type.
KR1020040083743A 2004-10-19 2004-10-19 organic electroluminiscent display device KR100601375B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040083743A KR100601375B1 (en) 2004-10-19 2004-10-19 organic electroluminiscent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040083743A KR100601375B1 (en) 2004-10-19 2004-10-19 organic electroluminiscent display device

Publications (2)

Publication Number Publication Date
KR20060034574A KR20060034574A (en) 2006-04-24
KR100601375B1 true KR100601375B1 (en) 2006-07-13

Family

ID=37143353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040083743A KR100601375B1 (en) 2004-10-19 2004-10-19 organic electroluminiscent display device

Country Status (1)

Country Link
KR (1) KR100601375B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113451B1 (en) 2009-12-01 2012-02-29 삼성모바일디스플레이주식회사 Organic Light Emitting Display device
KR101064371B1 (en) 2010-03-17 2011-09-14 삼성모바일디스플레이주식회사 Organic light emitting display device
WO2013058199A1 (en) 2011-10-18 2013-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102652718B1 (en) * 2019-03-29 2024-04-01 삼성전자주식회사 Display module and driving method of the display module

Also Published As

Publication number Publication date
KR20060034574A (en) 2006-04-24

Similar Documents

Publication Publication Date Title
KR100560479B1 (en) Light emitting display device, and display panel and driving method thereof
KR101197768B1 (en) Pixel Circuit of Organic Light Emitting Display
US7358938B2 (en) Circuit and method for driving pixel of organic electroluminescent display
KR102293409B1 (en) Organic light emitting diode display device
KR100578793B1 (en) Light emitting display device using the panel and driving method thereof
KR100824854B1 (en) Organic light emitting display
KR100490622B1 (en) Organic electroluminescent display and driving method and pixel circuit thereof
KR100590068B1 (en) Light emitting display, and display panel and pixel circuit thereof
KR100673759B1 (en) Light emitting display
KR101057206B1 (en) Organic light emitting device
JP5287210B2 (en) Display device and electronic device
KR100570781B1 (en) Organic electroluminescent display and display panel and driving method thereof
JP2010008521A (en) Display device
KR20040085655A (en) Light emitting display device and display panel and driving method thereof
KR20050041665A (en) Image display apparatus and driving method thereof
US20100201673A1 (en) Light emitting display device and method of driving the same
KR100599724B1 (en) Display panel, light emitting display device using the panel and driving method thereof
KR101659629B1 (en) Display apparatus and method of driving display apparatus
KR100560447B1 (en) Light emitting display device
KR100589382B1 (en) Display panel, light emitting display device using the panel and driving method thereof
KR100601375B1 (en) organic electroluminiscent display device
KR100699999B1 (en) Organic electroluminiscent display device
KR100560456B1 (en) Light emitting display
KR100721946B1 (en) Organic Electroluminescence Display Device
KR100648690B1 (en) Light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 14