KR100599973B1 - Power management unit - Google Patents

Power management unit Download PDF

Info

Publication number
KR100599973B1
KR100599973B1 KR1020040027065A KR20040027065A KR100599973B1 KR 100599973 B1 KR100599973 B1 KR 100599973B1 KR 1020040027065 A KR1020040027065 A KR 1020040027065A KR 20040027065 A KR20040027065 A KR 20040027065A KR 100599973 B1 KR100599973 B1 KR 100599973B1
Authority
KR
South Korea
Prior art keywords
bias
output
current
output terminal
voltage
Prior art date
Application number
KR1020040027065A
Other languages
Korean (ko)
Other versions
KR20050101844A (en
Inventor
박영철
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040027065A priority Critical patent/KR100599973B1/en
Publication of KR20050101844A publication Critical patent/KR20050101844A/en
Application granted granted Critical
Publication of KR100599973B1 publication Critical patent/KR100599973B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 파워다운 모드(power down mode) 시 전류를 최소화할 수 있는 전원 제어 장치(Power Management Unit; PMU)를 개시한다. 이를 위해, 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 출력단자의 전위의 변화량을 검출하는 에러 검출부와, 온도 및 외부환경에 둔감한 기준전원을 생성하는 BGR(band gap reference)과, 에러 검출부로부터 출력된 에러 검출 전압을 BGR로부터 출력된 기준 전압과 비교하여 그 비교 결과를 출력하는 비교부와, 정상 모드 시에 비교부로부터 출력된 신호에 따라 입력단자에 인가된 외부전원에 의한 전류를 조절하여 출력단자를 통해 출력되는 출력단자의 전류를 보상하는 전류 제어부와, 모드 제어신호에 따라 파워다운 모드(power down mode) 시 원하는 바이어스를 생성하여 출력단자로 출력하고, BGR을 오프 시키는 바이어스 발생부를 포함하는 것을 특징으로 한다.The present invention discloses a power management unit (PMU) capable of minimizing current in a power down mode. To this end, an error detector for detecting an amount of change in the potential of the output terminal due to noise or a load current change, a band gap reference (BGR) for generating a reference power source insensitive to temperature and external environment, A comparator for comparing the error detection voltage output from the error detector with a reference voltage output from the BGR and outputting a comparison result, and a current from an external power source applied to the input terminal according to the signal output from the comparator in the normal mode Current control to compensate the current of the output terminal output through the output terminal by adjusting the control mode, according to the mode control signal to generate a desired bias in the power down mode (power down mode) to output to the output terminal, the bias to turn off the BGR It characterized in that it comprises a generator.

Description

전원 제어 장치{Power management unit}Power control unit

도 1은 본 발명에 따른 PMU를 나타낸 블록도.1 is a block diagram illustrating a PMU in accordance with the present invention.

도 2는 도 1에 도시된 바이어스 발생부를 나타낸 상세 회로도.FIG. 2 is a detailed circuit diagram illustrating the bias generator shown in FIG. 1. FIG.

본 발명은 휴대용 장치에 사용되는 전원 제어 장치(Power Management Unit; 이하 PMU)에 관한 것으로, 보다 상세하게는 파워다운 모드(power down mode) 시 전류를 최소화할 수 있는 PMU에 관한 것이다.The present invention relates to a power management unit (PMU) for use in a portable device, and more particularly, to a PMU capable of minimizing current in a power down mode.

일반적으로 PMU는 밴드 갭 기준전압 발생 회로(Band Gap Reference; 이하 BGR)를 사용하여 온도 및 외부 환경에 둔감한 전원을 생성한다.In general, a PMU uses a band gap reference generator (BGR) to generate a power source insensitive to temperature and external environment.

또한, 파워다운 모드에서는 예를 들어 핸드폰의 경우 기지국으로부터 송신되는 신호를 항상 대기하고 있어야 하기 때문에 최소한으로 동작시켜야하는 회로가 존재한다. 따라서, PMU가 동작하여야 하기 때문에 PMU를 통해 소비되는 전류는 줄일 수 없는 문제점이 있다.In addition, in the power-down mode, for example, a cell phone has a circuit which must be operated at a minimum because it must always wait for a signal transmitted from a base station. Therefore, there is a problem that the current consumed through the PMU cannot be reduced because the PMU must operate.

상기 문제점을 해결하기 위한 본 발명의 목적은 파워다운 모드 시 로컬 피드 백 회로(local feedback circuit)를 사용하여 소비전류를 최소화하는 것이다.An object of the present invention to solve the above problem is to minimize the current consumption by using a local feedback circuit (local feedback circuit) in the power-down mode.

상기 목적을 달성하기 위한 본 발명의 전원 제어 장치는 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 출력단자의 전위의 변화량을 검출하는 에러 검출부; 온도 및 외부환경에 둔감한 기준전원을 생성하는 BGR(band gap reference); 상기 에러 검출부로부터 출력된 에러 검출 전압을 상기 BGR로부터 출력된 기준 전압과 비교하여 그 비교 결과를 출력하는 비교부; 정상 모드 시에 상기 비교부로부터 출력된 신호에 따라 입력단자에 인가된 외부전원에 의한 전류를 조절하여 출력단자의 전류를 보상하는 전류 제어부; 및 모드 제어신호에 따라 파워다운 모드(power down mode) 시 원하는 바이어스를 생성하여 상기 출력단자로 출력하고, 상기 BGR을 오프 시키는 바이어스 발생부를 포함하는 것을 특징으로 한다.The power supply control apparatus of the present invention for achieving the above object comprises an error detector for detecting the amount of change in the potential of the output terminal by the noise (noise) or load current (loading current) change; A band gap reference (BGR) for generating a reference power source insensitive to temperature and external environment; A comparison unit comparing the error detection voltage output from the error detection unit with a reference voltage output from the BGR and outputting a comparison result; A current controller which compensates the current of the output terminal by adjusting a current by an external power applied to the input terminal according to the signal output from the comparison unit in the normal mode; And a bias generator for generating a desired bias in the power down mode according to a mode control signal, outputting it to the output terminal, and turning off the BGR.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 PMU를 나타낸 블록도이다.1 is a block diagram illustrating a PMU according to the present invention.

PMU는 전류 제어부(2), 에러 검출부(4), 바이어스 발생부(6), BGR(8), 및 비교부(10)를 포함한다.The PMU includes a current controller 2, an error detector 4, a bias generator 6, a BGR 8, and a comparator 10.

전류 제어부(2)는 비교부(10)로부터 출력된 신호(con)가 게이트에 인가되는 PMOS 트랜지스터(12)로 구성되어, 정상 모드 시에 비교부(10)로부터 출력된 신호(con)에 따라 입력단자에 인가된 외부전원(input)에 의한 출력단자를 통해 출력되는 메인 회로(main circuit)의 전원전압, 즉 내부전압(output)이 전류를 보상한다.The current controller 2 is composed of a PMOS transistor 12 in which a signal con output from the comparator 10 is applied to a gate, and according to the signal con output from the comparator 10 in the normal mode. The power supply voltage, that is, the internal voltage of the main circuit output through the output terminal by an external power source applied to the input terminal, compensates for the current.

에러 검출부(4)는 출력단자와 전지전압 사이에 직렬 연결된 두 개의 저항(14, 16)을 포함하여, 두 개의 저항(14, 16)의 공통 노드에서 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 내부 전압(output)의 변화량을 검출하여 에러 검출 전압(vdet)을 발생한다.The error detector 4 includes two resistors 14 and 16 connected in series between the output terminal and the battery voltage, so that the noise or loading current at the common node of the two resistors 14 and 16 is included. The amount of change in the internal voltage output due to the change is detected to generate an error detection voltage vette.

바이어스 발생부(6)는 모드 제어신호(mdc)에 따라 제어되어, 파워다운 모드(power down mode) 시 원하는 바이어스(vbias)를 생성하여 출력단자(output)로 출력한다. The bias generator 6 is controlled according to the mode control signal mdc to generate a desired bias in the power down mode and output it to an output terminal.

BGR(8)은 온도 및 외부환경에 둔감한 기준전압(vref)을 생성하는데, 파워다운 모드 시 바이어스 발생부(6)로부터 발생된 바이어스(vbias)에 의해 오프 된다.The BGR 8 generates a reference voltage vref which is insensitive to temperature and external environment, and is turned off by the bias vbias generated from the bias generator 6 in the power-down mode.

비교부(10)는 에러 검출부(4)로부터 출력된 에러 검출 전압(vdet)을 BGR(8)로부터 출력된 기준 전압(vref)과 비교하여 그 비교 결과(con)를 출력한다.The comparator 10 compares the error detection voltage vette output from the error detector 4 with the reference voltage vref output from the BGR 8 and outputs a comparison result con.

도 2는 도 1에 도시된 바이어스 발생부(6)를 나타낸 상세 회로도이다.FIG. 2 is a detailed circuit diagram illustrating the bias generator 6 shown in FIG. 1.

바이어스 발생부(6)는 모드 전환부(18), 바이어스 전압 발생부(20), 및 로컬 피드백부(22)를 포함한다.The bias generator 6 includes a mode switching unit 18, a bias voltage generator 20, and a local feedback unit 22.

모드 전환부(18)는 모드 제어신호(mdc)에 따라 각 출력노드(n1, n2)의 전위를 설정한다. 즉, 정상 모드에서, 모드 제어신호(mdc)가 하이 레벨이 되고 출력노드(n1, n2)는 각각 하이 레벨(vcc)과 로우 레벨(vss)이 되고, 파워다운 모드에서, 모드 제어신호(mdc)가 로우 레벨이 되고 출력노드(n1, n2)는 각각 로우 레벨(vss)과 하이 레벨(vcc)이 된다.The mode switching unit 18 sets the potentials of the output nodes n1 and n2 in accordance with the mode control signal mdc. That is, in the normal mode, the mode control signal mdc becomes the high level and the output nodes n1 and n2 become the high level vcc and the low level vss, respectively, and in the power-down mode, the mode control signal mdc ) Becomes the low level and the output nodes n1 and n2 become the low level vss and the high level vcc, respectively.

바이어스 전압 발생부(20)는 모드 전환부(18)의 출력노드(n1, n2)의 전위에 따라 일정 바이어스 전압(vbs)을 발생한다. 여기서, 바이어스 전압 발생부(20)는 일반적인 고정 이득 바이어스(constant gm bias) 회로를 사용한다.The bias voltage generator 20 generates a constant bias voltage vbs according to the potentials of the output nodes n1 and n2 of the mode switching unit 18. Here, the bias voltage generator 20 uses a general constant gm bias circuit.

로컬 피드백부(22)는 차동 증폭기(24), 에러 검출부(26), 및 풀업부(28)를 포함하는데, 차동 증폭기(24)는 모드 전환부(18)의 출력노드(n2)의 전위에 따라 인에이블되어 바이어스 전압 발생부(20)로부터 출력된 바이어스 전압(vbs)을 에러 검출부(26)로부터 출력된 기준전압(vr)과 비교한 결과에 따라 출력단자를 하이 레벨(vcc)로 구동하고, 에러 검출부(26)는 두 개의 저항(28, 30)을 포함하여 출력단자의 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 바이어스 전압(vbias)의 변화량을 검출하고, 풀업부(28)는 게이트에 차동 증폭기(24)로부터 출력된 신호가 인가되는 PMOS 트랜지스터로 구성되어, 바이어스 전압(vbias)을 하이 레벨(vcc)로 풀업한다.The local feedback section 22 includes a differential amplifier 24, an error detector 26, and a pull-up section 28, the differential amplifier 24 being connected to the potential of the output node n2 of the mode switching section 18. Accordingly, the output terminal is driven to a high level vcc according to a result of comparing the bias voltage vbs output from the bias voltage generator 20 to the reference voltage vr output from the error detector 26. The error detector 26 may include two resistors 28 and 30 to detect an amount of change in the bias voltage vbias due to a noise or a load current change of the output terminal, and the pull-up unit 28. ) Is composed of a PMOS transistor to which a signal output from the differential amplifier 24 is applied to a gate, and pulls up the bias voltage vbias to a high level vcc.

이와 같이 구성된 본 발명에 따른 PMU의 동작을 설명하면 다음과 같다.Referring to the operation of the PMU according to the present invention configured as described above are as follows.

먼저, 정상 모드에서, PMU는 BGR(8)을 사용하는 LDO(Low-DropOut voltage regulator)로써 동작한다.First, in normal mode, the PMU operates as a low-dropout voltage regulator (LDO) using the BGR (8).

즉, PMU는 입력단자(input port)에 외부전원(input), 예를 들어 핸드폰의 경우 배터리에 의해 공급되는 전원이 입력단자에 인가되고, 출력 단자(output port)를 통해 메인 회로의 전원전압(output)을 생성하고 원하는 전류를 공급한다.That is, in the PMU, an external power source (input), for example, a mobile phone, is supplied with power supplied from a battery to an input terminal, and a power supply voltage of the main circuit is output through an output port. output) and supply the desired current.

이때, BGR(8)은 기준전압(vref)을 발생하고, 에러 검출부(4)는 내부전압(output)이 노이즈 또는 부하 전류의 변화에 따른 변화량을 검출한 검출전압(vdet)을 발생한다.At this time, the BGR 8 generates a reference voltage vref, and the error detector 4 generates a detection voltage vette, in which an internal voltage output detects a change amount according to a change in noise or load current.

비교부(10)는 검출전압(vdet)을 기준전압(vref)과 비교하여 그 결과(con)를 출력하고, 전류 제어부(2)는 비교부(10)로부터 출력된 신호(con)에 따라 입력단자에 인가된 외부전원(input)에 의한 전류를 조절하여 출력단자를 통해 출력되는 내부전압(output)을 보상한다.The comparator 10 compares the detected voltage vette with the reference voltage vref and outputs the result con, and the current controller 2 is input according to the signal con output from the comparator 10. By adjusting the current by the external power (input) applied to the terminal to compensate the internal voltage (output) output through the output terminal.

한편, 파워다운 모드에서는, 바이어스 발생부(6)는 모드 제어신호(mdc)에 의해 피드백 루프(feed back loop)를 생성하여 자체 내부전원(vbias)을 생성한다. On the other hand, in the power-down mode, the bias generator 6 generates a feedback loop by the mode control signal mdc to generate its own internal power source vbias.

이때, BGR(8)은 오프 되어 에러 검출부(4)로부터 출력된 검출전압(vdet)에 상관없이 전류 제어부(2)가 오프 된다.At this time, the BGR 8 is turned off and the current control unit 2 is turned off regardless of the detection voltage vette output from the error detection unit 4.

따라서, 바이어스 발생부(6)로부터 생성된 자체 내부전원(vbias)은 출력단자로 공급되어 최소한의 전류를 소모하도록 설정한다.Therefore, its internal power source (vbias) generated from the bias generator 6 is supplied to the output terminal and set to consume the minimum current.

이상에서 살펴본 바와 같이, 본 발명에 따른 PMU는 파워다운 모드(power down mode)와 같은 저전력 모드(low power mode)일 때 BGR을 사용하지 않고 로컬 피드백 루프(local feedback loop)를 이용하여 소비전력을 줄일 수 있는 효과가 있다.As described above, the PMU according to the present invention consumes power by using a local feedback loop without using BGR in a low power mode such as a power down mode. There is an effect that can be reduced.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (10)

노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 출력단자의 전위의 변화량을 검출하는 에러 검출부;An error detector for detecting an amount of change in the potential of the output terminal due to a noise or a change in the loading current; 온도 및 외부환경에 둔감한 기준전원을 생성하는 BGR(band gap reference); A band gap reference (BGR) for generating a reference power source insensitive to temperature and external environment; 상기 에러 검출부로부터 출력된 에러 검출 전압을 상기 BGR로부터 출력된 기준 전압과 비교하여 그 비교 결과를 출력하는 비교부;A comparison unit comparing the error detection voltage output from the error detection unit with a reference voltage output from the BGR and outputting a comparison result; 정상 모드 시에 상기 비교부로부터 출력된 신호에 따라 입력단자에 인가된 외부전원에 의한 전류를 조절하여 출력단자의 전류를 보상하는 전류 제어부; 및A current controller which compensates the current of the output terminal by adjusting a current by an external power applied to the input terminal according to the signal output from the comparison unit in the normal mode; And 모드 제어신호에 따라 파워다운 모드(power down mode) 시 원하는 바이어스를 생성하여 상기 출력단자로 출력하고, 상기 BGR을 오프 시키는 바이어스 발생부를 포함하는 것을 특징으로 하는 전원 제어 장치.And a bias generator for generating a desired bias in the power down mode according to a mode control signal, outputting the desired bias to the output terminal, and turning off the BGR. 제 1 항에 있어서, The method of claim 1, 상기 에러 검출부는 출력 단자와 전지전압 사이에 직렬 연결되고 공통 노드의 전위를 이용하여 상기 출력단자의 전위 변화량을 검출하는 두 개의 저항을 포함하는 것을 특징으로 하는 전원 제어 장치.And the error detector includes two resistors connected in series between an output terminal and a battery voltage and detecting an amount of change in the potential of the output terminal by using a potential of a common node. 제 1 항에 있어서, The method of claim 1, 상기 전류 제어부는 상기 비교부로부터 출력된 신호가 게이트에 인가되는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 전원 제어 장치.The current control unit is a power supply control device characterized in that composed of a PMOS transistor to which the signal output from the comparison unit is applied to the gate. 삭제delete 제 1 항에 있어서, 상기 바이어스 발생부는The method of claim 1, wherein the bias generator is 일정한 바이어스 전압을 발생하는 바이어스 전압 발생부;A bias voltage generator for generating a constant bias voltage; 상기 바이어스 전압과 바이어스 기준전압을 비교하여 그 결과에 따라 상기 바이어스를 출력하는 로컬 피드백부; 및A local feedback unit comparing the bias voltage with a bias reference voltage and outputting the bias according to the result; And 상기 모드 제어신호에 따라 상기 바이어스 전압 발생부 및 상기 로컬 피드백부를 제어하는 모드 전환부를 포함하는 것을 특징으로 하는 전원 제어 장치.And a mode switching unit for controlling the bias voltage generator and the local feedback unit according to the mode control signal. 제 5 항에 있어서, The method of claim 5, 상기 바이어스 전압 발생부는 고정 이득 바이어스(constant gm bias) 회로인 것을 특징으로 하는 전원 제어 장치.And the bias voltage generator is a constant gm bias circuit. 제 5 항에 있어서, 상기 로컬 피드백부는 The method of claim 5, wherein the local feedback unit 상기 모드 전환부로부터 출력된 신호에 따라 인에이블되어 상기 바이어스 전압을 상기 바이어스 기준전압과 비교한 결과를 출력하는 비교수단; 및Comparison means which is enabled according to the signal output from the mode switching unit and outputs a result of comparing the bias voltage with the bias reference voltage; And 상기 비교수단으로부터 출력된 신호에 따라 상기 바이어스의 전위를 하이 레벨로 풀업하는 풀업수단을 포함하는 것을 특징으로 하는 전원 제어 장치.And a pull-up means for pulling up the potential of the bias to a high level in accordance with the signal output from the comparing means. 제 7 항에 있어서, 상기 로컬 피드백부는 The method of claim 7, wherein the local feedback unit 상기 출력단자의 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 상기 출력단자의 전위의 변화량을 검출하여 상기 바이어스 기준전압을 발생하는 바이어스 에러 검출부를 더 포함하는 것을 특징으로 하는 전원 제어 장치.And a bias error detector configured to generate the bias reference voltage by detecting an amount of change in the potential of the output terminal due to a noise or a load current change of the output terminal. 제 7 항에 있어서, The method of claim 7, wherein 상기 비교수단은 차동 증폭기인 것을 특징으로 하는 전원 제어 장치.And said comparing means is a differential amplifier. 제 7 항에 있어서, The method of claim 7, wherein 상기 풀업수단은 게이트에 상기 비교수단으로부터 출력된 신호가 인가되는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 전원 제어 장치.And the pull-up means comprises a PMOS transistor to which a signal output from the comparison means is applied to a gate.
KR1020040027065A 2004-04-20 2004-04-20 Power management unit KR100599973B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040027065A KR100599973B1 (en) 2004-04-20 2004-04-20 Power management unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027065A KR100599973B1 (en) 2004-04-20 2004-04-20 Power management unit

Publications (2)

Publication Number Publication Date
KR20050101844A KR20050101844A (en) 2005-10-25
KR100599973B1 true KR100599973B1 (en) 2006-07-12

Family

ID=37280209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027065A KR100599973B1 (en) 2004-04-20 2004-04-20 Power management unit

Country Status (1)

Country Link
KR (1) KR100599973B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101370351B1 (en) 2006-11-20 2014-03-05 삼성전자 주식회사 Computer and power control method thereof
KR100866967B1 (en) * 2007-05-10 2008-11-05 삼성전자주식회사 Irregular voltage detection and cutoff circuit using bandgap reference voltage generation circuit
KR100925357B1 (en) * 2007-10-02 2009-11-09 지씨티 세미컨덕터 인코포레이티드 Integrated circuit chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009310A (en) * 1998-07-23 2000-02-15 김덕중 Bias current circuit for operating in low voltage
KR20020001526A (en) * 2000-06-23 2002-01-09 포만 제프리 엘 Active bias network circuit for radio frequency amplifier
KR20040011741A (en) * 2002-07-30 2004-02-11 한국과학기술원 A highly accurate variable gain amplifier with compensations
KR20050097352A (en) * 2004-04-01 2005-10-07 엘지전자 주식회사 Power supply apparatus for mobile phone

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009310A (en) * 1998-07-23 2000-02-15 김덕중 Bias current circuit for operating in low voltage
KR20020001526A (en) * 2000-06-23 2002-01-09 포만 제프리 엘 Active bias network circuit for radio frequency amplifier
KR20040011741A (en) * 2002-07-30 2004-02-11 한국과학기술원 A highly accurate variable gain amplifier with compensations
KR20050097352A (en) * 2004-04-01 2005-10-07 엘지전자 주식회사 Power supply apparatus for mobile phone

Also Published As

Publication number Publication date
KR20050101844A (en) 2005-10-25

Similar Documents

Publication Publication Date Title
US8207719B2 (en) Series regulator circuit and semiconductor integrated circuit
JP4889398B2 (en) Constant voltage power circuit
US7002329B2 (en) Voltage regulator using two operational amplifiers in current consumption
US7782041B1 (en) Linear regulator for use with electronic circuits
US7635969B2 (en) Power supply unit and portable device
US7454640B1 (en) System and method for providing a thermal shutdown circuit with temperature warning flags
US10866606B2 (en) Methods and apparatuses for multiple-mode low drop out regulators
US7664611B2 (en) Device and method for voltage regulator with low standby current
US7453304B2 (en) Integrated circuit and method for generating a clock signal
US20120206120A1 (en) Power regulator
US20090085545A1 (en) Voltage regulator
US20150188421A1 (en) Voltage regulator
US20230229182A1 (en) Low-dropout regulator for low voltage applications
US20130002213A1 (en) Voltage regulator structure
US9348349B2 (en) Control for voltage regulators
US7843183B2 (en) Real time clock (RTC) voltage regulator and method of regulating an RTC voltage
KR100599973B1 (en) Power management unit
CN107728764B (en) Voltage regulator
US6538417B2 (en) Voltage regulating device and process
KR20090103623A (en) Internal voltage generator
US11841722B2 (en) Controlling circuit for low-power low dropout regulator and controlling method thereof
US8169430B2 (en) Display system with low drop-out voltage regulator
KR20140145814A (en) Reference voltage generator, and internal voltage generating device having the same
CN104569548B (en) Line voltage detection circuit of switching power supply
US9753515B2 (en) Anti-deadlock circuit for voltage regulator and associated power system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 14