KR100599201B1 - clock control apparatus in digital signal processor and its method - Google Patents
clock control apparatus in digital signal processor and its method Download PDFInfo
- Publication number
- KR100599201B1 KR100599201B1 KR1020040105571A KR20040105571A KR100599201B1 KR 100599201 B1 KR100599201 B1 KR 100599201B1 KR 1020040105571 A KR1020040105571 A KR 1020040105571A KR 20040105571 A KR20040105571 A KR 20040105571A KR 100599201 B1 KR100599201 B1 KR 100599201B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- frequency
- application software
- state
- mapping table
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
Abstract
본 발명은 디지털 신호 처리 프로세서의 클락 제어 장치 및 그 방법에 관한 것이다. The present invention relates to an apparatus and method for controlling a clock of a digital signal processing processor.
디지털 신호 처리 프로세서의 소비 전력 감소를 위하여, 디지털 신호 처리 프로세서의 소프트웨어가 실시간으로 동작하는 데에 요구되는 만큼의 클락으로 동작하도록, 각 응용 소프트웨어의 상태별로 요구되는 클락 주파수가 다르게 매핑되어 있는 주파수 매핑 테이블을 구성한다. 이것은 FSM (finite state machine) 기반의 응용 소프트웨어의 경우 각 상태마다 요구되어지는 디지털 신호 처리 프로세서의 계산량이 서로 다른 것을 토대로 한 것이다. 그리고 각 응용 소프트웨어의 상태 천이를 감시하여 천이 예정이 감시되면, 천이될 상태에 맞는 클락 주파수에 따라 클락 발생부를 구동시킨다. In order to reduce the power consumption of the digital signal processing processor, the frequency mapping of the clock frequency required for each application software is mapped differently so that the software of the digital signal processing processor operates as many clocks as required to operate in real time. Configure the table. This is based on the fact that in the case of finite state machine (FSM) -based application software, the amount of computation of the digital signal processing processor required for each state is different. When the transition schedule is monitored by monitoring the state transition of each application software, the clock generation unit is driven according to the clock frequency corresponding to the transition state.
이러한 본 발명에 따르면 디지털 신호 처리 프로세서에서 각 응용 소프트웨어가 상태별로 실시간 처리가 가능한 정도의 최소한의 기준 클락으로 동작함으로써, 전력소모를 현저하게 감소시킬 수 있다. According to the present invention, the power consumption can be remarkably reduced by operating each application software in the digital signal processing processor with a minimum reference clock that allows real-time processing for each state.
SDR, DSP, 저전력, 클락 제어 SDR, DSP, Low Power, Clock Control
Description
도 1은 본 발명의 실시 예에 따른 클락 제어 장치의 구조도이다.1 is a structural diagram of a clock control apparatus according to an embodiment of the present invention.
도 2는 본 발명에 따른 매핑테이블 구성 예를 나타낸 도이다. 2 is a diagram illustrating a configuration example of a mapping table according to the present invention.
도 3은 본 발명의 실시 예에 따른 클락 제어 장치가 디지털 신호 처리 프로세서내에 구현된 예를 나타낸 구조도이다. 3 is a structural diagram illustrating an example in which a clock control device according to an embodiment of the present invention is implemented in a digital signal processing processor.
도 4는 본 발명의 실시 예에 따른 클락 제어 방법의 흐름도이다. 4 is a flowchart illustrating a clock control method according to an exemplary embodiment of the present invention.
본 발명은 클락 제어 방법에 관한 것으로, 더욱 상세하게 말하자면 디지털 신호 처리 프로세서(DSP: digital signal processor)의 동작을 위한 클락을 제어하는 장치 및 그 방법에 관한 것이다. The present invention relates to a clock control method, and more particularly, to an apparatus and a method for controlling a clock for the operation of a digital signal processor (DSP).
일반적으로 무선 통신 기기들은 미리 정의된 통신 시스템만을 지원하도록 설계되어 있다. 이러한 무선통신 기기들은 타 통신방식에 대한 유연성이 전혀 없어 글로벌 로밍(Global Roaming)이나 무선 통신 시스템의 선별적 사용이 불가능하다. 이러한 단점을 보완하기 위해 멀티 모드나 멀티 밴드의 무선통신 기기들이 출시되 고 있기는 하나, 이들은 사용자의 요구에 따라 여러 가지 모드를 사용할 수 있도록 하여 제한된 유연성은 제공하지만, 지원되는 모드나 기능은 미리 정의되어 있기 때문에 새로운 통신 시스템이나 타 지역의 다른 통신 방식의 시스템에 접속하기 위해서는 무선통신기기의 하드웨어 자체를 교체해야 하는 문제점이 있었다. In general, wireless communication devices are designed to support only predefined communication systems. These wireless communication devices have no flexibility for other communication methods, and thus global roaming or selective use of a wireless communication system is impossible. To address these shortcomings, multi-mode and multi-band wireless communication devices are on the market, but they offer a variety of modes depending on the user's needs, providing limited flexibility, but the supported modes and functions are preliminary. Since it is defined, in order to access a new communication system or a system of another communication method in another region, there is a problem that the hardware of the wireless communication device needs to be replaced.
이러한 비유연성을 극복하기 위하여, 1990년대에 접어들어 RF또는 IF단에서 신호를 디지털로 변환하여 처리하는 SDR(Software Defined Radio) 기술이 출현하게 된다. SDR 기술은 원칙적으로 안테나 이후 단의 모든 부분을 소프트웨어로 처리하여 통신 시스템을 구현하는 기술로서, 새로운 하드웨어의 변경이나 추가 없이 동작 특성 예를 들어, 동작 주파수(operation frequency), 변조 타입(modulation type), 밴드폭(bandwidth), 네트워크 프로토콜(network protocols) 등을 소프트웨어 프로그램 변경만으로 바꿀 수 있는 기술이다. 현재의 하드웨어의 기술 수준에서 볼 때 고주파단(RF단)까지 소프트웨어로 처리하는 것은 현실성이 없어 대부분의 연구는 중간주파단(IF단) 이후부터 소프트웨어로 처리하여 시스템을 구현하고 있다. 따라서 SDR 기술을 적용한 무선통신 기기의 무선통신 모뎀의 핵심 알고리즘은 주로 디지털 신호 처리 프로세서(이하, DSP라고 명명함)와 그 소프트웨어로 구성되는 것이 일반적인 추세이다. In order to overcome this inflexibility, software defined radio (SDR) technology, which converts and processes a signal into a digital signal at the RF or IF stage, has emerged in the 1990s. SDR technology is a technology that implements a communication system by processing all parts of the stage after the antenna by software in principle, and operates without changing or adding new hardware, for example, operation frequency and modulation type. It is a technology that can change the bandwidth, the network protocols (network protocols), etc. only by changing the software program. In terms of current hardware technology, processing to high frequency (RF) is not practical, so most of the studies have been implemented by software since intermediate frequency (IF). Therefore, the core algorithm of the wireless modem of the wireless communication device applying the SDR technology is generally composed of a digital signal processing processor (hereinafter referred to as DSP) and its software.
이러한 SDR 기술을 이용하여 무선통신 기기를 제작하면 기존의 하드웨어 지향적인 기기와는 달리 소프트웨어적으로 기능 및 모드를 자유롭게 재구성할 수 있게 된다. 예를 들어 SDR기술을 이용한 통신기기를 이용하면, 동일한 플랫폼 상태에서 소프트웨어만을 교체하여 현존하는 다양한 이동통신 규격(CDMA, GSM, WCDMA 등) 을 지원할 수 있게 된다.When the wireless communication device is manufactured using the SDR technology, the functions and modes can be freely reconfigured in software unlike the hardware-oriented devices. For example, using a communication device using the SDR technology, it is possible to support a variety of existing mobile communication standards (CDMA, GSM, WCDMA, etc.) by replacing only the software in the same platform state.
그러나 이러한 장점에도 불구하고 SDR 기술은 현실에 적용하기에는 많은 난제가 있다. 그 중 큰 걸림돌 중의 하나는 DSP의 소모전력이다. 이동 통신용 단말기에 사용되는 모뎀을 ASIC(application specific integrated circuit)의 형태로 하면 전력 소모량이 DSP에 비해 상당히 적다. 그러므로 DSP를 이용한 모뎀을 이동통신용 단말기에 적용하는 경우 ASIC에 비해 상대적으로 소모 전력이 커지기 때문에 배터리 사용시간이 감소하게 되며, 이에 따라 제품의 시장 경쟁력의 하락과 직결된다. However, despite these advantages, SDR technology has many difficulties to apply in reality. One of the biggest obstacles is the power consumption of the DSP. Modems used in mobile communication terminals in the form of application specific integrated circuits (ASICs) consume significantly less power than DSPs. Therefore, when the DSP-based modem is applied to the mobile communication terminal, the power consumption is relatively higher than that of the ASIC, thereby reducing the battery usage time, which is directly related to the decrease in the market competitiveness of the product.
DSP의 물리적인 특성상 동작 클락의 주파수를 낮추면 소모전력이 줄어든다. 이러한 점을 이용하여 배터리 전력 소모를 감소시킬 수 있지만 DSP의 처리 속도도 같이 저하되기 때문에 소정 동작이 원활하게 이루어지지 않는다. 이 경우 DSP의 소프트웨어를 최적화하여 연산량을 상당부분 줄일 수는 있으나, 이 역시 보조수단일 뿐 DSP의 배터리 전력 소모를 방지하기 위한 근본적인 해결책이 될 수는 없는 한계를 가진다.Due to the physical nature of the DSP, lowering the frequency of the operating clock reduces power consumption. This can be used to reduce battery power consumption, but the processing speed of the DSP is also reduced, so that certain operations are not performed smoothly. In this case, the amount of computation can be greatly reduced by optimizing the software of the DSP, but this is also a supplementary measure and cannot be a fundamental solution for preventing the DSP battery power consumption.
그러므로 본 발명이 이루고자 하는 기술적 과제는 각종 전자 장치에 사용되는 DSP에서, 상기 DSP의 소프트웨어가 실시간으로 동작하는 데에 요구되는 만큼의 클락으로 동작하도록 함으로써, 소비 전력을 감소시키고자 하는데 있다. Therefore, the technical problem to be achieved by the present invention is to reduce the power consumption by allowing the DSP software used in various electronic devices to operate in the clock required to operate in real time.
이러한 기술적 과제를 달성하기 위하여, 본 발명의 특징에 따른 클락 제어 방법은, 디지털 신호 처리 프로세서의 동작을 위한 클락 신호 생성을 제어하는 클락 제어 방법에서, a) 상기 디지털 신호 처리 프로세서에서 구동되는 응용 소프트웨어의 상태 천이를 감시하는 단계; b) 상기 응용 소프트웨어의 상태 천이가 감시되면, 각 응용 소프트웨어의 상태별로 요구되는 클락 주파수가 매핑되어 있는 매핑 테이블로부터 상기 천이될 상태에 따른 클락 주파수를 찾아서 구동 주파수로 설정하는 단계; 및 c) 상기 구동 주파수에 따라 클락 신호를 생성하는 클락 발생 장치를 구동시켜 상기 주파수에 해당하는 클락 신호가 생성되도록 하는 단계를 포함한다. In order to achieve the above technical problem, the clock control method according to an aspect of the present invention, in the clock control method for controlling the clock signal generation for the operation of the digital signal processing processor, a) application software driven in the digital signal processing processor Monitoring the state transition of the; b) if the state transition of the application software is monitored, finding a clock frequency according to the state to be transitioned from the mapping table to which the clock frequencies required for each application software state are mapped and setting the driving frequency; And c) driving a clock generator for generating a clock signal according to the driving frequency to generate a clock signal corresponding to the frequency.
본 발명의 다른 특징에 따른 클락 제어 장치는 다수의 응용 소프트웨어를 포함하는 디지털 신호 처리 프로세서의 동작을 위한 클락 신호를 생성하는 클락 발생부의 동작을 제어하는 클락 제어 장치에서, 상기 응용 소프트웨어의 상태 천이를 감시하는 상태 천이 모듈, 그리고 상기 상태 천이가 감시되면 이에 해당하는 통보 신호를 출력하는 상태천이 통보 모듈을 포함하는 응용 소프트웨어 처리부; 및 각 응용 소프트웨어마다 각 상태별로 요구되는 클락 주파수가 매핑되어 있는 주파수 매핑 테이블이 저장되어 있는 저장 모듈, 상기 통보 신호에 따라 상기 저장 모듈로부터 상기 응용 소프트웨어에 해당하는 주파수 매핑 테이블을 찾고, 상기 주파수 매핑 테이블로부터 상기 천이될 상태에 해당하는 클락 주파수를 구동 주파수로 설정하는 주파수 매핑 모듈, 그리고 상기 구동 주파수에 따라 상기 클락 발생부를 동작시키는 구동 모듈을 포함하는 클락 제어부를 포함한다. According to another aspect of the present invention, a clock control device includes a clock control device for controlling an operation of a clock generator that generates a clock signal for an operation of a digital signal processing processor including a plurality of application software. An application software processor including a monitoring state transition module and a status transition notification module for outputting a notification signal corresponding to the monitoring state transition module; And a storage module storing a frequency mapping table in which clock frequencies required for respective states are mapped for each application software, and searching for a frequency mapping table corresponding to the application software from the storage module according to the notification signal. And a clock control unit including a frequency mapping module for setting a clock frequency corresponding to the state to be transitioned from a table as a driving frequency, and a driving module for operating the clock generator according to the driving frequency.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명 이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention.
도 1은 본 발명에 실시 예에 따른 클락 제어 장치의 구조도이다. 1 is a structural diagram of a clock control apparatus according to an embodiment of the present invention.
첨부한 도 1에 도시되어 있듯이, 본 발명의 실시 예에 따른 클락 제어 장치는 해당 전자 기기의 구동을 위한 다수의 응용 소프트웨어의 구동 상태를 감시하는 응용 소프트웨어 처리부(10), 클락 제어부(20)를 포함하며, 클락 발생부(30)를 추가적으로 포함할 수 있다. As shown in FIG. 1, a clock control apparatus according to an embodiment of the present invention includes an application
응용 소프트웨어 처리부(10)는 인가되는 클락 신호에 따라 소정 응용 소프트웨어(40)를 구동시키는 소프트웨어 구동 모듈(11), 구동되는 응용 소프트웨어의 상태 천이를 감시하는 감시 모듈(12), 상태 천이가 감시되면 이를 클락 제어부(20)로 통보하는 천이 상태 통보 모듈(13), 및 클락 제어부(20)로부터 상기 상태 천이 통보에 대한 응답 신호에 따라 상기 구동 모듈(11)로 소프트웨어의 상태 천이를 지시하는 상태 천이 지시 모듈(14)을 포함한다.The
본 발명의 실시 예에 따른 응용 소프트웨어(40)는 DSP에 내장되며, FSM (finite state machine)의 형태로 구성되어 소프트웨어의 동작이 상태(state)별로 구분되어져 있다. 이러한 소프트웨어의 각 상태마다 요구되어지는 DSP의 계산량은 서로 다를 수 있다. 계산량이 낮은 상태에서는 DSP의 부하가 적을 것이므로 낮은 클락에서도 DSP는 응용소프트웨어를 정해진 시간 내에 처리하는 데에 문제가 없을 것이다. 또한 계산량이 높은 상태에서는 DSP의 부하가 클 것이므로 상대적으로 높은 클락이 요구된다. 그러므로 본 발명의 실시 예에서는 이러한 점을 고려하여 이하에서 기술되는 클락 제어부(20)에 응용 소프트웨어의 각 상태에 따라 요구되어지는 DSP의 부하에 따르는 적절한 클락 주파수 값을 매핑 테이블 형태로 가진다. The
한편, 클락 발생부(30)는 인가되는 주파수 제어 신호에 따라 해당 주파수의 클락 신호를 출력하며, 특히, DSP가 동작 가능한 주파수 범위 내의 클락 주파수를 가지는 클락 신호를 생성 및 출력한다. Meanwhile, the
클락 제어부(20)는 응용 소프트웨어(40)의 구동 상태 천이에 따라 소정 주파수를 선택하여 상기 주파수 제어 신호를 출력한다. 이를 위하여, 클락 제어부(20)는 각 응용 소프트웨어의 상태별로 동작 주파수가 매핑되어 있는 매핑 테이블 저장 모듈(21), 상기 응용 소프트웨어 처리부(10)로부터 소프트웨어 상태 천이가 통보되면 상기 주파수 매핑 테이블로부터 천이될 상태에 해당하는 요구 클락 주파수를 찾는 주파수 매핑 모듈(22), 상기 찾아진 요구 클락 주파수에 해당하는 주파수 제어 신호를 상기 클락 발생부(30)로 제공하는 클락 구동 모듈(22)을 포함한다.The
저장 모듈(21)에 저장되는 주파수 매핑 테이블은 도 2와 같은 구조로 구현될 수 있다. 도 2는 매핑 테이블 구성의 한 예를 보여준다. 요구 클락 주파수들 중에는 DSP가 동작가능한 최고의 클락 주파수와 최저의 클락 주파수도 있을 수 있으며, 이 매핑 테이블의 구성은 응용 소프트웨어의 성격에 따라 각기 다를 수 있다. 그러므로 여기서 매핑 테이블은 각각의 응용 소프트웨어별로 저장되며, 각각의 매핑 테이블은 상태별로 요구되는 클락 주파수가 매핑되어 저장된다. The frequency mapping table stored in the
이러한 구조로 이루어지는 본 발명의 실시예에서, 클락 제어부(20) 및 클락 발생부(30)는 DSP와는 개별적으로 구현될 수도 있으며, 예를 들어, DSP가 응용 소프트웨어 처리부(10), 클락 제어부(20)만을 포함하는 형태로 구성되거나, 또는 응용 소프트웨어 처리부(10)만을 포함하는 형태로 구성될 수도 있다. 도 3은 본 발명의 실시 예에 따른 DSP의 구현예를 나타낸 도이다. 도 3에서와 같이, 본 발명의 실시 예에서는 DSP(100) 내에 응용 소프트웨어 처리부(10)와 클락제어부(20)가 소프트웨어 형태로 존재하는 것을 토대로 한다. In the embodiment of the present invention having such a structure, the
다음에는 이러한 구조를 토대로 하여 본 발명의 실시 예에 따른 클락 제어 방법에 대하여 설명한다.Next, a clock control method according to an exemplary embodiment of the present invention will be described based on the structure.
도 4는 본 발명의 실시 예에 따른 클락 제어 방법의 흐름도이다. 4 is a flowchart illustrating a clock control method according to an exemplary embodiment of the present invention.
먼저, 응용 소프트웨어 처리부(10)의 감시 모듈(12)은 FSM 기반의 응용 소프트웨어에서 상태천이가 요구되는지를 감시한다(S100). 소정 응용 소프트웨어가 구동되는 상태에서 현재의 상태가 천이되어야 할 것으로 감시되면, 상태 천이 통보 모듈(13)이 클락 제어부(20)로 소프트웨어에 상태천이가 발생될 예정임을 통보한다(S110∼S120). 이 경우, 상태 천이 통보 모듈(13)은 해당 응용 소프트웨어의 제1 식별 번호, 천이될 상태의 제2 식별 번호를 포함하는 신호를 클락 제어부(20)로 제공한다. 그리고 상태 천이 지시 모듈(14)은 타이머를 구동시킨다(S130). 여기서 타이머를 구동시키는 것은 상태 천이 예정을 통보한 후 클락 제어부(20)부터 응답이 수신되지 않는 경우에 무한정 응답을 기다리는 데드 락(dead lock )상태에 빠지지 않도록 하기 위한 것이다. First, the
한편, 응용 소프트웨어 처리부(10)로부터 소정 응용 소프트웨어의 상태천이 예정이 통보되면, 클락 제어부(20)의 주파수 매핑 모듈(22)은 상기 통보되는 신호에 포함된 제1 및 제2 식별 번호를 각각 추출한 후, 이를 토대로 저장 모듈(21)에서 상기 응용 소프트웨어 해당하는 주파수 매핑 테이블을 찾고, 찾아진 주파수 매핑 테이블에서 상기 제2 식별 번호에 해당하는 상태가 존재하는지를 판단한다(S140∼S150). On the other hand, when the state transition of the predetermined application software is notified from the application
주파수 매핑 모듈(22)은 천이 요구된 상태가 매핑테이블에 존재하면, 천이할 상태에서 요구되는 클락 주파수를 매핑테이블에서 찾아 클락 구동 모듈(23)로 제공하며, 클락 구동 모듈(23)은 클락 발생부(30)의 구동을 해당 주파수로 설정한다(S160∼S170). 즉, 상기 클락 주파수에 해당하는 주파수 제어 신호를 클락 발생부(30)로 전달하며, 클락 발생부(30)는 상기 주파수 제어 신호에 따라 상기 클락 주파수에 해당하는 클락 신호를 생성한다(S180). The
이후, 클락 구동 모듈(23)은 천이될 상태에 따라 클락 주파수 변경이 완료되었음을 응용 소프트웨어 처리부(10)로 통보하고, 이후 응용 소프트웨어 처리부(10)로부터 상태천이 예정 통보를 기다리는 상태로 복귀한다(S190).Thereafter, the
한편, 단계(S150)에서 찾아진 주파수 매핑 테이블에서 상기 제2 식별 번호에 해당하는 상태가 존재하지 않는 경우에는, 클락 제어부(20)의 주파수 매핑 모듈(22)이 일종의 에러 상태로 판단하여 요구되는 클락 주파수를 최대 클락 주파수로 설정한다(S200). 이것은 현재의 상태 천이에 맞는 최적의 클락 주파수가 무엇인지를 판단할 수 없는 상황이기에, 최대 클락 주파수를 설정하여 DSP의 동작에 안정성 을 확보하기 위함이다. On the other hand, if there is no state corresponding to the second identification number in the frequency mapping table found in step S150, the
클락 구동 모듈(23)은 최대 클락 주파수로 클락 발생부(30)를 동작시키고, 클락 변경이 완료하였음을 응용 소프트웨어 처리부(10)로 통보한 후 다시 상태천이 예정 통보를 기다리는 상태로 복귀한다.The
이러한 클락 제어에 따라, 응용 소프트웨어 처리부(10)의 상태 천이 지시 모듈(14)은 클락 제어부(20)로부터 예정된 천이 상태에 따른 클락 주파수 변경이 완료되었음이 통보되면 상태 천이를 지시하며(S210∼S220), 이에 따라 구동 모듈(11)은 응용 소프트웨어의 동작 상태를 해당 상태로 천이시키고 클락 발생부(30)로부터 생성되는 클락 신호에 따라 상기 응용 소프트웨어가 천이된 상태로 동작하도록 한다. According to the clock control, the state
한편 응용 소프트웨어 처리부(10)의 상태 천이 지시 모듈(14)은 타이머가 종료되도록 클락 제어부(20)로부터 클락 주파수 변경 완료가 통보되지 않는 경우에는(S230), 클락 주파수의 변경 없이 상태 천이를 시작하도록 구동 모듈(11)로 지시하다. 이후 응용 소프트웨어 처리부(10)는 다시 소프트웨어의 상태 천이 여부를 감시하는 초기 단계로 복귀한다. On the other hand, if the state
위에 기술된 방법은 컴퓨터가 읽을 수 있는 기록 매체에 저장되는 프로그램 형태로 구현될 수 있다. 기록 매체로는 컴퓨터에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치가 포함될 수 있으며, 예를 들어, CD-ROM, 자기 테이프, 플로피 디스크 등이 있으며, 또한 캐리어 웨이브(예컨대 인터넷을 통한 전송)의 형태로 구현되는 것도 포함된다. The method described above may be implemented in the form of a program stored in a computer-readable recording medium. The recording medium may include any kind of recording device that stores data that can be read by a computer. For example, a CD-ROM, a magnetic tape, a floppy disk, and the like may be used. Included is implemented in the form of).
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
이상에서 설명한 본 발명의 실시 예에 따르면, 디지털 신호 처리 프로세서에서 응용 소프트웨어가 실시간으로 동작하는 데에 요구되는 만큼의 낮은 클락으로 동작하도록 함으로써, 소비 전력 소모를 감소시킬 수 있다. According to the exemplary embodiments of the present invention described above, power consumption can be reduced by allowing the application software to operate at a lower clock as required for real time operation of the application software.
특히 응용 소프트웨어가 실시간으로 동작하는 데에 요구되는 클락 주파수와 무관하게 고정된 클락 주파수를 사용하는 종래의 기술에 비해서 보다 효과적으로 전력 소모를 감소시킬 수 있다. 따라서 디지털 신호 처리 프로세서 칩을 이용하여 소프트웨어적으로 재구성 가능한 SDR 개념의 통신 장치를 저소모전력 장치로 구현할 수 있는 효과가 있다. In particular, it is possible to reduce power consumption more effectively than in the prior art, which uses a fixed clock frequency irrespective of the clock frequency required for the application software to operate in real time. Therefore, there is an effect that a low power consumption device can implement a communication device of the software reconfigurable SDR concept using a digital signal processing processor chip.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040105571A KR100599201B1 (en) | 2004-12-14 | 2004-12-14 | clock control apparatus in digital signal processor and its method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040105571A KR100599201B1 (en) | 2004-12-14 | 2004-12-14 | clock control apparatus in digital signal processor and its method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060067310A KR20060067310A (en) | 2006-06-20 |
KR100599201B1 true KR100599201B1 (en) | 2006-07-11 |
Family
ID=37161887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040105571A KR100599201B1 (en) | 2004-12-14 | 2004-12-14 | clock control apparatus in digital signal processor and its method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100599201B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010028100A (en) * | 1999-09-17 | 2001-04-06 | 박종섭 | A mobile communication base station transciever system of code division multiple access |
KR20010046208A (en) * | 1999-11-11 | 2001-06-05 | 오길록 | DTV Tuner Apparatus And Method For Broadband Auto Frequency Channel Selection Using Approximated Frequency Mapping Function |
KR20020079726A (en) * | 2000-12-28 | 2002-10-19 | 심볼테크놀로지스,인코포레이티드 | Automatic seamless vertical roaming between wlans and wwans |
KR20050054078A (en) * | 2003-12-03 | 2005-06-10 | 삼성전자주식회사 | Device and method for receiving of mobile station in mobile communication system based on sdr |
-
2004
- 2004-12-14 KR KR1020040105571A patent/KR100599201B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010028100A (en) * | 1999-09-17 | 2001-04-06 | 박종섭 | A mobile communication base station transciever system of code division multiple access |
KR20010046208A (en) * | 1999-11-11 | 2001-06-05 | 오길록 | DTV Tuner Apparatus And Method For Broadband Auto Frequency Channel Selection Using Approximated Frequency Mapping Function |
KR20020079726A (en) * | 2000-12-28 | 2002-10-19 | 심볼테크놀로지스,인코포레이티드 | Automatic seamless vertical roaming between wlans and wwans |
KR20050054078A (en) * | 2003-12-03 | 2005-06-10 | 삼성전자주식회사 | Device and method for receiving of mobile station in mobile communication system based on sdr |
Also Published As
Publication number | Publication date |
---|---|
KR20060067310A (en) | 2006-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8156353B2 (en) | Techniques for communications power management based on system states | |
CN101287209B (en) | Communication terminal and computer-readable storage medium | |
KR20180121531A (en) | Adaptive Peripheral Component Interconnects for Optimal Performance and Power Savings | |
CN108419281B (en) | Network switching method and device and communication terminal | |
US7000140B2 (en) | Data processor and data processing system | |
US20080280656A1 (en) | Power management unit (PMU) sequencer | |
EP3345070B1 (en) | Systems and methods for dynamically adjusting memory state transition timers | |
US7362188B2 (en) | System-on-a-chip (SoC) clock management—a scalable clock distribution approach | |
CN101893926A (en) | Method, device and terminal for controlling switching of dual processor | |
CN106060911B (en) | Dormancy and awakening method of radio frequency unit and base station | |
JP4206151B2 (en) | Clock generation method and system | |
JPH11145897A (en) | Mobile radio telephone set | |
US20130212408A1 (en) | Regulating a clock frequency of a peripheral | |
US20160323821A1 (en) | Power Saving Method and Apparatus for Multimode Terminal | |
JP2002290340A (en) | Information processing unit, clock control method | |
JPH10341199A (en) | Radio portable terminal | |
US9841804B2 (en) | Clocking a processor | |
KR100599201B1 (en) | clock control apparatus in digital signal processor and its method | |
WO2019079115A9 (en) | Programmable hardware sleep cycle controller for 802.11 wireless devices supporting low-power | |
US20210058036A1 (en) | Control of envelope tracker PMIC | |
KR100353460B1 (en) | Method for controlling power in wireless telephone set | |
CN113489507B (en) | Wireless communication module, control method of wireless communication module and board card | |
KR102164716B1 (en) | Software operation method for efficiently managing power supply and apparatus using the same | |
US20130331151A1 (en) | Communication terminal, processor, and transmission control method | |
Liu et al. | PhoneJoule: An energy management system for android-based smartphones |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100701 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |