KR100598347B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100598347B1 KR100598347B1 KR1020040051487A KR20040051487A KR100598347B1 KR 100598347 B1 KR100598347 B1 KR 100598347B1 KR 1020040051487 A KR1020040051487 A KR 1020040051487A KR 20040051487 A KR20040051487 A KR 20040051487A KR 100598347 B1 KR100598347 B1 KR 100598347B1
- Authority
- KR
- South Korea
- Prior art keywords
- tantalum
- source gas
- gas
- film
- reactor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 49
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 49
- 238000009792 diffusion process Methods 0.000 claims abstract description 48
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910000077 silane Inorganic materials 0.000 claims abstract description 11
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 7
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 113
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 60
- 238000010926 purge Methods 0.000 claims description 36
- 229910052757 nitrogen Inorganic materials 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 19
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 7
- OTSOGXNIABDRQR-UHFFFAOYSA-N C(C)N(CC)[Ta] Chemical compound C(C)N(CC)[Ta] OTSOGXNIABDRQR-UHFFFAOYSA-N 0.000 claims description 6
- VSLPMIMVDUOYFW-UHFFFAOYSA-N dimethylazanide;tantalum(5+) Chemical compound [Ta+5].C[N-]C.C[N-]C.C[N-]C.C[N-]C.C[N-]C VSLPMIMVDUOYFW-UHFFFAOYSA-N 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 54
- 239000010410 layer Substances 0.000 description 33
- 239000010949 copper Substances 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속배선 영역을 정의하는 패턴이 형성된 반도체 기판 상에 원자층증착법으로 탄탈륨 질화막을 증착하여 제1 확산방지막을 형성하는 단계와, 상기 제1 확산방지막에 대하여 실란 처리를 실시하여 탄탈륨 질화 실리콘막을 형성하는 단계와, 상기 제2 확산방지막 상에 원자층증착법으로 탄탈륨막을 증착하여 제2 확산방지막을 형성하는 단계를 포함한다.According to the present invention, a tantalum nitride film is formed by depositing a tantalum nitride film by atomic layer deposition on a semiconductor substrate having a pattern defining a metal wiring region, and a silane treatment is performed on the first diffusion barrier film to form a silicon tantalum nitride. Forming a film, and depositing a tantalum film on the second diffusion barrier layer by atomic layer deposition to form a second diffusion barrier layer.
확산방지막, 원자층증착법. 실란 처리Diffusion barrier, atomic layer deposition. Silane treatment
Description
도 1a 내지 도 3은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.1A to 3 are views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100: 반도체 기판 110: 층간절연막100
120: 다마신 패턴 130: 확산방지막120: damascene pattern 130: diffusion barrier
140: 금속 씨드층 150: 금속막140: metal seed layer 150: metal film
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 구리 배선에 적용되는 확산방지막 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a diffusion barrier film applied to a copper wiring.
구리 배선 형성 공정은 물리기상증착법을 이용하여 확산방지막을 형성한 후, 확산방지막 상에 씨드층을 형성하고 그 상부에 전기도금법에 의해 구리막을 형성하 여 다마신 패턴을 매립한 후, 화학기계적 연마 공정을 진행하여 구리 배선을 형성하는 공정으로 이루어지고 있다. In the copper wiring formation process, a diffusion barrier is formed by physical vapor deposition, a seed layer is formed on the diffusion barrier, a copper layer is formed on the diffusion barrier by electroplating, and a damascene pattern is embedded, followed by chemical mechanical polishing. The process proceeds to form a copper wiring.
종래의 구리 배선 형성공정에 사용되는 확산방지막은 TaN/Ta막으로 형성하고 있으며, TaN/Ta 박막은 물리기상증착(Pysical Vapor Deposition; PVD) 방법에 의해 형성이 되고 있으나, TaN막과 Ta막을 구리(Cu) 배선의 확산방지막으로 적용할 경우 90nm급 이하의 나노(nano) 구리 배선에서는 확산방지막으로써 효과적이지 못하다. 또한, 소자의 고성능화 추세에 따라서 90nm 테크(tech) 이하의 고성능 소자에서는 확산방지막의 두께를 최소화해야 하는 문제에 직면하고 있으며 종래의 물리기상증착방법으로는 구현하기가 어렵다. The diffusion barrier used in the conventional copper wiring forming process is formed of a TaN / Ta film, and the TaN / Ta thin film is formed by a physical vapor deposition (PVD) method, but the TaN film and the Ta film are copper. When applied as a diffusion barrier of (Cu) wiring, it is not effective as a diffusion barrier in nano copper wiring of 90 nm or less. In addition, according to the trend of high performance of the device, high-performance devices of 90 nm tech or less face a problem of minimizing the thickness of the diffusion barrier, and it is difficult to implement the conventional physical vapor deposition method.
본 발명이 이루고자 하는 기술적 과제는 얇은 두께의 확산방지막을 균일하게 형성할 수 있고, 결함의 성장과 확산을 억제할 수 있는 반도체 소자의 제조방법을 제공함에 있다.
SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method for manufacturing a semiconductor device capable of uniformly forming a thin film diffusion barrier film and suppressing growth and diffusion of defects.
본 발명은, 금속배선 영역을 정의하는 패턴이 형성된 반도체 기판 상에 원자층증착법으로 탄탈륨 질화막을 증착하여 제1 확산방지막을 형성하는 단계와, 상기 제1 확산방지막에 대하여 실란 처리를 실시하여 탄탈륨 질화 실리콘막을 형성하는 단계와, 상기 제2 확산방지막 상에 원자층증착법으로 탄탈륨막을 증착하여 제2 확산방지막을 형성하는 단계를 포함한다.According to the present invention, a tantalum nitride film is deposited on a semiconductor substrate on which a pattern defining a metal wiring region is formed by atomic layer deposition to form a first diffusion barrier, and a silane treatment is performed on the first diffusion barrier to tantalum nitride. Forming a silicon film, and depositing a tantalum film on the second diffusion barrier layer by atomic layer deposition to form a second diffusion barrier layer.
상기 (a) 단계 내지 상기 (c) 단계는 동일한 반응기 내에서 인-시츄로 진행하고, 상기 제2 확산방지막은 원자층증착법을 이용하여 형성할 수 있다. Steps (a) to (c) may be performed in-situ in the same reactor, and the second diffusion barrier layer may be formed using an atomic layer deposition method.
상기 탄탈륨 질화막은, 반응기 내로 탄탈륨 소스 가스를 주입하는 단계와, 상기 탄탈륨 소스 가스의 주입을 차단하고 퍼지 가스를 주입하여 상기 반응기 내에 잔류하는 상기 탄탈륨 소스 가스를 퍼지하는 단계와, 상기 퍼지 가스의 주입을 차단하고 상기 반응기 내로 질소 소스 가스를 주입하는 단계 및 상기 질소 소스 가스의 주입을 차단하고 퍼지 가스를 주입하여 상기 반응기 내에 잔류하는 상기 질소 소스 가스를 퍼지하는 단계를 반복하여 형성할 수 있다. 상기 탄탈륨 소스 가스와 상기 질소 소스 가스는 반응기 내로 상기 반도체 기판이 놓여있는 방향과 평행하게 흘려주되, 균일한 증착을 위하여 상기 반도체 기판을 10∼500 rpm의 속도로 회전시켜 상기 탄탈륨 소스 가스와 상기 질소 소스 가스가 상기 반도체 기판 위에 균일하게 흡착되도록 하는 것이 바람직하다. 상기 탄탈륨 소스 가스로는 TBTDET(t-butyltrikis(diethylamino)tantalum), TaCl5, PDMAT(pentakis(dimethylamino)tantalum), TaI5 또는 TaBr5 가스를 사용하고, 상기 탄탈륨 소스 가스는 10∼1000 sccm의 유량으로 0.1초∼1분간 흘려주는 것이 바람직하다. 상기 질소 소스 가스로는 질소(N) 또는 암모니아(NH3) 가스를 사용하고, 상기 질소 소스 가스는 10∼1000 sccm의 유량으로 0.1초∼1분간 흘려주는 것이 바람직하다. The tantalum nitride film may include injecting a tantalum source gas into a reactor, blocking injection of the tantalum source gas and injecting a purge gas to purge the tantalum source gas remaining in the reactor, and injecting the purge gas. Blocking and injecting the nitrogen source gas into the reactor and blocking the injection of the nitrogen source gas and injecting the purge gas may purge the nitrogen source gas remaining in the reactor. The tantalum source gas and the nitrogen source gas flow into the reactor in parallel with the direction in which the semiconductor substrate is placed, and the tantalum source gas and the nitrogen are rotated by rotating the semiconductor substrate at a speed of 10 to 500 rpm for uniform deposition. Preferably, the source gas is uniformly adsorbed on the semiconductor substrate. As the tantalum source gas, TBTDET (t-butyltrikis (diethylamino) tantalum), TaCl 5 , PDMAT (pentakis (dimethylamino) tantalum), TaI 5 or TaBr 5 gas are used, and the tantalum source gas is used at a flow rate of 10 to 1000 sccm. It is preferable to let it flow for 0.1 second-1 minute. Nitrogen (N) or ammonia (NH 3 ) gas is used as the nitrogen source gas, and the nitrogen source gas is preferably flowed for 0.1 second to 1 minute at a flow rate of 10 to 1000 sccm.
상기 탄탈륨막은, 반응기 내로 탄탈륨 소스 가스를 주입하는 단계 및 상기 탄탈륨 소스 가스의 주입을 차단하고 퍼지 가스를 주입하여 상기 반응기 내에 잔류하는 상기 탄탈륨 소스 가스를 퍼지하는 단계를 반복하여 형성할 수 있다. 상기 탄탈륨 소스 가스는 반응기 내로 상기 반도체 기판이 놓여있는 방향과 평행하게 흘려주되, 균일한 증착을 위하여 상기 반도체 기판을 10∼500 rpm의 속도로 회전시켜 상기 탄탈륨 소스 가스가 상기 반도체 기판 위에 균일하게 흡착되도록 하는 것이 바람직하다. 탄탈륨 소스 가스로는 TBTDET(t-butyltrikis(diethylamino)tantalum), TaCl5, PDMAT(pentakis(dimethylamino)tantalum), TaI5 또는 TaBr5 가스를 사용하고, 상기 탄탈륨 소스 가스는 10∼1000 sccm의 유량으로 0.1초∼1분간 흘려주는 것이 바람직하다. The tantalum film may be formed by repeatedly injecting a tantalum source gas into the reactor, and blocking the injection of the tantalum source gas and injecting a purge gas to purge the tantalum source gas remaining in the reactor. The tantalum source gas flows into the reactor in parallel with the direction in which the semiconductor substrate is placed, and the tantalum source gas is uniformly adsorbed on the semiconductor substrate by rotating the semiconductor substrate at a speed of 10 to 500 rpm for uniform deposition. It is desirable to. As tantalum source gas, TBTDET (t-butyltrikis (diethylamino) tantalum), TaCl 5 , PDMAT (pentakis (dimethylamino) tantalum), TaI 5 or TaBr 5 gas are used, and the tantalum source gas is 0.1 at a flow rate of 10 to 1000 sccm. It is preferable to flow for 1 to 1 minutes.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도 면상에서 동일 부호는 동일한 요소를 지칭한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. It doesn't happen. In the following description, when a layer is described as being on top of another layer, it may be present directly on top of another layer, with a third layer interposed therebetween. In the drawings, the thickness and size of each layer are exaggerated for clarity and convenience of explanation. In the drawings, like numerals refer to like elements.
본 발명은 원자층증착(Atomic Layer Deposition; ALD)법을 적용하여 소스(source) 가스, 퍼지(purge) 가스를 사이클릭 펄스(cyclic pulse)로 공급시켜 사이클릭-모노레이어(cyclic-monolayer)를 증착하는 방법을 제시한다. 고체(기판) 표면에서 흡착(adsorption)과 탈착(desorption) 메카니즘을 이용해 매우 얇은 두께(10Å까지)의 박막을 균일하게 증착할 수 있다. 본 발명의 실시예에 따른 원자층증착법을 사용할 경우 모노레이어(monolayer) 증착에 의해 다원계 박막의 조성을 정밀하게 제어할 수 있고, 박막 결함의 성장과 확산을 억제할 수 있다. The present invention applies the atomic layer deposition (ALD) method to supply a source gas and a purge gas with a cyclic pulse to provide a cyclic-monolayer. A method of vapor deposition is presented. Adsorption and desorption mechanisms on solid (substrate) surfaces can be used to deposit thin films of very thin thickness (up to 10 microns) uniformly. When using the atomic layer deposition method according to an embodiment of the present invention it is possible to precisely control the composition of the multi-element thin film by monolayer deposition, it is possible to suppress the growth and diffusion of the thin film defects.
본 발명의 실시예에서는, 원자층증착법을 이용하여 확산방지막을 형성하는 방법을 제시한다. 더욱 구체적으로는, 원자층증착법을 이용하여 제1 확산방지막(예컨대, TaN막)을 증착한 후 제1 확산방지막(TaN막)에 실란 처리(silane treatment)를 하고 다시 원자층증착법을 이용하여 제2 확산방지막(예컨대, Ta막)을 증착하는 방법을 제시한다. 반도체 소자에서 금속배선(특히, 구리 배선)의 확산방지막 재료로서 TaN막 및 Ta막을 원자층증착법을 이용하여 형성하는 방법으로서 한 반응기 내에서 인-시츄(in-situ)로 차례로 TaN막 및 Ta막을 증착하는 방법을 제시한다. In an embodiment of the present invention, a method of forming a diffusion barrier film using an atomic layer deposition method is provided. More specifically, after depositing the first diffusion barrier layer (eg, TaN layer) by using the atomic layer deposition method, the first diffusion barrier layer (TaN layer) is subjected to silane treatment, and then the atomic layer deposition method is used. A method of depositing a diffusion barrier film (eg, a Ta film) is provided. In the semiconductor device, a TaN film and a Ta film are formed by atomic layer deposition as a diffusion barrier material for metal wiring (especially, copper wiring). The TaN film and the Ta film are sequentially in-situ in one reactor. A method of vapor deposition is presented.
이하에서, 본 발명의 실시예에 따른 확산방지막 형성방법에 적용하는 원자층증착법에 대하여 더욱 상세히 설명한다. Hereinafter, the atomic layer deposition method applied to the diffusion barrier film forming method according to an embodiment of the present invention will be described in more detail.
먼저, 탄탈륨(Ta) 소스 가스를 반응기에 주입하여 200∼700℃ 정도의 온도로 설정된 기판 위에 흡착시킨다. 탄탈륨 소스 가스는 0.1초∼1분간 10∼1000 sccm의 유량 만큼 한정적으로 공급시킨다. 탄탈륨 소스 가스로는 TBTDET(t- butyltrikis(diethylamino)tantalum), TaCl5, PDMAT(pentakis(dimethylamino)tantalum), TaI5 또는 TaBr5 가스를 사용할 수 있다. 반응기 내의 압력은 0.5∼2 Torr 정도로 유지한다. First, a tantalum (Ta) source gas is injected into a reactor and adsorbed onto a substrate set at a temperature of about 200 to 700 ° C. The tantalum source gas is supplied in a limited amount at a flow rate of 10 to 1000 sccm for 0.1 second to 1 minute. Tantalum source gas may be TBTDET (t-butyltrikis (diethylamino) tantalum), TaCl 5 , PDMAT (pentakis (dimethylamino) tantalum), TaI 5 or TaBr 5 gas. The pressure in the reactor is maintained at about 0.5 to 2 Torr.
다음에, 탄탈륨 소스 가스의 주입을 차단하고 퍼지 가스(purge gas)를 반응기에 주입하여 소스 가스를 퍼지(purge)한다. 퍼지 가스는 10∼1000 sccm 정도 흘려주고, 탄탈륨 소스 가스의 퍼지는 0.1초∼2분간 실시한다. 퍼지 가스로는 아르곤(Ar), 질소(N2), 암모니아(NH3) 또는 수소(H2) 가스를 사용할 수 있다. Next, the injection of tantalum source gas is interrupted and a purge gas is injected into the reactor to purge the source gas. The purge gas flows about 10 to 1000 sccm, and the purge of the tantalum source gas is performed for 0.1 second to 2 minutes. Argon (Ar), nitrogen (N 2 ), ammonia (NH 3 ) or hydrogen (H 2 ) gas may be used as the purge gas.
이어서, 퍼지 가스의 주입을 차단하고 반응기에 질소(N) 소스 가스를 주입한다. 질소 소스 가스는 반응기에 0.1초∼1분간 10∼1000 sccm 정도 흘려준다. 질소 소스 가스로는 질소(N) 또는 암모니아(NH3) 가스를 사용할 수 있다. The injection of purge gas is then interrupted and nitrogen (N) source gas is injected into the reactor. Nitrogen source gas is flowed into the reactor for 10 seconds to 1000 sccm for 0.1 seconds to 1 minute. Nitrogen (N) or ammonia (NH 3 ) gas may be used as the nitrogen source gas.
다음에, 질소 소스 가스의 주입을 차단하고 퍼지 가스(purge gas)를 반응기에 주입하여 질소 소스 가스를 퍼지(purge)한다. 퍼지 가스는 10∼1000 sccm 정도 흘려주고, 질소 소스 가스의 퍼지는 0.1초∼2분간 실시한다. Next, the injection of the nitrogen source gas is interrupted and a purge gas is injected into the reactor to purge the nitrogen source gas. The purge gas is flowed about 10 to 1000 sccm, and the purge of the nitrogen source gas is performed for 0.1 second to 2 minutes.
탄탈륨 소스 가스와 질소 소스 가스들은 반응기 내로 기판이 놓여있는 방향과 평행하게 흘려준다. 이 경우에는 빠른 시간 내에 기판 위에 가스들의 흡착을 가능하게 하는 장점이 있지만, 기판의 한쪽 방향에서만 가스들이 흘러나오기 때문에 박막 두께가 균일하게 증착되지 않는 문제가 있다. 이러한 문제는 박막 증착 중에 기판을 10∼500 rpm 정도의 속도로 회전시킬 경우 기판의 모든 방향에서 같은 시간 동안 같은 양의 탄탈륨 소스 가스와 질소 소스 가스를 기판 위에 흡착되게 하므로 해결할 수 있다. Tantalum source gas and nitrogen source gas flow into the reactor parallel to the direction in which the substrate is placed. In this case, although there is an advantage of allowing adsorption of gases on the substrate within a short time, there is a problem that the thickness of the thin film is not uniformly deposited because the gases flow out only in one direction of the substrate. This problem can be solved by rotating the substrate at a speed of about 10 to 500 rpm during thin film deposition because the same amount of tantalum source gas and nitrogen source gas are adsorbed on the substrate for the same time in all directions of the substrate.
상술한 탄탈륨 소스 가스 주입, 퍼지 가스 주입, 질소 소스 가스 주입 및 퍼지 가스 주입을 1사이클(cycle)로 하여 사이클을 반복함으로서 원하는 두께, 예컨대 10∼500Å 정도의 두께를 갖는 TaN막을 형성한다. By repeating the cycle with the above-described tantalum source gas injection, purge gas injection, nitrogen source gas injection and purge gas injection as one cycle, a TaN film having a desired thickness, for example, a thickness of about 10 to 500 kPa is formed.
한편, 퍼지 가스와 질소 소스 가스를 동일한 가스, 예컨대 암모니아 가스를 사용할 경우에는 탄타륨 소스 가스 주입 및 퍼지 가스(질소 소스 가스) 주입을 1사이클(cycle)로 하여 사이클을 반복함으로서 원하는 두께를 갖는 TaN막을 형성할 수 있다. On the other hand, when the same gas, for example, ammonia gas, is used for the purge gas and the nitrogen source gas, TaN having the desired thickness is repeated by repeating the cycle with the injection of the tantalum source gas and the injection of the purge gas (nitrogen source gas) as one cycle. A film can be formed.
TaN막을 원자층증착법으로 형성한 후에, 구리 접착 및 배리어 특성 개선을 위하여 TaN막 표면 상에 실란(SiH4) 처리를 실시하여 탄탈륨 질화 실리콘막(TaNSi)을 형성한다. 상기 실란 처리는 예컨대, 실란 가스를 퍼지 가스와 함께 혼합 가스를 만들어서 300∼450℃ 정도의 온도에서 1∼100초 정도의 시간 동안 웨이퍼 표면 처리, 즉 소킹(soaking) 처리하는 것을 말한다. 상기 실란 처리에 의하여, TaN막 표면에 존재할 수 있는 결함 또는 경계면 등으로 인한 금속막(특히, 구리막)의 확산 경로를 차단하여 확산방지막의 성능을 높일 수 있다. After the TaN film is formed by atomic layer deposition, a tantalum silicon nitride film (TaNSi) is formed by silane (SiH 4 ) treatment on the surface of the TaN film in order to improve copper adhesion and barrier properties. The silane treatment refers to, for example, producing a mixed gas together with a purge gas and performing wafer surface treatment, that is, soaking, for about 1 to 100 seconds at a temperature of about 300 to 450 ° C. By the silane treatment, the diffusion path of the metal film (particularly, the copper film) due to defects or interfaces that may exist on the surface of the TaN film may be blocked to increase the performance of the diffusion barrier film.
이어서, TaN(Si)막 상에 Ta막을 형성한다. Ta막은 상술한 원자층증착법을 이용하여 형성할 수 있다. 원자층증착법을 이용한 Ta막 형성방법을 설명하면 다음과 같다. Subsequently, a Ta film is formed on the TaN (Si) film. The Ta film can be formed using the atomic layer deposition method described above. The Ta film forming method using the atomic layer deposition method is as follows.
먼저, 탄탈륨(Ta) 소스 가스를 반응기에 주입하여 200∼700℃ 정도의 온도로 설정된 기판 위에 흡착시킨다. 탄탈륨 소스 가스는 0.1초∼1분간 10∼1000 sccm의 유량 만큼 한정적으로 공급시킨다. 탄탈륨 소스 가스로는 TBTDET(t-butyltrikis(diethylamino)tantalum), TaCl5, PDMAT(pentakis(dimethylamino)tantalum), TaI5 또는 TaBr5 가스를 사용할 수 있다. 반응기 내의 압력은 0.5∼2 Torr 정도로 유지한다. First, a tantalum (Ta) source gas is injected into a reactor and adsorbed onto a substrate set at a temperature of about 200 to 700 ° C. The tantalum source gas is supplied in a limited amount at a flow rate of 10 to 1000 sccm for 0.1 second to 1 minute. The tantalum source gas may be TBTDET (t-butyltrikis (diethylamino) tantalum), TaCl 5 , PDMAT (pentakis (dimethylamino) tantalum), TaI 5 or TaBr 5 gas. The pressure in the reactor is maintained at about 0.5 to 2 Torr.
다음에, 탄탈륨 소스 가스의 주입을 차단하고 퍼지 가스(purge gas)를 반응기에 주입하여 소스 가스를 퍼지(purge)한다. 퍼지 가스는 10∼1000 sccm 정도 흘려주고, 탄탈륨 소스 가스의 퍼지는 0.1초∼2분간 실시한다. 퍼지 가스로는 아르곤(Ar), 질소(N2), 암모니아(NH3) 또는 수소(H2) 가스를 사용할 수 있다. Next, the injection of tantalum source gas is interrupted and a purge gas is injected into the reactor to purge the source gas. The purge gas flows about 10 to 1000 sccm, and the purge of the tantalum source gas is performed for 0.1 second to 2 minutes. Argon (Ar), nitrogen (N 2 ), ammonia (NH 3 ) or hydrogen (H 2 ) gas may be used as the purge gas.
이와 같이 탄탈륨 소스 가스 주입과 퍼지 가스 주입을 반복하여 원하는 두께의 Ta막을 형성할 수 있다. As described above, the Ta film having the desired thickness can be formed by repeating the tantalum source gas injection and the purge gas injection.
이하에서, 본 발명의 실시예에 따른 확산방지막 형성방법을 이용하여 금속배선을 형성하는 방법을 설명한다.Hereinafter, a method of forming a metal wiring by using the diffusion barrier film forming method according to an embodiment of the present invention.
도 1a를 참조하면, 반도체 기판(100) 상에 층간절연막(110)을 형성한다. 반도체 기판(100)에는 도시하지는 않았지만 웰(well), 소자분리막, 트랜지스터, 커패시터, 금속 배선 등이 형성되어 있을 수 있다. 층간절연막(110)은 저유전 상수값을 갖는 절연물질, 예컨대 PSG(Phosphorus Silicate Glass), USG(Undoped Silicate Glass), PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate), HDP(High Density Plasma) 등으로 형성하는 것이 바람직하다. Referring to FIG. 1A, an
이어서, 층간절연막(110)을 패터닝하여 반도체 기판(100)에 형성된 트랜지스터 또는 금속배선 등의 하부 도전층(미도시)과 연결하기 위한 다마신(dual damascene) 패턴(120)을 형성한다. 상기 다마신 패턴(120)은 도 1a에 도시된 바와 같은 싱글 다마신(single damascene) 또는 도 1b에 도시된 바와 같은 듀얼 다마신(dual damascene) 패턴일 수 있다. 다마신 패턴(120)을 형성하는 방법은 반도체 기술분야에서 통상의 지식을 가진 자에게 널리 알려진 기술이기 때문에 여기서는 그 설명을 생략한다. 한편, 본 발명의 실시예에서는 도 1a에서는 층간절연막(110) 내에 싱글 다마신 패턴(120)을 형성하여 후속 공정을 진행하는 경우를 예로 들어 설명하나, 도 1b에 도시된 바와 같이 반도체 기판(100) 상에 제1 층간절연막(102), 식각정지층(104) 및 제2 층간절연막(106)이 형성되어 있고, 제1 층간절연막(102), 식각정지층(104) 및 제2 층간절연막(106)을 패터닝하여 듀얼 다마신 패턴(120)을 형성하는 경우에도 본 발명을 적용할 수 있다. 듀얼 다마신 공정은 반도체 기술 분야에서 통상의 지식을 가진 자에게 널리 알려진 기술이기 때문에 여기서는 그 설명을 생략한다.Subsequently, the
이렇게 다마신 패턴(120)이 형성되면 하부 도전층이 노출되며, 하부 도전층의 표면에 형성된 자연 산화막 또는 오염 물질을 제거하기 위하여 세정 공정을 실시한다. When the
다음에, 다마신 패턴(106)이 형성된 반도체 기판(100) 상에 본 발명의 실시예에 따라 확산방지막(130)을 형성한다. 도 2a 내지 도 2c는 확산방지막 형성방법을 더욱 구체적으로 설명하기 위하여 도시한 도면들로서, 도 1a 및 도 1b의 'A' 부 분을 확대한 도면들이다. Next, a
도 2a 내지 도 2c를 참조하면, 원자층증착법을 이용하여 제1 확산방지막(130a)을 형성한다. 제1 확산방지막(130a)은 TaN막으로 형성할 수 있다. 이어서, 제1 확산방지막(130a) 위에 실란 처리(silane treatment)를 실시한다. 상기 제1 확산방지막(130a)의 실란 처리에 의하여 실리콘을 함유하는 제2 확산방지막(130b)이 형성되게 된다. 실란 처리되어 실리콘을 함유하는 제2 확산방지막(130b) 상에 다시 원자층증착법을 이용하여 제3 확산방지막(130c)을 증착한다. 제3 확산방지막(130c)은 Ta막으로 형성할 수 있다. 2A to 2C, the
도 3을 참조하면, 확산방지막(130) 상에 단차를 따라 금속 씨드층(140)을 형성한다. 금속 씨드층(140)은 PVD, CVD 또는 원자층 증착(Atomic Layer Deposition; ALD) 방법을 이용하여 구리(Cu)로 형성할 수 있다. 금속 씨드층(140)은 10Å 내지 1000Å 정도의 두께로 형성한다. Referring to FIG. 3, the
다음에, 금속 씨드층(140)의 결정립(grain size)을 조대화하고, 금속 씨드층(140) 표면에 형성된 표면 산화층을 제거하기 위하여 수소환원 열처리를 행한다. 상기 수소환원 열처리는 수소 기체 또는 소정 농도(95%이하)의 아르곤(Ar)이나 질소(N2)를 포함하는 수소 혼합기체를 사용하여 50∼300℃ 범위의 온도에서 1분∼2시간 정도 실시하는 것이 바람직하다. Next, the grain size of the
이어서, 금속 씨드층(140) 상에 전기도금법으로 금속막(150)을 형성하여 다마신 패턴(120)을 금속막(150)으로 완전히 매립한다. 상기 금속막(150)은 구리(Cu) 막으로 형성할 수 있다. 이어서, 금속막(150)의 결정 조직(grain morphology)을 바꾸기 위하여 수소 환원 열처리를 실시한다. 상기 수소 환원 열처리는 수소 기체 또는 소정 농도(95%이하)의 아르곤(Ar)이나 질소(N2)를 포함하는 수소 혼합기체를 사용하여 50∼300℃ 범위의 온도에서 1분∼2시간 정도 실시하는 것이 바람직하다. Subsequently, the
다음에, 전기도금법으로 금속막(150)이 형성된 반도체 기판(100)을 화학기계적 연마(Chemical Mechanical Polishing)하여 평탄화한다. 상기 화학기계적 연마는 층간절연막(110)이 노출될 때까지 실시하는 것이 바람직하다. Next, the
본 발명에 의한 반도체 소자의 제조방법에 의하면, 얇은 두께의 확산방지막을 균일하게 형성할 수 있고, 확산방지막 내에서의 결함의 성장과 확산을 억제할 수 있다. According to the method for manufacturing a semiconductor element according to the present invention, a thin diffusion barrier film can be formed uniformly, and growth and diffusion of defects in the diffusion barrier film can be suppressed.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
As mentioned above, although preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment, A various deformation | transformation by a person of ordinary skill in the art within the scope of the technical idea of this invention is carried out. This is possible.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040051487A KR100598347B1 (en) | 2004-07-02 | 2004-07-02 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040051487A KR100598347B1 (en) | 2004-07-02 | 2004-07-02 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060002444A KR20060002444A (en) | 2006-01-09 |
| KR100598347B1 true KR100598347B1 (en) | 2006-07-06 |
Family
ID=37105398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040051487A KR100598347B1 (en) | 2004-07-02 | 2004-07-02 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100598347B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861837B1 (en) | 2006-12-28 | 2008-10-07 | 동부일렉트로닉스 주식회사 | Method of forming a metal line in semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100807065B1 (en) * | 2006-12-27 | 2008-02-25 | 동부일렉트로닉스 주식회사 | Method for forming metal wire in semiconductor device |
-
2004
- 2004-07-02 KR KR1020040051487A patent/KR100598347B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861837B1 (en) | 2006-12-28 | 2008-10-07 | 동부일렉트로닉스 주식회사 | Method of forming a metal line in semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060002444A (en) | 2006-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928006B2 (en) | Structure for a semiconductor device and a method of manufacturing the same | |
| US7189641B2 (en) | Methods of fabricating tungsten contacts with tungsten nitride barrier layers in semiconductor devices, tungsten contacts with tungsten nitride barrier layers | |
| KR102661268B1 (en) | Multi-domain diffusion barrier containing titanium, silicon and nitrogen | |
| WO2001029891A1 (en) | Conformal lining layers for damascene metallization | |
| JP4001509B2 (en) | Method for forming diffusion barrier film of semiconductor element | |
| KR20080101745A (en) | Atomic layer deposition of tungsten materials | |
| JP2009509039A (en) | Processing process for batch ALD reactor | |
| US7411254B2 (en) | Semiconductor substrate | |
| US7358188B2 (en) | Method of forming conductive metal silicides by reaction of metal with silicon | |
| KR100467369B1 (en) | Hydrogen barrier and method for fabricating semiconductor device having the same | |
| US11043413B2 (en) | Barrier layer formation for conductive feature | |
| KR100528069B1 (en) | Semiconductor Device And Method For Manufacturing The Same | |
| KR100598347B1 (en) | Method for manufacturing semiconductor device | |
| US20190189506A1 (en) | Ultra-thin diffusion barriers | |
| US7482264B2 (en) | Method of forming metal line of semiconductor device, and semiconductor device | |
| JP2002057125A (en) | Method of forming metal wiring | |
| KR100551073B1 (en) | Forming method of thin film using pulsed chemical vapor deposition | |
| KR20040053457A (en) | Method For Manufacturing Semiconductor Devices | |
| US20230197438A1 (en) | Selective tantalum nitride deposition for barrier applications | |
| KR100800142B1 (en) | Method of manufacturing semiconductor device | |
| KR100744424B1 (en) | Method for manufacturing semiconductor device | |
| KR100503965B1 (en) | Method of forming a diffusion barrier layer in a semiconductor device | |
| KR20200140432A (en) | A defect healing method by selective deposition for memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 14 |