KR100594866B1 - method for fabricating low dielectric material - Google Patents

method for fabricating low dielectric material Download PDF

Info

Publication number
KR100594866B1
KR100594866B1 KR1020000005327A KR20000005327A KR100594866B1 KR 100594866 B1 KR100594866 B1 KR 100594866B1 KR 1020000005327 A KR1020000005327 A KR 1020000005327A KR 20000005327 A KR20000005327 A KR 20000005327A KR 100594866 B1 KR100594866 B1 KR 100594866B1
Authority
KR
South Korea
Prior art keywords
dielectric material
low dielectric
manufacturing
low
droplets
Prior art date
Application number
KR1020000005327A
Other languages
Korean (ko)
Other versions
KR20010077502A (en
Inventor
최수석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000005327A priority Critical patent/KR100594866B1/en
Publication of KR20010077502A publication Critical patent/KR20010077502A/en
Application granted granted Critical
Publication of KR100594866B1 publication Critical patent/KR100594866B1/en

Links

Images

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16KVALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00Actuating devices; Operating means; Releasing devices
    • F16K31/44Mechanical actuating means
    • F16K31/62Pedals or like operating members, e.g. actuated by knee or hip
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16KVALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00Construction of housing; Use of materials therefor
    • F16K27/02Construction of housing; Use of materials therefor of lift valves
    • EFIXED CONSTRUCTIONS
    • E03WATER SUPPLY; SEWERAGE
    • E03CDOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/02Plumbing installations for fresh water
    • E03C1/05Arrangements of devices on wash-basins, baths, sinks, or the like for remote control of taps
    • E03C1/052Mechanical devices not being part of the tap, e.g. foot pedals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 칩이나 액정표시장치에 사용되는 저 유전물질의 제조방법에 관한 것으로, 유전상수가 2인 미세 공극을 다수 함유하는 마이크론 단위의 저유전율 입자를 제조하여, 반도체소자의 쿼터 마이크론 기술(quarter micron technology)이나, 멀티레벨 인터커넥트 기술(multilevel interconnect technology)에 사용하여 근접 배선간에 발생하는 기생용량을 줄일 수 있어 신호지연을 방지할 수 있고, 저 유전물질을 필요로 하는 모든 물질에 사용하면 소자의 특성을 개선할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a low dielectric material used in a semiconductor chip or a liquid crystal display device. It can be used for quarter micron technology or multilevel interconnect technology to reduce parasitic capacitances between adjacent wirings, thus preventing signal delays, and for devices that require low dielectric materials. There is an effect to improve the characteristics of.

Description

저 유전물질 제조방법{method for fabricating low dielectric material} Method for fabricating low dielectric material             

도 1a 내지 도 1d는 일반적인 반도체소자의 배선연결 공정을 도시한 공정단면도이고,1A to 1D are cross-sectional views illustrating a wiring connection process of a general semiconductor device.

도 2a 내지 도 2c는 본 발명에 따른 저유전물질 제조공정을 도시한 공정단면도이다.2A to 2C are cross-sectional views illustrating a process for manufacturing a low dielectric material according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

119a : 유전입자 121 : 공극 119a: dielectric particles 121: voids

본 발명은 저 유전 물질 제조방법에 관한 것으로, 기존의 유전물질을 이용하여 비교적 간단한 공정을 거쳐 저 유전물질로 제조할 수 있는 방법에 관한 것이다.The present invention relates to a method of manufacturing a low dielectric material, and to a method of manufacturing a low dielectric material through a relatively simple process using an existing dielectric material.

일반적으로, 반도체소자나 기타의 기능성 소자 예를 들면 액정표시소자와 같은 장치는 저 유전물질을 필요로 한다.  In general, devices such as semiconductor devices and other functional devices, such as liquid crystal display devices, require low dielectric materials.

특히, 반도체 소자의 경우, 집적회로를 구성하기 위해서는 단일 기판 위에 트랜지스터와 같은 스위칭소자를 수백만개 형성하는 것이 필요하다.In particular, in the case of semiconductor devices, it is necessary to form millions of switching elements such as transistors on a single substrate in order to form an integrated circuit.

이러한 개개의 소자는 금속배선 공정으로 서로 연결되며, 각 배선의 접속은 낮은 쪽의 배선과 높은 쪽의 배선을 각각 연결하는 방식으로 이루어진다.These individual elements are connected to each other by a metal wiring process, and the connection of each wire is made by connecting the low wire and the high wire, respectively.

전술한 바와 같이 구동소자는 하나 이상의 상호 연결레벨이 요구되므로, 다중 상호 연결구조에서 상기 배선사이에 발생하는 기생용량은 소자의 동작특성에 부정적인 영향을 끼친다. As described above, since the driving device requires one or more interconnect levels, parasitic capacitances generated between the wirings in the multiple interconnect structure negatively affect the operation characteristics of the device.

또한, 반도체 소자의 집적도가 증가할수록, 배선 자체의 크기 뿐만 아니라 배선 사이의 간격 또한 점점 줄어들고 있다.In addition, as the degree of integration of semiconductor devices increases, not only the size of the wirings themselves, but also the spacing between the wirings decreases.

이러한 배선 사이의 간격 감소는 기생 캐패시터(parasitic capacity)를 발생시키는 주원인이 된다.This reduction in the spacing between the wirings is a major reason for generating parasitic capacitors.

이하 도 1a 내지 도 1d의 공정단면도를 참조하여 설명한다.Hereinafter, a process cross-sectional view of FIGS. 1A to 1D will be described.

도면에는 도시하지는 않았지만, 반도체기판(51)에는 하부에 단층의 또는 다층의 금속배선이 형성되어져 있으며, 이 하부의 단층 또는 다층의 금속배선과 최상층의 금속배선(53)이 콘택홀 등에 의해 전기적으로 연결되어져 있다.Although not shown in the drawing, the semiconductor substrate 51 has a single layer or multi-layered metal wiring formed on the bottom thereof, and the single or multi-layered metal wiring and the uppermost metal wiring 53 are electrically connected by a contact hole or the like. It is connected.

이 최상층의 금속배선(53)의 두께는 하층의 다른 금속배선보다 두껍게 형성되어 인접된 금속배선 간의 기생용량이 매우 크다.The thickness of the uppermost metal wiring 53 is formed thicker than other metal wirings in the lower layer so that the parasitic capacitance between adjacent metal wirings is very large.

상기 최상층의 금속배선은 외부의 연결배선과 연결되기 위해 콘택홀을 통해 금속물질로 구성된 단자를 형성하게 된다. 이때, 상기 최상층의 금속배선과 금속단자 사이에 형성되는 기생용량 또한 매우 크다.The metal wiring of the uppermost layer forms a terminal made of a metal material through a contact hole to be connected to an external connection wiring. At this time, the parasitic capacitance formed between the metal wiring and the metal terminal of the uppermost layer is also very large.

도 1a에 도시한 바와 같이, 최상층의 금속배선(53)을 덮도록 실리콘 산화막 또는 실리콘 질화막을 1000 ∼2000Å의 두께로 증착하여 보호막(55)을 형성한다.As shown in Fig. 1A, a protective film 55 is formed by depositing a silicon oxide film or a silicon nitride film to a thickness of 1000 to 2000 GPa so as to cover the metal wiring 53 of the uppermost layer.

상기 보호막(55)은 상기 최상층에 형성되는 금속배선(53)을 외부 환경에 의한 오염이나 스크래치로부터 보호하고, 동시에 각각의 스위칭 소자(미도시)를 절연하는 역할을 한다.The passivation layer 55 protects the metal wiring 53 formed on the uppermost layer from contamination or scratches by an external environment and at the same time insulates each switching element (not shown).

다음으로, 도 1b에 도시한 바와 같이, 상기 최상층의 금속배선(53) 상부의 일부 보호막(55)을 식각하여, 상기 금속배선(53)을 노출시키는 콘택홀(57)을 형성한다.Next, as shown in FIG. 1B, a portion of the passivation layer 55 on the uppermost metal wiring 53 is etched to form a contact hole 57 exposing the metal wiring 53.

상기 노출된 금속배선은 상기 콘택홀(57)을 통해 외부단자(미도시)와 연결되는 패드부이다.The exposed metal wiring is a pad portion connected to an external terminal (not shown) through the contact hole 57.

다음으로, 도 1c에 도시한 바와 같이, 콘택홀(57)이 형성된 기판(51)의 전면에 금속을 증착하여, 상기 콘택홀(57)에 상기 금속물질이 충진하도록 하여 외부와 연결되는 단자(59)를 형성한다.Next, as shown in FIG. 1C, a metal is deposited on the entire surface of the substrate 51 on which the contact hole 57 is formed, and the terminal is connected to the outside by filling the contact hole 57 with the metal material. 59).

다음으로, 도 1d에 도시한 바와 같이 알루미늄(Al)이나 알루미늄합금(Al alloy)과 같이 저항이 낮은 물질을 형성하여, 상기 단자(59)를 통해 상기 금속배선층(53)과 연결되는 배선(61)을 형성한다.Next, as illustrated in FIG. 1D, a material having low resistance such as aluminum (Al) or aluminum alloy (Al alloy) is formed, and the wiring 61 is connected to the metal wiring layer 53 through the terminal 59. ).

이와 같은 구성에서, 상기 도전성 배선간을 절연하는 절연층(55)의 물질은 저유전 물질이 아니면 상기 배선 사이에 기생캐패시터가 발생하게 되고, 이러한 기생키패시터에 의한 신호지연 현상이 발생한다.In such a configuration, if the material of the insulating layer 55 that insulates the conductive wires is not a low dielectric material, parasitic capacitors are generated between the wires, and a signal delay phenomenon occurs due to such parasitic capacitors.

이러한 문제는, 반도체 소자가 더욱 초박화되어 가는 과정에서 아주 큰 이슈 로 대두된다.This problem is a big issue in the process of becoming thinner semiconductor devices.

따라서, 저 유전물질은 절연물질 등의 응용 측면 및 절연재료로서 큰 관심을 끌고 있으며, 지속적인 물질의 개발이 여러 연구 그룹에서 진행되고 있는 상태이다.Therefore, low dielectric materials are attracting great attention as application materials and insulating materials such as insulating materials, and the development of continuous materials is in progress in various research groups.

그러나 이러한 연구는 물질전체의 유전상수가 낮은 물질의 선택과 분자설계를 위주로 연구가 진행되고 있으며, 이에는 개발을 위한 노력과 비용 및 물질선택의 폭에 있어서의 한계가 있으며, 아직까지 개발의 결과에 의해서는 한계에 다다른 듯한 측면이 있다.However, these studies are mainly focused on the selection of materials with low dielectric constants and the design of molecules, and there are limitations in development efforts, costs, and material selection. There is an aspect that seems to have reached its limit.

이러한 기존의 연구방법들은 예를 들면, 불소를 첨가한 폴리이미드(highly fluorinated polyimide)계 분자를 통한 연구와 유전상수가 큰 수분의 흡수가 적은 분자체의 설계 등의 연구와 함께, 분자구조를 설계하여, 분자의 전체적인 자유체적(free volume)을 증가시키는 형태의 연구가 진행중이다.These existing research methods design the molecular structure together with, for example, research through the use of highly fluorinated polyimide-based molecules and the design of molecular sieves with low absorption of moisture having a high dielectric constant. Thus, studies are underway to increase the overall free volume of molecules.

그러나, 이는 앞서 말했듯이 물질의 선정 및 개발의 한계와 더불어 아직까지는 작은 유전상수 값을 가지는 물질을 제조하기가 어렵다. However, as mentioned above, it is difficult to manufacture a material having a small dielectric constant with the limitation of the selection and development of the material.

따라서, 본 발명은 좀더 용이한 방법으로, 유전상수 값이 2 이하인 저 유전물질을 제조하는 방법을 제안하는데 그 목적이 있다.

Accordingly, an object of the present invention is to propose a method for preparing a low dielectric material having a dielectric constant value of 2 or less as a more convenient method.

전술한 바와 같은 목적을 달성하기 위해 본 발명에 따른 저 유전물질 제조방법은 고분자인 유상의 유전물질에 소량의 수용액을 첨가하고 교반하여 미세한 물방울이 내부에 함유된 유전물질을 형성하는 단계와; 상기 교반된 유전물질을 수용액상에 넣어 교반하여 상기 미세한 물방울이 내부에 함유된 유전물질을 다수의 입자화된 유전물질로 형성하는 단계와; 상기 입자화된 유전물질내의 물방울을 증발시켜 다수의 기공을 포함하는 입자를 형성하는 단계를 포함한다.In order to achieve the above object, a low dielectric material manufacturing method according to the present invention comprises the steps of adding a small amount of aqueous solution to the oil-based dielectric material of the polymer and stirred to form a dielectric material containing fine water droplets therein; Putting the stirred dielectric material in an aqueous solution to stir to form a dielectric material containing the fine water droplets into a plurality of granulated dielectric materials; Evaporating water droplets in the granulated dielectric material to form particles comprising a plurality of pores.

상기 유전물질은 이미드계 고분자인 것을 특징으로 한다.The dielectric material is characterized in that the imide-based polymer.

상기 저 유전물질의 유전상수는 2 이하인 것을 특징으로 한다.The dielectric constant of the low dielectric material is characterized in that 2 or less.

이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명은 작은 공기층을 내부에 다수 함유하고 유전상수가 2 이하인 마이크론(micron)단위의 입자체를 형성하는 방법을 제안한다.The present invention proposes a method for forming a micron particle having a small air layer therein and having a dielectric constant of 2 or less.

이하 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

본 발명은 W/O/W( water-in-oil-in-water)의 다중 에멀션방식을 사용하여, 유전상수(Dielectric constant)값이 2 이하인 저 유전물질을 제조하였다.According to the present invention, a low dielectric material having a dielectric constant of 2 or less is prepared using a multiple emulsion method of water / in-oil-in-water (W / O / W).

일반적으로 에멀션(emulsion)은 유제라고도 하며, 액체속에 액체입자가 콜로이드입자 또는 그 보다 큰 입자로 분산된 것이다.In general, emulsions are also called emulsions, in which liquid particles are dispersed as colloidal particles or larger particles in a liquid.

예를 들어 기름과 물을 섞으면, 일시적으로 에멀션이 생기지만 즉시 두층으로 분리된다, 그러나 적당한 에멀션화제를 가하여 흔들면 장시간 에멀션으로서 보존된다.For example, when oil and water are mixed, an emulsion temporarily forms, but immediately separates into two layers, but when it is shaken with a suitable emulsifier, it is preserved as an emulsion for a long time.

상기 다중 에멀션 방식은 서로 다른 상의 미세한 방울들을 담은 방울들이 흩 어져 있는 유상액이다.The multiple emulsion method is an emulsion in which droplets containing fine droplets of different phases are scattered.

상기 W/O/W 방식은 커다란 기름방울 내에 작은 물방울들이 포함된 상태이다.The W / O / W method is a state in which small droplets are contained in large oil droplets.

다시 말하면, 연속적인 물방울 내에 흩어져 있는 큰 기름방울 내에 작은 물방울들이 퍼져있는 상태이다.In other words, small droplets are spread in large droplets of oil scattered in continuous droplets.

본 발명은 이러한 상태를 응용하여 유전물질 내에 유전율이 2인 공기가 함유된 다수의 공극을 형성하여, 유전상수가 2 이하인 저 유전물질을 제조하였다.The present invention is applied to this state to form a plurality of pores containing air having a dielectric constant of 2 in the dielectric material, thereby producing a low dielectric material having a dielectric constant of 2 or less.

이하 도 2a 내지 도 2c를 참조하여 본 발명에 따른 저 유전물질 제조방법을 설명한다.Hereinafter, a method of manufacturing a low dielectric material according to the present invention will be described with reference to FIGS. 2A to 2C.

도 2a에 도시한 바와 같이, 낮은 계면활성제가 포함된 유상(oil phase)의 중합체(monomer)또는 올리고머(oligomer)(111)에 극성이 강한 소량의 수용액상(water phase)(115)을 첨가한 후, 소정의 수단을 이용하여 상기 혼합용액을 교반(agitation)하여 에멀션을 형성한다.As shown in FIG. 2A, a small amount of polar water phase 115 is added to an oil phase polymer or oligomer 111 containing a low surfactant. Then, the mixed solution is agitated to form an emulsion using a predetermined means.

이때, 상기 두 물질은 상기 계면활성제에 의해 서로 층이 나누어지지 않고 교반 상태를 유지하므로, 마치 기름내에 물방울이 박혀 있는 것과 같은 효과를 낸다. 즉, 유상의 중합체내에 상기 다수의 미세한 물방울이 박혀있는 형태인 W/O(water in oil)상태가 된다. At this time, the two materials are kept in a stirring state without being divided into layers by the surfactant, thereby producing an effect as if water droplets are embedded in oil. That is, it is in the form of water in oil (W / O) in which a plurality of fine water droplets are embedded in an oily polymer.

다음으로, 도 2b에 도시한 바와 같이, 상기 W/O상태인 에멀션의 교반상태를 유지하며, 극성이 강한 수용액상(117)내에 넣고 교반하게 되면, 상기 W/O 상태의 다수의 중합체의 방울(119)들이 상기 수용액 내에 형성된다.Next, as shown in Figure 2b, while maintaining the stirring state of the emulsion in the W / O state, and stirred into a polar aqueous solution phase 117, the droplet of the plurality of polymers in the W / O state 119 are formed in the aqueous solution.

즉 W/O/W(water-in-oil-in-water)상태가 된다. 이와 같은 방법은 상기 다수 의 미세한 물방울을 함유한 중합체를 안정된 입자(119)로 만들게 된다.In other words, it becomes a water-in-oil-in-water (W / O / W) state. This method makes the polymer containing the plurality of fine water droplets into stable particles 119.

다음으로, 상기 다수의 미세한 물방울을 함유하고 안정된 입자로 구성된 중합체를 가라앉힌 다음, 상기 입자 내에 담고 있는 수많은 미세한 물방울들을 증발시키는 공정을 행하게 된다.Next, the polymer containing the plurality of fine droplets and composed of stable particles is submerged, and then a process of evaporating the numerous fine droplets contained in the particles is performed.

이때, 도 2c에 도시한 바와 같이, 완벽한 건조과정이 끝나게 되면, 상기 중합체 입자(119)내에 형성된 다수의 미세한 물방울들이 증발하여, 물방울들이 증발한 자리에는 공기로 채워진 다수의 공극(cavity)(121)이 생기게 된다.At this time, as shown in Figure 2c, when the complete drying process, a plurality of fine droplets formed in the polymer particles 119 evaporate, a plurality of cavities (121) filled with air in the place where the droplets evaporated ).

따라서, 다수의 공극은 물질의 유전상수를 낮추는 역할을 하게 되므로, 저유전 물질을 형성할 수 있다.Therefore, the plurality of pores serve to lower the dielectric constant of the material, thereby forming a low dielectric material.

이때, 상기 유전물질의 유전상수를 조절하기 위해 기존의 유상을 형성하는 유전물질에 소정의 물질을 첨가하여 중합반응을 일으키거나, 혼합하는 방식으로 상기 유전물질의 유전상수를 조절할 수 있다.In this case, in order to control the dielectric constant of the dielectric material, the dielectric constant of the dielectric material may be controlled by adding a predetermined material to the existing dielectric material forming the oil phase to cause a polymerization reaction or mixing.

이때, 상기 유상의 유전물질은 이미드(imide)계 물질을 사용한다.In this case, the oily dielectric material is an imide-based material.

이와 같은 방법으로 제조된 저유전 물질은 반도체소자의 다중 상호 연결구조(multilevel interconnect)와 액정표시장치용 어레이기판에 절연막으로 사용하여, 전하 축적에 의한 도전성 배선 사이에 발생하는 크로스토크(cross talk) 현상 등을 방지하는데 유용하게 사용된다.The low dielectric material manufactured by the above method is used as an insulating film in a multilevel interconnect of semiconductor devices and an array substrate for a liquid crystal display device, and cross talk occurs between conductive wirings due to charge accumulation. It is useful for preventing the phenomenon.

따라서, 본 발명의 제조방법에 따른 유전물질은 2이하의 유전상수 값을 가질 수 있다.Therefore, the dielectric material according to the manufacturing method of the present invention may have a dielectric constant value of 2 or less.

또한, 본 발명에 따른 저 유전물질 제조방법은 기존의 유전물질을 그대로 이용할 수 있기 때문에 새로운 유전물질을 개발하기 위한 막대한 개발비용을 줄일 수 있는 효과가 있다.















In addition, the low dielectric material manufacturing method according to the present invention can use the existing dielectric material as it is, there is an effect that can reduce the huge development cost for developing a new dielectric material.















Claims (4)

고분자인 유상의 유전물질에 소량의 수용액을 첨가하고 교반하여 미세한 물방울이 내부에 함유된 유전물질을 형성하는 단계와;Adding a small amount of an aqueous solution to the oily dielectric material as a polymer and stirring to form a dielectric material containing fine water droplets therein; 상기 교반된 유전물질을 수용액상에 넣어 교반하여 상기 미세한 물방울이 내부에 함유된 유전물질을 다수의 입자화된 유전물질로 형성하는 단계와;Putting the stirred dielectric material in an aqueous solution to stir to form a dielectric material containing the fine water droplets into a plurality of granulated dielectric materials; 상기 입자화된 유전물질내의 물방울을 증발시켜 다수의 공극을 포함하는 입자를 형성하는 단계를 Evaporating the water droplets in the granulated dielectric material to form particles comprising a plurality of pores; 포함하는 저 유전물질 제조방법.Low dielectric material manufacturing method comprising. 제 1 항에 있어서,The method of claim 1, 상기 유전물질은 이미드계 고분자인 저유전물질 제조방법.The dielectric material is a low dielectric material manufacturing method of the imide-based polymer. 제 1 항에 있어서,The method of claim 1, 상기 저 유전물질의 유전상수는 2 이하인 저유전물질 제조방법.The dielectric constant of the low dielectric material is 2 or less low dielectric material manufacturing method. 제 1 항내지 제 3 항의 저유전물질 제조방법에 의해 제조된 저 유전물질.A low dielectric material prepared by the method of manufacturing the low dielectric material of claim 1.
KR1020000005327A 2000-02-03 2000-02-03 method for fabricating low dielectric material KR100594866B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000005327A KR100594866B1 (en) 2000-02-03 2000-02-03 method for fabricating low dielectric material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000005327A KR100594866B1 (en) 2000-02-03 2000-02-03 method for fabricating low dielectric material

Publications (2)

Publication Number Publication Date
KR20010077502A KR20010077502A (en) 2001-08-20
KR100594866B1 true KR100594866B1 (en) 2006-07-03

Family

ID=19644046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000005327A KR100594866B1 (en) 2000-02-03 2000-02-03 method for fabricating low dielectric material

Country Status (1)

Country Link
KR (1) KR100594866B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01118527A (en) * 1987-07-15 1989-05-11 Usa Government Production of low dielectric polyimide
KR910000832A (en) * 1988-06-28 1991-01-30 랄프 챨스 메더스트 Low dielectric constant and low moisture absorption polyimide and copolyimide for interlevel dielectric and substrate coatings
KR910021455A (en) * 1990-02-27 1991-12-20 게리 리 그리스 올드 Acid-free acrylate polymerizable hollow microspheres with multiple small pores
JPH0770331A (en) * 1993-09-07 1995-03-14 Toyobo Co Ltd Polyester particle

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01118527A (en) * 1987-07-15 1989-05-11 Usa Government Production of low dielectric polyimide
KR910000832A (en) * 1988-06-28 1991-01-30 랄프 챨스 메더스트 Low dielectric constant and low moisture absorption polyimide and copolyimide for interlevel dielectric and substrate coatings
KR910021455A (en) * 1990-02-27 1991-12-20 게리 리 그리스 올드 Acid-free acrylate polymerizable hollow microspheres with multiple small pores
JPH0770331A (en) * 1993-09-07 1995-03-14 Toyobo Co Ltd Polyester particle

Also Published As

Publication number Publication date
KR20010077502A (en) 2001-08-20

Similar Documents

Publication Publication Date Title
US11018115B2 (en) Semiconductor package having a high reliability
US5750415A (en) Low dielectric constant layers via immiscible sol-gel processing
US7208838B2 (en) Semiconductor device, circuit board, and electronic instrument suitable for stacking and having a through hole
US5869880A (en) Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US20160093598A1 (en) Semiconductor package having stacked semiconductor chips
US20050248002A1 (en) Fill for large volume vias
US5468685A (en) Method for producing a semiconductor integrated circuit
US9691701B2 (en) SOC with integrated voltage regulator using preformed MIM capacitor wafer
US8609999B2 (en) Circuit board, electronic device and method for manufacturing the same
KR20160129687A (en) Fan-out stacked system in package(sip) having dummy dies and methods of making the same
CN106206424A (en) Through hole in porous substrate
KR960030391A (en) Electronic package
Rao et al. Di-block copolymer surfactant study to optimize filler dispersion in high dielectric constant polymer-ceramic composite
KR100388830B1 (en) Hybrid dielectric structure for improving the stiffness of back end of the line structures
CN103718285A (en) Low-stress TSV design using conductive particles
CN103329264A (en) Microelectronic assembly with plural stacked active chips having through - silicon vias formed in stages
US8546915B2 (en) Integrated circuits having place-efficient capacitors and methods for fabricating the same
US7335965B2 (en) Packaging of electronic chips with air-bridge structures
US20040207089A1 (en) Semiconductor device, method of manufacturing three-dimensional stacking type semiconductor device, circuit board, and electronic instrument
US5332924A (en) Semiconductor device and production method thereof
TW202205594A (en) Semiconductor package
TW202117976A (en) Interposer structure, semiconductor package comprising the same, and method for fabricating the same
US6017814A (en) Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US20060125090A1 (en) Heat dissipation structure and method thereof
US20050073058A1 (en) Integrated circuit package bond pad having plurality of conductive members

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 14